KR20120014699A - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20120014699A
KR20120014699A KR1020100076827A KR20100076827A KR20120014699A KR 20120014699 A KR20120014699 A KR 20120014699A KR 1020100076827 A KR1020100076827 A KR 1020100076827A KR 20100076827 A KR20100076827 A KR 20100076827A KR 20120014699 A KR20120014699 A KR 20120014699A
Authority
KR
South Korea
Prior art keywords
plasma
thin film
contaminants
cleaning
semiconductor device
Prior art date
Application number
KR1020100076827A
Other languages
English (en)
Inventor
안명규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100076827A priority Critical patent/KR20120014699A/ko
Priority to US12/972,092 priority patent/US20120040533A1/en
Priority to CN2010106110191A priority patent/CN102376537A/zh
Publication of KR20120014699A publication Critical patent/KR20120014699A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명에 따른 반도체 소자의 제조 방법은 하부막 상에 형성된 박막을 패터닝하여 다수의 패턴을 형성하는 단계, 및 산화성 및 환원성을 동시에 가진 플라즈마로 상기 박막을 패터닝하는 과정에서 발생한 오염물들을 세정하는 단계를 포함한다.

Description

반도체 소자의 제조 방법{Manufacturing method of semiconductor device}
본 발명은 반도체 소자의 제조 방법에 관한 것으로 특히, 패턴들이 세정 공정에 의해 쓰러지는 현상을 개선할 수 있는 반도체 소자의 제조 방법에 관한 것이다.
반도체 소자의 패턴들은 박막 증착 공정 및 박막 패터닝 공정을 통해 형성될 수 있다. 박막 패터닝 공정은 하드 마스크 패턴 또는 포토레지스트 패턴을 식각 마스크로 하여 노출된 박막을 제거하여 실시된다. 하드 마스크 패턴은 포토레지스트 패턴을 식각 마스크로 하여 노출된 하드 마스크막을 제거함으로써 형성될 수 있다.
상기에서 박막 패터닝 공정 후, 또는 포토레지스트 패턴 형성 후, 또는 하드 마스크 패턴 형성 후에 오염물들이 잔여할 수 있다. 이러한 오염물들을 제거하기 위해 박막 패터닝 공정 후, 또는 포토레지스트 패턴 형성 후, 또는 하드 마스크 패턴 형성 후에 세정 공정을 실시하는 것이 일반적이다. 일반적으로 세정 공정은 세정액을 이용한 습식 방식으로 실시한다.
도 1a 및 도 1b는 종래의 습식 세정 방법을 설명하기 위한 도면들이다.
도 1a를 참조하면, 하부막(1) 상에 다수의 패턴들(3)을 형성한다. 하부막(1)은 반도체 기판이거나, 절연막 또는 도전막일 수 있다. 다수의 패턴들(3)은 하드 마스크 패턴들이거나, 반도체 소자를 구성하는 패턴들이거나, 포토레지스트 패턴들일 수 있다.
다수의 패턴들(3)을 형성한 후 오염물을 제거하기 위해 탈이온수(DI: Dionized water)와 같은 세정액(7)을 이용하여 습식 세정 공정을 실시한다.
도 1b를 참조하면, 습식 세정시 이용되는 세정액을 배출하는 과정에서 세정액으로 인한 표면장력으로 인해 다수의 패턴들(3)이 쓰러질 수 있다. 특히, 반도체 소자의 고집적화를 위해 패턴(3)의 폭(W) 대비 높이(H)가 증가시켜 패턴(3)을 미세하게 형성할수록 패턴들(3)이 쓰러지는 현상은 더욱 심화된다. 이와 같이 반도체 소자를 제조하는 공정 중 패턴들(3)이 쓰러지면, 반도체 소자의 제조 수율 및 신뢰성이 저하되는 문제가 발생한다.
본 발명은 패턴들이 세정 공정에 의해 쓰러지는 현상을 개선할 수 있는 반도체 소자의 제조 방법을 제공한다. 이와 더불어 본 발명은 세정 효율을 개선할 수 있는 반도체 소자의 제조 방법을 제공한다.
본 발명의 실시 예에 따른 반도체 소자의 제조 방법은 하부막 상에 형성된 박막을 패터닝하여 다수의 패턴들을 형성하는 단계, 및 산화성 및 환원성을 동시에 가진 플라즈마로 상기 박막을 패터닝하는 과정에서 발생한 오염물들을 세정하는 단계를 포함한다.
상기 플라즈마로서 H2O플라즈마를 이용하는 것이 바람직하다.
상기 오염물들을 세정하는 단계에서 세정 특성을 향상시키기 위해 O2, N2, 및 플로린(fluorine) 중 적어도 어느 하나의 가스를 더 첨가할 수 있다.
상기 박막을 패터닝 하는 단계 및 상기 오염물들을 세정하는 단계는 인-시츄(in-situ)로 실시하는 것이 바람직하다.
상기 오염물들은 세정하는 단계는 25℃ 내지 300℃의 온도에서 실시하는 것이 바람직하다.
상기 플라즈마는 CCP(capacitively coupled plasma) 타입, ICP(inductively coupled plasma) 타입, 및 마이크로 웨이브 플라즈마(Microwave palsma) 타입의 플라즈마 발생장치를 적어도 하나 이상 이용하여 형성할 수 있다.
본 발명은 플라즈마로 상기 박막을 패터닝하는 과정에서 발생한 오염물들을 세정하므로 세정 공정 중 세정액의 표면 장력에 의해 패턴들이 쓰러지는 현상을 개선할 수 있다.
또한 본 발명은 산화성 및 환원성을 동시에 가진 플라즈마로 상기 박막을 패터닝하는 과정에서 발생한 오염물들을 세정하므로 산화 반응에 의해 세정되어야 하는 오염물과 환원 반응에 의해 세정되어야 하는 오염물을 동시에 제거할 수 있으므로 세정 효율을 개선할 수 있다.
도 1a 및 도 1b는 종래의 습식 세정 방법을 설명하기 위한 도면들이다.
도 2a 및 도 2b는 본 발명의 실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위한 도면들이다.
이하, 첨부된 도면들을 참조하여 본원 발명의 바람직한 실시예를 상세히 살펴보기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2a 및 도 2b는 본 발명의 실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위한 도면들이다.
도 2a를 참조하면, 하부막(101) 상에 다수의 패턴들(103)을 형성한다. 하부막(101)은 반도체 기판이거나, 절연막 또는 도전막일 수 있다. 다수의 패턴들(103)은 하드 마스크 패턴들이거나, 반도체 소자를 구성하는 패턴들이거나, 포토레지스트 패턴들일 수 있다.
다수의 패턴들(103)은 하부막(101) 상에 패턴용 박막을 증착한 후 박막을 패터닝함으로써 형성할 수 있다. 패턴용 박막이 포토레지스트막인 경우 노광 및 현상 공정을 포함하는 포토리소그래피 공정을 통해 박막을 패터닝할 수 있다. 그리고 패턴용 박막이 하드 마스크막인 경우, 포토레지스트 패턴을 식각 마스크로 한 식각 공정을 통해 박막을 패터닝할 수 있다. 또한, 패턴용 박막이 반도체 소자의 패턴용 박막일 경우 포토레지스트 패턴 또는 하드 마스크 패턴을 식각 마스크로 한 식각 공정을 통해 박막을 패터닝할 수 있다.
다수의 패턴들(103)을 형성하기 위해 박막을 패터닝하는 과정에서 오염물들이 발생할 수 있다. 이러한 오염물들을 제거하기 위해 플라즈마를 이용하여 세정 공정을 실시한다. 본 발명에서는 플라즈마를 이용하여 오염물들을 제거하므로 세정액을 이용하는 세정 공정을 실시하는 과정에서 세정액의 표면 장력에 의해 발생하는 패턴들(103)의 쓰러짐을 개선할 수 있다.
플라즈마는 CCP(capacitively coupled plasma) 타입, ICP(inductively coupled plasma) 타입, 및 마이크로 웨이브 플라즈마(Microwave palsma) 타입의 플라즈마 발생장치를 적어도 하나 이상 이용하여 형성할 수 있다.
박막을 패터닝하는 과정에서 발생한 오염물들은 산화반응을 통해 제거될 수 있는 물질과 환원반응을 통해 제거될 수 있는 물질이 혼합된 것일 수 있다. 상술한 바와 같이 산화반응 및 환원 반응을 통해 제거될 수 있는 물질들로 구성된 오염물들을 동시에 제거하기 위해서 본 발명은 산화성 및 환원성을 동시에 가진 플라즈마를 이용하여 오염물들을 제거한다. 이에 따라, 본 발명은 세정 공정의 효율성을 개선할 수 있다. 산화성 및 환원성을 동시에 가진 플라즈마로서 H2O플라즈마를 이용할 수 있다.
오염물들은 증기(fume) 상태의 물질을 포함할 수 있다. 이러한 증기 상태의 오염물은 H2O플라즈마를 통해 제거하는 것이 바람직하다. 특히, 오염물들을 제거하기 위해 H2O플라즈마가 아닌 다른 가스 또는 플라즈마를 이용하여 세정 공정을 실시하는 경우에 세정 공정시 이용된 가스 또는 플라즈마에 의해 증기(fume) 상태의 다른 오염물이 발생할 수 있다. H2O플라즈마가 아닌 다른 가스 또는 플라즈마를 이용하여 세정 공정을 실시하는 경우, H2O플라즈마를 이용한 세정 공정을 더 실시하는 것이 바람직하다. 증기 상태의 오염물을 제거할 때 세정 공정의 온도 조건은 25℃ 내지 300℃인 것이 바람직하다.
그리고, H2O플라즈마를 이용하여 오염물들을 세정하는 단계에서 세정 특성을 향상시키기 위해 O2, N2, 및 플로린(fluorine) 중 적어도 어느 하나의 가스를 더 첨가할 수 있다.
공정의 단순화를 위해 박막을 패터닝 하는 단계 및 오염물들을 세정하는 단계는 인-시츄(in-situ)로 실시하는 것이 바람직하다.
도 2b를 참조하면, 본 발명의 실시 예에 따른 세정 공정은 세정액이 아닌 플라즈마를 이용하므로 세정 공정 후 패턴들(103)이 쓰러지는 현상이 개선된다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
101: 하부막 103: 패턴

Claims (6)

  1. 하부막 상에 형성된 박막을 패터닝하여 다수의 패턴들을 형성하는 단계; 및
    산화성 및 환원성을 동시에 가진 플라즈마로 상기 박막을 패터닝하는 과정에서 발생한 오염물들을 세정하는 단계를 포함하는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 플라즈마로서 H2O플라즈마를 이용하는 반도체 소자의 제조 방법.
  3. 제 1 항에 있어서,
    상기 오염물들을 세정하는 단계에서 세정 특성을 향상시키기 위해 O2, N2, 및 플로린(fluorine) 중 적어도 어느 하나의 가스를 더 첨가하는 반도체 소자의 제조 방법.
  4. 제 1 항에 있어서,
    상기 박막을 패터닝 하는 단계 및 상기 오염물들을 세정하는 단계는 인-시츄(in-situ)로 실시하는 반도체 소자의 제조 방법.
  5. 제 1 항에 있어서,
    상기 오염물들은 세정하는 단계는 25℃ 내지 300℃의 온도에서 실시하는 반도체 소자의 제조 방법.
  6. 제 1 항에 있어서,
    상기 플라즈마는 CCP(capacitively coupled plasma) 타입, ICP(inductively coupled plasma) 타입, 및 마이크로 웨이브 플라즈마(Microwave palsma) 타입의 플라즈마 발생장치를 적어도 하나 이상 이용하여 형성하는 반도체 소자의 제조 방법.
KR1020100076827A 2010-08-10 2010-08-10 반도체 소자의 제조 방법 KR20120014699A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100076827A KR20120014699A (ko) 2010-08-10 2010-08-10 반도체 소자의 제조 방법
US12/972,092 US20120040533A1 (en) 2010-08-10 2010-12-17 Method of Manufacturing Semiconductor Devices
CN2010106110191A CN102376537A (zh) 2010-08-10 2010-12-29 制造半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100076827A KR20120014699A (ko) 2010-08-10 2010-08-10 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20120014699A true KR20120014699A (ko) 2012-02-20

Family

ID=45565135

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100076827A KR20120014699A (ko) 2010-08-10 2010-08-10 반도체 소자의 제조 방법

Country Status (3)

Country Link
US (1) US20120040533A1 (ko)
KR (1) KR20120014699A (ko)
CN (1) CN102376537A (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3129144B2 (ja) * 1995-04-21 2001-01-29 日本電気株式会社 アッシング方法
JP3575240B2 (ja) * 1996-11-01 2004-10-13 富士通株式会社 半導体装置の製造方法
US6431182B1 (en) * 1999-10-27 2002-08-13 Advanced Micro Devices, Inc. Plasma treatment for polymer removal after via etch
US8101025B2 (en) * 2003-05-27 2012-01-24 Applied Materials, Inc. Method for controlling corrosion of a substrate
JP2006165246A (ja) * 2004-12-07 2006-06-22 Tokyo Electron Ltd プラズマエッチング方法
CN100377314C (zh) * 2005-12-02 2008-03-26 北京北方微电子基地设备工艺研究中心有限责任公司 一种去除多晶硅刻蚀工艺中残留聚合物的方法
CN100362633C (zh) * 2005-12-02 2008-01-16 北京北方微电子基地设备工艺研究中心有限责任公司 一种去除刻蚀工艺后硅片表面颗粒的等离子体清洗方法
TW200739716A (en) * 2006-02-27 2007-10-16 Applied Materials Inc Method for controlling corrosion of a substrate
KR20100076568A (ko) * 2008-12-26 2010-07-06 주식회사 하이닉스반도체 전하트랩형 비휘발성 메모리 장치 제조 방법
CN101477096B (zh) * 2009-01-05 2012-11-21 大连理工大学 一种聚合物平面纳米沟道制作方法

Also Published As

Publication number Publication date
CN102376537A (zh) 2012-03-14
US20120040533A1 (en) 2012-02-16

Similar Documents

Publication Publication Date Title
JP6789614B2 (ja) 不揮発性金属材料をエッチングする方法
JP2013016699A (ja) 基板処理方法及び基板処理装置
TW201023265A (en) Sidewall forming processes
CN107731666B (zh) 双重图形化的方法
KR20140082575A (ko) 인시츄 금속 잔유물 세정
JP2011119359A (ja) 半導体装置の製造方法
TW201826382A (zh) 具有降低的深寬比依存性之選擇性蝕刻方法
KR102615854B1 (ko) 다공성 로우-k (low-k) 유전체 에칭
TWI598954B (zh) 具有受控擺動之蝕刻用方法
TW434454B (en) Etching process for organic anti-reflective coating
KR20120014699A (ko) 반도체 소자의 제조 방법
KR100720243B1 (ko) 이중 노광 공정을 이용한 미세 패턴 형성방법
KR100741921B1 (ko) 반도체 소자의 금속 식각 방법
KR20100138541A (ko) 포토레지스트 패턴 형성방법
CN101908474B (zh) 在晶圆上制造栅极的方法
US20100163294A1 (en) Method for forming metal line of semiconductor device
US8932958B2 (en) Device manufacturing and cleaning method
CN102610496B (zh) 大高宽比结构的去胶方法
KR100906043B1 (ko) 반도체 소자의 세정 방법
KR100241531B1 (ko) 감광막 제거 방법
KR100720533B1 (ko) 식각 공정 후의 세정 방법
KR100649024B1 (ko) 플래시 메모리 소자의 플로팅 게이트 형성방법
KR20100036009A (ko) 반도체 소자의 제조방법
KR20200108361A (ko) 비정질 탄소 층 개방 프로세스
KR20090071970A (ko) 반도체 제조 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application