TWI598954B - 具有受控擺動之蝕刻用方法 - Google Patents

具有受控擺動之蝕刻用方法 Download PDF

Info

Publication number
TWI598954B
TWI598954B TW102134328A TW102134328A TWI598954B TW I598954 B TWI598954 B TW I598954B TW 102134328 A TW102134328 A TW 102134328A TW 102134328 A TW102134328 A TW 102134328A TW I598954 B TWI598954 B TW I598954B
Authority
TW
Taiwan
Prior art keywords
etching
trenches
etch layer
gas
organic mask
Prior art date
Application number
TW102134328A
Other languages
English (en)
Other versions
TW201419405A (zh
Inventor
喬瑟夫Ｊ 威格
盧永鎬
Original Assignee
蘭姆研究公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 蘭姆研究公司 filed Critical 蘭姆研究公司
Publication of TW201419405A publication Critical patent/TW201419405A/zh
Application granted granted Critical
Publication of TWI598954B publication Critical patent/TWI598954B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Description

具有受控擺動之蝕刻用方法
本發明關於在半導體晶圓上形成半導體元件之方法。更具體而言，本發明關於在形成記憶體時蝕刻一介電層。
在形成半導體元件時，一些元件可蝕刻為具有溝槽以形成記憶體線。
為了實現前述並符合本發明之目的，提供一種用以將複數溝槽蝕刻在設置於一圖案化有機遮罩下方之蝕刻層中的方法。圖案化有機遮罩係受處理，包含流動含有H2和N2之處理氣體、從該處理氣體形成一電漿、使圖案化有機遮罩更抗擺動、以及停止該處理氣體之流動。溝槽係穿過圖案化有機遮罩蝕刻於蝕刻層中。
在本發明之另一表現形式中，提供一種用以將複數溝槽蝕刻在設置於一圖案化有機遮罩下方之蝕刻層中的方法。溝槽係穿過圖案化有機遮罩部份地蝕刻於蝕刻層中，包含流動一含氟蝕刻氣體、從該蝕刻氣體形成一電漿、以及停止該蝕刻氣體之流動，其中來自該蝕刻氣體的電漿導致圖案化有機遮罩之擺動。圖案化有機遮罩係接受處理，包含流動含有H2和N2之處理氣體、從該處理氣體形成一電漿、修復圖案化有機遮罩之擺動、使圖案化有機遮罩更抗擺動、以及停止該處理氣體之流動，其中該處理氣體不含鹵素。溝槽係穿過圖案化有機遮罩蝕刻於蝕刻層中，包含流動一含氟蝕刻氣體、以及從該蝕刻氣體形成一電漿。該蝕刻氣體之流動係停止。
在本發明之另一表現形式中，提供一種用以將複數溝槽蝕刻在設置於一圖案化有機遮罩下方之蝕刻層中的設備。提供一電漿處理腔室，該電漿處理腔室包含形成電漿處理腔室殼體的腔室壁、用以支撐在該電漿處理腔室殼體中之基板的基板支架、用以調節該電漿處理腔室殼體中之壓力的壓力調節器、用以提供功率至該電漿處理腔室殼體以維持電漿的至少一電極、電連接至該至少一電極的至少一射頻功率源、用以提供氣體至電漿處理腔室殼體的氣體入口、以及用以排出來自該電漿處理腔室殼體之氣體的氣體出口。氣體源係與氣體入口流體連接。氣體源包含含氟蝕刻氣體源以及包含H2源和N2源的處理氣體源。控制器係可控制地連接至該氣體源及該至少一射頻功率源。控制器包含至少一處理器和電腦可讀取媒體。該電腦可讀取媒體包含用以處理有機遮罩的電腦可讀取碼，包含：用以流動來自處理氣體源之處理氣體之電腦可讀取碼、用以從該處理氣體形成電漿和使圖案化有機遮罩更抗擺動的電腦可讀取碼、用以停止該處理氣體之流動的電腦可讀取碼；以及用以穿過該圖案化有機遮罩將溝槽蝕刻在蝕刻層中的電腦可讀取碼，其中該處理氣體包含分別來自H2源和N2源之H2和N2。
本發明之這些及其它特徵將於以下的本發明之詳細實施方式並結合下列圖式予以詳細描述。
104‧‧‧步驟
108‧‧‧步驟
112‧‧‧步驟
116‧‧‧步驟
120‧‧‧步驟
200‧‧‧疊層
204‧‧‧基板
208‧‧‧蝕刻層
212‧‧‧有機遮罩
216‧‧‧覆蓋層
220‧‧‧遮罩圖案溝槽
400‧‧‧電漿處理腔室
402‧‧‧限制環
404‧‧‧上部電極
408‧‧‧下部電極
410‧‧‧氣體源
412‧‧‧氫氣源
416‧‧‧蝕刻氣體源
418‧‧‧氮氣源
420‧‧‧排氣泵
428‧‧‧反應器頂部
435‧‧‧控制器
440‧‧‧電漿體積
443‧‧‧氣體入口
448‧‧‧射頻源
452‧‧‧腔室壁
500‧‧‧電腦系統
502‧‧‧處理器
504‧‧‧電子顯示裝置
506‧‧‧主記憶體
508‧‧‧儲存裝置
510‧‧‧可移動儲存裝置
512‧‧‧使用者介面裝置
514‧‧‧通訊介面
516‧‧‧通信基礎結構
604‧‧‧步驟
608‧‧‧步驟
612‧‧‧步驟
616‧‧‧步驟
704‧‧‧步驟
708‧‧‧步驟
712‧‧‧步驟
804‧‧‧步驟
808‧‧‧步驟
812‧‧‧步驟
816‧‧‧步驟
本發明係藉由例示而非限制之方式顯示於隨附圖式中之圖形，且其中相似的參考數字表示相似的元件，且其中：圖1為本發明之一實施例的高階流程圖。
圖2A-D為根據本發明之一實施例進行處理的疊層之示意性橫剖面圖。
圖3A-D為根據本發明之一實施例進行處理的疊層之示意性俯視圖。
圖4為可用於本發明之一實施例中的電漿處理腔室之示意圖。
圖5為可用以實施本發明的電腦系統之示意圖。
圖6為部份地蝕刻該蝕刻層之步驟的更詳細流程圖。
圖7為處理有機遮罩之步驟的更詳細流程圖。
圖8為蝕刻該蝕刻層之步驟的更詳細流程圖。
本發明現將參照如隨附圖式中呈現之其若干較佳實施例加以詳述。在以下敘述中，提出許多具體細節以提供對本發明之深入了解。然而對熟習本技藝者將顯而易見，本發明可在缺少這些具體細節的部份或所有者的情況下實施。在其它情況下，已為人所熟知之程序步驟以及/或是結構將不再詳述，以不非必要地使本發明失焦。
圖1為本發明之實施例的高階流程圖。在此實施例中，基板係放置在蝕刻腔室中(步驟104)。較佳地，該基板具有設置在諸如非晶碳遮罩之有機遮罩下方的蝕刻層，該有機遮罩具有圖案化溝槽以形成用於記憶體的線。使用鹵素蝕刻、穿過有機遮罩以將該蝕刻層部份地蝕刻(步驟108)。這樣的鹵素蝕刻導致非晶碳遮罩擺動。提供有機遮罩處理(步驟112)。使用由氫和氮所形成之電漿的該處理修復該擺動並使該有機遮罩硬化以減少後續擺動。使用鹵素蝕刻、穿過該有機遮罩將蝕刻層蝕刻(步驟116)。基板係從該腔室移除(步驟120)。
實施例
在本發明之一較佳實施例中，具有氧化矽蝕刻層的基板係放置在蝕刻腔室中，其中該氧化矽蝕刻層係設置於一有機遮罩下方，該有機遮罩係置於一覆蓋層下方(步驟104)。圖2A為疊層200之示意性橫剖面圖，疊層200包含具有置於有機遮罩212下方之蝕刻層208的基板204，該有機遮罩212係置於覆蓋層216下方。在此範例中，一或更多層可設置在基板204和蝕刻層208之間，或蝕刻層208和有機遮罩212之間，或有機遮罩212和覆蓋層216之間。在此範例中，有機遮罩212係為一非晶碳，覆蓋層216為氮氧化矽(SiON)，且蝕刻層208為以氧化矽為基礎的介電質。在此範例中，遮罩圖案溝槽220已形成於有機遮罩212和覆蓋層216中。 在一些實施例中，遮罩圖案溝槽220在將基板放置於腔室中之前已形成。在其它實施例中，遮罩圖案溝槽220係在當基板位於腔室中時形成。在一些實施例中，圖案化光阻遮罩係形成於覆蓋層216上方。圖案化光阻遮罩之圖案係轉移至覆蓋層216及有機遮罩212。在另一實施例中，雙圖案處理係用以提供更高密度之溝槽於有機遮罩212中。
圖3A為圖2A所示之疊層200的俯視圖。覆蓋層216係顯示為位於有機遮罩212之線的頂部，且蝕刻層208係顯示為位於遮罩圖案溝槽220之底部。該等線為線性且平直。
圖4為可用於以下步驟之一或更多者的電漿處理腔室400之示意圖。電漿處理腔室400包含限制環402、上部電極404、下部電極408、氣體源410和排氣泵420。在電漿處理腔室400中，基板204係放置在下部電極408上。下部電極408結合用以固持基板204之合適的基板卡持機構(例如靜電、機械夾緊、或其相似物等)。反應器頂部428結合緊接設置相對於下部電極408的上部電極404。上部電極404、下部電極408和限制環402界定受限制之電漿體積440。氣體係藉由氣體源410穿過氣體入口443供應至受限制之電漿體積440，並藉由排氣泵420穿過限制環402及排氣埠從受限制之電漿體積440排出。除了有助於排出氣體外，排氣泵420有助於調節壓力。在本實施例中，氣體源410包含一氫氣源412、蝕刻氣體源416、和氮氣源418。氣體源410更可包含其它氣體源。射頻源448係電連接至下部電極408。腔室壁452圍繞限制環402、上部電極404、及下部電極408。可能有將射頻功率連接至電極之不同組合。在一較佳實施例中、27MHz、60MHz和2MHz的功率源構成連接至下部電極408的射頻功率源448，且上部電極404係接地。控制器435係可控制地連接至射頻源448、排氣泵420和氣體源410。處理腔室可為一CCP(電容耦合電漿)反應器或ICP(感應耦合電漿)反應器。
圖5為一高階方塊圖，顯示適合用以實施本發明之實施例中使用的控制器435之電腦系統500。該電腦系統可具有許多實體形式，其範圍可從積體電路、印刷電路板、和小型手持裝置到巨型超級電腦。電腦系統500包含一或更多處理器502，並更可包含一電子顯示裝置504(用以顯 示圖形、文字、和其他數據)、主記憶體506(如隨機存取記憶體(RAM))、儲存裝置508(如硬碟機)、可移動儲存裝置510(如光學磁碟機)、使用者介面裝置512(如鍵盤、觸控螢幕、鍵盤、滑鼠、或其他指向裝置等)、以及通訊介面514(如無線網路介面)。通訊介面514使軟體和數據可經由一連結在電腦系統500和外部裝置之間傳輸。該系統亦可包含與前述裝置/模組相連接之通信基礎架構516(如通信匯流排、交越條(cross-over bar)或網路)。
透過通信介面514所傳輸之資訊，可為例如電子、電磁、光學之訊號形式或其它能透過通信連結所傳輸而被通信介面514所接收之訊號形式，並且可使用電線或電纜、光纖、電話線、行動電話連結、射頻連結、及/或其它通信管道加以實施。利用此通信介面，一或更多處理器502在執行前述步驟時可接收來自網路之資訊，或可輸出資訊至網路。再者，本發明之方法實施例可完全依靠處理器執行，或是可透過如網際網路之網路伴隨分擔部份處理的遠端處理器而執行。
用語「非暫時性電腦可讀取媒體」(non-transient computer readable medium)一般用於指稱如主記憶體、輔助記憶體、可移式儲存器的媒體、以及如硬碟、快閃記憶體、磁碟機記憶體、CD-ROM及其它形式的永久記憶體的儲存裝置，且不應解釋為涵蓋暫時性之標的，例如載波或是訊號。電腦碼的範例包含例如由編譯器產生之機器碼、以及含有較高階編碼、使用直譯器由電腦所執行之檔案。電腦可讀取媒體亦可為由體現於載波且代表由處理器執行之一連串指令之電腦資料信號所傳送的電腦碼。
將基板204放置在電漿處理腔室400中後，蝕刻層208係被部份地蝕刻(步驟108)。圖6為部份地蝕刻該蝕刻層之步驟的更詳細流程圖。包含含氟蝕刻劑的蝕刻氣體係由蝕刻氣體源416流入電漿處理腔室400中(步驟604)。使該蝕刻氣體形成電漿(步驟608)。將蝕刻層208暴露至來自蝕刻氣體之電漿導致該蝕刻層的一部分被蝕刻掉(步驟612)、覆蓋層216部份地或完全地蝕刻掉，且導致有機遮罩擺動。完成部份蝕刻後，停止該處理，在此範例中為藉由停止該蝕刻氣體之流動為之(步驟616)。
一配方之範例提供20mTorr之壓力。20-40sccm的CHF3, C4F8或CH2F2之一或更多者的混合物、10-20sccm的O2、及100-200sccm的氬氣所形成的蝕刻氣體係從蝕刻氣體源416流至電漿處理腔室400(步驟604)。475watts之射頻信號係提供至電漿處理腔室400，以將蝕刻氣體形成電漿(步驟608)。溫度係維持在30℃。該處理係維持30秒，以在蝕刻氣體之流動停止之前(步驟616)部份地蝕刻該蝕刻層(步驟612)。
圖2B為蝕刻掉覆蓋層及部份蝕刻掉蝕刻層後之疊層200的橫剖面圖。圖3B為進行部份蝕刻後之疊層的俯視圖。蝕刻層208係被部份地蝕刻。有機遮罩212係擺動而非直立。若繼續進行蝕刻處理，有機遮罩212之擺動會造成溝槽之擺動，從而導致線的擺動。測量由局部蝕刻導致之有機遮罩212之擺動的實驗數據發現LER(線邊緣粗糙度)為4.2nm3-sigma。
在部份蝕刻停止後，提供有機遮罩之處理(步驟112)。圖7為提供有機遮罩處理之步驟的更詳細流程圖。包含H2和N2之處理氣體係從氫氣源412和氮氣源418流入至電漿處理腔室400(步驟704)。使處理氣體形成為電漿(步驟708)。將有機遮罩暴露於來自處理氣體之電漿減少了有機遮罩的擺動並使該有機遮罩成為抗擺動。在此範例中，處理過程係藉由停止H2與N2氣體之流動而停止(步驟712)。
一配方之範例提供60mTorr的壓力。含有150sccm的H2和280sccm之N2的處理氣體係從氣體源410流入至電漿處理腔室400(步驟704)。400watts的射頻信號係提供至該電漿處理腔室400，以將蝕刻氣體形成為電漿(步驟608)。溫度係維持在30℃。該處理係維持15秒，以在停止蝕刻氣體之流動前處理該部份蝕刻之表面(步驟616)。
圖2C為在有機遮罩處理後之疊層200的橫剖面圖。圖3C為在有機遮罩處理後之疊層的俯視圖。如該圖所示意性地繪示，有機遮罩處理減少了有機遮罩之擺動，而使記憶體線更直。
在一實驗中，在有機遮罩之處理後，擺動係減少至2.3nm3-sigma。吾人已發現非晶碳層已蝕刻掉~10nm。亦發現蝕刻層未受蝕刻。
在有機遮罩之處理後，蝕刻層係接受蝕刻(步驟116)。圖8為蝕刻該蝕刻層之步驟的更詳細流程圖。包含含氟蝕刻劑的蝕刻氣體係從 蝕刻氣體源416流入至電漿處理腔室400(步驟804)。使該蝕刻氣體形成為電漿(步驟808)。使蝕刻層暴露於由蝕刻氣體所產生之電漿導致蝕刻層被進一步蝕刻掉(步驟812)。完成蝕刻後，停止該處理，在此範例中係藉由停止該蝕刻氣體之流動為之(步驟816)。
一配方之範例提供20mTorr的壓力。20-40sccm的CHF3,C4F8或CH2F2之一或更多者的混合物、10-20sccm的O2、及100-200sccm的氬氣所形成的蝕刻氣體係從蝕刻氣體源416流至電漿處理腔室400(步驟804)。475watts之射頻信號係提供至電漿處理腔室400，以將蝕刻氣體形成電漿(步驟808)。溫度係維持在30℃。該處理係維持45秒，以在蝕刻氣體之流動停止之前(步驟816)蝕刻該蝕刻層(步驟812)。
圖2D為在蝕刻後之疊層200的橫剖面圖。圖3D為蝕刻後之疊層的俯視圖。在此範例中，蝕刻層208係完全蝕刻。如該圖所示意性地繪示，有機遮罩處理減少了後續之蝕刻所致之擺動，而使記憶體線更直。在一實驗中，吾人發現在完全蝕刻後，擺動係維持在2.6nm 3-sigma。
基板可接著自腔室移除(步驟120)。在蝕刻完成後及在基板從腔室中移除前，可出現可附加的處理。
不被理論所束縛，吾人相信有機遮罩層之擺動係由插入至有機遮罩層材料的骨幹之氟所造成。此插入可導致膨脹及/或產生之應力，從而導致變形，因而導致有機遮罩層之擺動。若放任變形和擺動之發展，可導致溝槽及產生的記憶體線之變形和擺動，從而使它們成為非線性的，這將對所產生之裝置，如記憶體裝置造成有害影響。
吾人意外地發現，使用由H2和N2所產生之電漿進行的有機遮罩處理，可校正由先前之蝕刻所致之先前的擺動，並使有機遮罩硬化，以減少在後續的蝕刻中之擺動。吾人相信由H2和N2形成電漿，會產生反應性H˙和N˙自由基及H+和N+離子，當其暴露至含氟有機遮罩時，會與插入至有機遮罩的氟再結合，從而從該有機遮罩之材料基質移除氟，此校正先前的擺動。此外，吾人相信H及N與有機遮罩相互作用並滲透至有機遮罩中，以使後續將氟暴露至蝕刻化學品的氟化較為困難，而在不產生擺動的情況下有長的蝕刻時間。
較佳地，有機遮罩為至少200nm厚。這樣的厚度對於典型的關鍵尺寸線和空間特徵部而言更容易受到擺動。在實驗中，當僅蝕刻掉~30nm的氧化物時，便已觀察到擺動的開始，而此應用中之完整的氧化物層為~80nm。吾人相信，即使完整的厚度高出許多，仍可觀察到擺動的開始。實施例將提供具有~50-200nm之厚度的介電層之疊層一蝕刻。較佳地，本實施例係用於雙遮罩處理中以增加線的密度。此處理提供了具有約16nm的關鍵尺寸之溝槽以及具有約32nm的關鍵尺寸之線。吾人相信，使用此等較小的關鍵尺寸和~200nm之遮罩時，由於所得到的線具有高的高寬比，因此擺動的風險較高。在其它實施例中，有機遮罩為一聚合物，例如光阻。較佳地，有機遮罩為非晶碳，覆蓋層係以矽為基礎，而更佳地為SiON，且蝕刻層係以氧化矽為基礎。
較佳地，處理氣體實質上由H2和N2所組成。較佳地，用以將處理氣體形成為電漿之射頻功率不超過600watts。更佳地，用以將處理氣體形成為電漿之射頻功率係介於300和500watts之間。較佳地，偏壓係小於100volts。更佳地，偏壓係介於10和60volts之間。較佳地，在蝕刻步驟期間的偏壓大於100volts。雖然在上述範例中，每個處理係藉由停止處理氣體之流動而停止，但亦可使用其它方法停止一處理，例如藉由改變射頻功率。
其他實施例可使用其它鹵素進行蝕刻。然而，較佳地，氟係用以進行蝕刻。較佳地，有機遮罩處理不蝕刻該蝕刻層。
本發明雖已透過數個較佳實施例加以說明，但仍有許多落於本發明範疇內之替換、變更、修改及各種置換均等物。亦應注意有許多實施本發明之方法及裝置的替代性方式。因此欲使以下隨附請求項解釋為包含所有落於本發明之真正精神及範疇內的此替換、變更及各種置換均等物。
104‧‧‧步驟
108‧‧‧步驟
112‧‧‧步驟
116‧‧‧步驟
120‧‧‧步驟

Claims (18)

  1. 一種用以將複數溝槽蝕刻在蝕刻層中的方法，該蝕刻層係設置於一圖案化有機遮罩下方，該方法包含：處理該圖案化有機遮罩，包含：流動一包含H2和N2之處理氣體；從該處理氣體形成一電漿；使該圖案化有機遮罩更抗擺動；以及停止該處理氣體之流動，以及穿過該圖案化有機遮罩蝕刻複數溝槽於該蝕刻層中。
  2. 如申請專利範圍第1項之用以將複數溝槽蝕刻在蝕刻層中的方法，更包含在處理該圖案化有機遮罩之前，穿過該圖案化有機遮罩部份地蝕刻溝槽於該蝕刻層中，其中該處理該圖案化有機遮罩更包含修復由穿過該圖案化有機遮罩部份地蝕刻溝槽於該蝕刻層中所引起之擺動。
  3. 如申請專利範圍第2項之用以將複數溝槽蝕刻在蝕刻層中的方法，其中該處理氣體不含鹵素。
  4. 如申請專利範圍第2項之用以將複數溝槽蝕刻在蝕刻層中的方法，其中該處理該圖案化有機遮罩不蝕刻該蝕刻層。
  5. 如申請專利範圍第2項之用以將複數溝槽蝕刻在蝕刻層中的方法，其中該處理氣體實質上由H2、N2、以及一惰性氣體所組成。
  6. 如申請專利範圍第2項之用以將複數溝槽蝕刻在蝕刻層中的方法，其中該處理氣體實質上由H2和N2所組成。
  7. 如申請專利範圍第2項之用以將複數溝槽蝕刻在蝕刻層中的方法，其中該形成一電漿使用不超過600watts之射頻功率。
  8. 如申請專利範圍第7項之用以將複數溝槽蝕刻在蝕刻層中的方法，更包含提供一小於100volts之偏壓。
  9. 如申請專利範圍第8項之用以將複數溝槽蝕刻在蝕刻層中的方法，其中蝕刻該等構槽更包含提供大於100volts之偏壓。
  10. 如申請專利範圍第2項之用以將複數溝槽蝕刻在蝕刻層中的方法，更包 含：在該部份地蝕刻該等溝槽前，將具有該蝕刻層和該圖案化有機遮罩之晶圓放置在一處理腔室中，以及蝕刻該蝕刻層後，從該處理腔室中移除該晶圓。
  11. 如申請專利範圍第2項之用以將複數溝槽蝕刻蝕刻層中的方法，其中該部份地蝕刻該等溝槽於該蝕刻層中包含：流動一含氟蝕刻氣體；從該蝕刻氣體形成一電漿，其中來自該蝕刻氣體之該電漿引起該圖案化有機遮罩擺動；以及停止該蝕刻氣體之流動。
  12. 如申請專利範圍第11項之用以將複數溝槽蝕刻在蝕刻層中的方法，其中將該等溝槽蝕刻在該蝕刻層中包含：流動一含氟蝕刻氣體；從該蝕刻氣體形成一電漿，以及停止該蝕刻氣體之流動。
  13. 如申請專利範圍第2項之用以將複數溝槽蝕刻在蝕刻層中的方法，其中該圖案化有機遮罩為一非晶碳遮罩。
  14. 如申請專利範圍第13項之用以將複數溝槽蝕刻在蝕刻層中的方法，其中該圖案化有機遮罩為至少100nm厚。
  15. 如申請專利範圍第2項之用以將複數溝槽蝕刻在蝕刻層中的方法，其中該部份地蝕刻該等溝槽在該蝕刻層中蝕刻掉在該圖案化有機遮罩上之一含矽層。
  16. 如申請專利範圍第2項之用以將複數溝槽蝕刻在蝕刻層中的方法，其中該蝕刻該等溝槽蝕刻具有不超過16nm之關鍵尺寸的溝槽，而形成具有不超過32nm之關鍵尺寸的複數記憶體線。
  17. 如申請專利範圍第1項之用以將複數溝槽蝕刻在蝕刻層中的方法，其中該處理氣體實質上由H2和N2所組成。
  18. 一種用以將複數溝槽蝕刻在蝕刻層中的方法，該蝕刻層係設置於一圖案化有機遮罩下方，該方法包含： 穿過有機遮罩部份地蝕刻複數溝槽於該蝕刻層中，包含：流動一含氟蝕刻氣體；從該蝕刻氣體形成一電漿，其中來自該蝕刻氣體之該電漿導致該圖案化有機遮罩之擺動，以及停止該蝕刻氣體之流動；處理該圖案化有機遮罩，包含：流動一包含H2和N2之處理氣體，其中該處理氣體不含鹵素；從該處理氣體形成一電漿；修復該圖案化有機遮罩之擺動；使該圖案化有機遮罩更抗擺動；以及停止該處理氣體之流動，以及穿過該圖案化有機遮罩蝕刻複數溝槽於該蝕刻層中，包含：流動一含氟蝕刻氣體；從該蝕刻氣體形成一電漿；以及停止該蝕刻氣體之流動。
TW102134328A 2012-09-24 2013-09-24 具有受控擺動之蝕刻用方法 TWI598954B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/625,632 US8828744B2 (en) 2012-09-24 2012-09-24 Method for etching with controlled wiggling

Publications (2)

Publication Number Publication Date
TW201419405A TW201419405A (zh) 2014-05-16
TWI598954B true TWI598954B (zh) 2017-09-11

Family

ID=50339232

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102134328A TWI598954B (zh) 2012-09-24 2013-09-24 具有受控擺動之蝕刻用方法

Country Status (3)

Country Link
US (1) US8828744B2 (zh)
KR (1) KR102139380B1 (zh)
TW (1) TWI598954B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6063264B2 (ja) * 2012-09-13 2017-01-18 東京エレクトロン株式会社 被処理基体を処理する方法、及びプラズマ処理装置
JP6170378B2 (ja) * 2013-08-29 2017-07-26 東京エレクトロン株式会社 エッチング方法
US9865459B2 (en) * 2015-04-22 2018-01-09 Applied Materials, Inc. Plasma treatment to improve adhesion between hardmask film and silicon oxide film
CN113225926B (zh) * 2021-03-30 2022-05-03 广东兴达鸿业电子有限公司 一种pcb板生产用双摇摆蚀刻设备

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3974319B2 (ja) * 2000-03-30 2007-09-12 株式会社東芝 エッチング方法
JP3739325B2 (ja) * 2001-09-20 2006-01-25 株式会社日立製作所 有機絶縁膜のエッチング方法
US6811956B1 (en) 2002-06-24 2004-11-02 Advanced Micro Devices, Inc. Line edge roughness reduction by plasma treatment before etch
US7521304B1 (en) 2002-08-29 2009-04-21 Advanced Micro Devices, Inc. Method for forming integrated circuit
US20050266691A1 (en) * 2004-05-11 2005-12-01 Applied Materials Inc. Carbon-doped-Si oxide etch using H2 additive in fluorocarbon etch chemistry
US7053003B2 (en) 2004-10-27 2006-05-30 Lam Research Corporation Photoresist conditioning with hydrogen ramping
US20060128163A1 (en) * 2004-12-14 2006-06-15 International Business Machines Corporation Surface treatment of post-rie-damaged p-osg and other damaged materials
US20060154184A1 (en) * 2005-01-12 2006-07-13 International Business Machines Corporation Method for reducing feature line edge roughness
US7741224B2 (en) * 2007-07-11 2010-06-22 Texas Instruments Incorporated Plasma treatment and repair processes for reducing sidewall damage in low-k dielectrics
US8298958B2 (en) 2008-07-17 2012-10-30 Lam Research Corporation Organic line width roughness with H2 plasma treatment
US7981699B2 (en) * 2009-10-22 2011-07-19 Lam Research Corporation Method for tunably repairing low-k dielectric damage
US8304262B2 (en) * 2011-02-17 2012-11-06 Lam Research Corporation Wiggling control for pseudo-hardmask
JP5650086B2 (ja) * 2011-06-28 2015-01-07 信越化学工業株式会社 レジスト下層膜形成用組成物、及びパターン形成方法

Also Published As

Publication number Publication date
US20140087486A1 (en) 2014-03-27
US8828744B2 (en) 2014-09-09
KR102139380B1 (ko) 2020-07-30
TW201419405A (zh) 2014-05-16
KR20140040037A (ko) 2014-04-02

Similar Documents

Publication Publication Date Title
TWI579913B (zh) 具有增加的遮罩選擇性之蝕刻
KR20190049482A (ko) 스택 내에 피처들을 에칭하기 위한 방법
TW201841256A (zh) 氫活化原子層蝕刻
TWI705498B (zh) 蝕刻介電層中之特徵部的方法
TWI596669B (zh) 鎢蝕刻之方法
US20130267097A1 (en) Method and apparatus for forming features with plasma pre-etch treatment on photoresist
TW201843701A (zh) 矽氮化物之原子層蝕刻
KR20150006805A (ko) 플루오로카본 기반 종횡비 무관 에칭
CN101278381A (zh) 垂直形貌修整
TWI598954B (zh) 具有受控擺動之蝕刻用方法
KR20100088128A (ko) 유전체 에칭에서의 프로파일 제어
TWI591719B (zh) 用於平滑側壁快速交替式蝕刻程序之受控氣體混合
TW201324611A (zh) 利用脈衝偏壓之蝕刻
TW201442108A (zh) 在原處之金屬殘餘物清潔
TWI579910B (zh) 利用三層遮罩進行蝕刻時對於線彎曲及偏斜之防止
TWI571928B (zh) 藉由氬濺鍍之硬遮罩臨界尺寸控制方法
TWI806871B (zh) 多孔低介電常數介電蝕刻
TWI591721B (zh) 用以提供介層窗之方法
TW202117836A (zh) 使用針對性沉積以供選擇性鈍化的特徵部蝕刻方法
KR20140036218A (ko) 웨이퍼 베벨 상의 실리사이드 형성의 완화
TWI576909B (zh) 絕緣層上矽蝕刻
KR20030049086A (ko) 기판 건식 세정 장치 및 방법
JP2018182315A (ja) パターン崩壊を防ぐためのエッチング後処理
KR20120122908A (ko) 3 중층 마스크를 이용하는 에칭에 대한 라인 벤딩 및 틸팅 예방
CN107785253A (zh) 利用侧边溅射的线边缘粗糙表面改进