TWI579913B - 具有增加的遮罩選擇性之蝕刻 - Google Patents

具有增加的遮罩選擇性之蝕刻 Download PDF

Info

Publication number
TWI579913B
TWI579913B TW101150585A TW101150585A TWI579913B TW I579913 B TWI579913 B TW I579913B TW 101150585 A TW101150585 A TW 101150585A TW 101150585 A TW101150585 A TW 101150585A TW I579913 B TWI579913 B TW I579913B
Authority
TW
Taiwan
Prior art keywords
etching
processing chamber
plasma processing
etch layer
dielectric etch
Prior art date
Application number
TW101150585A
Other languages
English (en)
Other versions
TW201334063A (zh
Inventor
安納斯 英德肯提
羅金德 漢沙
Original Assignee
蘭姆研究公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 蘭姆研究公司 filed Critical 蘭姆研究公司
Publication of TW201334063A publication Critical patent/TW201334063A/zh
Application granted granted Critical
Publication of TWI579913B publication Critical patent/TWI579913B/zh

Links

Classifications

    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47K—SANITARY EQUIPMENT NOT OTHERWISE PROVIDED FOR; TOILET ACCESSORIES
    • A47K3/00—Baths; Douches; Appurtenances therefor
    • A47K3/28—Showers or bathing douches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61H—PHYSICAL THERAPY APPARATUS, e.g. DEVICES FOR LOCATING OR STIMULATING REFLEX POINTS IN THE BODY; ARTIFICIAL RESPIRATION; MASSAGE; BATHING DEVICES FOR SPECIAL THERAPEUTIC OR HYGIENIC PURPOSES OR SPECIFIC PARTS OF THE BODY
    • A61H7/00—Devices for suction-kneading massage; Devices for massaging the skin by rubbing or brushing not otherwise provided for
    • A61H7/002—Devices for suction-kneading massage; Devices for massaging the skin by rubbing or brushing not otherwise provided for by rubbing or brushing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05B—SPRAYING APPARATUS; ATOMISING APPARATUS; NOZZLES
    • B05B1/00—Nozzles, spray heads or other outlets, with or without auxiliary devices such as valves, heating means
    • B05B1/14—Nozzles, spray heads or other outlets, with or without auxiliary devices such as valves, heating means with multiple outlet openings; with strainers in or outside the outlet opening
    • B05B1/18—Roses; Shower heads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Public Health (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Epidemiology (AREA)
  • General Health & Medical Sciences (AREA)
  • Physical Education & Sports Medicine (AREA)
  • Veterinary Medicine (AREA)
  • Animal Behavior & Ethology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Rehabilitation Therapy (AREA)
  • Pain & Pain Management (AREA)
  • Dermatology (AREA)
  • Drying Of Semiconductors (AREA)

Description

具有增加的遮罩選擇性之蝕刻
本發明關於在半導體裝置之製造期間經由遮罩蝕刻疊層。更具體而言，本發明關於蝕刻介電層。
在半導體晶圓處理期間，可將特徵部蝕刻至介電層中。隨著裝置尺寸縮減，更需要蝕刻較高深寬比之特徵部。此外，在形成DRAM的記憶單元陣列中，需要高密度特徵部。
為了達到前述者且依據本發明之目的，提供一種在電漿處理腔室中於蝕刻層內蝕刻特徵部的方法。蝕刻氣體係流至電漿處理腔室中。頂部外電極係於特徵部之蝕刻期間維持在至少150℃之溫度。使蝕刻氣體型成為對蝕刻層進行蝕刻的電漿。
本發明之這些及其他特徵將於實施方式中結合以下圖式更為詳細地說明如下。
104‧‧‧步驟
108‧‧‧步驟
112‧‧‧步驟
116‧‧‧步驟
120‧‧‧步驟
124‧‧‧步驟
128‧‧‧步驟
200‧‧‧堆疊
204‧‧‧基板
208‧‧‧蝕刻層
232‧‧‧圖案化遮罩
236‧‧‧窄特徵部
240‧‧‧寬特徵部
300‧‧‧蝕刻反應器
302‧‧‧孔洞
304‧‧‧頂部外電極
306‧‧‧頂部中央電極
308‧‧‧底部中央電極
310‧‧‧底部外電極
312‧‧‧底部絕緣環
314‧‧‧C型罩
320‧‧‧排放泵
324‧‧‧氣體源
335‧‧‧控制器
340‧‧‧電漿區域
348‧‧‧偏壓RF源
349‧‧‧電漿處理腔室
350‧‧‧腔室壁
352‧‧‧第一激發RF源
356‧‧‧第二激發RF源
370‧‧‧上溫度控制器
372‧‧‧下溫度控制器
400‧‧‧電腦系統
402‧‧‧處理器
404‧‧‧電子顯示裝置
406‧‧‧主記憶體
408‧‧‧儲存裝置
410‧‧‧可移除式儲存裝置
412‧‧‧使用者介面裝置
414‧‧‧通訊介面
416‧‧‧通訊基礎架構
504‧‧‧介電蝕刻層
508‧‧‧多晶矽遮罩
512‧‧‧虛線
516‧‧‧圓圈
604‧‧‧介電蝕刻層
608‧‧‧多晶矽遮罩
612‧‧‧虛線
616‧‧‧虛線
624‧‧‧介電蝕刻層
628‧‧‧多晶矽遮罩
632‧‧‧虛線
636‧‧‧虛線
704‧‧‧曲線
708‧‧‧曲線
本發明係以例示方式且非限制方式顯示於隨附圖式中的圖形，且其中相似參考編號表示類似元件，且其中：
圖1為本發明之實施例的高階流程圖。
圖2A-B為依據本發明之實施例而處理的堆疊之示意圖。
圖3為可用於蝕刻的蝕刻反應器之示意圖。
圖4顯示電腦系統，其適用於實施本發明之實施例中使用的控制器。
圖5A-B為已使用先前技術方法加以蝕刻之介電蝕刻層的橫剖面圖。
圖6A為已使用本發明之實施例加以蝕刻之介電蝕刻層的橫 剖面圖。
圖6B為已依據本發明之實施例加以蝕刻之介電蝕刻層的橫剖面圖。
圖7為差分蝕刻率對蝕刻深度(ED)的圖表。
本發明現將參照其如隨附圖式所示之較佳實施例詳細佳已說明。在以下敘述中，提出許多具體細節以提供對於本發明之透徹瞭解。然而對於熟悉本技術領域者將顯而易見，本發明可在不具有這些具體細節之一些或全部者的情況下實施。在其他情況中，已為熟知的處理步驟及/或構造已不詳細敘述，以不非必要地妨礙本發明。
為了幫助瞭解，圖1為用於本發明之實施例中的處理之高階流程圖。具有其上形成遮罩之蝕刻層堆疊的基板係置於腔室(例如電漿處理腔室)中(步驟104)。蝕刻層係藉由進入電漿處理腔室之第一蝕刻氣體流加以蝕刻(步驟108)。加熱上外電極(步驟112)。提供高偏壓(步驟116)。使蝕刻氣體型成為高密度電漿(步驟120)。停止蝕刻氣體流(步驟124)。自電漿處理腔室移除基板(步驟128)。
實例
在本發明之實例中，基板係置於電漿處理腔室中(步驟104)。圖2A為具有其上形成蝕刻層208之基板204的堆疊200，圖案化遮罩232係置於該蝕刻層208上。在此實例中，蝕刻層為介電材料，例如氮化矽及氧化矽雙層。在此實例中，圖案化遮罩232為多晶矽遮罩，且具有窄特徵部236及寬特徵部240。一或更多層可置於基板與蝕刻層或蝕刻層與圖案化遮罩之間。
圖3為可用於實施本發明的蝕刻反應器之示意圖。在本發明之一或更多實施例中，蝕刻反應器300於由腔室壁350包圍之電漿處理腔室349內包含頂部中央電極306、頂部外電極304、底部中央電極308、及底部外電極310。底部絕緣環312使底部中央電極308絕緣於底部外電極310。並且，在電漿處理腔室349內，基板204係定位於底部中央電極308之頂部。底部中央電極308提供用以固持基板204的靜電夾盤(ESC)。在此實施例中， 底部外電極310及頂部外電極304具有孔洞，該孔洞具有大於基板204之直徑，使得基板定位於該孔洞內。
氣體源324係連接至電漿處理腔室349，並在蝕刻處理期間供應蝕刻氣體至電漿處理腔室349之電漿區域340中。
偏壓射頻(RF)源348、第一激發RF源352、及第二激發RF源356係經由控制器335電性連接至電漿處理腔室349以提供電力至電極304、306、308、及310。偏壓RF源348產生偏壓RF功率並供應該偏壓RF功率至電漿處理腔室349。在此實例中，偏壓RF功率具有2 MHz之頻率。第一激發RF源352產生來源RF功率並供應該來源RF功率至電漿處理腔室349。在此實例中，此來源偏壓RF功率具有27 MHz之頻率。除了第一激發RF源352所產生之來源RF功率之外，第二激發RF源356產生另一來源RF功率並供應該來源RF功率至電漿處理腔室349。在此實例中，此來源偏壓RF功率具有60 MHz之頻率。
可將不同RF訊號供應至頂部及底部電極之各種組合。較佳地，應將最低RF頻率經由其上放置受蝕刻材料之底部電極(在此實例中為底部中央電極308)而供應。在此實例中，使頂部電極接地，且僅對底部中央電極308提供電力。
C型罩314自頂部外電極304延伸至底部外電極310以提供額外的電漿圍阻。C型罩314具有複數孔洞302以容許氣體及電漿流出C型罩314。在此實施例中，使C型罩314接地。
上溫度控制器370對頂部中央電極306及頂部外電極304提供獨立溫度控制。下溫度控制器372對底部中央電極308及底部外電極310提供獨立溫度控制。在一實施例中，頂部外電極304及C型罩314可藉由相同的上溫度控制器370之設定而維持在相同溫度。
控制器335係連接至氣體源324、偏壓RF源348、上溫度控制器370、下溫度控制器372、排放泵320、第一激發RF源352、及第二激發RF源356。控制器335控制進入電漿處理腔室349之蝕刻氣體的流動、腔室壓力、及來自三RF源348、352、356、電極304、306、308、及310之RF電力的產生、以及排放泵320。
頂部中央電極306亦用作氣體分配板，其係連接至氣體源 324、並用作來自氣體源324之氣體用的氣體入口。排放泵320用作移除氣體之氣體出口，其自頂部中央電極306經由電漿區域340通過孔洞302至排放泵320。排放泵320可幫助控制壓力。
由Fremont,California之Lam Research CorporationTM製造的Flex EX+®介電蝕刻系統可用於本發明之較佳實施例。在Flex EX+中，上電極及C型罩係接地。
在另一實施例中，可使用例如併入作為所有情況下之參考的2010年9月15日由Rajinder Dhindsa提出申請之名為「Method for Controlling Plasma Constituent Flux and Deposition During Semiconductor Fabrication and Apparatus for Implementing the Same」的美國專利申請案第12/882,560號中敘述之腔室。此腔室針對頂部電極提供三個同心加熱區域。在如此之情況中，此腔室之底部外電極係類似於以下敘述之實施例中的頂部外電極而使用。
圖4係顯示電腦系統400之高階方塊圖，電腦系統400係適用於實施本發明之實施例中使用的控制器335。電腦系統可具有許多實體形式，涵蓋積體電路、印刷電路板、及小型手持裝置乃至巨型超級電腦的範圍。電腦系統400包含一或更多處理器402，且可更包含電子顯示裝置404(用以顯示圖形、文字、及其他資料)、主記憶體406(例如隨機存取記憶體(RAM))、儲存裝置408(例如硬碟機)、可移除式儲存裝置410(例如光碟機)、使用者介面裝置412(例如鍵盤、觸控螢幕、小型鍵盤、滑鼠或其他指向裝置等)、及通訊介面414(如無線網路介面)。通訊介面414容許軟體及資料經由連結在電腦系統400與外部裝置之間傳輸。該系統可亦包含與前述裝置/模組相連接之通訊基礎架構416(例如通訓匯流排、交越條(cross-over bar)或網路)。
透過通信介面414所傳輸之資訊，可為例如電子、電磁、光學之訊號形式或其它能透過通信連結所傳輸而被通信介面414所接收之訊號形式，該通信連結可使用電線或電纜、光纖、電話線、行動電話連結、射頻連結、及/或其它通信管道加以實施。利用此通信介面，一或更多處理器402在執行前述方法步驟時可接收來自網路之資訊，或可輸出資訊至網路。再者，本發明之方法實施例可完全依靠處理器執行，或是可透過如網際網路之網路伴隨分擔部份處理的遠端處理器而執行。
用語「非暫時性電腦可讀媒體」(non-transient computer readable medium)一般用於指稱如主記憶體、輔助記憶體、可移除式儲存器的媒體、以及如硬碟、快閃記憶體、磁碟機記憶體、CD-ROM及其它形式的永久記憶體的儲存裝置，且不應解釋為涵蓋暫時性之標的，例如載波或是訊號。電腦碼的範例包含例如由編譯器產生之機器碼、以及含有較高階編碼、使用直譯器由電腦所執行之檔案。電腦可讀媒體亦可為由體現於載波且代表由處理器執行之一連串指令之電腦資料信號所傳送的電腦碼。
蝕刻層受到蝕刻。在此實施例中，於蝕刻期間，頂部中央電極與基板表面之間的間隙減至24mm。該蝕刻係藉由使蝕刻氣體自氣體源324流至電漿處理腔室349中(步驟108)而完成。對於此實例中的氧化矽蝕刻層而言，蝕刻氣體可為C4F6、NF3、O2、及Ar。頂部外電極304受到加熱(步驟112)。較佳地，頂部外電極304被加熱到至少150℃。提供高偏壓(步驟116)。在此實例中，該偏壓介於1500至2000伏特之間。自蝕刻氣體形成高密度電漿(步驟120)。壓力係調節為20 mTorr。電容耦合係用以提供60 MHz之1400瓦、27 MHz之2000瓦、及2 MHz之大於5500瓦以使蝕刻氣體充能而形成電漿、及提供1600伏特之偏壓。其他實施例可提供2 MHz之4500至6000瓦。在較佳實施例中，於此處理期間，頂部中央電極306係設定為100℃至160℃之範圍內的數值，而頂部外電極304之溫度係設定為超過150℃。300秒後，停止蝕刻氣體之流動(步驟124)。然後將基板自電漿處理腔室移除(步驟128)。圖2B為蝕刻完成後的堆疊200之示意圖。在此實例中，蝕刻的選擇性容許保留遮罩的許多部份。
在一實施例中，孔洞之直徑具有不大於35nm之臨界尺寸(CD)直徑。本發明之實施例消除或減少深寬比相依蝕刻，並減少遮罩腐蝕，因此增加遮罩選擇性。
此外，已非預期地發現，對於小直徑及高深寬比之特徵部而言，電漿中經由時間尺度之系統變異導致蝕刻停止(etch stop)。本發明之實施例提供減少或消除蝕刻停止的穩健蝕刻處理。
較佳地，偏壓介於1500至2000伏特之間。由於多晶遮罩蝕刻率隨較高偏壓而增加，因此不應將偏壓V設定過高(亦即>>蝕刻停止之臨界值)。所以偏壓應恰好大於如經由系統性之實驗法而決定的臨界值。一般 而言，氣體在離開C型罩前於電漿區域內的停留時間少於12毫秒。更佳地，停留時間少於10 ms。最佳地，停留時間少於7 ms。較佳地，在27 MHz提供1000至3000瓦之間的電力。較佳地，在60 MHz提供1000至2000瓦之間的電力。較佳地，頂部外電極在蝕刻期間係保持在大於150℃之溫度維持至少360秒。更佳地，頂部外電極在蝕刻期間係保持在大於150℃之溫度維持至少240秒。最佳地，頂部外電極在蝕刻期間係保持在大於150℃之溫度維持至少300秒。
本發明之實施例提供少於7毫秒之短暫氣體停留以減少氣體之解離(亦即減少來自C4F6的游離氟量)。在此實例中，當減少游離氟時，便形成較高碳比率之氟碳化物。非預期地發現，藉由增加電漿密度並減少解離，便在高深寬比特徵部中提供快速蝕刻，同時減少遮罩腐蝕、提供更具選擇性之蝕刻。
本發明之實施例已顯示對大於30：1的特徵部深度比特徵部寬度之深寬比具有功效，同時消除遮罩選擇性及蝕刻停止限度之間的權衡。本發明之實施例已經證實在50：1之深寬比具有功效，且預期可延伸至100：1之深寬比，而受限於遮罩製備及介電蝕刻後之彎曲CD條件。在本發明之另一實施例中，特徵部係供形成DRAM(動態隨機存取記憶體)之單元陣列中之裝置。
已發現頂部電極及C型罩之接地改善製程。由於頂部電極及C型罩之面積大於底部中央電極308及底部外電極310之面積，因此接地表面之面積對受供電表面之面積的比率大於1。更佳地，接地面積對受供電面積之比率大於4。此高比率幫助提供一些由本發明之實施例所提供的益處。其他電容耦合裝置可用於本發明之其他實施例中。已發現使接地表面之面積對受供電表面之面積的比率大於1已改善製程。更佳地，接地表面之面積對受供電表面之面積的比率大於4。
除了預防蝕刻停止及遮罩腐蝕之外，本發明之實施例亦提供高蝕刻產能。本發明之實施例亦減少或消除深寬比相依蝕刻。
圖5A為 使用先前技術配方所蝕刻之介電蝕刻層504的橫剖面圖。如此配方之實例提供8 mTorr之壓力且流動58 sccm之C4F6、59 sccm之O2、及3 sccm之NF3之介電蝕刻層氣體。介電蝕刻氣體係形成為電漿， 且偏壓係藉由在2MHz提供6000瓦及在60MHz提供900瓦而加以提供。設置34mm之電極間隙。處理維持410秒。剩餘多晶矽遮罩508係顯示於虛線512上方。因為此配方提供低選擇性，所以極少遮罩508殘留。在低選擇性之情況下，如此之配方將無法提供具有至少50：1之深寬比的高深寬比接點。為了增加選擇性，先前技術將增加遮罩頂部上之鈍化材料的沉積率而預期其將不等同地犧牲孔洞內之氧化物蝕刻率。然而，當孔洞尺寸隨著每一生成而縮小時，此習知方法便因遮罩蝕刻率及孔洞蝕刻率在同方向上顯示對表面溫度或氣體流動比率上之改變的回應之事實而失敗。此外，較高沉積率處理方法增加了蝕刻停止，意指在先前技術之遮罩中，選擇性無法在不犧牲蝕刻停止窗的情況下增加、或反之亦然。例如，圖5B為使用更具選擇性之先前技術配方加以蝕刻之介電蝕刻層504的橫剖面圖。該更具選擇性之蝕刻配方將使用與圖5A所使用者相同的配方，但將藉由提供將增加電漿密度之參數(例如藉由增加離子能及壓力)，來增加孔洞蝕刻率。儘管離子能增加，但其不應太過增加超過臨界值。如顯示於虛線512上方，留下遠較大量之多晶矽遮罩508。此因蝕刻更具選擇性。圓圈516內之影像顯示一些受蝕刻之特徵部係遠短於其他受蝕刻特徵部。經發現20%之特徵部為蝕刻不足。
圖6A顯示在本發明之實施例中的蝕刻製程期間，於至少150℃之溫度加入加熱及固持外電極與罩件的情況下，使用圖5A顯示之蝕刻用配方所蝕刻的介電蝕刻層604之橫剖面圖。如顯示於虛線612上方，此顯示僅殘留少量多晶矽遮罩608。虛線612顯示多晶矽遮罩608與蝕刻層604之間的介面位置。相反地，圖6B顯示使用本發明之實施例加以蝕刻的介電蝕刻層624之橫剖面圖，該實施例使用提供20 mTorr之壓力並流動300 sccm Ar、96 sccm C4F6、72 sccm O2、及7.5 sccm NF3之介電蝕刻層氣體的更具選擇性之配方。介電蝕刻氣體形成為電漿，且偏壓係藉由在2MHz提供5500瓦、在27MHz提供2000瓦、及在60MHz提供1400瓦的方式來提供。設置24mm之電極間隙。使製程維持330秒。虛線636顯示多晶矽遮罩628與蝕刻層624之間的介面位置。殘留之多晶矽遮罩608係顯示於虛線616上方。如可見者，留下大量顯示於虛線636的遮罩628。圖6A與圖6B中所留下之殘留多晶矽遮罩的差異係顯示為虛線612及632與遮罩628頂部之間的差異。此 外，可見到特徵部之底部平坦，表示本發明之此實施例提供無蝕刻停止的情況下之高選擇性。經發現在此實例中，少於1%之特徵部蝕刻不足。
在先前技術中，具有50：1之深寬比的特徵部陣列將具有可度量之百分比的未完全蝕刻特徵部(10-20%)。本發明之實施例提供具有50：1之深寬比的特徵部，其中少於1%(利用統計法確定)未完全蝕刻。這些結構上需要執行電性測試以確認0%蝕刻不足(失敗率)。
圖7為差分蝕刻率對蝕刻深度(ED)的圖表。此圖表顯示該發明性製程與深寬比(或蝕刻深度)無關。曲線704為不加熱外電極及罩件的情況下之製程圖。曲線708為對外電極及罩件提供加熱的本發明之實施例的圖表。
此外，本發明之實施例能增加介電蝕刻層蝕刻率而不增加多晶矽遮罩蝕刻率。經證實此製程維持在穩態(或穩健)經過多於360秒。時間上限為未知，但預期僅受限於在期望設定點處之表面溫度控制。
本發明藉由增加孔洞蝕刻率來提供較高選擇性，而不妥協於遮罩蝕刻率。此係經由在將偏壓保持於蝕刻停止臨界值以上之情況下的氣體之較高密度、較低解離及較低停留時間來達成。
經發現此蝕刻停止並非如先前技術中所認為般由深寬比造成，反而是因為蝕刻製程不夠穩健且因此導致隨機關閉，如由不同蝕刻停止之隨機深度所指示。不同蝕刻停止之隨機深度的發現導致電漿條件隨機地變得超出蝕刻進行之容限的假設，而其將造成時間相依而非深寬比或CD相依之蝕刻停止。
顯示於圖3的本發明之實施例中的設備提供高電漿限制限度、高氣體傳導性(達30 sccm/mTorr)、及高接地/供電面積比(>>2：1)以得到足夠的離子能量限度來提供高深寬比孔洞蝕刻。上電極及C型罩的大Si表面積引起造成元件蝕刻製程之整個時間尺度範圍內電漿化學中之不穩定性或「非穩態」之顯著的電漿-壁(罩)交互作用。本發明之實施例減少此不穩定性。本發明之實施例增加穩定性來提供穩態。在結合提供高密度電漿的情況下將頂部外電極維持在至少150℃之溫度被非預期地發現提供穩態電漿。
非預期性地發現，藉由提供高頂部電極溫度及高密度電漿來提供更穩健之電漿，所導致之蝕刻為近乎無ARDE蝕刻，其消除遮罩選擇 性與蝕刻停止限度之間的權衡。
本發明之實施例的其他優點為其提供有成本效益的解決方案，其中本發明之實施例不需要複雜的硬體來提供RF脈衝。此外，奔發明之實施例可縮放至具有60：1之深寬比的約23nm之孔洞(以圖6B之資料顯示)。可縮放性係僅由遮罩製備及彎曲CD需求(介電蝕刻後)。由於利用此新方法獲得之高得多的選擇性，因此在遮罩製備製程期間，開始時可使用較薄遮罩，並減少損失結構整體性的風險。
儘管此發明已利用若干較佳實施例的形式加以描述，但仍有許多落於本發明範疇內之替換、變更、修改及各種置換均等物。亦應注意有許多實施本發明之方法及設備之替代性方式。因此欲使以下隨附請求項解釋為包含所有落於本發明之真正精神及範疇內的此替換、變更、修改及各種置換均等物。
104‧‧‧放置基板於腔室中
108‧‧‧流動蝕刻氣體
112‧‧‧加熱外部上電極
116‧‧‧提供高偏壓
120‧‧‧自蝕刻氣體形成高密度電漿
124‧‧‧停止流動蝕刻氣體
128‧‧‧自腔室移除基板

Claims (19)

  1. 一種在電漿處理腔室內蝕刻介電蝕刻層中之特徵部的方法，該介電蝕刻層係設置在一遮罩下方，該方法包含：使一蝕刻氣體流入該電漿處理腔室中；在蝕刻該特徵部期間，將一頂部外電極維持在至少150℃之溫度；使該蝕刻氣體形成為一高密度電漿，該高密度電漿係使用自該頂部外電極延伸至一底部電極、且形成一「C」型輪廓的一罩件而圍阻，該高密度電漿蝕刻該介電蝕刻層；以及提供大於4的一接地面積對供電面積比率。
  2. 如申請專利範圍第1項之在電漿處理腔室內蝕刻介電蝕刻層中之特徵部的方法，其中該蝕刻氣體在少於12毫秒(msec)內流入並流出該電漿處理腔室。
  3. 如申請專利範圍第2項之在電漿處理腔室內蝕刻介電蝕刻層中之特徵部的方法，更包含維持至少20mTorr之壓力。
  4. 如申請專利範圍第3項之在電漿處理腔室內蝕刻介電蝕刻層中之特徵部的方法，更包含提供至少1500伏特之偏壓。
  5. 如申請專利範圍第4項之在電漿處理腔室內蝕刻介電蝕刻層中之特徵部的方法，其中使該蝕刻氣體形成為該高密度電漿係使用電容耦合以使該蝕刻氣體形成為該高密度電漿。
  6. 如申請專利範圍第5項之在電漿處理腔室內蝕刻介電蝕刻層中之特徵部的方法，其中該電容耦合提供電力通過至少一底部電極，且其中一頂部中央電極及該頂部外電極為接地。
  7. 如申請專利範圍第1項之在電漿處理腔室內蝕刻介電蝕刻層中之特徵部的方法，其中使該蝕刻氣體形成為該高密度電漿提供至少360秒之穩態。
  8. 如申請專利範圍第7項之在電漿處理腔室內蝕刻介電蝕刻層中之特徵部的方法，其中該特徵部中之若干者具有至少30：1之深寬比及不大於35nm之臨界尺寸(CD)。
  9. 如申請專利範圍第1項之在電漿處理腔室內蝕刻介電蝕刻層中之特徵部的方法，其中該介電蝕刻層為矽氮化物及矽氧化物之至少一者。
  10. 如申請專利範圍第9項之在電漿處理腔室內蝕刻介電蝕刻層中之特徵部的方法，其中該介電蝕刻層為矽氮化物及矽氧化物雙層。
  11. 如申請專利範圍第10項之在電漿處理腔室內蝕刻介電蝕刻層中之特徵部的方法，其中該特徵部中之若干者具有至少30：1之深寬比及不大於35nm之臨界尺寸(CD)。
  12. 如申請專利範圍第11項之在電漿處理腔室內蝕刻介電蝕刻層中之特徵部的方法，其中該特徵部中之若干者具有至少50：1之深寬比，且其中少於1%之該特徵部具有蝕刻停止(etch stop)。
  13. 如申請專利範圍第9項之在電漿處理腔室內蝕刻介電蝕刻層中之特徵部的方法，其中該特徵部中之若干者具有至少30：1之深寬比及不大於35nm之臨界尺寸(CD)。
  14. 如申請專利範圍第13項之在電漿處理腔室內蝕刻介電蝕刻層中之特徵部的方法，其中該特徵部中之若干者具有至少50：1之深寬比，且其中少於1%之該特徵部具有蝕刻停止。
  15. 如申請專利範圍第1項之在電漿處理腔室內蝕刻介電蝕刻層中之特徵部的方法，更包含維持至少20mTorr之壓力。
  16. 如申請專利範圍第1項之在電漿處理腔室內蝕刻介電蝕刻層中之特徵部的方法，更包含提供至少1500伏特之偏壓。
  17. 一種在電漿處理腔室內蝕刻介電蝕刻層中之特徵部的方法，該介電蝕刻層係設置在一遮罩下方，該電漿處理腔室包含一頂部中央電極、圍繞該頂部中央電極的一頂部外電極、一底部中央電極、及圍繞該底部中央電極的一底部外電極，該方法包含：使一蝕刻氣體流入該電漿處理腔室中；在蝕刻該特徵部期間，將該頂部外電極維持在至少150℃之溫度；使該蝕刻氣體形成為一高密度電漿，該高密度電漿係圍阻於自該頂部外電極延伸至該底部外電極、且形成一「C」型輪廓的一罩件內，該高密度電漿蝕刻該介電蝕刻層；以及提供包含該頂部外電極及該罩件的一接地面積，並提供包含該底部電極的一供電面積，其中接地面積對供電面積比率係大於4。
  18. 如申請專利範圍第17項之在電漿處理腔室內蝕刻介電蝕刻層中之特徵部的方法，其中該罩件包含複數孔洞以容許氣體及電漿流出該罩件。
  19. 如申請專利範圍第17項之在電漿處理腔室內蝕刻介電蝕刻層中之特徵部的方法，其中該接地面積更包含該頂部中央電極。
TW101150585A 2012-01-17 2012-12-27 具有增加的遮罩選擇性之蝕刻 TWI579913B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/352,138 US9224618B2 (en) 2012-01-17 2012-01-17 Method to increase mask selectivity in ultra-high aspect ratio etches

Publications (2)

Publication Number Publication Date
TW201334063A TW201334063A (zh) 2013-08-16
TWI579913B true TWI579913B (zh) 2017-04-21

Family

ID=48755606

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101150585A TWI579913B (zh) 2012-01-17 2012-12-27 具有增加的遮罩選擇性之蝕刻

Country Status (5)

Country Link
US (1) US9224618B2 (zh)
KR (1) KR20130084637A (zh)
CN (1) CN103208420B (zh)
SG (2) SG10201505466TA (zh)
TW (1) TWI579913B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8501631B2 (en) 2009-11-19 2013-08-06 Lam Research Corporation Plasma processing system control based on RF voltage
US10325759B2 (en) 2012-02-22 2019-06-18 Lam Research Corporation Multiple control modes
US9842725B2 (en) 2013-01-31 2017-12-12 Lam Research Corporation Using modeling to determine ion energy associated with a plasma system
US9197196B2 (en) 2012-02-22 2015-11-24 Lam Research Corporation State-based adjustment of power and frequency
US9114666B2 (en) 2012-02-22 2015-08-25 Lam Research Corporation Methods and apparatus for controlling plasma in a plasma processing system
US9295148B2 (en) 2012-12-14 2016-03-22 Lam Research Corporation Computation of statistics for statistical data decimation
US9390893B2 (en) 2012-02-22 2016-07-12 Lam Research Corporation Sub-pulsing during a state
US10157729B2 (en) 2012-02-22 2018-12-18 Lam Research Corporation Soft pulsing
US9462672B2 (en) 2012-02-22 2016-10-04 Lam Research Corporation Adjustment of power and frequency based on three or more states
US9502216B2 (en) 2013-01-31 2016-11-22 Lam Research Corporation Using modeling to determine wafer bias associated with a plasma system
US9171699B2 (en) 2012-02-22 2015-10-27 Lam Research Corporation Impedance-based adjustment of power and frequency
US9368329B2 (en) 2012-02-22 2016-06-14 Lam Research Corporation Methods and apparatus for synchronizing RF pulses in a plasma processing system
US10128090B2 (en) 2012-02-22 2018-11-13 Lam Research Corporation RF impedance model based fault detection
US9320126B2 (en) 2012-12-17 2016-04-19 Lam Research Corporation Determining a value of a variable on an RF transmission model
US9155182B2 (en) 2013-01-11 2015-10-06 Lam Research Corporation Tuning a parameter associated with plasma impedance
US9779196B2 (en) 2013-01-31 2017-10-03 Lam Research Corporation Segmenting a model within a plasma system
US9620337B2 (en) 2013-01-31 2017-04-11 Lam Research Corporation Determining a malfunctioning device in a plasma system
US9502221B2 (en) 2013-07-26 2016-11-22 Lam Research Corporation Etch rate modeling and use thereof with multiple parameters for in-chamber and chamber-to-chamber matching
JP5917477B2 (ja) * 2013-11-29 2016-05-18 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及びプログラム
US9594105B2 (en) 2014-01-10 2017-03-14 Lam Research Corporation Cable power loss determination for virtual metrology
US10950421B2 (en) 2014-04-21 2021-03-16 Lam Research Corporation Using modeling for identifying a location of a fault in an RF transmission system for a plasma system
CN109427668A (zh) * 2017-09-01 2019-03-05 中芯国际集成电路制造(上海)有限公司 半导体装置的制造方法
CN112335028A (zh) * 2018-06-29 2021-02-05 朗姆研究公司 用于处理晶片的方法和装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020039843A1 (en) * 2000-09-29 2002-04-04 Takenobu Ikeda Method of manufacturing a semiconductor integrated circuit device
US20090081878A1 (en) * 2007-09-25 2009-03-26 Lam Research Corporation Temperature control modules for showerhead electrode assemblies for plasma processing apparatuses
US7682986B2 (en) * 2007-02-05 2010-03-23 Lam Research Corporation Ultra-high aspect ratio dielectric etch
TW201036494A (en) * 2008-12-19 2010-10-01 Lam Res Corp Methods and apparatus for dual confinement and ultra-high pressure in an adjustable gap plasma chamber

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6036878A (en) * 1996-02-02 2000-03-14 Applied Materials, Inc. Low density high frequency process for a parallel-plate electrode plasma reactor having an inductive antenna
US6178919B1 (en) * 1998-12-28 2001-01-30 Lam Research Corporation Perforated plasma confinement ring in plasma reactors
US6716758B1 (en) * 1999-08-25 2004-04-06 Micron Technology, Inc. Aspect ratio controlled etch selectivity using time modulated DC bias voltage
US6403491B1 (en) * 2000-11-01 2002-06-11 Applied Materials, Inc. Etch method using a dielectric etch chamber with expanded process window
US6974523B2 (en) * 2001-05-16 2005-12-13 Lam Research Corporation Hollow anode plasma reactor and method
US6841943B2 (en) * 2002-06-27 2005-01-11 Lam Research Corp. Plasma processor with electrode simultaneously responsive to plural frequencies
US7547636B2 (en) * 2007-02-05 2009-06-16 Lam Research Corporation Pulsed ultra-high aspect ratio dielectric etch
US8591755B2 (en) 2010-09-15 2013-11-26 Lam Research Corporation Methods for controlling plasma constituent flux and deposition during semiconductor fabrication and apparatus for implementing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020039843A1 (en) * 2000-09-29 2002-04-04 Takenobu Ikeda Method of manufacturing a semiconductor integrated circuit device
US7682986B2 (en) * 2007-02-05 2010-03-23 Lam Research Corporation Ultra-high aspect ratio dielectric etch
US20090081878A1 (en) * 2007-09-25 2009-03-26 Lam Research Corporation Temperature control modules for showerhead electrode assemblies for plasma processing apparatuses
TW201036494A (en) * 2008-12-19 2010-10-01 Lam Res Corp Methods and apparatus for dual confinement and ultra-high pressure in an adjustable gap plasma chamber

Also Published As

Publication number Publication date
CN103208420A (zh) 2013-07-17
TW201334063A (zh) 2013-08-16
US20130180951A1 (en) 2013-07-18
KR20130084637A (ko) 2013-07-25
CN103208420B (zh) 2016-01-06
SG192332A1 (en) 2013-08-30
US9224618B2 (en) 2015-12-29
SG10201505466TA (en) 2015-08-28

Similar Documents

Publication Publication Date Title
TWI579913B (zh) 具有增加的遮罩選擇性之蝕刻
US11670486B2 (en) Pulsed plasma chamber in dual chamber configuration
US9230824B2 (en) Method of manufacturing semiconductor device
KR102178834B1 (ko) 유전체 층들 내 피처들을 에칭하기 위한 방법
CN101552189B (zh) 等离子体处理方法
US8263496B1 (en) Etching method for preparing a stepped structure
TWI651805B (zh) 具有高角落選擇性的自我對準接觸窗/導通孔之形成方法
KR101414307B1 (ko) 반도체 처리에 있어서 마스크를 제공하는 방법 및 장치
CN107919264B (zh) 有关有机掩模的用于选择性地蚀刻氧化硅的方法
US9530658B2 (en) Continuous plasma etch process
TW201409562A (zh) 以光阻上之電漿預蝕刻處理形成特徵部的方法及設備
TWI552221B (zh) 高蝕刻速率之提供方法
TW201324611A (zh) 利用脈衝偏壓之蝕刻
KR102139380B1 (ko) 제어된 위글링에 의한 에칭을 위한 방법
US8999184B2 (en) Method for providing vias
US9607848B2 (en) Etch process with pre-etch transient conditioning
TWI576909B (zh) 絕緣層上矽蝕刻
US20140030893A1 (en) Method for shrink and tune trench/via cd
CN107785253A (zh) 利用侧边溅射的线边缘粗糙表面改进