KR20190049482A - 스택 내에 피처들을 에칭하기 위한 방법 - Google Patents

스택 내에 피처들을 에칭하기 위한 방법 Download PDF

Info

Publication number
KR20190049482A
KR20190049482A KR1020180127267A KR20180127267A KR20190049482A KR 20190049482 A KR20190049482 A KR 20190049482A KR 1020180127267 A KR1020180127267 A KR 1020180127267A KR 20180127267 A KR20180127267 A KR 20180127267A KR 20190049482 A KR20190049482 A KR 20190049482A
Authority
KR
South Korea
Prior art keywords
stack
containing component
carbon
component
etching gas
Prior art date
Application number
KR1020180127267A
Other languages
English (en)
Inventor
레오니드 벨라우
에릭 허드슨
프란시스 슬론 로버츠
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20190049482A publication Critical patent/KR20190049482A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

탄소 함유 마스크 아래의 스택 내에 피처들을 에칭하는 방법이 제공된다. 스택은 -20 ℃ 미만의 온도로 냉각된다. 프리 불소 제공 컴포넌트, 수소 함유 컴포넌트, 탄화수소 함유 컴포넌트, 및 불화탄소 함유 컴포넌트를 포함하는 에칭 가스가 제공된다. 플라즈마가 에칭 가스로부터 생성된다. 이온들을 플라즈마로부터 스택으로 가속화시키도록 바이어스가 적어도 약 400 V의 크기로 제공된다. 피처들은 탄소 함유 마스크에 대해 스택 내에 선택적으로 에칭된다.

Description

스택 내에 피처들을 에칭하기 위한 방법{METHOD FOR ETCHING FEATURES IN A STACK}
본 개시는 반도체 웨이퍼 상에 반도체 디바이스들을 형성하는 방법에 관한 것이다. 보다 구체적으로, 본 개시는 메모리 형성시 스택을 에칭하는 것에 관한 것이다.
반도체 디바이스들 형성시, 에칭 층들은 메모리 홀들 또는 라인들을 형성하기 위해 에칭될 수도 있다. 일부 반도체 디바이스들은 실리콘 옥사이드 및 실리콘 나이트라이드의 이중층들 (ONON) 의 스택을 에칭함으로써 형성될 수도 있다. 이러한 스택들은 DRAM (dynamic random access memory) 및 3D NAND (three dimensional "negative and" gates) 를 형성하는 것과 같은 메모리 애플리케이션들에 사용될 수도 있다.
전술한 바를 달성하기 위해 그리고 본 개시의 목적에 따라, 탄소 함유 마스크 아래의 스택 내에 피처들을 에칭하는 방법이 제공된다. 스택은 -20 ℃ 미만의 온도로 냉각된다. 프리 불소 제공 컴포넌트, 수소 함유 컴포넌트, 탄화수소 함유 컴포넌트, 및 불화탄소 함유 컴포넌트를 포함하는 에칭 가스가 제공된다. 플라즈마가 에칭 가스로부터 생성된다. 이온들을 플라즈마로부터 스택으로 가속화시키도록 바이어스가 적어도 약 400 V의 크기로 제공된다. 피처들은 탄소 함유 마스크에 대해 스택 내에 선택적으로 에칭된다.
본 개시의 이들 및 다른 특징들은 이하의 도면들과 함께 상세한 기술에 이하에 보다 상세히 기술될 것이다.
본 개시는 유사한 참조 번호들이 유사한 엘리먼트들을 참조하는 첨부된 도면들의 도면들에서 제한이 아닌 예로서 예시된다.
도 1은 일 실시예의 고레벨 플로우차트이다.
도 2a 및 도 2b는 일 실시예에 따라 프로세싱된 스택의 개략적인 단면도들이다.
도 3은 일 실시예에서 사용될 수도 있는 에칭 챔버의 개략도이다.
도 4는 일 실시예를 실시하는데 사용될 수도 있는 컴퓨터 시스템의 개략도이다.
참조로서 인용
본 개시는 모든 목적들을 위해 2017년 3월 30일 "GAS ADDITIVES FOR SIDEWALL PASSIVATION DURING HIGH ASPECT RATIO CRYOGENIC ETCH"의 명칭으로 출원된 Hudson 등의 미국 특허 출원 번호 제 15/475,021 호를 참조로서 인용한다.
본 개시는 첨부된 도면들에 예시된 바와 같이 몇몇 바람직한 실시예들을 참조하여 이제 상세히 기술될 것이다. 이하의 기술에서, 다수의 구체적인 상세들은 본 개시의 전체적인 이해를 제공하도록 언급된다. 그러나, 본 개시는 이들 구체적인 상세들 중 일부 또는 전부가 없이 실시될 수도 잇다는 것이 당업자에게 자명할 것이다. 다른 예들에서, 공지의 프로세스 단계들 및/또는 구조체들은 본 개시를 불필요하게 모호하게 하지 않도록 상세히 기술되지 않았다.
도 1은 일 실시예의 고 레벨 플로우차트이다. 이 실시예에서, 스택이 에칭 챔버 내에 위치된다 (단계 104). 스택은 탄소 함유 패터닝된 마스크 아래에 배치된다. 스택은 -20 ℃ 미만의 온도로 냉각된다 (단계 108). 에칭 가스를 에칭 챔버 내로 흘림으로써 에칭 가스가 제공되고, 에칭 가스는 프리 불소 제공 컴포넌트, 수소 함유 컴포넌트, 탄화수소 함유 컴포넌트, 및 불화탄소 함유 컴포넌트를 포함한다 (단계 112). 에칭 가스는 에칭 플라즈마로 형성된다 (단계 116). 스택은 플라즈마에 노출된다 (단계 120). 플라즈마로부터 스택으로 이온들을 가속화하도록 바이어스가 적어도 400 V의 크기로 제공된다 (단계 124). 스택은 에칭 플라즈마에 의해 탄소 함유 패터닝된 마스크에 대해 선택적으로 에칭된다 (단계 128). 스택은 에칭 챔버로부터 제거된다 (단계 132).
예
예시적인 실시예에서, 스택이 에칭 챔버 내에 위치된다 (단계 104). 도 2a는 스택 (200) 의 개략적인 단면도이고, 이 실시예에서, 탄소 함유 패터닝된 마스크 (216) 아래에 배치되는, 복수의 이중층들 (212) 아래에 기판 (208) 을 포함한다. 이 예에서, 하나 이상의 층들이 기판 (208) 과 복수의 이중층들 (212) 사이 또는 복수의 이중층들 (212) 과 탄소 함유 패터닝된 마스크 (216) 사이에 배치될 수도 있다. 그러나, 이 실시예는 복수의 이중층들 (212) 위 또는 탄소 함유 패터닝된 마스크 (216) 위에 실리콘 함유 마스크를 갖지 않는다. 이 예에서, 탄소 함유 패터닝된 마스크 (216) 는 비정질 탄소이다. 이 예에서, 패터닝된 마스크 패턴은 고 종횡비 콘택트들에 대한 마스크 피처들 (220) 을 제공한다. 일부 실시예들에서, 마스크 피처들은 기판이 에칭 챔버 내에 위치되기 전에 형성된다. 다른 실시예들에서, 마스크 피처들 (220) 은 기판이 에칭 챔버 내에 있는 동안 형성된다. 이 실시예에서, 복수의 이중층들 (212) 은 실리콘 옥사이드 (224) 의 층 및 실리콘 나이트라이드 (228) 의 층의 이중층들이다.
도 3은 일 실시예에 사용될 수도 있는 에칭 반응기의 개략도이다. 하나 이상의실시예들에서, 에칭 반응기 (300) 는 챔버 벽 (352) 으로 둘러싸인 에칭 챔버 (349) 내에 가스 유입구를 제공하는 가스 분배 플레이트 (306) 및 ESC (electrostatic chuck) (308) 를 포함한다. 에칭 챔버 (349) 내에서, 스택 (200) 이 ESC (308) 위에 배치된다. ESC (308) 는 ESC 소스 (348) 로부터 바이어스를 제공할 수도 있다. 에칭 가스 소스 (310) 가 분배 플레이트 (306) 를 통해 에칭 챔버 (349) 에 연결된다. ESC 온도 제어기 (350) 가 냉각기 (314) 에 연결된다. 이 실시예에서, 냉각기 (314) 가 ESC (308) 내 또는 근방의 채널들 (312) 로 냉각제를 제공한다. RF (radio frequency) 소스 (330) 가 RF 전력을 상부 전극 및/또는 하부 전극에 제공하고, 이 실시예에서 하부 전극 및/또는 상부 전극은 ESC (308) 및 가스 분배 플레이트 (306) 이다. 예시적인 실시예에서, 400 ㎑, 60 ㎒, 및 선택가능하게 2 ㎒, 27 ㎒ 전력 소스들은 RF 소스 (330) 및 ESC 소스 (348) 를 형성한다. 이 실시예에서, 상부 전극은 접지된다. 이 실시예에서, 일 생성기가 주파수 각각에 대해 제공된다. 다른 실시예들에서, 생성기들은 분리된 RF 소스들 내에 있을 수도 있고, 또는 분리된 RF 생성기들은 상이한 전극들에 연결될 수도 있다. 예를 들어, 상부 전극은 상이한 RF 소스들에 연결된 내측 전극 및 외측 전극을 가질 수도 있다. 다른 구성들의 RF 소스들 및 전극들이 다른 실시예들에서 사용될 수도 있다. 제어기 (335) 는 RF 소스 (330), ESC 소스 (348), 배기 펌프 (320), 및 에칭 가스 소스 (310) 에 제어가능하게 연결된다. 이러한 에칭 챔버의 예는 CA, Fremont 소재의 Lam Research Corporation에 의해 제작된 Exelan FlexTM 에칭 시스템이다. 프로세스 챔버는 CCP (capacitive coupled plasma) 반응기 또는 ICP (inductive coupled plasma) 반응기일 수 있다.
도 4는 실시예들에서 사용된 제어기 (335) 를 구현하기에 적합한 컴퓨터 시스템 (400) 을 도시하는 고레벨 블록도이다. 컴퓨터 시스템은 집적 회로, 인쇄 회로 기판, 및 소형 휴대용 디바이스로부터 대형 슈퍼 컴퓨터까지의 범위의 많은 물리적 형태들을 가질 수도 있다. 컴퓨터 시스템 (400) 은 하나 이상의 프로세서들 (402) 을 포함하고, (그래픽, 텍스트, 및 다른 데이터를 디스플레이하기 위한) 전자 디스플레이 디바이스 (402), 메인 메모리 (406) (예를 들어, RAM (random access memory)), 저장 디바이스 (408) (예를 들어, 하드 디스크 드라이브), 이동식 저장 디바이스 (410) (예를 들어, 광학 디스크 드라이브), 사용자 인터페이스 디바이스 (412) (예를 들어, 키보드, 터치 스크린, 키패드, 마우스 또는 다른 포인팅 디바이스들, 등), 및 통신 인터페이스 (414) (예를 들어, 무선 네트워크 인터페이스) 를 더 포함할 수 있다. 통신 인터페이스 (414) 는 소프트웨어 및 데이터로 하여금 링크를 통해 컴퓨터 시스템 (400) 과 외부 디바이스들 간에 이동되도록 한다. 시스템은 또한 전술한 디바이스들/모듈들이 접속된 통신 인프라스트럭처 (416) (예를 들어, 통신 버스, 크로스오버 바, 또는 네트워크) 를 포함할 수도 있다.
통신 인터페이스 (414) 를 통해 전달된 정보는 신호들을 반송하고, 유선 또는 케이블, 광 섬유, 전화선, 셀룰러 전화 링크, 무선 주파수 링크, 및/또는 다른 통신 채널들을 사용하여 구현될 수도 있는 통신 링크를 통해 통신 인터페이스 (414) 에 의해 수신될 수 있는 전자, 전자기, 광학 또는 다른 신호들과 같은 신호들의 형태일 수도 있다. 이러한 통신 인터페이스를 사용하여, 하나 이상의 프로세서들 (402) 이 네트워크로부터 정보를 수신할 수도 있고, 또는 상기 기술된 방법 단계들을 수행하는 동안 네트워크로 정보를 출력할 수도 있다. 게다가, 방법 실시예들은 프로세서들 상에서만 실행될 수도 있고 또는 프로세싱의 일부를 공유하는 원격 프로세서들과 함께 인터넷과 같은 네트워크 상에서 실행될 수도 있다.
용어 "비일시적인 컴퓨터 판독가능 매체 (non-transient computer readable medium)" 는 일반적으로 메인 메모리, 2차 메모리, 이동식 저장장치, 및 하드 디스크, 플래시 메모리, 디스크 드라이브 메모리, CD-ROM, 및 지속적인 메모리의 다른 형태들과 같은 저장 디바이스들과 같은 매체를 지칭하는데 사용되고, 반송파 또는 신호들과 같은 임시적인 소재를 커버하는 것으로 해석되지 않아야 한다. 컴퓨터 코드의 예들은 컴파일러에 의해 생성된 것과 같은 머신 코드, 및 인터프리터를 사용하여 컴퓨터에 의해 실행되는 보다 고 레벨 코드를 포함하는 파일들을 포함한다. 컴퓨터 판독가능 매체는 또한 반송파 내에 포함되고 프로세서에 의해 실행가능한 인스트럭션들의 시퀀스를 나타내는 컴퓨터 데이터 신호에 의해 송신된 컴퓨터 코드일 수도 있다.
스택 (200) 이 에칭 챔버 (300) 내로 배치된 후, 스택은 -20 ℃ 이하의 온도로 냉각된다 (단계 108). 프리 불소 제공 컴포넌트, 수소 함유 컴포넌트, 탄화수소 함유 컴포넌트, 및 불화탄소 함유 컴포넌트를 포함하는 에칭 가스가 에칭 챔버 내로 흐른다 (단계 112). 이 예에서, 에칭 가스는 2 내지 150 sccm NF3, 20 내지 300 sccm H2, 2 내지 40 sccm CF3I, 10 내지 60 sccm CH3F, 및 0 내지 100 sccm CH2F2이다. 이 예에서, 5 내지 60 mTorr의 압력이 제공된다. 에칭 가스는 에칭 플라즈마로 형성된다 (단계 116). 이는 200 내지 8000 W에서 60 ㎒의 주파수를 갖는 여기 (excitation) RF를 제공함으로써 달성될 수도 있다. 스택 (200) 은 플라즈마에 노출된다 (단계 120). 적어도 약 400 V의 크기를 갖는 바이어스가 제공된다 (단계 124). 이 실시예에서, 고 바이어스가 2 ㎾ 내지 18 ㎾에서 400 ㎑의 주파수를 갖는 RF를 제공함으로써 제공된다. 바이어스는 이온들로 하여금 스택 (200) 내로 가속되게 하여 탄소 함유 패터닝된 마스크에 대해 스택 (200) 내로 고 종횡비 에칭 피처들의 선택적인 에칭을 유발한다 (단계 128). 플라즈마는 180 내지 3600 초 동안 유지된다. 에칭은 실리콘 옥사이드 층 및 실리콘 나이트라이드 층 모두를 에칭할 수 있다. 이어서 기판은 에칭 챔버로부터 제거된다 (단계 132).
도 2b는 콘택트들 (232) 이 에칭된 후 스택 (200) 의 단면도이다. 콘택트들은 고종횡비 콘택트들이다. 바람직하게, 고 종횡비 콘택트들은 100:1보다 큰 높이 대 CD 폭 비를 갖는다. 보다 바람직하게, 콘택트들은 30:1보다 큰 넥 (neck) 대 에칭 깊이 종횡비를 갖는다.
고 종횡비 피처들을 에칭하는 동안, 에칭 프로세스는 5:1보다 큰 선택도를 갖는 비정질 탄소에 대해 실리콘 옥사이드 층 및 실리콘 나이트라이드 층을 선택적으로 에칭할 수 있다. 발생되는 피처들은 또한 감소된 보잉 (bowing), 줄무늬 (striation), 뒤틀림 (distorting), 캡핑 (capping), 및 테이퍼링 (tapering) 을 갖는다. 이에 더하여, 이 실시예는, 폴리실리콘과 같은 실리콘 함유 마스크를 필요로 하지 않고, 비정질 탄소와 같은 탄소 함유 패터닝된 마스크의 사용을 허용하고, 이는 비용들 및 결함들을 감소시킨다.
스택이 -20 ℃ 이상의 온도에서 프로세싱되는, 에칭을 사용하는 이전의 프로세스들은 측벽을 에칭하고 측벽 보호를 제공하기 위해 탄화불소 (fluorocarbon) 화학물질에 의존적이다. 이러한 프로세스는 5:1보다 작은 실리콘 옥사이드 및 실리콘 나이트라이드 에칭 선택도로 마스크를 발생시킨다. 측벽 보호는, 보다 높은 농도의 탄소가 측벽 보호를 증가시키는 탄소에 의해 그리고 보다 높은 농도의 산소가 증착된 폴리머를 소비하는 산소에 의해 제어되는, 폴리머 증착에 의해 제공된다. 보다 높은 농도의 산소는 또한 마스크의 소비를 증가시킨다. 일부 이전 프로세스들은 실리콘 함유 마스크를 사용한다.
상기 실시예는 에칭 레이트를 상승시키고 종래의 접근 방법과 비교하여 콘택트 형상/줄무늬를 개선한다. 이론으로 제한되지 않고, 고 종횡비 에칭 프론트 (etch front) 에서 불소-풍부 탄화불소 폴리머가 보다 낮은 웨이퍼 온도에 의해 인에이블된다는 것이 제안된다. 이는 에칭 프론트에 보다 적은 탄소를 구축하는 (building up) 동안, 실리콘 옥사이드 및 실리콘 나이트라이드 에칭 레이트를 상승시킨다. 에칭 프론트에서 감소된 탄소-풍부 폴리머 구축이 또한 콘택트 형상을 개선하고 측벽 줄무늬를 감소시킨다. 이에 더하여, 탄소 마스크에 대한 실리콘 옥사이드 및 실리콘 나이트라이드의 보다 높은 선택도가 달성될 수 있다. 이는 보다 얇은 탄소 함유 마스크의 사용을 허용하고, 이는 탄소 마스크 개방 프로세스의 제어 및 성능을 개선한다.
일부 실시예들에서, 스택을 -20 ℃ 이하의 온도로 냉각하기 위해, 정전 척은 -60 ℃ 이하의 온도로 냉각된다. 다른 실시예들에서, 정전 척이 -30 ℃와 -200 ℃ 사이의 온도로 냉각될 때 프로세스가 개선된다고 여겨진다. 다른 실시예들에서, 척은 -40 ℃ 내지 -200 ℃ 이하의 온도로 냉각된다. 일부 실시예들에서, 스택은 -30 ℃와 -200 ℃ 사이의 온도로 냉각된다.
일부 실시예들에서, 에칭 가스는 프리 불소 제공 컴포넌트, 수소 함유 컴포넌트, 탄화수소 함유 컴포넌트, 및 불화탄소 함유 컴포넌트 및 요오드 함유 컴포넌트를 포함한다. 프리 불소 제공 컴포넌트는 NF3 및 SF6와 같은, 프리-불소를 제공하기 위해 플라즈마에서 보통 파괴되는 (break down) 컴포넌트로서 규정된다. 수소 함유 컴포넌트들은 바람직하게 H2, CH3F 및CH2F2이다. 이에 더하여, 다양한 컴포넌트들이 단일 다원자 (polyatomic) 분자를 형성할 수도 있다. 예를 들어, CF3I는 불화탄소 함유 컴포넌트 및 요오드 함유 컴포넌트 모두를 제공할 수도 있다. 이에 더하여, 수소화불화탄소-함유 컴포넌트는 탄화수소 함유 컴포넌트 및 불화탄소 함유 컴포넌트를 제공할 수도 있다. 요오드 함유 컴포넌트들은 트리플루오로아이오도메탄 (CF3I), 펜타플루오로아이오도에탄 (C2IF5), 테트라플루오로디아이오도에탄 (C2I2F4) 중 적어도 하나를 포함하는 그룹으로부터 선택될 수도 있다. 이론으로 제한되지 않고, 요오드 함유 컴포넌트로부터 요오드는 개선된 측벽 패시베이션을 제공하고, 이는 보잉을 감소시키는 것을 보조한다고 여겨진다. 특정한 반응물질과 조합하여 저 기판 온도를 사용함으로써, 에칭 동안 부분적으로 에칭된 피처들의 측벽들 상에 고 품질 보호막이 형성될 수 있다. 저온은 또한 에칭 가스가 산소 프리이고 C4F8, C4F6, 및 C3F8 모두 프리인 일부 실시예들을 가능하게 한다. 다른 실시예들에서, 에칭 가스는 NF3, H2, CF3I, CH3F, 및 CH2F2를 포함한다. 일부 실시예들에서, 에칭 가스는 C4F8, C4F6, C3F8, SF6, CF4, CH4, 또는 CHF3 중 적어도 하나를 더 포함한다.
ONON 스택은 3D NAND 메모리 디바이스 제조시 콘택트 홀들 또는 트렌치들을 형성하기 위해 에칭될 수도 있다. 다른 실시예들은 3D NAND 접합부들을 제어하기 위해 사용된 제 1 금속 콘택트들인, M0C 및 M0A에 사용되도록 콘택트 홀들을 에칭할 수도 있다. 실시예들은 20 ㎛보다 큰 에칭 깊이를 갖는 100 ㎚보다 작은 CD에 대해 제공된다. 다른 실시예들에서, 에칭 깊이는 3 ㎛보다 크다. 이러한 실시예들은 1 ㎛보다 작은 두께를 갖는 비정질 탄소 마스크를 사용하여 단일 에칭 단계에서 실리콘 옥사이드 및 실리콘 나이트라이드의 적어도 48 개의 이중층들의 에칭을 허용한다.
일부 실시예들에서, 스택은 실리콘 옥사이드 또는 실리콘 나이트라이드의 단일 층일 수도 있다. 다른 실시예들에서, 스택은 다른 실리콘 함유 재료들의 단일 층일 수도 있고 또는 복수의 층들일 수도 있다.
상기 실시예는 적어도 400 V의 크기를 갖는 바이어스를 사용한다. 적어도 1000 V의 크기를 갖는 바이어스가 개선된 에칭을 제공할 것이라는 것을 알게 되었다. 적어도 2000 V의 크기를 갖는 바이어스가 더 개선된 에칭을 제공할 것으로 여겨진다. 이론으로 제한되지 않고, 보다 높은 바이어스가 비정질 탄소 마스크의 사용 및 줄무늬 및 보잉을 감소시키는 것을 허용하는, 다른 피처들의 장점을 취하면서, 보다 높은 종횡비 에칭을 허용한다고 여겨진다.
일부 실시예들에서, 액체 질소가 냉각을 제공하기 위해 척 또는 하단 전극을 통해 흐르는 냉각제로서 사용된다. 다른 실시예들에서, DE, Wilmington 소재의 DuPont Corporation에 의해 제조된 액체 Vertel SineraTM가 냉각제로서 사용될 수도 있다.
본 개시가 몇몇 바람직한 실시예들의 면에서 기술되었지만, 본 개시의 범위 내에 속하는, 변형들, 치환들, 수정들, 및 다양한 대체 등가물들이 있다. 본 개시의 방법들 및 장치들을 구현하는 많은 대안적인 방식들이 있다는 것을 또한 주의해야 한다. 따라서, 이하의 첨부된 청구항들은 모든 이러한 변형들, 치환들, 수정들, 및 다양한 대체 등가물들을 포함하여 본 개시의 진정한 정신 및 범위 내에 속하는 것으로 해석되도록 의도된다.

Claims (17)

  1. 탄소 함유 마스크 아래의 피처들을 에칭하는 방법에 있어서,
    -20 ℃ 미만의 온도로 스택을 냉각하는 단계;
    프리 불소 제공 컴포넌트, 수소 함유 컴포넌트, 탄화수소 함유 컴포넌트, 및 불화탄소 함유 컴포넌트를 포함하는 에칭 가스를 제공하는 단계;
    상기 에칭 가스로부터 플라즈마를 생성하는 단계;
    이온들을 상기 플라즈마로부터 상기 스택으로 가속화시키도록 (accelerate) 적어도 약 400 V의 크기를 갖는 바이어스를 제공하는 단계; 및
    탄소 함유 마스크에 대해 상기 스택 내에 피처들을 선택적으로 에칭하는 단계를 포함하는, 탄소 함유 마스크 아래의 피처들을 에칭하는 방법.
  2. 제 1 항에 있어서,
    상기 탄소 함유 마스크는 비정질 탄소인, 탄소 함유 마스크 아래의 피처들을 에칭하는 방법.
  3. 제 1 항에 있어서,
    상기 에칭 가스는 요오드 함유 컴포넌트를 더 포함하는, 탄소 함유 마스크 아래의 피처들을 에칭하는 방법.
  4. 제 1 항에 있어서,
    상기 에칭 가스는 산소 프리이고 C4F8 및 C4F6 모두 없는, 탄소 함유 마스크 아래의 피처들을 에칭하는 방법.
  5. 제 1 항에 있어서,
    상기 에칭 가스는 NF3, H2, CF3I, CH3F, 및 CH2F2를 포함하는, 탄소 함유 마스크 아래의 피처들을 에칭하는 방법.
  6. 제 5 항에 있어서,
    상기 에칭 가스는 C4F8, C3F8, C4F6, SF6, O2, CF4, CH4, 또는 CHF3 중 적어도 하나를 더 포함하는, 탄소 함유 마스크 아래의 피처들을 에칭하는 방법.
  7. 제 1 항에 있어서,
    상기 스택은 에칭 챔버 내 척 상에 지지되고,
    상기 방법은 -40 ℃ 미만의 온도로 상기 척을 냉각하는 단계를 더 포함하는, 탄소 함유 마스크 아래의 피처들을 에칭하는 방법.
  8. 제 1 항에 있어서,
    상기 탄소 함유 마스크는 비정질 탄소이고, 상기 스택은 복수의 실리콘 옥사이드 및 실리콘 나이트라이드 이중층들을 포함하는, 탄소 함유 마스크 아래의 피처들을 에칭하는 방법.
  9. 제 8 항에 있어서,
    상기 복수의 실리콘 옥사이드 및 실리콘 나이트라이드 이중층들은 적어도 48 개의 이중층들을 포함하는, 탄소 함유 마스크 아래의 피처들을 에칭하는 방법.
  10. 제 8 항에 있어서,
    상기 스택은 실리콘 함유 마스크를 갖지 않는, 탄소 함유 마스크 아래의 피처들을 에칭하는 방법.
  11. 제 1 항에 있어서,
    상기 프리 불소 제공 컴포넌트는 NF3를 포함하고, 상기 수소 함유 컴포넌트는 H2를 포함하는, 탄소 함유 마스크 아래의 피처들을 에칭하는 방법.
  12. 제 1 항에 있어서,
    상기 프리 불소 제공 컴포넌트는 NF3를 포함하고, 수소 함유 컴포넌트는 H2를 포함하고, 그리고 상기 에칭 가스는 상기 탄화수소 함유 컴포넌트 및 상기 불화탄소 함유 컴포넌트를 제공하는 수소화불화탄소-함유 컴포넌트를 포함하는, 탄소 함유 마스크 아래의 피처들을 에칭하는 방법.
  13. 제 1 항에 있어서,
    상기 에칭 가스는 CF3I를 더 포함하는, 탄소 함유 마스크 아래의 피처들을 에칭하는 방법.
  14. 제 1 항에 있어서,
    상기 에칭 가스는 CF3I를 더 포함하고, 그리고 상기 에칭 가스는 상기 탄화수소 함유 컴포넌트 및 상기 불화탄소 함유 컴포넌트를 제공하는 수소화불화탄소-함유 컴포넌트를 포함하는, 탄소 함유 마스크 아래의 피처들을 에칭하는 방법.
  15. 제 1 항에 있어서,
    상기 프리 불소 제공 컴포넌트는 상기 플라즈마를 생성하도록 여기될 때 프리 불소를 제공하는, 탄소 함유 마스크 아래의 피처들을 에칭하는 방법.
  16. 제 1 항에 있어서,
    상기 피처들은 적어도 30:1의 넥 (neck) 대 깊이 종횡비를 갖는, 탄소 함유 마스크 아래의 피처들을 에칭하는 방법.
  17. 제 1 항에 있어서,
    상기 프리 불소 제공 컴포넌트는 NF3 또는 SF6 중 적어도 하나를 포함하는, 탄소 함유 마스크 아래의 피처들을 에칭하는 방법.
KR1020180127267A 2017-10-31 2018-10-24 스택 내에 피처들을 에칭하기 위한 방법 KR20190049482A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/798,831 US10847374B2 (en) 2017-10-31 2017-10-31 Method for etching features in a stack
US15/798,831 2017-10-31

Publications (1)

Publication Number Publication Date
KR20190049482A true KR20190049482A (ko) 2019-05-09

Family

ID=66245617

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180127267A KR20190049482A (ko) 2017-10-31 2018-10-24 스택 내에 피처들을 에칭하기 위한 방법

Country Status (3)

Country Link
US (1) US10847374B2 (ko)
KR (1) KR20190049482A (ko)
CN (1) CN109994380A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210103768A (ko) 2020-02-14 2021-08-24 한양대학교 산학협력단 식각 선택비의 조절에 의한 미세패턴의 형성방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9837254B2 (en) 2014-08-12 2017-12-05 Lam Research Corporation Differentially pumped reactive gas injector
US10825652B2 (en) 2014-08-29 2020-11-03 Lam Research Corporation Ion beam etch without need for wafer tilt or rotation
US9406535B2 (en) 2014-08-29 2016-08-02 Lam Research Corporation Ion injector and lens system for ion beam milling
US9384998B2 (en) 2014-12-04 2016-07-05 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9779955B2 (en) 2016-02-25 2017-10-03 Lam Research Corporation Ion beam etching utilizing cryogenic wafer temperatures
US10276398B2 (en) 2017-08-02 2019-04-30 Lam Research Corporation High aspect ratio selective lateral etch using cyclic passivation and etching
US10658174B2 (en) 2017-11-21 2020-05-19 Lam Research Corporation Atomic layer deposition and etch for reducing roughness
US10811267B2 (en) * 2017-12-21 2020-10-20 Micron Technology, Inc. Methods of processing semiconductor device structures and related systems
JP7158252B2 (ja) * 2018-02-15 2022-10-21 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
US10811275B2 (en) * 2018-02-15 2020-10-20 Tokyo Electron Limited Plasma etching method and plasma etching apparatus
JP6886940B2 (ja) * 2018-04-23 2021-06-16 東京エレクトロン株式会社 プラズマ処理方法
JP7072440B2 (ja) * 2018-05-16 2022-05-20 東京エレクトロン株式会社 シリコン含有膜のエッチング方法、コンピュータ記憶媒体、及びシリコン含有膜のエッチング装置
SG11202103688YA (en) * 2018-11-02 2021-05-28 Central Glass Co Ltd Dry etching method
CN113643973A (zh) * 2020-04-27 2021-11-12 中微半导体设备(上海)股份有限公司 一种低温刻蚀的方法及装置
JP2022034956A (ja) * 2020-08-19 2022-03-04 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
US20230094212A1 (en) * 2021-09-30 2023-03-30 Tokyo Electron Limited Plasma etch process for fabricating high aspect ratio (har) features
WO2024044218A1 (en) * 2022-08-25 2024-02-29 Lam Research Corporation High aspect ratio etch with a liner

Family Cites Families (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3704511A (en) 1969-12-18 1972-12-05 Gen Electric Fly{40 s eye lens process
US3899711A (en) 1973-05-09 1975-08-12 Gen Electric Laminated multi-apertured electrode
US4200794A (en) 1978-11-08 1980-04-29 Control Data Corporation Micro lens array and micro deflector assembly for fly's eye electron beam tubes using silicon components and techniques of fabrication and assembly
CA1157511A (en) 1978-11-08 1983-11-22 Sterling P. Newberry Micro lens array and micro deflector assembly for fly's eye electron beam tubes using silicon components
US4419580A (en) 1981-06-26 1983-12-06 Control Data Corporation Electron beam array alignment means
FR2581244B1 (fr) 1985-04-29 1987-07-10 Centre Nat Rech Scient Source d'ions du type triode a une seule chambre d'ionisation a excitation haute frequence et a confinement magnetique du type multipolaire
JPS62136069A (ja) 1985-12-10 1987-06-19 Hitachi Ltd 半導体装置およびその製造方法
KR910016054A (ko) 1990-02-23 1991-09-30 미다 가쓰시게 마이크로 전자 장치용 표면 처리 장치 및 그 방법
JP3109309B2 (ja) 1993-01-11 2000-11-13 日本電信電話株式会社 イオンビ―ムプロセス装置のプラズマ引出し用グリッド
US5767018A (en) 1995-11-08 1998-06-16 Advanced Micro Devices, Inc. Method of etching a polysilicon pattern
US6176667B1 (en) 1996-04-30 2001-01-23 Applied Materials, Inc. Multideck wafer processing system
US5948704A (en) 1996-06-05 1999-09-07 Lam Research Corporation High flow vacuum chamber including equipment modules such as a plasma generating source, vacuum pumping arrangement and/or cantilevered substrate support
EP1070346A1 (en) 1998-04-02 2001-01-24 Applied Materials, Inc. Method for etching low k dielectrics
US6235643B1 (en) * 1999-08-10 2001-05-22 Applied Materials, Inc. Method for etching a trench having rounded top and bottom corners in a silicon substrate
JP3763446B2 (ja) 1999-10-18 2006-04-05 キヤノン株式会社 静電レンズ、電子ビーム描画装置、荷電ビーム応用装置、および、デバイス製造方法
US6761796B2 (en) 2001-04-06 2004-07-13 Axcelis Technologies, Inc. Method and apparatus for micro-jet enabled, low-energy ion generation transport in plasma processing
US6921725B2 (en) 2001-06-28 2005-07-26 Micron Technology, Inc. Etching of high aspect ratio structures
JP3713683B2 (ja) 2002-03-05 2005-11-09 住友イートンノバ株式会社 イオンビームの質量分離フィルタとその質量分離方法及びこれを使用するイオン源
US6841943B2 (en) 2002-06-27 2005-01-11 Lam Research Corp. Plasma processor with electrode simultaneously responsive to plural frequencies
US7977390B2 (en) 2002-10-11 2011-07-12 Lam Research Corporation Method for plasma etching performance enhancement
US6838012B2 (en) 2002-10-31 2005-01-04 Lam Research Corporation Methods for etching dielectric materials
US6916746B1 (en) 2003-04-09 2005-07-12 Lam Research Corporation Method for plasma etching using periodic modulation of gas chemistry
US6992284B2 (en) 2003-10-20 2006-01-31 Ionwerks, Inc. Ion mobility TOF/MALDI/MS using drift cell alternating high and low electrical field regions
US7105390B2 (en) 2003-12-30 2006-09-12 Intel Corporation Nonplanar transistors with metal gate electrodes
US7495241B2 (en) 2004-02-26 2009-02-24 Tdk Corporation Ion beam irradiation apparatus and insulating spacer for the same
US6956219B2 (en) 2004-03-12 2005-10-18 Zyvex Corporation MEMS based charged particle deflector design
KR20060030717A (ko) 2004-10-06 2006-04-11 삼성전자주식회사 반도체 소자의 제조 방법
KR100745986B1 (ko) 2004-12-08 2007-08-06 삼성전자주식회사 다공 생성 물질을 포함하는 충전재를 사용하는 미세 전자소자의 듀얼 다마신 배선의 제조 방법
US7645707B2 (en) 2005-03-30 2010-01-12 Lam Research Corporation Etch profile control
US7344975B2 (en) 2005-08-26 2008-03-18 Micron Technology, Inc. Method to reduce charge buildup during high aspect ratio contact etch
US7294926B2 (en) 2005-09-22 2007-11-13 Delphi Technologies, Inc. Chip cooling system
KR100653073B1 (ko) 2005-09-28 2006-12-01 삼성전자주식회사 기판처리장치와 기판처리방법
KR100706809B1 (ko) 2006-02-07 2007-04-12 삼성전자주식회사 이온 빔 조절 장치 및 그 방법
US7740736B2 (en) 2006-06-08 2010-06-22 Lam Research Corporation Methods and apparatus for preventing plasma un-confinement events in a plasma processing chamber
US7416989B1 (en) 2006-06-30 2008-08-26 Novellus Systems, Inc. Adsorption based material removal process
EP2077577A4 (en) 2006-11-22 2010-03-24 Sumitomo Precision Prod Co SILICON STRUCTURE HAVING A HIGH SIDE OPENING, METHOD FOR PRODUCING THE SILICON STRUCTURE, A SILICON STRUCTURE MANUFACTURING DEVICE, A SILICON STRUCTURE PRODUCTION PROGRAM, AND METHOD FOR PRODUCING A SILICONE STRUCTURE METAL MASK
US20080132046A1 (en) 2006-12-04 2008-06-05 Varian Semiconductor Equipment Associates, Inc. Plasma Doping With Electronically Controllable Implant Angle
JP2008174777A (ja) 2007-01-17 2008-07-31 Hitachi Kokusai Electric Inc 薄膜形成装置
US7732728B2 (en) 2007-01-17 2010-06-08 Lam Research Corporation Apparatuses for adjusting electrode gap in capacitively-coupled RF plasma reactor
US7977249B1 (en) 2007-03-07 2011-07-12 Novellus Systems, Inc. Methods for removing silicon nitride and other materials during fabrication of contacts
US7951683B1 (en) 2007-04-06 2011-05-31 Novellus Systems, Inc In-situ process layer using silicon-rich-oxide for etch selectivity in high AR gapfill
US20080286978A1 (en) 2007-05-17 2008-11-20 Rong Chen Etching and passivating for high aspect ratio features
WO2008153674A1 (en) 2007-06-09 2008-12-18 Boris Kobrin Method and apparatus for anisotropic etching
CN102969240B (zh) 2007-11-21 2016-11-09 朗姆研究公司 控制对含钨层的蚀刻微负载的方法
US8187486B1 (en) 2007-12-13 2012-05-29 Novellus Systems, Inc. Modulating etch selectivity and etch rate of silicon nitride thin films
WO2009085564A2 (en) 2007-12-21 2009-07-09 Lam Research Corporation Etch with high etch rate resist mask
JP5759177B2 (ja) 2008-02-08 2015-08-05 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ プラズマ処理装置、半導体基板を処理する方法、および軸直角変位ベローズユニット
JP2009193988A (ja) 2008-02-12 2009-08-27 Tokyo Electron Ltd プラズマエッチング方法及びコンピュータ記憶媒体
KR100875180B1 (ko) 2008-07-10 2008-12-22 주식회사 동부하이텍 반도체 소자의 제조 방법
US7981763B1 (en) 2008-08-15 2011-07-19 Novellus Systems, Inc. Atomic layer removal for high aspect ratio gapfill
JP5530088B2 (ja) 2008-10-20 2014-06-25 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
US8058179B1 (en) 2008-12-23 2011-11-15 Novellus Systems, Inc. Atomic layer removal process with higher etch amount
JP5461148B2 (ja) 2009-11-05 2014-04-02 株式会社日立ハイテクノロジーズ プラズマエッチング方法及び装置
US20110207323A1 (en) 2010-02-25 2011-08-25 Robert Ditizio Method of forming and patterning conformal insulation layer in vias and etched structures
KR20110097193A (ko) 2010-02-25 2011-08-31 성균관대학교산학협력단 원자층 식각 장치
US9793126B2 (en) 2010-08-04 2017-10-17 Lam Research Corporation Ion to neutral control for wafer processing with dual plasma source reactor
CN103180030B (zh) 2010-08-23 2017-04-12 艾克索乔纳斯公司 基于气体团簇离子束技术的中性射束处理方法和设备
JP5785436B2 (ja) 2011-05-09 2015-09-30 キヤノン株式会社 荷電粒子線描画装置およびそのクリーニング方法ならびにデバイスの製造方法
US8617411B2 (en) 2011-07-20 2013-12-31 Lam Research Corporation Methods and apparatus for atomic layer etching
JP5932599B2 (ja) 2011-10-31 2016-06-08 株式会社日立ハイテクノロジーズ プラズマエッチング方法
US8613863B2 (en) * 2011-11-29 2013-12-24 Intermolecular, Inc. Methods for selective etching of a multi-layer substrate
JP2013171925A (ja) 2012-02-20 2013-09-02 Canon Inc 荷電粒子線装置、それを用いた物品の製造方法
US9117668B2 (en) 2012-05-23 2015-08-25 Novellus Systems, Inc. PECVD deposition of smooth silicon films
US8608973B1 (en) 2012-06-01 2013-12-17 Lam Research Corporation Layer-layer etch of non volatile materials using plasma
US8916472B2 (en) 2012-07-31 2014-12-23 Globalfoundries Inc. Interconnect formation using a sidewall mask layer
US20140043216A1 (en) 2012-08-10 2014-02-13 Qualcomm Mems Technologies, Inc. Boron nitride antistiction films and methods for forming same
US20140065838A1 (en) 2012-08-31 2014-03-06 Carolyn R. Ellinger Thin film dielectric layer formation
US9793098B2 (en) 2012-09-14 2017-10-17 Vapor Technologies, Inc. Low pressure arc plasma immersion coating vapor deposition and ion treatment
US8658511B1 (en) 2012-12-20 2014-02-25 Intermolecular, Inc. Etching resistive switching and electrode layers
US9129902B2 (en) 2013-05-01 2015-09-08 Lam Research Corporation Continuous plasma ETCH process
US20140335679A1 (en) 2013-05-09 2014-11-13 Applied Materials, Inc. Methods for etching a substrate
US20140356985A1 (en) 2013-06-03 2014-12-04 Lam Research Corporation Temperature controlled substrate support assembly
US9748105B2 (en) 2013-08-16 2017-08-29 Applied Materials, Inc. Tungsten deposition with tungsten hexafluoride (WF6) etchback
US9543158B2 (en) 2014-12-04 2017-01-10 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9378971B1 (en) 2014-12-04 2016-06-28 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US10297459B2 (en) 2013-09-20 2019-05-21 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9543110B2 (en) 2013-12-20 2017-01-10 Axcelis Technologies, Inc. Reduced trace metals contamination ion source for an ion implantation system
US9287123B2 (en) 2014-04-28 2016-03-15 Varian Semiconductor Equipment Associates, Inc. Techniques for forming angled structures for reduced defects in heteroepitaxy of semiconductor films
US9773683B2 (en) 2014-06-09 2017-09-26 American Air Liquide, Inc. Atomic layer or cyclic plasma etching chemistries and processes
US9548188B2 (en) 2014-07-30 2017-01-17 Lam Research Corporation Method of conditioning vacuum chamber of semiconductor substrate processing apparatus
US9837254B2 (en) 2014-08-12 2017-12-05 Lam Research Corporation Differentially pumped reactive gas injector
US10825652B2 (en) 2014-08-29 2020-11-03 Lam Research Corporation Ion beam etch without need for wafer tilt or rotation
US9406535B2 (en) 2014-08-29 2016-08-02 Lam Research Corporation Ion injector and lens system for ion beam milling
US9536748B2 (en) 2014-10-21 2017-01-03 Lam Research Corporation Use of ion beam etching to generate gate-all-around structure
US9384998B2 (en) 2014-12-04 2016-07-05 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9887097B2 (en) 2014-12-04 2018-02-06 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9620377B2 (en) 2014-12-04 2017-04-11 Lab Research Corporation Technique to deposit metal-containing sidewall passivation for high aspect ratio cylinder etch
US9997373B2 (en) 2014-12-04 2018-06-12 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US10170324B2 (en) 2014-12-04 2019-01-01 Lam Research Corporation Technique to tune sidewall passivation deposition conformality for high aspect ratio cylinder etch
US9396961B2 (en) 2014-12-22 2016-07-19 Lam Research Corporation Integrated etch/clean for dielectric etch applications
US9728422B2 (en) 2015-01-23 2017-08-08 Central Glass Company, Limited Dry etching method
JP6541439B2 (ja) 2015-05-29 2019-07-10 東京エレクトロン株式会社 エッチング方法
US9922806B2 (en) 2015-06-23 2018-03-20 Tokyo Electron Limited Etching method and plasma processing apparatus
US9659788B2 (en) * 2015-08-31 2017-05-23 American Air Liquide, Inc. Nitrogen-containing compounds for etching semiconductor structures
US9543148B1 (en) 2015-09-01 2017-01-10 Lam Research Corporation Mask shrink layer for high aspect ratio dielectric etch
US20180286707A1 (en) 2017-03-30 2018-10-04 Lam Research Corporation Gas additives for sidewall passivation during high aspect ratio cryogenic etch

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210103768A (ko) 2020-02-14 2021-08-24 한양대학교 산학협력단 식각 선택비의 조절에 의한 미세패턴의 형성방법

Also Published As

Publication number Publication date
US20190131135A1 (en) 2019-05-02
US10847374B2 (en) 2020-11-24
CN109994380A (zh) 2019-07-09

Similar Documents

Publication Publication Date Title
KR20190049482A (ko) 스택 내에 피처들을 에칭하기 위한 방법
US10079154B1 (en) Atomic layer etching of silicon nitride
CN101506939B (zh) 在斜面蚀刻处理期间避免低k损伤
US10361092B1 (en) Etching features using metal passivation
US9741563B2 (en) Hybrid stair-step etch
US9673058B1 (en) Method for etching features in dielectric layers
KR102403856B1 (ko) 에칭 층을 에칭하기 위한 방법
KR20190107159A (ko) 유전체 컨택트 에칭
US20190157051A1 (en) Method for cleaning chamber
US10002773B2 (en) Method for selectively etching silicon oxide with respect to an organic mask
KR20190055261A (ko) 감소된 종횡비 의존성으로 선택적으로 에칭하는 방법
KR102615854B1 (ko) 다공성 로우-k (low-k) 유전체 에칭
US8946091B2 (en) Prevention of line bending and tilting for etch with tri-layer mask
US9673057B2 (en) Method for forming stair-step structures
US8828744B2 (en) Method for etching with controlled wiggling
US9484215B2 (en) Sulfur and fluorine containing etch chemistry for improvement of distortion and bow control for har etch
US8906248B2 (en) Silicon on insulator etch
CN111418046A (zh) 氧化硅氮化硅堆叠件楼梯踏步式蚀刻
KR20120122908A (ko) 3 중층 마스크를 이용하는 에칭에 대한 라인 벤딩 및 틸팅 예방
WO2024059467A1 (en) Method for etching features using hf gas
WO2024064526A1 (en) Method for etching features in a stack
US20180308693A1 (en) Silicon-based deposition for semiconductor processing
WO2019168535A1 (en) Silicon-based deposition for semiconductor processing

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal