TW201442108A - 在原處之金屬殘餘物清潔 - Google Patents

在原處之金屬殘餘物清潔 Download PDF

Info

Publication number
TW201442108A
TW201442108A TW102147582A TW102147582A TW201442108A TW 201442108 A TW201442108 A TW 201442108A TW 102147582 A TW102147582 A TW 102147582A TW 102147582 A TW102147582 A TW 102147582A TW 201442108 A TW201442108 A TW 201442108A
Authority
TW
Taiwan
Prior art keywords
oxide layer
metal
substrate
forming
layer
Prior art date
Application number
TW102147582A
Other languages
English (en)
Inventor
Qinghua Zhong
Yifeng Zhou
Ming-Shu Kuo
Armen Kirakosian
Siyi Li
Srikanth Raghavan
Ramkumar Vinnakota
Yoshie Kimura
Tae-Won Kim
Gowri Kamarthy
Original Assignee
Lam Res Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Res Corp filed Critical Lam Res Corp
Publication of TW201442108A publication Critical patent/TW201442108A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明提供一種用於在基板上之氧化層中形成元件的方法，其中，含金屬層至少形成位於氧化層之下的蝕刻終止層或位於氧化層之上的圖案化遮罩，其中，圖案化有機遮罩位於氧化層之上。將基板置於電漿處理腔室中。經由圖案化有機遮罩來蝕刻氧化層，其中，來自於含金屬層的金屬殘餘物形成在氧化層之側壁上的金屬殘餘物。將圖案化有機遮罩剝離。藉由多個步驟將金屬殘餘物清除，該等步驟包含提供含有BCl3的清潔氣體、及由此清潔氣體形成一電漿。將基板由電漿處理腔室移出。

Description

在原處之金屬殘餘物清潔
本發明係關於一種在半導體晶圓上形成半導體元件的方法。更具體而言，本發明係關於相對於有機遮罩及含金屬遮罩或蝕刻終止而選擇性蝕刻介電層。
在形成半導體元件的過程中，某些元件可藉由相對於有機遮罩及含金屬遮罩或蝕刻終止而選擇性蝕刻蝕刻層來形成。
為實現前面所述並依據本發明之目的，提供一種用於在基板上之氧化層中形成元件的方法，其中，含金屬層至少形成位於氧化層之下的蝕刻終止層或位於氧化層之上的圖案化遮罩，其中，圖案化有機遮罩位於氧化層之上。將基板置於電漿處理腔室中。經由圖案化有機遮罩來蝕刻氧化層，其中，來自於含金屬層的金屬殘餘物形成在氧化層之側壁上的金屬殘餘物。將圖案化有機遮罩剝離。藉由多個步驟將金屬殘餘物清除，該等步驟包含提供含有BCl3的清潔氣體、及由此清潔氣體形成一電漿。將基板由電漿處理腔室移出。
在本發明的另一表現形式中，提供一種用於在基板上之氧化層中形成元件的方法，其中，含金屬層至少形成位於氧化層之下的蝕刻終止或位於氧化層之上的圖案化遮罩，其中，圖案化有機遮罩位於氧化層之上。將基板置於電漿處理腔室中。經由圖案化有機遮罩來蝕刻氧化層，其中，來自於含金屬層的金屬殘餘物形成在氧化層之側壁上的金屬殘餘物。將圖案化有機遮罩剝離。藉由多個步驟將金屬 殘餘物清除，該等步驟包含：提供含有BCl3及Cl2的清潔氣體，其中，此清潔氣體具有大於2：1的BCl3對Cl2之流量比；及由此清潔氣體形成一電漿，將基板由電漿處理腔室移出。
本發明的這些以及其他特徵，將於之後本發明的詳細說明中並結合隨附圖式作更詳盡的描述。
104~120‧‧‧步驟
200‧‧‧堆疊
204‧‧‧基板
208‧‧‧蝕刻終止層
212‧‧‧蝕刻層
216‧‧‧有機遮罩
220‧‧‧有機遮罩特徵部
224‧‧‧硬遮罩
232‧‧‧特徵部
236‧‧‧側壁沉積物
300‧‧‧電漿處理系統
302‧‧‧電漿反應器
304‧‧‧電漿處理腔室
306‧‧‧電漿電源供應器
308‧‧‧匹配網路
310‧‧‧TCP線圈
312‧‧‧電力窗
314‧‧‧電漿
316‧‧‧偏壓電源供應器
318‧‧‧匹配網路
320‧‧‧電極
324‧‧‧控制器
330‧‧‧氣體來源/氣體供應機構
332‧‧‧氧化物蝕刻氣體來源
334‧‧‧剝離氣體來源
336‧‧‧殘餘物清潔氣體來源
340‧‧‧氣體入口
342‧‧‧壓力控制閥
344‧‧‧幫浦
350‧‧‧腔室壁
352‧‧‧脈衝控制器
400‧‧‧電腦系統
402‧‧‧處理器
404‧‧‧電子顯示裝置
406‧‧‧主記憶體
408‧‧‧儲存裝置
410‧‧‧可卸除儲存裝置
412‧‧‧使用者介面裝置
414‧‧‧通信介面
416‧‧‧通信基礎設施
504‧‧‧金屬殘餘物
604~612‧‧‧步驟
本發明係透過舉例的方式而非限制的方式藉隨附圖式的圖來加以說明，而其中相似的參考數字代表類似的元件，且其中：圖1係本發明之實施例的流程圖。
圖2A-D係依照本發明之實施例蝕刻之堆疊的橫剖面示意圖。
圖3係可在本發明之實施例中使用之電漿處理腔室的示意圖。
圖4係可用以實現本發明的電腦系統的示意圖。
圖5A-B係在本發明之實施例期間的電漿反應器的示意圖。
圖6係金屬殘餘物清潔步驟的更詳細流程圖。
現將參照數個如隨附圖式中所描述的較佳實施例來詳細說明本發明。在接下來的敘述中，許多具體細節被闡明以提供本發明的通盤瞭解。然而，明顯地，對於一熟習於本技藝者，在缺少某些或全部這些具體細節的情況下仍可實施本發明。在其他情況下，為人所熟知的製程步驟及/或結構未曾被詳述，以避免不必要地混淆本發明。
在某些半導體元件的形成中，需要相對於有機遮罩(例如旋轉塗佈材料或非晶碳)及含金屬硬遮罩(例如氮化鈦(TiN)或鈦(Ti))的介電層(例如氧化矽)蝕刻。在其他半導體的製程中，需要蝕刻設置在具有特徵部之圖案化有機遮罩之下的蝕刻層，於此含金屬硬遮罩係形 成於某些有機遮罩特徵部之底部上。可使用光阻遮罩開啟有機層中的圖案以形成有機遮罩。
圖1係本發明之實施例的高階流程圖。在此實施例中，將具有氧化物蝕刻層或含金屬蝕刻終止(etch stop)的基板設置在蝕刻腔室中(步驟104)，此氧化物蝕刻層係設置在具有特徵部之圖案化有機遮罩及圖案化有機遮罩之特徵部的底部之含金屬硬遮罩之下。相對於圖案化有機遮罩及含金屬硬遮罩或蝕刻終止選擇性地蝕刻此氧化物蝕刻層(步驟108)。將圖案化有機遮罩剝離(步驟112)。將金屬殘餘物清除(步驟116)。將基板由蝕刻腔室移出(步驟120)。
範例 具有有機遮罩、含金屬硬遮罩、及含金屬蝕刻終止的蝕刻層
在一實施例中，將具有氧化物蝕刻層及含金屬蝕刻終止的基板設置在蝕刻腔室中(步驟104)，此氧化物蝕刻層係設置在具有特徵部之圖案化有機遮罩及圖案化有機遮罩之特徵部的底部之含金屬硬遮罩之下。圖2A係具有基板204的堆疊200之橫剖面示意圖，基板204具有設置在氧化物蝕刻層212之下的含金屬蝕刻終止層208，氧化物蝕刻層212係設置在具有有機遮罩特徵部220的有機遮罩216之下。在某些有機遮罩特徵部的底部為含金屬硬遮罩224。在此範例中，可將一或更多的層設置在基板204及蝕刻終止層208之間、或在蝕刻終止層208及蝕刻層212之間、或在蝕刻層212及有機遮罩216或硬遮罩224之間。在此範例中，有機遮罩216為非晶碳，硬遮罩224為氮化鈦(titanium nitride,TiN)，含金屬蝕刻終止層208亦為TiN，而氧化物蝕刻層212為氧化矽(SiO)。
圖3概略描繪可用在本發明之一實施例中的電漿處理系統300之範例。此電漿處理系統300包含於其中具有電漿處理腔室304的電漿反應器302，此電漿處理腔室304係由腔室壁350所定義。藉由匹配網路308調整的電漿電源供應器306供電至變壓器耦合電漿(transformer coupled plasma,TCP)線圈310，此TCP線圈310係設置於電力窗(power window)312附近，此電力窗312供電至電漿處理腔室304， 以在電漿處理腔室304中產生電漿314。TCP線圈(上電源)310可被配置為在電漿處理腔室304內產生均勻的擴散分佈。例如，TCP線圈310可被配置為在電漿314中產生環狀功率分佈。提供電力窗312以隔開TCP線圈310與電漿處理腔室304，同時允許能量由TCP線圈310傳遞至電漿處理腔室304。藉由匹配網路318調整的晶圓偏壓電源供應器316供電至電極320以設定矽基板204上的偏壓，此矽基板204係由電極320所支撐，因此在此實施例中電極320亦為基板支撐物。脈衝控制器352使偏壓以脈衝產生。脈衝控制器352可介於匹配網路318及基板支撐物之間、或介於偏壓電源供應器316及匹配網路318之間、或介於控制器324及偏壓電源供應器316之間、或在一些其他能使偏壓以脈衝產生的結構中。控制器324設定電漿電源供應器306及晶圓偏壓電源供應器316的工作點。
電漿電源供應器306及晶圓偏壓電源供應器316可被配置為操作在特定射頻頻率，像是例如13.56MHz、27MHz、2MHz、400kHz、或其組合。可適當估算電漿電源供應器306及晶圓偏壓電源供應器316以提供一個範圍的功率來達成所需的製程性能。舉例來說，在本發明之一實施例中，電漿電源供應器306可提供範圍為300至10000瓦的功率，而晶圓偏壓電源供應器316可提供範圍為10至2000V的偏壓。此外，TCP線圈310及/或電極320可由二或更多的子線圈或子電極所組成，該等子線圈或子電極可由單電源供應器供電或由多電源供應器供電。
如圖3中所示，電漿處理系統300更包含氣體來源/氣體供應機構330。此氣體來源包括氧化物蝕刻氣體來源332、剝離氣體來源334、及殘餘物清潔氣體來源336。氣體來源332、334、及336係經由氣體入口340而與電漿處理腔室304流體連通。此氣體入口可設置在電漿處理腔室304中的任何有利位置，並可採取任何形式來注入氣體。然而，較佳地，氣體入口可被配置為產生「可調的」氣體注入分佈，其允許獨立調節流到電漿處理腔室304中多個區域的氣體個別流動。製程氣體與副產物係經由壓力控制閥342及幫浦344而由電漿處理腔室304移除，此壓力控制閥342係壓力調節器，而幫浦344亦用於維持電漿處 理腔室304內的特定壓力且亦提供了氣體出口。氣體來源/氣體供應機構330受控制器324控制。Lam Research Corporation的Kiyo系統可用於實施本發明之實施例。
圖4係顯示了一電腦系統400的高階方塊圖，此電腦系統400適合實施本發明之實施例中所使用的控制器324。此電腦系統可具有許多實體形式，範圍由積體電路、印刷電路板、及小型手持裝置到巨型超級電腦。此電腦系統400包含一或更多處理器402，且還能包含電子顯示裝置404(用以顯示圖像、文字，及其他資料)、主記憶體406(例如隨機存取記憶體(RAM,random access memory))、儲存裝置408(例如硬碟)、可卸除儲存裝置410(例如光碟機)、使用者介面裝置412(例如鍵盤、觸控螢幕、鍵板、滑鼠或其他指向裝置等等)，及通信介面414(例如無線網路介面)。通信介面414允許軟體及資料經由一連結而在電腦系統400及外部裝置之間傳輸。此系統亦可包含通信基礎設施416(例如通信匯流排、跨接棒(cross-over bar)、或網路)，其連接到上述裝置/模組。
經由通信介面414傳輸的資訊，其信號的形式可例如為電子、電磁、光學、或其他能夠經由通信連結而被通信介面414接收的信號，此通信連結可傳送信號並可使用電線或電纜、光纖、電話線、行動電話連結、射頻連結，及/或其他通信管道來實施。有了這種通信介面，可以預期的是，一或更多處理器402在執行上述方法步驟的過程中可接收來自網路的資訊，或可輸出資訊至網路。此外，本發明之方法實施例可僅在處理器上執行，或可藉由網路(例如網際網路(Internet))來執行，此網路係與分享一部份處理程序的遠端處理器相連接。
術語「非暫態電腦可讀取媒體」(non-transient computer readable medium)一般用來指媒介，例如主記憶體、輔助記憶體、可卸除儲存器、及儲存設備，儲存設備例如為硬碟、快閃記憶體、磁碟記憶體、唯讀光碟片(CD-ROM,compact disc read-only memory)、及其他形式的永久記憶體，且媒介不應被解釋為涵蓋暫態標的物，例如載波或信號。電腦程式碼的範例包含機器程式碼(例如由編譯器所產生者)、及包含由電腦使用直譯器執行之較高階程式碼的檔案。電腦可讀取媒 體亦可為電腦程式碼，此電腦程式碼係由包含於載波中的電腦資料信號所傳輸，並代表一系列可由處理器執行的指令。
相對於圖案化有機遮罩及含金屬硬遮罩或蝕刻終止，選擇性蝕刻氧化物蝕刻層(步驟108)。在一實施例中，氧化物蝕刻步驟包含多個循環，其中，每一循環包含選擇遮罩沉積階段及選擇蝕刻層蝕刻階段。
用於提供選擇遮罩沉積階段之配方的範例提供3mTorr的腔室壓力。使100sccm Ar、50sccm H2、及15sccm C4F8的沉積氣體流到電漿處理腔室304中。400瓦、13.56MHz的射頻(RF,radio frequency)係由TCP線圈310提供，以使沉積氣體形成為電漿314。由於在選擇遮罩沉積階段期間工作週期(duty cycle)為關閉以提供淨沉積，晶圓偏壓電源供應器316並未提供沉積偏壓。在此範例中，由於沉積氣體與蝕刻氣體係相同配方，因此沉積氣體的流動無須停止。
用於提供蝕刻之配方的範例提供3mTorr的腔室壓力。使100sccm Ar、50sccm H2、及15sccm C4F8的蝕刻氣體流到電漿處理腔室304中。400瓦、13.56MHz的RF係由TCP線圈310提供，以使蝕刻氣體形成為電漿314。藉由在脈衝偏壓期間開啟來自晶圓偏壓電源供應器316的偏壓功率來提供500伏的蝕刻偏壓，此蝕刻偏壓係藉由提供13.56MHz的RF而產生，在此處蝕刻階段係在工作週期之開啟部分(on part)的期間。在此範例中，由於蝕刻氣體與沉積氣體係相同配方，因此蝕刻氣體的流動無須停止。在此階段期間可能存有一些沉積，但在此階段期間不存有淨沉積。更佳地，存有沉積的淨移除。
若蝕刻階段沒有將所有的沉積移除，則此沉積會防止任何的有機遮罩及硬遮罩受到蝕刻，於是最終蝕刻可能會具有用於蝕刻蝕刻層的極大選擇性，此極大選擇性係相對於有機遮罩及硬遮罩兩者。
圖2B係氧化物蝕刻層212已被蝕刻而在氧化物蝕刻層212中形成特徵部232後的堆疊200之橫剖面示意圖。在此範例中，來自含金屬硬遮罩224及/或含金屬蝕刻終止層208的金屬殘餘物被蝕刻及再沉積而形成在堆疊之側面上的側壁沉積物236。在此範例中，金屬殘餘物含有鈦或即為鈦。
圖5A係電漿反應器302的放大視圖，其概略描繪了來自含金屬硬遮罩224及/或含金屬蝕刻終止層208的金屬殘餘物504，此金屬殘餘物504被蝕刻及再沉積於腔室壁350及腔室的其他部分上。
將有機遮罩剝離(步驟112)。用於剝離有機遮罩的配方之範例提供5mTorr的壓力。使100sccm Cl2及100sccm O2的剝離氣體流到電漿處理腔室304中。提供50伏的偏壓。提供1000瓦的TCP功率。此製程持續60秒。圖2C係有機遮罩被剝離後的堆疊200之橫剖面示意圖。此剝離並不移除側壁沉積物236(圖2C)或金屬殘餘物504(圖5A)。
將金屬殘餘物504清除(步驟116)。圖6係清除金屬殘餘物504之步驟的更詳細流程圖。使殘餘物清潔氣體由殘餘物清潔氣體來源336流到電漿處理腔室304中(步驟604)。較佳地，殘餘物清潔氣體包含BCl3。更佳地，殘餘物清潔氣體還包含Cl2。使殘餘物清潔氣體形成為電漿314(步驟608)。停止殘餘物清潔氣體的流動。
用於清潔之配方的範例提供10mTorr的腔室壓力。使200sccm BCl3及30sccm Cl2的殘餘物清潔氣體由清潔氣體來源336流到電漿處理腔室304中(步驟604)。藉由提供500瓦、13.56MHz的RF使殘餘物清潔氣體形成為電漿314(步驟608)。在殘餘物清潔氣體的流動被停止前，此製程持續5秒(步驟612)。圖2D係完成殘餘物清潔後的堆疊200之示意圖。含金屬側壁沉積物已被移除。圖5B係殘餘物清潔後的電漿反應器302之放大視圖，其概略描繪金屬殘餘物已由腔室壁350及電漿處理腔室304的其他部分清除。
當基板仍保持在電漿處理腔室304中時，可執行額外的處理步驟。在清除金屬殘餘物之後且在任何額外的處理步驟之後，接著將基板由電漿處理腔室304移出(步驟120)。
在另一實施例中，殘餘物清潔配方可提供5mTorr的壓力。清潔氣體包含100sccm BCl3及50sccm Cl2。以13.56MHz提供200瓦的RF。此製程持續5秒。
若金屬殘餘物並未由堆疊移除，則金屬殘餘物會阻礙圖案轉移並導致後續處理中的缺陷問題。此外，當曝露於大氣時，金屬殘餘物亦會導致腐蝕或凝聚缺陷。若金屬殘餘物並未由腔室壁350移 除，則電漿處理腔室304易遭受製程漂移(process drift)及缺陷的問題。因此，將金屬殘餘物由堆疊200及腔室壁350清除可減少元件缺陷及電漿處理腔室發生製程漂移。這些實施例較佳係允許具最小或沒有含金屬硬遮罩224或蝕刻終止層208的蝕刻。此外，這些實施例允許在堆疊200上及在腔室壁350上的金屬沉積物之同步清潔，此同步清潔具最小或沒有含金屬硬遮罩224或蝕刻終止層208的蝕刻。
雖然在之前的實施例中，硬遮罩及蝕刻終止層兩者均含有金屬，但在其他實施例中，僅硬遮罩含有金屬而蝕刻終止不含金屬，或蝕刻終止含有金屬而硬遮罩不含金屬。在許多實施例中，含金屬硬遮罩或蝕刻終止可為TiN、Ta、Ti、Ta2O3、Ti2O3、Al2O3、或Al。若硬遮罩或蝕刻終止不含金屬，則其可為SiN或另一氮化物。較佳地，蝕刻層為以氧化矽為基礎的層。
較佳地，殘餘物清潔氣體包含BCl3。更佳地，殘餘物清潔氣體包含BCl3及Cl2。較佳地，BCl3的流動比Cl2的流動還大。更佳地，BCl3之流率至少為Cl2之流率的二倍。更佳地，BCl3之流率至少為Cl2之流率的五倍。相對於Cl2，較高的BCl3濃度已被發現可促進殘餘物移除，同時減低含金屬硬遮罩或蝕刻終止的蝕刻。此殘餘物清潔氣體不含氟碳化合物。
較佳地，此殘餘物清潔具有低於20伏的自偏壓(self-bias)。更佳地，此殘餘物清潔具有0伏的自偏壓，因此RF偏壓為零。低的偏壓允許在去除金屬殘餘物的同時使蝕刻減到最小。
於一實施例中，在將堆疊200由電漿處理腔室304移出前，將含金屬硬遮罩224移除。於另一實施例中，在將基板204由電漿處理腔室304移出後，將含金屬硬遮罩224移除。在其他實施例中，可提供額外的步驟。舉例來說，在移除金屬硬遮罩224前，將堆疊200由電漿處理腔室304移出。可接著在硬遮罩224上形成第二遮罩以用於雙重圖案化製程。可接著將堆疊200放置在電漿處理腔室304中，以用於額外的蝕刻。在另一實施例中，在將堆疊200由電漿處理腔室304移出前，可進行額外的蝕刻步驟。舉例來說，後續的蝕刻可使用蝕刻層作為遮罩，以用於蝕刻含金屬蝕刻終止層。
雖然本發明已根據數個較佳實施例來加以描述，變化、置換、及各種替代的均等物均落入本發明的範圍之內。吾人亦當注意到，存有許多實施本發明之方法及裝置的替代方式。因此，意即下列所附之申請專利範圍係被解釋為包含所有落入本發明之真正精神及範圍內的這些變化、置換、及各種替代的均等物。
104~120‧‧‧步驟

Claims (18)

  1. 一種用於在基板上之氧化層中形成元件的方法，其中，一含金屬層至少形成位於該氧化層之下的一蝕刻終止層或位於該氧化層之上的一圖案化遮罩，其中，一圖案化有機遮罩位於該氧化層之上，該方法包含：將該基板置於一電漿處理腔室中；經由該圖案化有機遮罩蝕刻該氧化層，其中，來自於該含金屬層的金屬殘餘物形成在該氧化層之側壁上的金屬殘餘物；剝離該圖案化有機遮罩；清除該金屬殘餘物，包含：提供一包含BCl3的清潔氣體；及由該清潔氣體形成一電漿；及將該基板由該電漿處理腔室移出。
  2. 如申請專利範圍第1項所述的用於在基板上之氧化層中形成元的方法，其中，該清潔氣體更包含Cl2。
  3. 如申請專利範圍第2項所述的用於在基板上之氧化層中形成元件的方法，其中，該清潔氣體具有大於1：1的BCl3對Cl2之流量比。
  4. 如申請專利範圍第3項所述的用於在基板上之氧化層中形成元件的方法，其中，該清潔氣體具有大於2：1的BCl3對Cl2之流量比。
  5. 如申請專利範圍第3項所述的用於在基板上之氧化層中形成元件的方法，其中，該清潔氣體具有大於5：1的BCl3對Cl2之流量比。
  6. 如申請專利範圍第3項所述的用於在基板上之氧化層中形成元件的方法，其中，該清除金屬殘餘物的步驟具有為零的RF偏壓。
  7. 如申請專利範圍第3項所述的用於在基板上之氧化層中形成元件的方法，其中，該清除金屬殘餘物的步驟具有小於20伏的偏壓。
  8. 如申請專利範圍第7項所述的用於在基板上之氧化層中形成元件的方法，其中，在該清除金屬殘餘物的步驟期間，該氧化層未被蝕刻。
  9. 如申請專利範圍第2項所述的用於在基板上之氧化層中形成元件的方法，其中，該含金屬層包含一金屬，該金屬形成一揮發性氯化物。
  10. 如申請專利範圍第2項所述的用於在基板上之氧化層中形成元件的 方法，其中，該含金屬層包含Al、Ti、或Ta之至少一者。
  11. 如申請專利範圍第10項所述的用於在基板上之氧化層中形成元件的方法，其中，該蝕刻氧化層的步驟包含：提供一包含氟碳化合物的氧化物蝕刻氣體，其中，該清潔氣體不含有氟碳化合物；及由該氧化物蝕刻氣體形成一電漿。
  12. 如申請專利範圍第2項所述的用於在基板上之氧化層中形成元件的方法，其中，該蝕刻氧化層的步驟包含：提供一包含氟碳化合物的氧化物蝕刻氣體，其中，該清潔氣體不含有氟碳化合物；及由該氧化物蝕刻氣體形成一電漿。
  13. 如申請專利範圍第1項所述的用於在基板上之氧化層中形成元件的方法，其中，在該清除金屬殘餘物的步驟期間，該氧化層未被蝕刻。
  14. 如申請專利範圍第1項所述的用於在基板上之氧化層中形成元件的方法，其中，該蝕刻氧化層的步驟更使金屬殘餘物形成於該電漿處理腔室之腔壁上，其中，該清除金屬殘餘物的步驟清除在該電漿處理腔室之腔壁上的金屬殘餘物。
  15. 如申請專利範圍第1項所述的用於在基板上之氧化層中形成元件的方法，更包含移除該含金屬層。
  16. 一種用於在基板上之氧化層中形成元件的方法，其中，一含金屬層至少形成位於該氧化層之下的一蝕刻終止層或位於該氧化層之上的一圖案化遮罩，其中，一圖案化有機遮罩位於該氧化層之上，該方法包含：將該基板置於一電漿處理腔室中；經由該圖案化有機遮罩蝕刻該氧化層，其中，來自於該含金屬層的金屬殘餘物形成在該氧化層之側壁上的金屬殘餘物；剝離該圖案化有機遮罩；清除該金屬殘餘物，包含：提供一包含BCl3及Cl2的清潔氣體，其中，該清潔氣體具有大於2：1的BCl3對Cl2之流量比；及 由該清潔氣體形成一電漿；及將該基板由該電漿處理腔室移出。
  17. 如申請專利範圍第16項所述的用於在基板上之氧化層中形成元件的方法，其中，在該清除金屬殘餘物的步驟期間，該氧化層未被蝕刻。
  18. 如申請專利範圍第16項所述的用於在基板上之氧化層中形成元件的方法，其中，該蝕刻氧化層的步驟更使金屬殘餘物形成於該電漿處理腔室之腔壁上，其中，該清除金屬殘餘物的步驟清除在該電漿處理腔室之腔壁上的金屬殘餘物。
TW102147582A 2012-12-21 2013-12-20 在原處之金屬殘餘物清潔 TW201442108A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/725,848 US20140179106A1 (en) 2012-12-21 2012-12-21 In-situ metal residue clean

Publications (1)

Publication Number Publication Date
TW201442108A true TW201442108A (zh) 2014-11-01

Family

ID=50975107

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102147582A TW201442108A (zh) 2012-12-21 2013-12-20 在原處之金屬殘餘物清潔

Country Status (3)

Country Link
US (1) US20140179106A1 (zh)
KR (1) KR20140082575A (zh)
TW (1) TW201442108A (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6284786B2 (ja) * 2014-02-27 2018-02-28 東京エレクトロン株式会社 プラズマ処理装置のクリーニング方法
US10236186B2 (en) 2014-08-05 2019-03-19 Tokyo Electron Limited Methods for dry hard mask removal on a microelectronic substrate
KR102481166B1 (ko) 2015-10-30 2022-12-27 삼성전자주식회사 식각 후처리 방법
US20180323078A1 (en) * 2015-12-24 2018-11-08 Intel Corporation Pitch division using directed self-assembly
US10283369B2 (en) * 2016-08-10 2019-05-07 Tokyo Electron Limited Atomic layer etching using a boron-containing gas and hydrogen fluoride gas
US11065654B2 (en) * 2017-07-17 2021-07-20 Lam Research Corporation In situ vapor deposition polymerization to form polymers as precursors to viscoelastic fluids for particle removal from substrates
WO2024128593A1 (ko) * 2022-12-12 2024-06-20 피에스케이 주식회사 기판 처리 장치 및 기판 처리 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255226B1 (en) * 1998-12-01 2001-07-03 Philips Semiconductor, Inc. Optimized metal etch process to enable the use of aluminum plugs
US6770214B2 (en) * 2001-03-30 2004-08-03 Lam Research Corporation Method of reducing aluminum fluoride deposits in plasma etch reactor
US20030127707A1 (en) * 2002-01-09 2003-07-10 Rohm Co., Ltd. Bipolar transistor and method of manufacturing the same
US8470715B2 (en) * 2007-12-21 2013-06-25 Lam Research Corporation CD bias loading control with ARC layer open

Also Published As

Publication number Publication date
US20140179106A1 (en) 2014-06-26
KR20140082575A (ko) 2014-07-02

Similar Documents

Publication Publication Date Title
TWI596671B (zh) 具有混合模式脈動之蝕刻
TW201442108A (zh) 在原處之金屬殘餘物清潔
TWI579914B (zh) 利用電漿進行非揮發性物質之分層蝕刻
TWI735522B (zh) 混合式階梯蝕刻
TWI596669B (zh) 鎢蝕刻之方法
TW201801184A (zh) 蝕刻介電層中之特徵部的方法
TWI605511B (zh) 進行蝕刻時利用頻譜以使射頻切換與氣體切換兩者同步
TWI609422B (zh) 連續電漿蝕刻程序
TW201820388A (zh) 用於半導體處理之矽基沉積
TWI591719B (zh) 用於平滑側壁快速交替式蝕刻程序之受控氣體混合
KR102152088B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
TWI552221B (zh) 高蝕刻速率之提供方法
TWI806871B (zh) 多孔低介電常數介電蝕刻
KR20160113980A (ko) 계단 구조체들을 형성하기 위한 방법
TWI591721B (zh) 用以提供介層窗之方法
JP6821292B2 (ja) タングステン含有層をエッチングする方法
TWI786101B (zh) 蝕刻後處理以預防圖案崩塌
KR102658744B1 (ko) 섀도우 트림 라인 에지 거칠기 감소
TWI630653B (zh) 具有預蝕刻暫態調節之蝕刻過程
TWI768026B (zh) 用於半導體處理之矽基沉積
TW201828360A (zh) 高深寬比蝕刻
KR102626483B1 (ko) 반도체 프로세싱을 위한 실리콘-기반 증착