TWI630653B - 具有預蝕刻暫態調節之蝕刻過程 - Google Patents

具有預蝕刻暫態調節之蝕刻過程 Download PDF

Info

Publication number
TWI630653B
TWI630653B TW102146184A TW102146184A TWI630653B TW I630653 B TWI630653 B TW I630653B TW 102146184 A TW102146184 A TW 102146184A TW 102146184 A TW102146184 A TW 102146184A TW I630653 B TWI630653 B TW I630653B
Authority
TW
Taiwan
Prior art keywords
etch
etching
transient
duration
layer
Prior art date
Application number
TW102146184A
Other languages
English (en)
Other versions
TW201442107A (zh
Inventor
李原鐵
謙 符
約翰Ｓ 朱爾瑞
Original Assignee
蘭姆研究公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 蘭姆研究公司 filed Critical 蘭姆研究公司
Publication of TW201442107A publication Critical patent/TW201442107A/zh
Application granted granted Critical
Publication of TWI630653B publication Critical patent/TWI630653B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Ceramic Engineering (AREA)

Abstract

提供一種用於在蝕刻層中蝕刻具有不同深寬比之特徵部的方法。提供多個循環，其中每一循環包含：蝕刻層的預蝕刻暫態調節步驟，蝕刻層的預蝕刻暫態調節步驟提供蝕刻層的暫態調節，其中，暫態調節具有一持續時間；及蝕刻該蝕刻層一持續時間的蝕刻步驟，其中，此蝕刻步驟之持續時間係相對於此暫態調節之持續時間而受到控制，以控制蝕刻深寬比相依性。

Description

具有預蝕刻暫態調節之蝕刻過程
本發明係關於半導體元件之形成。更具體而言，本發明係關於需要蝕刻具不同深寬比之特徵部的半導體元件之形成。
在半導體晶圓處理期間，有時會使寬度大不相同的特徵部被蝕刻進蝕刻晶圓中。當蝕刻特徵部時，不同的寬度會導致深寬比相依蝕刻，其會造成不同深寬比的特徵部以不同的速率蝕刻。這種深寬比相依蝕刻可能導致不利的結果。
為實現前面所述並依據本發明之目的，提供一種用於在蝕刻層中蝕刻具有不同深寬比之特徵部的方法。提供多個循環，其中，每一循環包含：蝕刻層的預蝕刻暫態調節步驟，其提供蝕刻層的暫態調節，其中，此暫態調節具有一持續時間；及蝕刻此蝕刻層一持續時間的蝕刻步驟，其中，此蝕刻步驟之持續時間係相對於此暫態調節之持續時間而受到控制，以控制蝕刻深寬比相依性。
在本發明的另一表現形式中，藉由用於在蝕刻層中蝕刻具有不同深寬比之特徵部的方法形成半導體元件。提供多個循環，其中，每一循環包含：蝕刻層的預蝕刻暫態調節步驟，此蝕刻層的預蝕刻暫態調節步驟提供蝕刻層的暫態調節，其中，此暫態調節具有一持續時間；及蝕刻此蝕刻層一持續時間的蝕刻步驟，其中，該蝕刻步驟 之持續時間係相對於此暫態調節之持續時間而受到控制，以控制蝕刻深寬比相依性。
在本發明的另一表現形式中，提供一種設備。提供電漿處理腔室，其包含形成電漿處理腔室封閉體的腔室壁、用於將一晶圓支撐於電漿處理腔室封閉體內的基板支撐物、用於調節電漿處理腔室封閉體中之壓力的壓力調節器、用於供電給電漿處理腔室封閉體以維持電漿的至少一電極、用於提供氣體到電漿處理腔室封閉體中的氣體入口、及用於由該電漿處理腔室封閉體抽出氣體的氣體出口。至少一RF功率來源係電連接於至少一電極。氣體來源係流體連通於氣體入口。控制器係可控連接於氣體來源及至少一RF功率來源，並包含至少一處理器及電腦可讀取媒體。此電腦可讀取媒體包含用於提供多個循環的第一電腦可讀取程式碼，其中，每一循環包括：用於蝕刻層之預蝕刻暫態調節的第二電腦可讀取程式碼，此蝕刻層之預蝕刻暫態調節提供蝕刻層之暫態調節，其中，該暫態調節具有一持續時間；及用於蝕刻此蝕刻層一持續時間的第三電腦可讀取程式碼，其中，此蝕刻之持續時間係相對於此暫態調節之持續時間而受到控制，以控制蝕刻深寬比相依性。
本發明的這些以及其他特徵，在之後本發明的詳細說明中並結合隨附圖式後，將有更詳盡的描述。
104~124‧‧‧步驟
200‧‧‧堆疊
204‧‧‧基板
208‧‧‧蝕刻層
212‧‧‧圖案化遮罩
216‧‧‧較窄特徵部
220‧‧‧較寬特徵部
226‧‧‧較窄特徵部
230‧‧‧較寬特徵部
300‧‧‧電漿處理系統
302‧‧‧電漿反應器
304‧‧‧電漿處理腔室
306‧‧‧電漿電源供應器
308‧‧‧匹配網路
310‧‧‧TCP線圈
312‧‧‧電力窗
314‧‧‧電漿
316‧‧‧晶圓偏壓電源供應器
318‧‧‧匹配網路
320‧‧‧電極
324‧‧‧控制器
330‧‧‧氣體來源
332‧‧‧突破氣體來源
334‧‧‧鈍化氣體來源
336‧‧‧預蝕刻暫態氣體來源
338‧‧‧蝕刻氣體來源
340‧‧‧噴淋頭
342‧‧‧壓力控制閥
344‧‧‧幫浦
400‧‧‧電腦系統
402‧‧‧處理器
404‧‧‧電子顯示裝置
406‧‧‧主記憶體
408‧‧‧儲存裝置
410‧‧‧可卸除儲存裝置
412‧‧‧使用者介面裝置
414‧‧‧通信介面
416‧‧‧通信基礎設施
504‧‧‧直線
508‧‧‧增加
512‧‧‧降低
516‧‧‧平坦曲線
600‧‧‧堆疊
604‧‧‧基板
608‧‧‧蝕刻層
612‧‧‧圖案化遮罩
626‧‧‧較窄特徵部
630‧‧‧較寬特徵部
t1、t2、t3、t4‧‧‧時間點
λ‧‧‧半衰期
本發明係透過舉例的方式而非限制的方式藉隨附圖式的圖來加以說明，而其中相似的參考數字代表類似的元件，且其中：
圖1係可用在本發明之實施例中之製程的高階流程圖。
圖2A-C係依照本發明之實施例處理之堆疊的橫剖面示意圖。
圖3係可用於實現本發明之電漿處理腔室的示意圖。
圖4說明一電腦系統，該電腦系統適合實施本發明之實施例中所使用的控制器。
圖5係由預蝕刻暫態調節所提供之調節的圖。
圖6係依照先前技術處理之堆疊的橫剖面示意圖。
現將參照數個如隨附圖式中所描述的較佳實施例來詳細說明本發明。在接下來的敘述中，許多具體細節被闡明以提供本發明的通盤瞭解。然而，明顯地，對於一熟習於本技藝者，在缺少某些或全部這些具體細節的情況下仍可實施本發明。在其他情況下，為人所熟知的製程步驟及/或結構未曾被詳述，以避免不必要地混淆本發明。
為幫助理解，圖1係可在本發明之實施例中使用之製程的高階流程圖，本發明之實施例係蝕刻不同深寬比的特徵部。基板設有蝕刻層(步驟104)。接著，用於蝕刻的循環製程備有多個步驟，而每一循環包含突破(break through)與側壁鈍化形成(sidewall passivation forming)步驟(步驟108)、預蝕刻暫態調節步驟(步驟116)、及用於蝕刻此蝕刻層的蝕刻步驟(步驟120)。重複此循環(步驟124)直到完成多個循環且停止此製程時。
範例
在本發明之實施方式的範例中，基板設有在遮罩下方的蝕刻層，此遮罩具有較寬及較窄特徵部(步驟104)。圖2A為堆疊200的橫剖面圖，此堆疊200具有設置在蝕刻層208之下的基板204，此蝕刻層208係設置在具有較窄特徵部216及較寬特徵部220的圖案化遮罩212之下。在此範例中，蝕刻層208為矽，其亦可為多晶矽、沉積的結晶矽、或矽晶圓之上層其中任一者，此矽晶圓亦形成此基板204。在此範例中，圖案化遮罩係由氧化矽所形成。在許多實施例中，可在各種層之間放置一或更多的層。舉例來說，一或更多的層(例如蝕刻停止層(etch stop layer))可介於蝕刻層208及基板204之間。
將基板204放置於電漿處理系統中以執行後續步驟。圖3 概略描繪了電漿處理系統300之一範例，依照本發明之一實施例，此電漿處理系統300可用以進行蝕刻矽晶圓的製程。電漿處理系統300包含電漿反應器302，在電漿反應器302中具有電漿處理腔室304。藉由匹配網路308調整的電漿電源供應器306供電至變壓器耦合電漿(transformer coupled plasma,TCP)線圈310，此TCP線圈310係設置於電力窗(power window)312附近，以藉由提供感應耦合功率而在電漿處理腔室304中產生電漿314。TCP線圈(上電源)310可被配置為在電漿處理腔室304內產生均勻的擴散分佈。例如，TCP線圈310可被配置為在電漿314中產生環狀功率分佈。設置電力窗312以將TCP線圈310與電漿處理腔室304隔開，但仍允許能量由TCP線圈310傳遞至電漿處理腔室304。藉由匹配網路318調整的晶圓偏壓電源供應器316供電至電極320以設定基板204上的偏壓，此基板204係由電極320所支撐。控制器324設定電漿電源供應器306及晶圓偏壓電源供應器316的工作點。
電漿電源供應器306及晶圓偏壓電源供應器316可被配置為操作在特定射頻頻率，像是例如13.56MHz、27MHz、2MHz、400kHz、或其組合。電漿電源供應器306及晶圓偏壓電源供應器316可被適當估算而提供一個範圍的功率，以達到所需的製程性能。例如，在本發明的一實施例中，電漿電源供應器306可提供範圍為50至5000瓦的功率，而晶圓偏壓電源供應器316可提供範圍為20至2000V的偏壓。此外，TCP線圈310及/或電極320可由二或更多的子線圈或子電極所組成，該等子線圈或子電極可由單電源供應器供電或由多電源供應器供電。
如圖3中所示，電漿處理系統300更包含氣體來源/氣體供應機構330。此氣體來源包括突破氣體來源332、鈍化氣體來源334、預蝕刻暫態調節氣體來源336、及蝕刻氣體來源338。突破氣體可具有某些與鈍化氣體、預蝕刻暫態調節氣體、或蝕刻氣體相同的成分。在此種情況下，並非有個別的氣體來源，取而代之的是，氣體來源提供如將於下面描述的突破氣體、鈍化氣體、預蝕刻暫態調節氣體、及蝕刻氣體的各種成分。氣體來源332、334、336、及338係經由氣體入口(例如噴淋頭340)而與電漿處理腔室304流體連通。此氣體入口可設置在電 漿處理腔室304中的任何有利位置，並可採取任何形式來注入氣體。然而，較佳地，氣體入口可被配置為產生「可調的」氣體注入分佈，其允許獨立調節流到電漿處理腔室304中多個區域的氣體個別流動。製程氣體與副產物係經由壓力控制閥342及幫浦344而由腔室304移除，此壓力控制閥342與幫浦344亦用於維持在電漿處理腔室304內的特定壓力。氣體來源/氣體供應機構330受控制器324控制。Lam Research Corp.的Kiyo可用於實施本發明之實施例。
圖4係顯示了一電腦系統400的高階方塊圖，此電腦系統400適合實施本發明之實施例中所使用的控制器324。此電腦系統可具有許多物理形式，範圍由積體電路、印刷電路板、及小型手持裝置到巨型超級電腦。此電腦系統400包含一或更多處理器402，且還能包含電子顯示裝置404(用以顯示圖像、文字，及其他資料)、主記憶體406(例如隨機存取記憶體(RAM,random access memory))、儲存裝置408(例如硬碟)、可卸除儲存裝置410(例如光碟機)、使用者介面裝置412(例如鍵盤、觸控螢幕、鍵板、滑鼠或其他指向裝置等等)，及通信介面414(例如無線網路介面)。通信介面414允許軟體及資料經由一連結而在電腦系統400及外部裝置之間傳輸。此系統亦可包含通信基礎設施416(例如通信匯流排、跨接棒(cross-over bar)、或網路)，其連接到上述裝置/模組。
經由通信介面414傳輸的資訊，其信號的形式可例如為電子、電磁、光學、或其他能夠經由通信連結而被通信介面414接收的信號，此通信連結可傳送信號並可使用電線或電纜、光纖、電話線、行動電話連結、射頻連結，及/或其他通信管道來實施。有了這種通信介面，可以預期的是，一或更多處理器402在執行上述方法步驟的過程中可接收來自網路的資訊，或可輸出資訊至網路。此外，本發明之方法實施例可僅在處理器上執行，或可藉由網路(例如網際網路(Internet))來執行，此網路與分享一部份處理程序的遠端處理器相連接。
術語「非暫態電腦可讀取媒體」(non-transient computer readable medium)一般用來指媒介，例如主記憶體、輔助記憶體、可卸除儲存器、及儲存設備，儲存設備例如為硬碟、快閃記憶體、磁碟記 憶體、唯讀光碟片(CD-ROM,compact disc read-only memory)、及其他形式的永久記憶體，且媒介不應被解釋為涵蓋暫態標的物，例如載波或信號。電腦程式碼的範例包含機器程式碼(例如由編譯器所產生者)、及包含由電腦使用直譯器執行之較高階程式碼的檔案。電腦可讀取媒體亦可為電腦程式碼，此電腦程式碼係由包含於載波中的電腦資料信號所傳輸，並代表一系列可由處理器執行的指令。
循環蝕刻製程開始。執行突破及側壁鈍化形成步驟(步驟108)。在此範例中，50-2000瓦、13.6MHz的射頻(RF,radio frequency)功率由TCP線圈310所提供。100-1000伏的偏壓由下電極320所提供。將腔室壓力設定在介於1至100mtorr之間的壓力。將晶圓溫度維持在介於0°-120℃之間的溫度。由氣體來源330提供25-500sccm CF4的突破氣體到電漿處理腔室304中。此RF功率使突破氣體形成為電漿，其維持3-20秒。壓力可在1至100mtorr的範圍內作改變。50-2000瓦的RF功率係以13.6MHz供應，並由TCP線圈310所提供。提供低於300伏的偏壓。晶圓溫度係維持在0°-120℃之間。由氣體來源330提供介於50-1000sccm之間的O2的鈍化氣體到電漿處理腔室304中，且此鈍化氣體形成為電漿。此電漿係維持3-60秒。
預蝕刻暫態調節提供一暫態調節(步驟116)。在此範例中，壓力可在1至100mtorr的範圍內作改變。50-2000瓦的RF功率係以13.6MHz供應，並由TCP線圈310所提供。提供低於300伏的偏壓。晶圓溫度係維持在0°-120℃之間。由氣體來源330提供介於50-2000sccm之間的He及0-2000sccm之間的O2的預蝕刻暫態調節氣體到電漿處理腔室304中。此RF功率使預蝕刻暫態調節氣體形成為電漿，其維持1-10秒。
蝕刻此蝕刻層(步驟120)。在本範例中，壓力可在1至100mtorr的範圍內作改變。50-2000瓦的RF功率係以13.6MHz供應，並由TCP線圈310所提供。介於100-1500伏之間的偏壓係由下電極320所提供。晶圓溫度係維持在0°-120℃之間。由氣體來源330提供50-1000sccm Cl2的蝕刻氣體到電漿處理腔室304中。此RF功率使蝕刻氣體形成為電漿，其維持2-30秒。
圖2B係在一或更多循環之後的堆疊200之橫剖面圖，其中，特徵部被部分蝕刻。此蝕刻提供較窄特徵部226及較寬特徵部230。在本實施例中，較窄特徵部226的深度大約與較寬特徵部230的深度相同。
持續循環直到達到所需之蝕刻深度。圖2C係在循環蝕刻完成後的堆疊200之橫剖面圖。在本實施例中，較窄特徵部226的深度大約與較寬特徵部230的深度相同。意料之外的發現是，預蝕刻暫態調節提供深寬比相依性被降低或消除的蝕刻。
圖5係與深寬比相依蝕刻相關的蝕刻層之調節的圖。在t1以前的直線504顯示，在形成側壁鈍化的期間(步驟108)此調節並未改變。預蝕刻暫態調節步驟(步驟116)致使t1與t2之間的調節增加508。此種調節可使蝕刻層深寬比相依性逆轉。一旦預蝕刻暫態調節停止，蝕刻層的暫態調節降低512，因而存有半衰期λ，其為由調節停止時到一半的調節耗損時的持續時間。在時間t3時調節徹底耗損(由平坦曲線516表示)。因此，暫態調節持續時間係當調節停止時的時間t2與當暫態調節損失時的時間t3之間的差。在此實施例中，蝕刻的持續時間比半衰期及暫態調節持續時間還要長。此外，蝕刻的持續時間對調節之半衰期或暫態調節持續時間的關係被用來控制深寬比相依性。
圖6係在沒有預蝕刻暫態調節的情況下被蝕刻之堆疊600的示意圖。堆疊600包含設置在蝕刻層608之下的基板604，此蝕刻層608係設置在圖案化遮罩612之下。先前技術製程蝕刻較窄特徵部626及較寬特徵部630，其中，由於深寬比相依蝕刻(aspect ratio dependent etching,ARDE)的緣故，較寬特徵部比起較窄特徵部會被更加蝕刻。
在相反ARDE中，較窄特徵部比起較寬特徵部會蝕刻得更快。本發明之實施例使用半衰期或預蝕刻暫態調節之持續時間與蝕刻之持續時間之間的關係作為ARDE的控制。
雖然在某些實施例中，預蝕刻暫態調節氣體為He及O2的混合物，但更概括而言，預蝕刻暫態調節氣體包含He。在某些實施例中，預蝕刻暫態調節氣體實質上由He所組成。較佳地，預蝕刻暫態調節氣體包含He及O2。較佳地，預蝕刻暫態調節氣體不具有蝕刻成分。
較佳地，預蝕刻暫態調節不蝕刻且具有低偏壓。較佳地，此偏壓低於300伏。更佳地，此偏壓低於20伏。更佳地，不存有偏壓。較佳地，預蝕刻暫態調節具有小於10秒的持續時間。更佳地，預蝕刻暫態調節具有小於3秒的持續時間。較佳地，預蝕刻暫態調節具有小於3秒的半衰期。由於暫態調節係在50秒內消失，由預蝕刻暫態調節到蝕刻的轉變係在未使電漿熄滅的情況下進行，而提供連續電漿。雖然連續電漿展現出比不連續電漿還好的性能，但本發明之實施例係以不連續電漿來改善製程。為了更快地執行多個循環，較佳地，介於循環內所有步驟之間的轉變係在未使電漿熄滅的情況下完成。雖然電漿為連續，但較佳地，每一步驟係被相繼執行而非同時執行。然而，某些實施例可允許某些介於步驟之間的重疊，其中較佳地，每一步驟具有一期間，於其中僅專門提供一種特定氣體(例如蝕刻氣體、突破氣體、鈍化氣體、或預蝕刻暫態調節氣體)。
在某些實施例中，蝕刻循環之持續時間小於暫態調節之持續時間。在其他實施例中，蝕刻循環之持續時間大約等於預蝕刻暫態調節之半衰期，此預蝕刻暫態調節之半衰期為暫態調節之持續時間的一部分。
較佳地，蝕刻層為矽，例如多晶矽或結晶矽。更佳地，蝕刻層為多晶矽。更概括而言，蝕刻層為含矽層，例如氧化矽或氮化矽。更概括而言，蝕刻層可為其他介電或導電材料。
預蝕刻暫態調節意外被發現能降低ARDE。不為理論所束縛，一般相信預蝕刻暫態調節並不提供沉積或鈍化，因為預蝕刻暫態調節氣體可由純He所組成，而He不被認為能提供沉積或鈍化。由於預蝕刻暫態調節僅持續幾秒，因此需要循環製程來重複預蝕刻暫態調節及蝕刻。
較佳地，特徵部具有小於30nm的間隔關鍵尺寸(critical dimension,CD)。更佳地，特徵部具有小於20nm的間隔CD。較佳地，特徵部具有至少100nm的深度。更佳地，特徵部具有至少200nm的深度。較佳地，較寬特徵部具有至少為較窄特徵部之寬度2倍的寬度。更佳地，較寬特徵部具有至少為較窄特徵部之寬度4倍的寬度。
雖然本發明已根據數個較佳實施例來加以描述，變化、置換、及各種替代的均等物均落入本發明的範圍之內。吾人亦當注意到，存有許多實施本發明之方法及裝置的替代方式。因此，意即下列所附之申請專利範圍係被解釋為包含所有落入本發明之真正精神及範圍內的這些變化、置換、及各種替代的均等物。

Claims (17)

  1. 一種用於在蝕刻層中蝕刻具有不同深寬比之特徵部的方法，包含：多個循環，其中，每一循環包含：該蝕刻層的預蝕刻暫態調節步驟，其提供該蝕刻層的暫態調節，其中，該暫態調節具有一持續時間及一半衰期，其中該預蝕刻暫態調節步驟包括：提供實質上由He組成或實質上由He及O2組成的一預蝕刻暫態調節氣體；及使該預蝕刻暫態調節氣體形成為一電漿；及蝕刻步驟，其蝕刻該蝕刻層一持續時間，其中，該蝕刻步驟之持續時間係相對於該暫態調節之持續時間而受到控制，以控制蝕刻深寬比相依性，其中該蝕刻步驟在該預蝕刻暫態調節步驟之後，其中該蝕刻步驟在該暫態調節之持續時間內發生，其中在超過該暫態調節之持續時間之後不繼續進行該蝕刻步驟，且其中該蝕刻步驟之持續時間係至少與該半衰期之長度相同。
  2. 如申請專利範圍第1項所述的用於在蝕刻層中蝕刻具有不同深寬比之特徵部的方法，其中，該預蝕刻暫態調節步驟不進行蝕刻。
  3. 如申請專利範圍第2項所述的用於在蝕刻層中蝕刻具有不同深寬比之特徵部的方法，其中，該多個循環更包含一突破步驟、及該突破步驟之後的一側壁鈍化形成步驟。
  4. 如申請專利範圍第3項所述的用於在蝕刻層中蝕刻具有不同深寬比之特徵部的方法，其中，該蝕刻層為一矽層。
  5. 如申請專利範圍第4項所述的用於在蝕刻層中蝕刻具有不同深寬比之特徵部的方法，其中，由該預蝕刻暫態調節步驟及該蝕刻步驟 提供一連續電漿。
  6. 如申請專利範圍第5項所述的用於在蝕刻層中蝕刻具有不同深寬比之特徵部的方法，其中，該連續電漿係提供給該多個循環。
  7. 如申請專利範圍第1項所述的用於在蝕刻層中蝕刻具有不同深寬比之特徵部的方法，其中，該多個循環更包含一突破步驟、及該突破步驟之後的一側壁鈍化形成步驟。
  8. 如申請專利範圍第1項所述的用於在蝕刻層中蝕刻具有不同深寬比之特徵部的方法，其中，該蝕刻層為一矽層。
  9. 如申請專利範圍第8項所述的用於在蝕刻層中蝕刻具有不同深寬比之特徵部的方法，其中，該矽層為多晶矽或結晶矽。
  10. 如申請專利範圍第1項所述的用於在蝕刻層中蝕刻具有不同深寬比之特徵部的方法，其中，由該預蝕刻暫態調節步驟及該蝕刻步驟提供一連續電漿。
  11. 如申請專利範圍第10項所述的用於在蝕刻層中蝕刻具有不同深寬比之特徵部的方法，其中，該連續電漿係提供給該多個循環。
  12. 一種用於在蝕刻層中蝕刻具有不同深寬比之特徵部的方法，包含：多個循環，其中，每一循環包含：該蝕刻層的預蝕刻暫態調節步驟，其提供該蝕刻層的暫態調節，其中，該暫態調節具有一持續時間及一半衰期，其中該預蝕刻暫態調節步驟包括：提供實質上由He組成的一預蝕刻暫態調節氣體；及使該預蝕刻暫態調節氣體形成為一電漿；及蝕刻步驟，其蝕刻該蝕刻層一持續時間，其中，該蝕刻步 驟之持續時間係相對於該暫態調節之持續時間而受到控制，以控制蝕刻深寬比相依性，且其中該蝕刻步驟之持續時間係至少與該半衰期之長度相同。
  13. 一種用於在蝕刻層中蝕刻具有不同深寬比之特徵部的方法，包含：多個循環，其中，每一循環包含：該蝕刻層的預蝕刻暫態調節步驟，其提供該蝕刻層的暫態調節，其中，該暫態調節具有一持續時間，其中該預蝕刻暫態調節步驟具有小於3秒之半衰期及小於10秒之持續時間；及蝕刻步驟，其蝕刻該蝕刻層一持續時間，其中，該蝕刻步驟之持續時間係相對於該暫態調節之持續時間而受到控制，以控制蝕刻深寬比相依性。
  14. 如申請專利範圍第13項所述的用於在蝕刻層中蝕刻具有不同深寬比之特徵部的方法，其中，由該預蝕刻暫態調節步驟及該蝕刻步驟提供一連續電漿。
  15. 如申請專利範圍第14項所述的用於在蝕刻層中蝕刻具有不同深寬比之特徵部的方法，其中，該連續電漿係提供給該多個循環。
  16. 如申請專利範圍第13項所述的用於在蝕刻層中蝕刻具有不同深寬比之特徵部的方法，其中，該預蝕刻暫態調節步驟包括：提供實質上由He組成的一預蝕刻暫態調節氣體；及使該預蝕刻暫態調節氣體形成為一電漿。
  17. 如申請專利範圍第13項所述的用於在蝕刻層中蝕刻具有不同深寬比之特徵部的方法，其中，該預蝕刻暫態調節步驟包括：提供實質上由He及O2組成的一預蝕刻暫態調節氣體；及使該預蝕刻暫態調節氣體形成為一電漿。
TW102146184A 2012-12-14 2013-12-13 具有預蝕刻暫態調節之蝕刻過程 TWI630653B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/715,973 2012-12-14
US13/715,973 US9142417B2 (en) 2012-12-14 2012-12-14 Etch process with pre-etch transient conditioning

Publications (2)

Publication Number Publication Date
TW201442107A TW201442107A (zh) 2014-11-01
TWI630653B true TWI630653B (zh) 2018-07-21

Family

ID=50929967

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102146184A TWI630653B (zh) 2012-12-14 2013-12-13 具有預蝕刻暫態調節之蝕刻過程

Country Status (4)

Country Link
US (3) US9142417B2 (zh)
KR (1) KR102164679B1 (zh)
SG (1) SG2013093034A (zh)
TW (1) TWI630653B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142417B2 (en) 2012-12-14 2015-09-22 Lam Research Corporation Etch process with pre-etch transient conditioning
JP6878174B2 (ja) * 2017-06-29 2021-05-26 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020016080A1 (en) * 2000-02-25 2002-02-07 Anisul Khan Two etchant etch method
TW200411763A (en) * 2002-08-14 2004-07-01 Applied Materials Inc Method for etching high-aspect-ratio features
TW200607017A (en) * 2004-06-29 2006-02-16 Unaxis Usa Inc A method and apparatus for reducing aspect ratio dependent etching in time division multiplexed etch processes
US20080286978A1 (en) * 2007-05-17 2008-11-20 Rong Chen Etching and passivating for high aspect ratio features
TW200952071A (en) * 2008-05-13 2009-12-16 Lam Res Corp Plasma process with photoresist mask pretreatment

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100639841B1 (ko) * 1998-07-23 2006-10-27 서페이스 테크놀로지 시스템스 피엘씨 이방성 에칭 장치 및 방법
US7303999B1 (en) * 2005-12-13 2007-12-04 Lam Research Corporation Multi-step method for etching strain gate recesses
US7368394B2 (en) * 2006-02-27 2008-05-06 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications
WO2008020267A2 (en) * 2006-08-16 2008-02-21 Freescale Semiconductor, Inc. Etch method in the manufacture of an integrated circuit
JP5108489B2 (ja) * 2007-01-16 2012-12-26 株式会社日立ハイテクノロジーズ プラズマ処理方法
US9142417B2 (en) 2012-12-14 2015-09-22 Lam Research Corporation Etch process with pre-etch transient conditioning

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020016080A1 (en) * 2000-02-25 2002-02-07 Anisul Khan Two etchant etch method
TW200411763A (en) * 2002-08-14 2004-07-01 Applied Materials Inc Method for etching high-aspect-ratio features
TW200607017A (en) * 2004-06-29 2006-02-16 Unaxis Usa Inc A method and apparatus for reducing aspect ratio dependent etching in time division multiplexed etch processes
US20080286978A1 (en) * 2007-05-17 2008-11-20 Rong Chen Etching and passivating for high aspect ratio features
TW200952071A (en) * 2008-05-13 2009-12-16 Lam Res Corp Plasma process with photoresist mask pretreatment

Also Published As

Publication number Publication date
KR102164679B1 (ko) 2020-10-13
US20140167228A1 (en) 2014-06-19
US20150380264A1 (en) 2015-12-31
SG2013093034A (en) 2014-07-30
US9607848B2 (en) 2017-03-28
US9257296B2 (en) 2016-02-09
KR20140078566A (ko) 2014-06-25
TW201442107A (zh) 2014-11-01
US20160155645A1 (en) 2016-06-02
US9142417B2 (en) 2015-09-22

Similar Documents

Publication Publication Date Title
TWI559393B (zh) 三維快閃結構用之蝕刻製程
US9018098B2 (en) Silicon etch with passivation using chemical vapor deposition
TW201921484A (zh) 使用循環的鈍化與蝕刻之高深寬比選擇性側向蝕刻
TWI596669B (zh) 鎢蝕刻之方法
TWI705498B (zh) 蝕刻介電層中之特徵部的方法
TWI596671B (zh) 具有混合模式脈動之蝕刻
KR102331627B1 (ko) 에칭을 위한 고속―가스 스위칭
TWI609422B (zh) 連續電漿蝕刻程序
TW201409562A (zh) 以光阻上之電漿預蝕刻處理形成特徵部的方法及設備
TWI605511B (zh) 進行蝕刻時利用頻譜以使射頻切換與氣體切換兩者同步
TWI552221B (zh) 高蝕刻速率之提供方法
TW201442108A (zh) 在原處之金屬殘餘物清潔
TW201324611A (zh) 利用脈衝偏壓之蝕刻
TW201401364A (zh) 用於平滑側壁快速交替式蝕刻程序之受控氣體混合
TWI630653B (zh) 具有預蝕刻暫態調節之蝕刻過程
TWI571928B (zh) 藉由氬濺鍍之硬遮罩臨界尺寸控制方法
TWI591721B (zh) 用以提供介層窗之方法
TWI786101B (zh) 蝕刻後處理以預防圖案崩塌
KR102626483B1 (ko) 반도체 프로세싱을 위한 실리콘-기반 증착
US20140030893A1 (en) Method for shrink and tune trench/via cd
US10600648B2 (en) Silicon-based deposition for semiconductor processing