TW201401364A - 用於平滑側壁快速交替式蝕刻程序之受控氣體混合 - Google Patents
用於平滑側壁快速交替式蝕刻程序之受控氣體混合 Download PDFInfo
- Publication number
- TW201401364A TW201401364A TW102104642A TW102104642A TW201401364A TW 201401364 A TW201401364 A TW 201401364A TW 102104642 A TW102104642 A TW 102104642A TW 102104642 A TW102104642 A TW 102104642A TW 201401364 A TW201401364 A TW 201401364A
- Authority
- TW
- Taiwan
- Prior art keywords
- etching
- processing chamber
- plasma processing
- deposition
- germanium layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 230000008021 deposition Effects 0.000 claims abstract description 76
- 238000012545 processing Methods 0.000 claims abstract description 62
- 238000005530 etching Methods 0.000 claims abstract description 58
- 229910052736 halogen Inorganic materials 0.000 claims abstract description 21
- 150000002367 halogens Chemical class 0.000 claims abstract description 21
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims abstract description 12
- 239000007789 gas Substances 0.000 claims description 67
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 43
- 229910052732 germanium Inorganic materials 0.000 claims description 42
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 6
- 229910052707 ruthenium Inorganic materials 0.000 claims description 6
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 239000011737 fluorine Substances 0.000 claims description 3
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 claims 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims 2
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 claims 2
- 229910052794 bromium Inorganic materials 0.000 claims 2
- 229910052801 chlorine Inorganic materials 0.000 claims 2
- 239000000460 chlorine Substances 0.000 claims 2
- 239000001307 helium Substances 0.000 claims 1
- 229910052734 helium Inorganic materials 0.000 claims 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052710 silicon Inorganic materials 0.000 abstract description 9
- 239000010703 silicon Substances 0.000 abstract description 9
- 238000000151 deposition Methods 0.000 description 48
- 238000004891 communication Methods 0.000 description 13
- 239000000758 substrate Substances 0.000 description 12
- 229910052715 tantalum Inorganic materials 0.000 description 6
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 6
- 238000003860 storage Methods 0.000 description 5
- 229910052684 Cerium Inorganic materials 0.000 description 4
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
- H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本發明提供一種包含複數循環之在電漿處理腔室內蝕刻矽層中之特徵部的方法，該矽層係設置在一遮罩下方。提供在電漿處理腔室中於矽層上形成沉積層的沉積階段，包含：提供沉積氣體至電漿處理腔室中，其中該沉積氣體包含一含鹵素蝕刻劑成份及一氟碳化物沉積成份；使沉積氣體形成為在該矽層上提供淨沉積的電漿；及停止該沉積氣體之流動。提供一矽蝕刻階段，包含：提供與沉積氣體不同的矽蝕刻氣體至該電漿處理腔室中；使矽蝕刻氣體形成為電漿以蝕刻矽層；及停止矽蝕刻氣體之流動。
Description
本發明關於藉由蝕刻一蝕刻層來獲得半導體晶圓上之構造的方法。更具體而言，本發明有關在形成半導體裝置當中蝕刻矽。
在形成基板上之半導體裝置中，蝕刻層受到蝕刻。蝕刻層可為基板之部份或基板上之一層。該蝕刻可能發生在電漿處理腔室中。
為了達到前述者且依據本發明之目的，提供一種包含複數循環之在電漿處理腔室內蝕刻矽層中之特徵部的方法，該矽層係設置在一遮罩下方。提供在電漿處理腔室中於矽層上形成沉積層的沉積階段，包含：提供沉積氣體至電漿處理腔室中，其中該沉積氣體包含一含鹵素蝕刻劑成份及一氟碳化物沉積成份；使沉積氣體形成為在該矽層上提供淨沉積的電漿；及停止該沉積氣體之流動。提供一矽蝕刻階段，包含：提供與沉積氣體不同的矽蝕刻氣體至該電漿處理腔室中；使矽蝕刻氣體形成為電漿以蝕刻矽層；及停止矽蝕刻氣體之流動。
在本發明之另一表現形式中，提供一種包含複數循環之在電漿處理腔室內蝕刻矽層中之特徵部的方法，該矽層係設置在一遮罩下方。針對每一循環提供在電漿處理腔室中於矽層上形成沉積層的沉積階段，包含：提供沉積氣體至電漿處理腔室中，其中該沉積氣體包含SF6、CF4、或NF3之至少一者及C4F8、或C4F6之至少一者；提供50至300伏特之偏壓；使沉積氣體形成為在該矽層上提供淨沉積的電漿；及停止該沉積氣體之流動。針對每一循環提供一矽蝕刻階段，包含：提供與沉積氣體不同的矽蝕
刻氣體至該電漿處理腔室中；提供50至200伏特之偏壓；使矽蝕刻氣體形成為電漿以蝕刻矽層；及停止矽蝕刻氣體之流動。
本發明之這些及其他特徵將於實施方式中結合以下圖式更為詳細地說明如下。
104‧‧‧步驟
108‧‧‧步驟
112‧‧‧步驟
116‧‧‧步驟
120‧‧‧步驟
124‧‧‧步驟
200‧‧‧基板
204‧‧‧遮罩
208‧‧‧矽層
212‧‧‧沉積層
216‧‧‧蝕刻特徵部
220‧‧‧沉積層
300‧‧‧電漿處理系統
302‧‧‧電漿反應器
304‧‧‧電漿處理腔室
306‧‧‧電漿電源
308‧‧‧匹配網路
310‧‧‧TCP線圈
312‧‧‧電力窗
314‧‧‧電漿
316‧‧‧晶圓偏壓電壓電源
318‧‧‧匹配網路
320‧‧‧電極
322‧‧‧晶圓
324‧‧‧控制器
330‧‧‧氣體源/氣體供應機構
332‧‧‧沉積階段氣體源
334‧‧‧蝕刻階段氣體源
336‧‧‧額外氣體源
340‧‧‧噴淋頭
342‧‧‧壓力控制閥
344‧‧‧幫浦
352‧‧‧光學窗
356‧‧‧光譜計
400‧‧‧電腦系統
402‧‧‧處理器
404‧‧‧電子顯示裝置
406‧‧‧主記憶體
408‧‧‧儲存裝置
410‧‧‧可移除式儲存裝置
412‧‧‧使用者介面裝置
414‧‧‧通訊介面
416‧‧‧通訊基礎架構
504‧‧‧步驟
508‧‧‧步驟
512‧‧‧步驟
516‧‧‧步驟
604‧‧‧步驟
608‧‧‧步驟
612‧‧‧步驟
616‧‧‧步驟
808‧‧‧矽蝕刻層
820‧‧‧沉積層
824‧‧‧間隙
828‧‧‧條紋
904‧‧‧特徵部
908‧‧‧條紋
924‧‧‧特徵部
928‧‧‧側壁
本發明係以例示方式而非限制方式顯示於隨附圖式之圖形中，且其中相似的參考編號表示相似的元件，且其中：圖1為本發明之實施例的流程圖。
圖2A-E為使用發明性程序形成特徵部的示意圖。
圖3為可用於本發明之實施例中的電漿處理室之示意圖。
圖4為可用於實施本發明之電腦系統的示意圖。
圖5為沉積階段的更詳細之流程圖。
圖6為蝕刻階段的更詳細之流程圖。
圖7為圖2D顯示之區段7的放大圖。
圖8A為習知技術程序中的沉積層及下方矽側壁之放大圖。
圖8B為在沉積層的一些已於特徵部之進一步蝕刻期間被蝕去之後的蝕刻階段期間之沉積層及下方矽側壁的放大圖。
圖9A為藉由習知技術程序形成之特徵部的橫剖面之放大比例略圖。
圖9B為藉由本發明之實施例形成的特徵部之橫剖面圖。
本發明現將參照其如隨附圖式所示之其若干較佳實施例詳細加以說明。在以下敘述中，提出許多具體細節以提供對於本發明之透徹瞭解。然而對於熟悉本技術領域者將顯而易見，本發明可在不具有這些具體細節之一些或全部者的情況下實施。在其他情況中，已為熟知的處理步驟及/或構造已不詳細敘述，以免不必要地妨礙本發明。
圖1為本發明之實施例的高階流程圖。在此實施例中，圖案化遮罩係形成於基板上的矽蝕刻層之上(步驟104)。矽蝕刻層可為基板之部
份(例如矽晶圓之矽層)、或可為基板上的一層(例如基板上的多晶矽層)。基板矽放置於電漿處理腔室中(步驟108)。使矽蝕刻層經過氣體調變循環蝕刻(步驟112)。氣體調變循環蝕刻包含複數循環，其中每一循環包含具有蝕刻劑成份之沉積階段(步驟116)及蝕刻階段(步驟120)。然後自電漿處理腔室移除晶圓(步驟124)。
實例
在本發明之較佳實施例中，遮罩為在基板上的矽層之上圖案化的光阻遮罩(步驟104)。圖2A為其上已形成圖案化有機遮罩204之基板200之上的矽層208之示意剖面圖。例如抗反射塗層(ARC)之一或更多中間圖案化層可設置在矽層208與圖案化有機遮罩204之間，以改善遮罩圖案化程序。
將基板放置於處理工具中(步驟108)。圖3示意性地顯示電漿處理系統300之實例，該電漿處理系統300可用來執行依據本發明之一實施例的蝕刻矽層之程序。電漿處理系統300包含其中具有電漿腔室304的電漿反應器302。由匹配網路308所調整之電漿電源306供應電力至位於電力窗312附近的TCP線圈310，以在電漿處腔室304中產生電漿314。TCP線圈(上電源)310可配置成在處理腔室304中產生均勻擴散曲線。例如，TCP線圈310可配置成在電漿314中產生環形電力分佈。電力窗312係設置成使TCP線圈310與電漿腔室304分隔，同時容許能量自TCP線圈310通至電漿腔室304。由匹配網路318所調整之晶圓偏壓電壓電源316提供電力至電極320，以設定由電極320支撐之晶圓322上的偏壓電壓。控制器324針對電漿電源306及晶圓偏壓電壓電源316設定點。
電漿電源306及晶圓偏壓電壓電源316可配置成在特定射頻(舉例來說，如13.56MHz、27MHz、2MHz、400kHz、或其組合)操作。電漿電源306及晶圓偏壓電壓電源316可適當地依尺寸製作以供應一範圍之電力，來達到所期望之製程效能。例如，在本發明之一實施例中，電漿電源306可供應300至10000瓦之範圍內的電力，且晶圓偏壓電壓電源316可供應10至1000V之範圍內的偏壓電壓。此外，TCP線圈310及/或電極320可由二或更多次線圈或次電極所組成，其可由單一電源供電或由複數電源供
電。
如圖3所示，電漿處理系統300更包含氣體源/氣體供應機構330。氣體源包含沉積階段氣體源332、蝕刻階段氣體源334、及可選的額外氣體源336。氣體源332、334、及336係經由例如噴淋頭340之氣體入口與處理腔室304流體連接。氣體入口可位於腔室304中的任何有利位置，且可採取用以噴注氣體的任何形式。然而較佳地，氣體入口可配置成產生「可調整」氣體噴注曲線，其容許對處理腔室304中之複數區域的各氣體流之獨立調整。處理氣體及副產物係經由壓力控制閥342及幫浦344自腔室304移除，該壓力控制閥342及幫浦344亦用以維持電漿處理腔室304內之特定壓力。氣體源/氣體供應機構330係由控制器324所控制。Lam Research Corp.提供之2300 Syndion可用以實施本發明之實施例。光學窗352係增添至此裝置。光譜計356係設置成測量通過光學窗352的來自電漿之光。來自光譜計356之輸出係提供至控制器324。
圖4係顯示電腦系統400之高階方塊圖，電腦系統400係適用於實施本發明之實施例中使用的控制器324。電腦系統可具有許多實體形式，涵蓋積體電路、印刷電路板、及小型手持裝置乃至巨型超級電腦的範圍。電腦系統400包含一或更多處理器402，且可更包含電子顯示裝置404(用以顯示圖形、文字、及其他資料)、主記憶體406(例如隨機存取記憶體(RAM))、儲存裝置408(例如硬碟機)、可移除式儲存裝置410(例如光碟機)、使用者介面裝置412(例如鍵盤、觸控螢幕、小型鍵盤、滑鼠或其他指向裝置等)、及通訊介面414(如無線網路介面)。通訊介面414容許軟體及資料經由連結在電腦系統400與外部裝置之間傳輸。該系統可亦包含與前述裝置/模組相連接之通訊基礎架構416(例如通訊匯流排、交越條(cross-over bar)或網路)。
透過通訊介面414所傳輸之資訊，可為例如電子、電磁、光學之訊號形式或其它能透過通信連結所傳輸而被通訊介面414所接收之訊號形式，該通信連結可使用電線或電纜、光纖、電話線、行動電話連結、射頻連結、及/或其它通信管道加以實施。利用此通訊介面，一或更多處理器402在執行前述方法步驟時可接收來自網路之資訊，或可輸出資訊至網路。再者，本發明之方法實施例可完全依靠處理器執行，或是可透過如
網際網路之網路伴隨分擔部份處理的遠端處理器而執行。
用語「非暫時性電腦可讀媒體」(non-transient computer readable medium)一般用於指稱如主記憶體、輔助記憶體、可移除式儲存器的媒體、以及如硬碟、快閃記憶體、磁碟機記憶體、CD-ROM及其它形式的永久記憶體的儲存裝置，且不應解釋為涵蓋暫時性之標的，例如載波或是訊號。電腦碼的範例包含例如由編譯器產生之機器碼、以及含有較高階編碼、使用直譯器由電腦所執行之檔案。電腦可讀媒體亦可為由體現於載波且代表由處理器執行之一連串指令之電腦資料信號所傳送的電腦碼。
蝕刻層係受到氣體調變循環蝕刻(步驟112)。氣體調變循環蝕刻包含複數循環，其中每一循環包含具有蝕刻劑氣體成份之沉積階段(步驟116)及蝕刻階段(步驟120)。圖5為沉積階段的更詳細之流程圖。使包含一含鹵素蝕刻劑成份及氟碳化物沉積成份的沉積氣體流入電漿處理腔室304中(步驟504)。使沉積氣體形成為電漿(步驟508)。提供第一偏壓(步驟512)。藉由沉積電漿提供鈍化層之淨沉積。較佳地，矽不被電漿蝕刻。停止沉積氣體之流動(步驟516)。圖2B為沉積層212已於沉積階段期間形成(步驟116)的矽蝕刻層208及遮罩204之剖面圖。
沉積配方之實例提供200sccm C4F8及20sccm SF6至電漿處理腔室。30mTorr之壓力、100伏特之偏壓、及2300瓦之13.56MHz下的RF功率係提供至電漿處理腔室。
圖6為蝕刻階段(步驟120)的更詳細之流程圖。使蝕刻氣體流入電漿處理腔室304中(步驟604)。使蝕刻氣體形成為電漿(步驟608)。提供第二偏壓(步驟612)。蝕刻階段提供沉積層之淨移除及矽蝕刻層之蝕刻。停止蝕刻氣體之流動(步驟616)。圖2C為蝕刻階段(步驟120)後之矽蝕刻層208及遮罩204的剖面圖，其形成部份蝕刻特徵部216。
蝕刻配方之實例提供150sccm SF6至電漿處理腔室。120mTorr之壓力、100伏特之偏壓、及2300瓦之RF功率係提供至電漿處理腔室。
沉積階段及蝕刻階段係循環性地重複。圖2D為另一沉積層220已形成之後的矽蝕刻層208及遮罩204之剖面圖。
圖2E複數循環之沉積階段及蝕刻階段之後的矽蝕刻層208
及遮罩204之剖面圖，其中蝕刻特徵部216完全被蝕刻。在一實施例中，該複數循環係依特徵部尺寸及深度而介於100至600循環之間。
圖7為圖2D所示之區段7的放大圖，其顯示沉積層220及矽蝕刻層208之部份的放大圖。該放大圖顯示沉積層220在無間隙的情況下如何的均勻，其均勻地保護矽蝕刻層208之側壁以避免或減少條紋。
圖8A為先前技術程序中之沉積層820及矽蝕刻層808的放大圖，其中在沉積氣體中並未提供含鹵素蝕刻劑。沉積層820具有間隙824或並非足夠緻密、平滑且保形以充分保護矽蝕刻層808之側壁。圖9A為利用先前技術程序蝕刻的已完成之特徵部904的剖面圖。此先前技術程序在蝕刻階段期間可能需要高偏壓以相對於側壁優先移除特徵部之底部的聚合物。此高偏壓及/或此缺乏充足側壁保護造成由粗糙邊緣所指示的條紋908。
圖8B為在沉積層820的一些已於特徵部之進一步蝕刻期間被蝕去之後的蝕刻階段期間之沉積層820及矽蝕刻層808的放大圖。因為在沉積層820中有間隙824，所以矽蝕刻層808的部份側壁被蝕去，而形成側壁缺陷及條紋828。圖9B為使用本發明之實施利索蝕刻的已完成特徵部924之剖面圖。因為本發明在沉積階段期間提供含鹵素成份，所以提供更好的側壁保護，且因鹵素減少在特徵部之底部上的沉積，所以在沉積及蝕刻期間需要較低偏壓。更好的側壁保護及低偏壓預防條紋，且提供平滑的側壁928。
在其他可能的情形中，例如未具有足夠緻密之沉積層的其他機制造成條紋。在此情形中，本發明之實施例提供更緻密且平滑的沉積層，以減少或預防條紋。
本發明亦發現在沉積氣體中使用含鹵素蝕刻劑使較低偏壓能用於沉積及蝕刻步驟兩者。底部聚合物之非等向性清理係藉由沉積氣體中之鹵素蝕刻劑而增強，且因此對於離子而言需要較小偏壓。此導致較先前技術之高偏壓程序平滑得多的底部聚合物邊緣，因此減少或消除側壁條紋。
在不由理論限制的情況下，據信藉由在僅由氟碳化物沉積成份所提供者之外添加額外的自由氟自由基，氟碳化物沉積成份之外的鹵素蝕刻劑提供改善的程序。
含鹵素蝕刻劑對氟碳化物沉積成份之比率的控制提供聚合物之沉積速率的控制。在本發明之實施例中，含鹵素蝕刻劑對氟碳化物沉積成份之比率在自1：20至1：8的範圍內。
本發明之實施例針對小CD特徵部及大CD特徵部二者提供改善的蝕刻。此外，本發明之實施例針對低及高深寬比二者提供改善的蝕刻。遮罩可為光阻遮罩或硬遮罩。
蝕刻階段期間的較高偏壓容許蝕刻階段期間的沉積層之完整移除。已發現沉積階段期間的較低偏壓減少晶圓損壞及減少條紋。非預期地發現添加含鹵素之蝕刻劑成份容許較低的沉積偏壓。
在其他實施例中，沉積偏壓可介於50至300伏特之間。更佳地，沉積偏壓係介於100至150伏特之間。在其他實施例中，蝕刻偏壓可介於50至200伏特之間。
儘管此發明已利用若干較佳實施例的形式加以描述，但仍有許多落於本發明範疇內之替換、變更、修改及各種置換均等物。亦應注意有許多實施本發明之方法及設備之替代性方式。因此欲使以下隨附請求項解釋為包含所有落於本發明之真正精神及範疇內的此替換、變更、修改及各種置換均等物。
104‧‧‧在矽蝕刻層上設置遮罩
108‧‧‧放置於電漿處理腔室中
112‧‧‧氣體調變循環蝕刻
116‧‧‧具有蝕刻劑成份之沉積階段
120‧‧‧蝕刻階段
124‧‧‧自電漿處理腔室移除
Claims (19)
- 一種在電漿處理腔室內蝕刻矽層中之特徵部的方法，該矽層係設置在一遮罩下方，該方法包含複數循環，其中每一循環包含：提供在該電漿處理腔室中於該矽層上形成一沉積的一沉積階段，包含：提供一沉積氣體至該電漿處理腔室中，其中該沉積氣體包含一含鹵素蝕刻劑成份及一氟碳化物沉積成份；使該沉積氣體形成為在該矽層上提供淨沉積的電漿；及停止該沉積氣體之流動；以及提供一矽蝕刻階段，包含：提供與該沉積氣體不同的一矽蝕刻氣體至該電漿處理腔室中；使該矽蝕刻氣體形成為電漿以蝕刻該矽層；及停止該矽蝕刻氣體之流動。
- 如申請專利範圍第1項之在電漿處理腔室內蝕刻矽層中之特徵部的方法，其中該提供該沉積階段更包含提供50至300伏特之偏壓。
- 如申請專利範圍第2項之在電漿處理腔室內蝕刻矽層中之特徵部的方法，其中該含鹵素蝕刻劑成份之鹵素包含氟、溴、或氯之至少一者。
- 如申請專利範圍第3項之在電漿處理腔室內蝕刻矽層中之特徵部的方法，其中該含鹵素蝕刻劑為SF6、CF4、或NF3之至少一者。
- 如申請專利範圍第4項之在電漿處理腔室內蝕刻矽層中之特徵部的方法，其中該氟碳化物沉積成份包含C4F8、或C4F6之至少一者。
- 如申請專利範圍第5項之在電漿處理腔室內蝕刻矽層中之特徵部的方法，其中該提供該蝕刻階段更包含提供50至200伏特之偏壓。
- 如申請專利範圍第6項之在電漿處理腔室內蝕刻矽層中之特徵部的方法，其中該沉積階段之偏壓介於100至150伏特之間。
- 如申請專利範圍第7項之在電漿處理腔室內蝕刻矽層中之特徵部的方法，其中該矽蝕刻階段提供該沉積層之淨移除。
- 如申請專利範圍第8項之在電漿處理腔室內蝕刻矽層中之特徵部的方法，其中該含鹵素蝕刻劑對該氟碳化物沉積成份之比率在自1：20至1：8的範圍內。
- 如申請專利範圍第9項之在電漿處理腔室內蝕刻矽層中之特徵部的方法，其中該複數循環係介於100至600個循環之間。
- 如申請專利範圍第1項之在電漿處理腔室內蝕刻矽層中之特徵部的方法，其中該含鹵素蝕刻劑成份之鹵素包含氟、溴、或氯之至少一者。
- 如申請專利範圍第1項之在電漿處理腔室內蝕刻矽層中之特徵部的方法，其中該含鹵素蝕刻劑為SF6或NF3之至少一者。
- 如申請專利範圍第12項之在電漿處理腔室內蝕刻矽層中之特徵部的方法，其中該氟碳化物沉積成份包含C4F8、或C4F6之至少一者。
- 如申請專利範圍第1項之在電漿處理腔室內蝕刻矽層中之特徵部的方法，其中該提供該蝕刻階段更包含提供50至200伏特之偏壓。
- 如申請專利範圍第14項之在電漿處理腔室內蝕刻矽層中之特徵部的方法，其中該沉積階段之偏壓介於100至150伏特之間。
- 如申請專利範圍第1項之在電漿處理腔室內蝕刻矽層中之特徵部的方法，其中該矽蝕刻階段提供該沉積層之淨移除。
- 如申請專利範圍第1項之在電漿處理腔室內蝕刻矽層中之特徵部的方法，其中該含鹵素蝕刻劑對該氟碳化物沉積成份之比率在自1：20至1：8的範 圍內。
- 如申請專利範圍第1項之在電漿處理腔室內蝕刻矽層中之特徵部的方法，其中該複數循環係介於100至600個循環之間。
- 一種在電漿處理腔室內蝕刻矽層中之特徵部的方法，該矽層係設置在一遮罩下方，該方法包含複數循環，其中每一循環包含：提供在該電漿處理腔室中於該矽層上形成一沉積的一沉積階段，包含：提供一沉積氣體至該電漿處理腔室中，其中該沉積氣體包含SF6、CF4、或NF3之至少一者及C4F8、或C4F6之至少一者；提供50至300伏特之偏壓；使該沉積氣體形成為在該矽層上提供淨沉積的電漿；及停止該沉積氣體之流動；以及提供一矽蝕刻階段，包含：提供與該沉積氣體不同的一矽蝕刻氣體至該電漿處理腔室中；提供50至200伏特之偏壓；使該矽蝕刻氣體形成為電漿以蝕刻該矽層；及停止該矽蝕刻氣體之流動。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/369,125 US8691698B2 (en) | 2012-02-08 | 2012-02-08 | Controlled gas mixing for smooth sidewall rapid alternating etch process |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201401364A true TW201401364A (zh) | 2014-01-01 |
| TWI591719B TWI591719B (zh) | 2017-07-11 |
Family
ID=48903258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102104642A TWI591719B (zh) | 2012-02-08 | 2013-02-06 | 用於平滑側壁快速交替式蝕刻程序之受控氣體混合 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8691698B2 (zh) |
| KR (1) | KR102070459B1 (zh) |
| SG (1) | SG193076A1 (zh) |
| TW (1) | TWI591719B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6207947B2 (ja) * | 2013-09-24 | 2017-10-04 | 東京エレクトロン株式会社 | 被処理体をプラズマ処理する方法 |
| US9934984B2 (en) | 2015-09-09 | 2018-04-03 | International Business Machines Corporation | Hydrofluorocarbon gas-assisted plasma etch for interconnect fabrication |
| CN108780748B (zh) * | 2016-03-17 | 2023-02-17 | 日本瑞翁株式会社 | 等离子体蚀刻方法 |
| US10134600B2 (en) * | 2017-02-06 | 2018-11-20 | Lam Research Corporation | Dielectric contact etch |
| US10361091B2 (en) * | 2017-05-31 | 2019-07-23 | Lam Research Corporation | Porous low-k dielectric etch |
| CN116235283A (zh) * | 2020-08-18 | 2023-06-06 | 应用材料公司 | 沉积预蚀刻保护层的方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6071822A (en) | 1998-06-08 | 2000-06-06 | Plasma-Therm, Inc. | Etching process for producing substantially undercut free silicon on insulator structures |
| US6921723B1 (en) | 2002-04-23 | 2005-07-26 | Applied Materials, Inc. | Etching method having high silicon-to-photoresist selectivity |
| US6924235B2 (en) | 2002-08-16 | 2005-08-02 | Unaxis Usa Inc. | Sidewall smoothing in high aspect ratio/deep etching using a discrete gas switching method |
| JP2008504975A (ja) * | 2004-06-29 | 2008-02-21 | ウナクシス ユーエスエイ、インコーポレイテッド | 時分割多重化エッチング処理時にアスペクト比に依存するエッチングを低減する方法と装置 |
| JP4629421B2 (ja) * | 2004-12-06 | 2011-02-09 | パナソニック株式会社 | ドライエッチング方法及びドライエッチング装置 |
| US7288482B2 (en) | 2005-05-04 | 2007-10-30 | International Business Machines Corporation | Silicon nitride etching methods |
| US7368396B2 (en) * | 2005-07-01 | 2008-05-06 | Lexmark International, Inc. | Dry etching methods |
| WO2008007944A1 (en) * | 2006-07-12 | 2008-01-17 | Technische Universiteit Eindhoven | Method and device for treating a substrate by means of a plasma |
| US8574447B2 (en) | 2010-03-31 | 2013-11-05 | Lam Research Corporation | Inorganic rapid alternating process for silicon etch |
-
2012
- 2012-02-08 US US13/369,125 patent/US8691698B2/en active Active
-
2013
- 2013-01-21 SG SG2013005459A patent/SG193076A1/en unknown
- 2013-02-06 TW TW102104642A patent/TWI591719B/zh active
- 2013-02-07 KR KR1020130013880A patent/KR102070459B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| SG193076A1 (en) | 2013-09-30 |
| KR102070459B1 (ko) | 2020-01-28 |
| US20130203256A1 (en) | 2013-08-08 |
| KR20130091684A (ko) | 2013-08-19 |
| TWI591719B (zh) | 2017-07-11 |
| US8691698B2 (en) | 2014-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6219558B2 (ja) | ３ｄフラッシュ構造用のエッチングプロセス | |
| TW201841256A (zh) | 氫活化原子層蝕刻 | |
| TWI596671B (zh) | 具有混合模式脈動之蝕刻 | |
| TWI591719B (zh) | 用於平滑側壁快速交替式蝕刻程序之受控氣體混合 | |
| TWI735522B (zh) | 混合式階梯蝕刻 | |
| KR20190049482A (ko) | 스택 내에 피처들을 에칭하기 위한 방법 | |
| TWI596669B (zh) | 鎢蝕刻之方法 | |
| TW201843701A (zh) | 矽氮化物之原子層蝕刻 | |
| TWI605511B (zh) | 進行蝕刻時利用頻譜以使射頻切換與氣體切換兩者同步 | |
| TWI552221B (zh) | 高蝕刻速率之提供方法 | |
| TW201442108A (zh) | 在原處之金屬殘餘物清潔 | |
| TWI806871B (zh) | 多孔低介電常數介電蝕刻 | |
| KR102139380B1 (ko) | 제어된 위글링에 의한 에칭을 위한 방법 | |
| TWI591721B (zh) | 用以提供介層窗之方法 | |
| KR102164679B1 (ko) | 선-에칭 일시적인 컨디셔닝을 갖는 에칭 프로세스 | |
| CN109216160B (zh) | 边缘粗糙度减小 | |
| KR20140105567A (ko) | 실리콘 온 인슐레이터 에칭 | |
| TW201828360A (zh) | 高深寬比蝕刻 | |
| TW201830522A (zh) | 有機層蝕刻中垂直輪廓之產生方法 | |
| KR102626483B1 (ko) | 반도체 프로세싱을 위한 실리콘-기반 증착 | |
| TW201413811A (zh) | 用於縮小及調整溝槽／通孔臨界尺寸之方法 | |
| US20180308693A1 (en) | Silicon-based deposition for semiconductor processing |