CN116235283A - 沉积预蚀刻保护层的方法 - Google Patents

沉积预蚀刻保护层的方法 Download PDF

Info

Publication number
CN116235283A
CN116235283A CN202080103893.6A CN202080103893A CN116235283A CN 116235283 A CN116235283 A CN 116235283A CN 202080103893 A CN202080103893 A CN 202080103893A CN 116235283 A CN116235283 A CN 116235283A
Authority
CN
China
Prior art keywords
substrate
etching
protective layer
bias power
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080103893.6A
Other languages
English (en)
Inventor
王志刚
杨娇
阿尔弗雷多·格拉纳多
乔恩·C·法尔
王恒
任睿哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN116235283A publication Critical patent/CN116235283A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/507—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using external electrodes, e.g. in tunnel type reactors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种循环蚀刻的方法，包括：(A)在通过掩模(104)开口(108)循环蚀刻基板(100)之前，在掩模(104)、限定掩模开口(108)的掩模(104)的侧壁(116)以及基板(100)通过掩模开口(108)暴露出的暴露部分上方共形地沉积预蚀刻保护层(120)，预蚀刻保护层(120)被沉积至第一厚度；及(B)通过以下步骤循环蚀刻基板(100)：(i)在掩模(104)的开口(108)中沉积保护层(132)，保护层(132)被沉积至小于第一厚度的一半的第二厚度；(ii)蚀刻穿过设置在基板(100)上的保护层(132)的一部分并且蚀刻基板(100)；和(iii)重复(i)及(ii)直到到达终点。

Description

沉积预蚀刻保护层的方法
技术领域
本文描述的示例大致上关于在蚀刻基板之前在基板上沉积保护膜的方法。
背景技术
微电子装置的制造包含许多不同阶段，每个阶段包含各种处理。在一个阶段期间，特定处理可包含将等离子体施加至基板的表面，以便改变基板的物理及材料性质。此处理称为蚀刻，涉及移除材料以在基板中形成孔洞、过孔和/或其他开口。
用于蚀刻高深宽比(深度对宽度)特征(例如沟槽或孔)的方法经常利用在单一蚀刻反应器中在基板上蚀刻并沉积保护材料的循环处理。在蚀刻处理期间，随着沟槽形成，材料沉积在沟槽的侧壁上。当在基板中形成例如沟槽的高深宽比特征时，若侧壁粗糙度没有被适当控制，则沟槽的侧壁的粗糙度可导致微电子装置具有缺陷。具有一系列“峰”及“谷”的条纹的图案可沿着沟槽的侧壁发展。特别的挑战是控制蚀刻掩模下方的底切(undercutting)的量，这可导致掩模正下方出现非常大的谷。较大的峰及谷增加沟槽的侧壁的粗糙度。峰及谷的频率及幅度可危及微电子装置的完整性(integrity)，从而缩短微电子装置的使用寿命。
因此，本领域需要用于蚀刻高深宽比特征的改善的方法。
发明内容
本文公开了用于在基板中形成高深宽比特征的循环蚀刻方法。在一个示例中，循环蚀刻的方法包含在通过掩模开口循环蚀刻基板之前，在掩模及限定掩模开口的掩模的侧壁上方共形地沉积预蚀刻保护层。预蚀刻保护层被沉积在基板通过掩模开口暴露出的暴露部分上方。预蚀刻保护层被沉积至第一厚度。此方法还通过以下步骤继续循环蚀刻基板：(i)在掩模的开口中沉积保护层；及(ii)蚀刻穿过设置在基板上的保护层的一部分，并且蚀刻基板。保护层被沉积至小于第一厚度的一半的第二厚度。另外，此方法还继续(iii)重复(i)及(ii)直到到达终点。
在另一个示例中，提供了半导体处理系统。此半导体处理系统包含蚀刻腔室以及被配置为储存指令的非暂时性计算机可读取介质(non-transitory computer readablemedium)。当指令由处理器执行时，导致在蚀刻腔室中执行循环蚀刻方法。此方法包含在通过掩模开口循环蚀刻基板之前，在掩模及限定掩模开口的掩模的侧壁上方共形地沉积预蚀刻保护层。预蚀刻保护层被沉积在基板通过掩模开口暴露出的暴露部分上方。预蚀刻保护层被沉积至第一厚度。此方法还通过以下步骤继续循环蚀刻基板：(i)在掩模的开口中沉积保护层；及(ii)蚀刻穿过设置在基板上的保护层的一部分，并且蚀刻基板。保护层被沉积至小于第一厚度的一半的第二厚度。另外，此方法还继续(iii)重复(i)及(ii)直到到达终点。
在又一个示例中，提供半导体处理系统。半导体处理系统包含蚀刻腔室以及被配置为储存指令的非暂时性计算机可读取介质。当指令由处理器执行时，导致在蚀刻腔室中执行循环蚀刻方法。此方法包含(A)在通过掩模开口循环蚀刻基板之前，在掩模、限定掩模开口的掩模的侧壁上方共形地沉积预蚀刻保护层。预蚀刻保护层被共形地形成在基板通过掩模开口暴露出的暴露部分上方。预蚀刻保护层被沉积至第一厚度。将第一偏压功率施加至基板。方法包含(B)通过以下步骤循环蚀刻基板：(i)在掩模的开口中沉积保护层；(ii)蚀刻穿过设置在基板上的保护层的一部分并且蚀刻基板；及(iii)施加第二偏压功率至基板。保护层被沉积至第二厚度。第一厚度在约100nm与约300nm之间。第二厚度在约10nm至约30nm之间。第一偏压功率小于0.5W。第二偏压功率大于第一偏压功率。另外，此方法包含重复(i)、(ii)及(iii)直到到达终点。
附图说明
为了可详细地理解本公开内容的上述特征的方式，可通过参照本文的示例来获得以上简要总结的本公开内容的更特定的描述，示例中的一些示例绘示于附图中。然而，应注意，附图仅绘示示例，因此不应视为限制本公开内容的范围。因此，附图允许其他等效示例。
图1A至图1E是在高深宽比蚀刻处理的不同阶段期间的基板的示意性剖面图。
图2为对应于图1A至图1E所示顺序的高深宽比蚀刻处理的一个示例的流程图。
图3绘示了在其中执行图2所示的方法的处理腔室。
为了促进理解，在可能的情况下使用了相同的附图标记来指示共有特征的相同元件。预期一个示例的元件及特征可有益地并入其他示例中，而无需进一步叙述。
具体实施方式
本文公开的示例涉及在基板中蚀刻高深宽比特征(例如孔或沟槽)的方法。蚀刻方法利用循环蚀刻及沉积处理。以下公开的方法是参照在被配置为蚀刻基板的系统中的使用来说明性论述的。尽管本文所述的方法在形成高深宽比特征，即，具有的深度为剖面轮廓(例如宽度或直径)的10倍或更多倍的特征中特别有用，但此方法可替代地用于其他蚀刻应用。
高深宽比蚀刻方法利用初始沉积处理，随后是循环蚀刻及沉积处理，以在基板中形成沟槽或孔。初始沉积处理不同于在循环蚀刻及沉积处理中利用的沉积处理。在循环蚀刻及沉积处理之前执行的初始沉积处理在基板通过蚀刻掩模中的开口暴露出的表面上形成一层初始聚合物膜。初始聚合物膜在循环蚀刻及沉积处理的蚀刻部分期间被打开，从而通过用于循环蚀刻的蚀刻掩模中的开口来暴露出基板的顶表面。在循环蚀刻及沉积处理的沉积部分期间沉积第二聚合物层。第二聚合物层覆盖沟槽的侧壁并且保护沟槽免于横向蚀刻，从而使蚀刻处理具高度各向异性(anisotropic)。
重复循环蚀刻及沉积处理，以将特征逐渐加深至期望的深度。在蚀刻之后，通过灰化或其他适合的方法来移除掩模。
初始聚合物层实质上减少了掩模正下方的基板的底切。具体而言，在循环蚀刻及沉积处理之前在基板的顶部沉积的初始(例如，预蚀刻)保护层不仅减少了基板中形成的侧壁的底切，而且还额外实现更严格的关键尺寸(CD)的公差。
图2是用于蚀刻基板100以形成高深宽比蚀刻特征(例如沟槽、孔等)的方法200的流程图。用于蚀刻基板100的方法200的不同阶段在图1A至图1E中依次绘示。
用于蚀刻基板100的方法200在操作204开始，如图1A所绘示，对设置在基板100上的蚀刻掩模104进行图案化。掩模104被图案化以形成至少一个开口108。如上所公开，形成开口108的适合的方法包含光刻、蚀刻及其他已知方法。掩模104可由光刻胶、硬掩模材料或其他适合的材料形成。
基板100及掩模104设置在其中可执行等离子体蚀刻及沉积的环境101中。掩模104具有穿过掩模104的顶表面110形成的开口108。掩模104中的开口108暴露基板100的顶部分112。另外，掩模104的侧壁116通过掩模104中的开口108而被暴露出。在一个示例中，基板100由硅(Si)或含Si材料形成。示例性含硅材料包含氮化硅或氮氧化硅。替代地，基板100可由其他材料形成。
环境101适于用等离子体来处理基板100。环境101可设置在处理腔室(未图示)中，具有包围环境101的侧壁。处理腔室可包含源功率(未图示)(例如RF源功率)及基板支撑件(未图示)，基板100可设置于基板支撑件上。基板支撑件可具有用于将基板100保持或偏置至基板支撑件的静电吸盘(未图示)。将适于形成等离子体的气体供应至环境101。气体可通过耦接至一个或多个气源及泵(未图示)的导管来提供，泵为提供至环境101的气体供应压力。阀设置在导管内以控制气体至环境101的流量。处理腔室也可包含匹配网络(未图示)，匹配网络能实现源功率与负载之间的阻抗匹配。另外，一个或多个控制系统控制环境101中的RF功率、偏压功率、气流及等离子体形成的速率。传感器可设置在环境101、处理腔室、导管、泵或阀中，以便监控控制指标。
如上所述，掩模104中的开口108可通过包含蚀刻、光刻或其他已知技术的方法来形成。在一个示例中，掩模为光刻胶。光刻胶可以是正性(positive-tone)光刻胶和/或负性(negative-tone)光刻胶，每一者都能够进行化学放大反应。在一个示例中，掩模104由聚合物光刻胶材料制成。在一个示例中，掩模104为有机聚合物材料。其他适合的材料可用于掩模104，包含其他含氟聚合物。
在操作208，如图1B所绘示，在基板100上沉积预蚀刻保护层120。预蚀刻保护层120与掩模104及基板100共形地沉积，使得预蚀刻保护层120覆盖顶表面110、顶部分112及掩模104的侧壁116。
预蚀刻保护层120被沉积至第一厚度124。预蚀刻保护层120共形地覆盖顶表面110、顶部分112及掩模104的侧壁116。预蚀刻保护层120的第一厚度124在约100nm与约300nm之间，例如约100nm。在另一个示例中，第一厚度124在约150nm与约200nm之间。在另一个示例中，第一厚度在约175nm与约185nm之间。在又一个示例中，第一厚度124可在约200nm与300nm之间，例如约225nm或约250nm。
沉积气体128在环境101中与掩模104上方的等离子体反应以便形成预蚀刻保护层120。在一个示例中，沉积气体128为含碳及氟的气体。含碳及氟的气体可为CxFy，在一个示例中，例如为C4F8。然而，沉积气体128不限于C4F8并且可为包含碳及氟的其他气体。
在预蚀刻保护层120的沉积期间，可在循环蚀刻处理期间调整环境101的压力以进一步改善沟槽轮廓。沉积气体128可以约35sccm至约250sccm之间的速率提供至环境101中，例如约50sccm至约150sccm的速率。在一个示例中，沉积气体128流入环境101中的速率可以是65sccm与约115sccm之间，例如约75sccm。在另一个示例中，此速率可以是约85sccm或约90sccm。环境101的压力维持在约25毫托(mT)至约65mT，举例而言，约60mT。在一个示例中，压力维持在约30mT。压力也可维持在约40mT。在另一个示例中，压力维持在约45mT；在又一个示例中，压力维持在约55mT。
在一个示例中，RF源功率施加至电容板或电感线圈以在约100瓦(W)至约600W下激发及分解基板100上方的沉积气体。举例而言，可在约150W与400W之间施加RF源功率。在又一个示例中，可在约250W与350W之间施加RF源功率，例如约300W。
RF偏压功率可通过其上放置基板的基板支撑件来施加至基板100，以便促进在垂直于基板100的表面的方向上的沉积。可以在从约100kHz至约13.56MHz、从约100kHz至约2MHz或从约400kHz至约2MHz的射频范围施加RF偏压功率。在一个示例中，由偏压源功率(未图示)向静电吸盘的电极提供的RF偏压功率为约0.5W至约200W。举例而言，RF偏压功率可在约25W至约150W之间，例如约100W。在另一个示例中，施加的RF偏压功率实质上等于0W(即，未施加)。在另一个示例中，RF偏压功率可在约45W至约75W之间，例如约55W。RF偏压功率可以是脉冲的，或作为连续负载(continuous duty)施加。脉冲的持续时间为约1.0秒至约5.0秒。在一个示例中，脉冲的持续时间在约1.0秒至约3.0秒之间。在一个示例中，沉积预蚀刻保护层120至少直到获得至少约100nm的厚度为止。
由偏压源功率施加至基板100的RF偏压功率可以是脉冲的，例如，在一段时间内重复地储存或收集能量，然后在另一段时间内快速释放能量以输送增加的瞬时功率量。在施加RF偏压功率的同时可连续地施加RF源功率。特定而言，可使用由控制系统(未图示)设定的发生器脉冲能力对RF偏压功率进行脉冲，以提供功率开启的时间百分比，这称为“占空比(duty cycle)”。在一个示例中，脉冲偏压功率的开启时间及关闭时间在整个蚀刻循环中可以是一致的。举例而言，若功率开启约3毫秒然后关闭约15毫秒，则占空比为约16.67％。以每秒周期数或赫兹(Hz)为单位的脉冲频率等于1.0除以以秒为单位的开启及关闭时间段的总和。举例而言，当偏压功率开启约3毫秒并且关闭约15毫秒时，总共约18毫秒，则以每秒周期数为单位的脉冲频率为约55.55Hz。
当在操作208在基板100上沉积预蚀刻保护层120之后，如图1C至图1E所绘示，执行循环蚀刻及沉积处理。在一个示例中，在循环蚀刻及沉积处理的终点之前不沉积另外的预蚀刻保护层120的情况下执行循环蚀刻及沉积处理。循环蚀刻及沉积处理包含操作212、216、220及224。
在操作212，如图1C所绘示，通过在掩模104中形成的开口108沉积保护层132。在循环蚀刻及沉积处理的第一次迭代中，将保护层132沉积在保护层120的顶部并且与保护层120接触。在循环蚀刻及沉积处理的后续迭代中，将保护层132沉积在基板100通过掩模104中的开口108所暴露出的部分的顶部并且与基板100的该部分接触。
在操作212期间，在基板100上将保护层132沉积至第二厚度136。保护层132的厚度小于预蚀刻保护层120的厚度。在一个示例中，保护层132的厚度小于预蚀刻保护层120的厚度的一半。在一个示例中，第二厚度136在约10nm与45nm之间，例如约30nm。第二厚度136的另一个示例在约20nm至约25nm之间，例如约20nm。在又一个示例中，第二厚度136在约20nm与约30nm之间。在又一个示例中，第二厚度136为约40nm。
保护层132由沉积气体128形成。即，在一个示例中，保护层132由与用于形成预蚀刻保护层120的沉积气体128相同的沉积气体形成。然而，通过与预蚀刻保护层120的沉积不同的处理参数来沉积保护层132。替代地，保护层132与预蚀刻保护层120可由具有不同化学组成的沉积气体来形成。
在保护层132的沉积期间，环境101蚀刻的压力可在约20mT与约75mT之间，例如在约35mT与约65mT之间。在一个示例中，压力为约45mT。在另一个示例中，压力为约50mT；而在又一个示例中，压力为约60mT。沉积气体128可以以约75sccm至约165sccm之间的速率供应至环境101，例如约115sccm的速率。在另一个示例中，压力在约120sccm与约145sccm之间，例如约130sccm。在又一个示例中，压力为约135sccm。示例性压力包含约85sccm、约100sccm及约125sccm。
在保护层132的沉积期间施加的源RF功率在约200W与约1000W之间。在保护层132的沉积期间施加的RF偏压功率在0.1W与约100W之间，例如约35W。在一个示例中，RF偏压功率实质上为0W。而在又一个示例中，RF偏压功率在约10W与约25W之间，例如约15W或约20W。
在操作212，可利用针对预蚀刻保护层120的任何变化的上述处理参数中的任一者来沉积保护层132。举例而言，预蚀刻保护层120可已经利用上述各种处理参数中的任一者来沉积，接着在操作212执行保护层132沉积的任何变化。
在操作216，如图1D所绘示，通过掩模104中的开口108蚀刻基板100。使用蚀刻剂140来蚀刻基板100。蚀刻剂140移除在开口108的底部暴露出的保护层132及预蚀刻保护层120的部分，并且随后蚀刻基板100的现在暴露的部分。
在操作216期间，将蚀刻剂140引入环境101中。当蚀刻剂140在由施加RF源功率在环境101中形成的等离子体内分解时产生离子144。离子144被驱向基板100并且进入开口108中。离子撞击保护层132并且与保护层132反应，而从保护层132移除分子。离子144移除覆盖开口的底部的保护层132的部分，从而暴露预蚀刻保护层120。预蚀刻保护层120随后被蚀刻剂140移除以通过开口暴露出基板。基板的暴露部分随后被蚀刻剂140蚀刻。
在一个示例中，蚀刻剂140为含氧气体，例如O2。含氧气体的其他示例还包含CO2、CO、N2O、NO2、O3及H2O等。在另一个示例中，蚀刻剂140为含氟气体，例如SF6。适合的含氟湿式或干式蚀刻剂的示例包含NF3、CF4、C2F、C4F6、C3F8、C5F8、CHF3、ClF3、BrF3、IF3、NF3或其他适合的气体。
基板100的顶部分112的第一蚀刻可包含各向同性(isotropic)蚀刻，以便通过开口108从基板100的顶部分112移除预蚀刻保护层120和/或保护层132。第一蚀刻包含将含氟气体及氧气的混合物提供至环境101。蚀刻剂140可包含含氟气体，例如SF6。含氟气体的流动速率在约50sccm与约100sccm之间，例如约75sccm。在一个示例中，流动速率在约55sccm与约70sccm之间，例如约65sccm。蚀刻剂140也可包含含氧气体，例如O2。含氧气体的流动速率在约2sccm与约15sccm之间，例如约10sccm。在另一个示例中，以约3.5sccm与约7.5sccm之间的速率将含氧气体提供至环境101，例如约5sccm或约5sccm的速率。第一蚀刻可具有约0.5秒至约4秒的持续时间，例如约1.0秒。在另一个示例中，第一蚀刻具有约1.5秒与约2.5秒之间的持续时间，例如约2.0秒。RF源功率在约200W与约550W之间，例如约250W，或约300W。提供至基板100的RF偏压功率在约5W与约125W之间，例如约85W。在另一个示例中，RF偏压功率在约25W与约75W之间，例如约65W。在又一个示例中，RF偏压功率在约40W与约55W之间，例如约45W。可根据本文的公开内容调整另外的参数，包含但不限于压力。
在第一蚀刻之后，在第二蚀刻期间发生基板100的各向异性蚀刻。第二蚀刻包含将含氟气体(例如SF6)的混合物的蚀刻剂140提供至环境101。含氟气体的流动速率在约50sccm与约100sccm之间，例如约75sccm。在一个示例中，流动速率在约55sccm与约70sccm之间，例如约65sccm。第二蚀刻可具有约1秒至约5秒的持续时间，例如约4秒。在另一个示例中，第二蚀刻的持续时间为约1.5秒至约3.5秒，例如约2.5秒或约3.0秒。RF源功率在约200W与约550W之间，例如约250W，或约300W。提供至基板100的RF偏压功率在约0W与约3W之间。在一个示例中，提供至基板100的RF偏压功率实质上为0。在至少一个示例中，第一蚀刻具有比第二蚀刻更长的持续时间。举例而言，第一蚀刻可比第二蚀刻长约0.2秒至约0.5秒。
如上所述，在一个示例中，当预蚀刻保护层120沉积在基板100上时，环境101的压力维持在约25毫托(mT)至约65mT。RF源功率以小于500W来施加，例如在约150W与400W之间。RF偏压功率可在约25W至约150W之间，例如约100W。施加的RF偏压功率实质上等于0W(即，未施加)。脉冲的持续时间为约1.0秒至约5.0秒。以约35sccm至约250sccm的速率提供沉积气体128至环境101中，例如约50sccm至约150sccm的速率。
可利用针对操作216描述的蚀刻处理的任何变化的上述处理参数中的任一者来发生基板100通过开口的蚀刻。举例而言，当在操作212执行了保护层132沉积的任何变化并在操作208执行了预蚀刻保护层120的沉积的任何变化之后，基板100可已经利用上述各种处理参数中的任一者来蚀刻。
在操作220，判定是否到达终点。终点可通过测量蚀刻深度、蚀刻时间、循环次数或其他适合的技术来判定。若判定到达终点，如图1E所示，由于沟槽或其他高深宽比特征已形成至期望的深度，则该处理完成。若判定未到达终点，则处理在操作224进行，以迭代地执行操作212、216及220直到到达终点为止。在操作220的一个示例中，在预定时间段内将基板100蚀刻至预定深度。
在操作224，在通过重复操作212在基板100中被迭代蚀刻的沟槽156(即，高深宽比特征)中形成新的保护层132。举例而言，保护层132沉积在开口108中并且贴合剩余的预蚀刻保护层120及沟槽156的侧壁。在随后的操作216中，执行另外的蚀刻处理以移除保护层132设置在沟槽156的底部的部分，使得另外的基板材料可被各向同性蚀刻并且沟槽156迭代地加深。循环操作212、216、220、224，直到通过操作220处的终点判定确定沟槽156达到期望的深度为止。
如图1E所绘示，在暴露于蚀刻剂140之后穿过其中形成沟槽156。蚀刻剂140从沟槽156的底部移除保护层132，使得来自基板100的材料148被移除以加深沟槽156。在一个示例中，预蚀刻保护层120保留直到达到沟槽156的期望的深度为止。在达到沟槽156的期望的深度之后，可移除预蚀刻保护层120。
图3绘示其中可执行图2所示的方法200的处理腔室300的非限制性示例。处理腔室300包含腔室主体304，腔室主体304具有包围腔室容积308的多个壁。腔室容积308提供在其中执行方法200的环境101。在一个示例中，如上所述，处理腔室300是被配置为蚀刻基板100的蚀刻腔室。被配置为在其上支撑基板100的基板支撑件312设置在腔室容积308内。基板支撑件312具有嵌入其中的偏压功率电极320，偏压功率电极320耦接至偏压功率源324。如上所述，偏压功率源324被配置为供应偏压功率至偏压功率电极320。气体源328流体地耦接至喷嘴332，喷嘴332设置在腔室容积308内并且附接至腔室主体304。气体源328被配置以根据方法200经由喷嘴332将上文公开的一种或多种气体供应至腔室容积308中。等离子体功率源336经由匹配电路340耦合至感应等离子体功率施加器344。如上所述，等离子体功率源336供应RF功率至感应等离子体功率施加器344，以便激发及分解基板100上方的蚀刻剂140。排气口348流体地耦接至泵送系统352，泵送系统352从腔室容积308移除气体。
控制器360耦接至处理腔室300。控制器360提供信号至偏压功率电极320、偏压功率源324、气体源328、等离子体功率源336、匹配电路340、感应等离子体功率施加器344及泵送系统352中的至少一者。控制器360包含彼此耦合的处理器362、存储器364及支持电路366。处理器362可以是任何形式的通用微处理器或通用中央处理单元(CPU)中的一者，其中每一者都可用于工业环境，例如可编程逻辑控制器(PLC)、监视控制及数据采集(supervisory control and data acquisition；SCADA)系统或其他适合的工业控制器。存储器364为非暂时性的并且可以是容易获得的存储器中的一者或多者，例如随机存取存储器(RAM)、只读存储器(ROM)或任何其他形式的本地或远程数字储存装置。存储器364含有当由处理器362执行时促进执行方法200的指令。存储器364中的指令以程序产品的形式存在，例如实施本公开内容的方法的程序。程序产品的程序代码可符合多种不同编程语言中的任何一种。示例性计算机可读取储存介质包含但不限于：(i)在其上永久储存信息的不可写储存介质(例如，计算机内的只读存储器装置，例如可由光盘驱动器(CD-ROM drive)读取的CD-ROM盘片、闪存存储器、ROM芯片或任何类型的固态非易失性半导体存储器)；及(ii)在其上储存可更改的信息的可写储存介质(例如，软盘驱动器中的软盘或硬盘驱动器或任何类型的固态随机存取半导体存储器内)。这种计算机可读取储存介质当承载指示本文所述方法的功能的计算机可读取指令时是本公开内容的示例。
因此，上文公开了利用预蚀刻沉积处理结合循环蚀刻及沉积处理在基板中进行高深宽比蚀刻的方法。有利地，与已知的博世(Bosch)工艺相比，此方法显著减少了蚀刻掩模正下方的基板的底切。尽管前述涉及具体示例，但在不脱离本公开内容的基本范围的情况下可设计其他示例，并且本公开内容的范围由随附权利要求书来确定。

Claims (20)

1.一种循环蚀刻的方法，包括以下步骤：
(A)在通过掩模开口循环蚀刻基板之前，在所述掩模、限定所述掩模开口的所述掩模的侧壁以及所述基板通过所述掩模开口暴露出的暴露部分上方共形地沉积预蚀刻保护层，所述预蚀刻保护层被沉积至第一厚度；及
(B)通过以下步骤循环蚀刻所述基板：
(i)在所述掩模的所述开口中沉积保护层，所述保护层被沉积至第二厚度，所述第二厚度小于所述第一厚度的一半；
(ii)蚀刻穿过设置在所述基板上的所述保护层的一部分，并且蚀刻所述基板；以及
(iii)重复步骤(i)及(ii)直到到达终点。
2.根据权利要求1所述的方法，其中沉积所述预蚀刻保护层的步骤进一步包括以下步骤：
由含碳气体形成所述预蚀刻保护层。
3.根据权利要求2所述的方法，其中沉积所述保护层的步骤进一步包括以下步骤：
由与所述预蚀刻保护层相同的含碳气体形成所述保护层。
4.根据权利要求2所述的方法，其中沉积所述预蚀刻保护层的步骤进一步包括以下步骤：
向所述基板施加偏压功率。
5.根据权利要求4所述的方法，其中沉积所述保护层的步骤进一步包括以下步骤：
在不向所述基板施加偏压功率的情况下，由与所述预蚀刻保护层相同的含碳气体形成所述保护层。
6.根据权利要求5所述的方法，其中由与所述预蚀刻保护层相同的所述含碳气体形成所述保护层的步骤进一步包括以下步骤：
由CF4形成所述预蚀刻保护层及所述保护层。
7.根据权利要求1所述的方法，其中蚀刻穿过设置在所述基板上的所述保护层的所述部分并且蚀刻所述基板的步骤进一步包括以下步骤：
在存在施加至所述基板的偏压功率的情况下，使所述基板暴露于由含氟气体及氧气形成的等离子体达第一时间段；及
在不存在施加至所述基板的偏压功率的情况下，使所述基板暴露于本质上由所述含氟气体形成的等离子体达第二时间段。
8.根据权利要求1所述的方法，其中沉积所述预蚀刻保护层的步骤进一步包括以下步骤：
形成所述预蚀刻保护层至至少100nm的厚度。
9.根据权利要求1所述的方法，其中沉积所述预蚀刻保护层的步骤进一步包括以下步骤：
形成所述预蚀刻保护层至约100nm与300nm之间的厚度。
10.根据权利要求1所述的方法，其中沉积所述保护层的步骤进一步包括以下步骤：
形成所述保护层至小于约40nm的厚度。
11.一种半导体处理系统，包括：
蚀刻腔室；及
储存有指令的非暂时性计算机可读取介质，当所述指令被处理器执行时导致在所述蚀刻腔室中执行循环蚀刻方法，所述方法包括以下步骤：
(A)在通过掩模开口循环蚀刻基板之前，在所述掩模、限定所述掩模开口的所述掩模的侧壁以及所述基板通过所述掩模开口暴露出的暴露部分上方共形地沉积预蚀刻保护层，所述预蚀刻保护层被沉积至第一厚度；以及
(B)通过以下步骤循环蚀刻所述基板：
(i)在所述掩模的所述开口中沉积保护层，所述保护层被沉积至第二厚度，所述第二厚度小于所述第一厚度的一半；
(ii)蚀刻穿过设置在所述基板上的所述保护层的一部分，并且蚀刻所述基板；及
(iii)重复步骤(i)及(ii)直到到达终点。
12.根据权利要求11所述的半导体处理系统，进一步包括：
气体源，所述气体源耦接至所述蚀刻腔室的内部容积，所述气体源被配置为流动含碳气体，以当所述含碳气体与等离子体反应时形成所述预蚀刻保护层。
13.根据权利要求12所述的半导体处理系统，其中所述含碳气体进一步被配置为形成所述保护层。
14.根据权利要求12所述的半导体处理系统，进一步包括：
偏压功率源，所述偏压功率源被配置为供应偏压功率，其中所述保护层在所述偏压功率为0瓦时形成。
15.根据权利要求14所述的半导体处理系统，其中所述预蚀刻保护层及所述保护层是由CF4形成的。
16.根据权利要求11所述的半导体处理系统，进一步包括：
偏压功率源，所述偏压功率源被配置为向所述基板施加偏压功率；及
等离子体功率源，所述等离子体功率源被配置为在所述蚀刻腔室的内部容积中形成等离子体，其中所述等离子体功率源被配置为：
在存在施加至所述基板的所述偏压功率下，使所述基板暴露于由含氟气体及氧气形成的所述等离子体达第一时间段；及
在不存在施加至所述基板的所述偏压功率下，使所述基板暴露于本质上由所述含氟气体形成的所述等离子体达第二时间段。
17.根据权利要求11所述的半导体处理系统，进一步包括：
偏压功率源，所述偏压功率源被配置为施加第一偏压功率，所述第一偏压功率被配置为将所述预蚀刻保护层形成至所述第一厚度；及
至所述基板的第二偏压功率，所述第二偏压功率被配置为将所述保护层形成至第二厚度，其中所述第一偏压功率小于所述第二偏压功率，并且所述第二厚度小于所述第一厚度。
18.一种半导体处理系统，包括：
蚀刻腔室；及
储存有指令的非暂时性计算机可读取介质，当所述指令由处理器执行时导致在所述蚀刻腔室中执行循环蚀刻方法，所述方法包括以下步骤：
(A)在通过掩模开口循环蚀刻基板之前，在所述掩模、限定所述掩模开口的所述掩模的侧壁以及所述基板通过所述掩模开口暴露出的暴露部分上方共形地沉积预蚀刻保护层，所述预蚀刻保护层被沉积至第一厚度；
向所述基板施加第一偏压功率，以及
(B)通过以下步骤循环蚀刻所述基板：
(i)在所述掩模的所述开口中沉积保护层，所述保护层被沉积至第二厚度，所述第一厚度在约100nm与约300nm之间并且所述第二厚度在约10nm至约30nm之间；
(ii)蚀刻穿过设置在所述基板上的所述保护层的一部分，并且蚀刻所述基板；
(iii)向所述基板施加第二偏压功率，所述第一偏压功率小于0.5W并且所述第二偏压功率大于所述第一偏压功率；及
(iv)重复步骤(i)、(ii)及(iii)直到到达终点。
19.根据权利要求18所述的半导体处理系统，进一步包括：
气体源，所述气体源耦接至所述蚀刻腔室的内部容积，所述气体源被配置为流动含碳气体，以当所述含碳气体与等离子体反应时形成所述预蚀刻保护层。
20.根据权利要求18所述的半导体处理系统，进一步包括：
偏压功率源，所述偏压功率源被配置为供应偏压功率，其中所述保护层在所述偏压功率为0瓦时形成。
CN202080103893.6A 2020-08-18 2020-08-18 沉积预蚀刻保护层的方法 Pending CN116235283A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/109777 WO2022036549A1 (en) 2020-08-18 2020-08-18 Method of depositing a pre-etch protective layer

Publications (1)

Publication Number Publication Date
CN116235283A true CN116235283A (zh) 2023-06-06

Family

ID=80269790

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080103893.6A Pending CN116235283A (zh) 2020-08-18 2020-08-18 沉积预蚀刻保护层的方法

Country Status (4)

Country Link
US (1) US11915940B2 (zh)
KR (1) KR20230051285A (zh)
CN (1) CN116235283A (zh)
WO (1) WO2022036549A1 (zh)

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6846746B2 (en) 2002-05-01 2005-01-25 Applied Materials, Inc. Method of smoothing a trench sidewall after a deep trench silicon etch process
US7105442B2 (en) * 2002-05-22 2006-09-12 Applied Materials, Inc. Ashable layers for reducing critical dimensions of integrated circuit features
US7074723B2 (en) 2002-08-02 2006-07-11 Applied Materials, Inc. Method of plasma etching a deeply recessed feature in a substrate using a plasma source gas modulated etchant system
US20040097077A1 (en) * 2002-11-15 2004-05-20 Applied Materials, Inc. Method and apparatus for etching a deep trench
US7829243B2 (en) * 2005-01-27 2010-11-09 Applied Materials, Inc. Method for plasma etching a chromium layer suitable for photomask fabrication
US7695632B2 (en) * 2005-05-31 2010-04-13 Lam Research Corporation Critical dimension reduction and roughness control
CN101054673B (zh) * 2006-04-14 2014-04-30 应用材料公司 利用保护性罩幕的光罩等离子体蚀刻法
TW200806567A (en) * 2006-07-26 2008-02-01 Touch Micro System Tech Method of deep etching
KR20100106501A (ko) * 2007-12-21 2010-10-01 램 리써치 코포레이션 고 식각율 레지스트 마스크를 이용한 식각
US7772122B2 (en) * 2008-09-18 2010-08-10 Lam Research Corporation Sidewall forming processes
US20110217832A1 (en) 2009-09-30 2011-09-08 Digvijay Raorane Method of filling a deep trench in a substrate
US9318341B2 (en) 2010-12-20 2016-04-19 Applied Materials, Inc. Methods for etching a substrate
US8987140B2 (en) 2011-04-25 2015-03-24 Applied Materials, Inc. Methods for etching through-silicon vias with tunable profile angles
US8652969B2 (en) * 2011-10-26 2014-02-18 International Business Machines Corporation High aspect ratio and reduced undercut trench etch process for a semiconductor substrate
US8691698B2 (en) * 2012-02-08 2014-04-08 Lam Research Corporation Controlled gas mixing for smooth sidewall rapid alternating etch process
US10170324B2 (en) * 2014-12-04 2019-01-01 Lam Research Corporation Technique to tune sidewall passivation deposition conformality for high aspect ratio cylinder etch
US9543148B1 (en) * 2015-09-01 2017-01-10 Lam Research Corporation Mask shrink layer for high aspect ratio dielectric etch
US9892969B2 (en) * 2016-05-11 2018-02-13 Semiconductor Components Industries, Llc Process of forming an electronic device
US10347500B1 (en) * 2018-06-04 2019-07-09 Applied Materials, Inc. Device fabrication via pulsed plasma
WO2020215183A1 (en) 2019-04-22 2020-10-29 Applied Materials, Inc. Methods for etching a material layer for semiconductor applications

Also Published As

Publication number Publication date
WO2022036549A8 (en) 2023-05-11
US20220059359A1 (en) 2022-02-24
KR20230051285A (ko) 2023-04-17
US11915940B2 (en) 2024-02-27
TW202213519A (zh) 2022-04-01
WO2022036549A1 (en) 2022-02-24

Similar Documents

Publication Publication Date Title
TWI757334B (zh) 準原子層蝕刻方法
TWI396938B (zh) 形成特徵於蝕刻層中之方法及裝置
TWI514462B (zh) 氮化矽膜中之特徵部的蝕刻方法
KR101111924B1 (ko) 이중층 레지스트 플라즈마 에칭 방법
US7368394B2 (en) Etch methods to form anisotropic features for high aspect ratio applications
US9287124B2 (en) Method of etching a boron doped carbon hardmask
US20070202700A1 (en) Etch methods to form anisotropic features for high aspect ratio applications
TW200910423A (en) Etch process with controlled critical dimension shrink
JPH0758079A (ja) キセノンを用いたプラズマエッチング
TW200952069A (en) Plasma processing method and computer readable storage medium
WO2008005630A2 (en) Methods for minimizing mask undercuts and notches for plasma processing system
JP2009530861A5 (zh)
TW201037765A (en) Dry etching method
TWI400752B (zh) 在基板中形成深溝槽之方法
TWI605516B (zh) 含矽基板之蝕刻方法
TW201324611A (zh) 利用脈衝偏壓之蝕刻
TWI745447B (zh) 具有降低的深寬比依存性之選擇性蝕刻方法
CN105810582A (zh) 蚀刻方法
CN116235283A (zh) 沉积预蚀刻保护层的方法
CN105304480B (zh) 锗的干法刻蚀方法
JP3950446B2 (ja) 異方性エッチング方法
TWI836238B (zh) 沉積預蝕刻保護層之方法
TWI591721B (zh) 用以提供介層窗之方法
Kim et al. Effects of bias pulsing on etching of SiO2 pattern in capacitively-coupled plasmas for nano-scale patterning of multi-level hard masks
CN105097494B (zh) 刻蚀方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination