CN108780748B - 等离子体蚀刻方法 - Google Patents

等离子体蚀刻方法 Download PDF

Info

Publication number
CN108780748B
CN108780748B CN201780015381.2A CN201780015381A CN108780748B CN 108780748 B CN108780748 B CN 108780748B CN 201780015381 A CN201780015381 A CN 201780015381A CN 108780748 B CN108780748 B CN 108780748B
Authority
CN
China
Prior art keywords
gas
etching
film
processing
processed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780015381.2A
Other languages
English (en)
Other versions
CN108780748A (zh
Inventor
松浦豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zeon Corp
Original Assignee
Zeon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zeon Corp filed Critical Zeon Corp
Publication of CN108780748A publication Critical patent/CN108780748A/zh
Application granted granted Critical
Publication of CN108780748B publication Critical patent/CN108780748B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明的等离子体蚀刻方法包含：沉积工序，将处理容器内设为包含第1处理气体和以稀有气体作为主成分的第2处理气体的气体环境而形成薄膜，上述第1处理气体包含含有氟原子和/或碳原子的至少一种的气体；以及蚀刻工序，将处理容器内设为至少包含第2处理气体的气体环境，对被处理基板进行等离子体蚀刻，对沉积工序和蚀刻工序进行切换并交替实施，并且在沉积工序中处理容器内的气体环境包含第1处理气体和第2处理气体的情况下，使该气体环境中含有以质量基准计为碳原子的2.4倍以上且3.1倍以下的氟原子。

Description

等离子体蚀刻方法
技术领域
本发明涉及等离子体蚀刻方法，特别涉及基于ALE(Atomic Layer Etching：原子层蚀刻)法的等离子体蚀刻方法。
背景技术
通常，在“等离子体蚀刻”中，使用氟碳、惰性气体、氧等作为处理气体，对这些处理气体施加高频电场引起辉光放电，产生等离子体。然后，使等离子体中的反应种与具有蚀刻加工对象的被处理基板进行反应来进行蚀刻。近年来，随着对半导体设备用途的多样化、蚀刻图案的微细化的要求的提高，提出了各种等离子体蚀刻方法。其中，能够以作为埃数量级的原子层级来控制蚀刻形状的原子层蚀刻法(Atomic Layer Etching：以下，也称为“ALE”)的技术备受瞩目。
在此，在等离子体蚀刻中，在被处理基板上沉积薄膜或者对被处理基板表面的材料或薄膜进行蚀刻，但通常薄膜的沉积和蚀刻实质上是同时进行的。另一方面，在上述的ALE法中，对在被处理基板上沉积薄膜的沉积工序、和使反应种碰撞被处理基板来进行蚀刻的蚀刻工序进行切换，以作为另外的工序来实施的方式进行各种控制。因此，ALE法能够实现如上述那样的原子层级的蚀刻形状的控制。
另外，在沉积工序中所沉积的薄膜根据沉积位置的成分而存在作为保护被处理基板的保护膜发挥功能的情况或作为有助于被处理基板的蚀刻的活性膜发挥功能的情况。例如，被处理基板具有被蚀刻而要形成图案的加工对象膜和不被蚀刻而要残留的非加工对象膜，如果薄膜沉积在非加工对象膜上，则该薄膜在蚀刻工序中作为保护膜发挥功能，如果薄膜沉积在加工对象膜上，则该薄膜在蚀刻工序中作为活性膜发挥功能。
ALE法存在以下问题：由于在沉积工序和蚀刻工序之间伴随着工序的切换，因此与现有的等离子体蚀刻方法相比为了完成加工而需要很长的时间。在此，为了缩短加工时间，也可考虑加快蚀刻工序中的蚀刻速度，但这样有可能将不蚀刻而要残留的非加工对象膜、保护膜也蚀刻了。如果非加工对象膜、保护膜被蚀刻，则难以使蚀刻图案充分地微细化和高精度化。
因此，在现有技术中提出了在ALE法中通过使用激发成亚稳定状态的惰性气体(也可称为“亚稳定气体”)就能够抑制非加工对象被蚀刻的技术(例如，参照专利文献1)。专利文献1所记载的装置利用能够防止等离子体激发惰性气体而产生的等离子体带电种的迁移的分离板结构，能够在预防等离子体带电种到达被处理基板的同时，使用亚稳定气体对被处理基板进行蚀刻。
现有技术文献
专利文献
专利文献1：日本特开2014-522104号公报。
发明内容
发明要解决的问题
近年来，随着对蚀刻图案的微细化的要求进一步提高，要求高效地制造该微细的蚀刻图案。在此，为了得到微细的蚀刻图案，优选在蚀刻工序中，尽可能对活性膜、加工对象膜以及实施有加工对象膜的基板部分等加工对象选择性地进行蚀刻。即，优选蚀刻选择比的值大。但是，在专利文献1所记载的装置中，在均衡地提高制造时的效率性和蚀刻选择比的方面还有改善的余地。
因此，本发明的目的在于提供一种基于ALE法的等离子体蚀刻方法，能够兼顾加工时间的缩短和蚀刻选择比的提高。
用于解决问题的方案
本发明人为了解决上述课题，进行了深入研究。并且，本发明人新发现了在基于ALE法的等离子体蚀刻方法中，通过使用以特定的质量比率含有氟原子和碳原子的处理气体，可兼顾加工时间的缩短和蚀刻选择比的提高，从而完成了本发明。
即，本发明以有利于解决上述问题为目的，本发明的等离子体蚀刻方法的特征在于，包含：在处理容器内载置被处理基板的工序；沉积工序，向所述处理容器内供给第1处理气体和与所述第1处理气体不同的第2处理气体，将所述处理容器内设为包含所述第1处理气体和第2处理气体的气体环境，在所述被处理基板的至少一面上形成薄膜，其中，所述第1处理气体包含含有氟原子和/或碳原子的至少一种的气体，所述第2处理气体以稀有气体作为主成分，能够包含含有氟原子和/或碳原子的气体；以及蚀刻工序，将所述处理容器内设为至少包含上述第2处理气体的气体环境，对形成有所述薄膜的所述被处理基板进行等离子体蚀刻，对所述沉积工序和所述蚀刻工序进行切换并交替地实施，并且在所述沉积工序中所述处理容器内的气体环境包含所述第1处理气体和第2处理气体的情况下，使所述气体环境中含有以质量基准计为碳原子的2.4倍以上且3.1倍以下的氟原子。在对沉积工序和蚀刻工序进行切换并实施的等离子体蚀刻方法中，通过在沉积工序中将氟原子和碳原子的质量比控制为特定的范围内，从而能够兼顾加工时间的缩短和蚀刻选择比的提高。
在此，在本发明中，“以稀有气体作为主成分”是指在将第2处理气体的总体积设为100体积％的情况下，含有99.00体积％以上的稀有气体。
此外，在本发明中，沉积工序中的包含第1处理气体和第2处理气体的气体环境中的氟原子和碳原子的含有质量能够通过例如针对各处理气体，按照JIS K0123测定各原子的含有质量，根据气体环境中的各处理气体的沉积比例对所得到的含有质量进行加权，分别算出气体环境中的总氟原子的质量和总碳原子的质量，将总氟原子的质量除以总碳原子的质量来求出。
另外，在本发明中，“加工时间”为分别进行一次沉积工序和蚀刻工序所需要的时间。
此外，在本发明的等离子体蚀刻方法中，优选上述第1处理气体含有至少一种氟碳气体。如果第1处理气体含有至少一种氟碳气体，则能够更加良好地兼顾加工时间的缩短和蚀刻选择比的提高。
此外，在本发明的等离子体蚀刻方法中，优选上述至少一种氟碳气体为八氟环戊烯气体。如果第1处理气体含有八氟环戊烯气体，则能够更加良好地兼顾加工时间的缩短和蚀刻选择比的提高。
此外，在本发明的等离子体蚀刻方法中，也可以在从上述沉积工序向上述蚀刻工序切换时，停止向上述处理容器内供给上述第1处理气体。通过停止向处理容器内供给第1处理气体，从而能够从沉积工序向蚀刻工序进行切换。
此外，在本发明的等离子体蚀刻方法中，在上述蚀刻工序中，能够使所述处理容器内对所述被处理基板的未形成所述薄膜的表面的一侧区域所施加的电压比在所述沉积工序中对相同区域施加的电压增加。通过使处理容器内对该区域施加的电压比在沉积工序中对相同区域施加的电压增加，从而能够从沉积工序向蚀刻工序进行切换。
此外，在本发明的等离子体蚀刻方法中，在上述沉积工序中上述处理容器内的气体环境包含上述第1处理气体和第2处理气体的情况下，使上述气体环境中的上述稀有气体的比率为相对于上述气体环境中的含有上述氟原子和/或碳原子的气体的总量100体积份成为10体积份以上且10000体积份以下。这是因为如果稀有气体的比率在该范围内，则能够以高效率实施沉积工序。
此外，在本发明的等离子体蚀刻方法中，优选在上述蚀刻工序中对上述被处理基板的未形成上述薄膜的表面的一侧区域施加的电压的峰-峰值为1600V以下。这是因为如果被施加的电压的峰-峰值在该范围内，则能够以高效率实施蚀刻工序。
此外，在本发明的等离子体蚀刻方法中，优选上述被处理基板具有非加工对象膜和加工对象膜，上述加工对象膜相对于上述非加工对象膜的蚀刻选择比为3.5以上。这是因为，如果加工对象膜相对于非加工对象膜的蚀刻选择比为3.5以上，则蚀刻选择比良好。
在本说明书中，非加工对象膜是指在蚀刻工序中不被蚀刻而要残留的对象，加工对象膜是指在蚀刻工序中要被蚀刻的对象。
发明效果
根据本发明，能够兼顾加工时间的缩短和蚀刻选择比的提高。
附图说明
图1为对(a)通过气体脉冲法(gas pulse)、(b)通过偏置脉冲法(bias pulse)切换沉积工序和蚀刻工序时的各种气体和电压的调制进行说明的图。
具体实施方式
以下，对本发明的实施方式进行详细说明。在此，本发明的等离子体蚀刻方法没有特别限定，能够在半导体设备的制造工序中使用。
(等离子体蚀刻方法)
本发明的等离子体蚀刻方法的特征在于，包含：在处理容器内载置被处理基板的工序(准备工序)；向处理容器内供给第1处理气体和第2处理气体，将处理容器内设为包含第1处理气体和第2处理气体的气体环境，在被处理基板的至少一面上形成薄膜的沉积工序，其中，上述第1处理气体包含含有氟原子和/或碳原子中的至少一种的气体，上述第2处理气体与第1处理气体不同，以稀有气体作为主成分，可包含含有氟原子和/或碳原子的气体；以及将处理容器内设为至少包含第2处理气体的气体环境，对形成有薄膜的被处理基板进行等离子体蚀刻的蚀刻工序。进而，本发明的等离子体蚀刻方法的特征在于，对沉积工序和蚀刻工序进行切换并交替地实施。此外，本发明的等离子体蚀刻方法的特征在于，在沉积工序中处理容器内的气体环境包含第1处理气体和第2处理气体的情况下，该气体环境中含有以质量基准计为碳原子的2.4倍以上且3.1倍以下的氟原子。通过使沉积工序中的包含第1处理气体和第2处理气体的处理容器内的气体环境满足该条件，就能够兼顾加工时间的缩短和蚀刻选择比的提高。
以下，对各工序进行详细叙述。
(准备工序)
在准备工序中，在处理容器内载置被处理基板。首先，在准备工序中优选对处理容器内进行减压而使之成为真空。作为处理容器，只要是能够通常在等离子体蚀刻中使用的处理容器则没有特别限定，例如能够使用如干蚀刻腔室这样的处理容器。例如，处理容器具有供给第1处理气体的第1气体供给口、供给第2处理气体的第2气体供给口、构成为能够载置被处理基板的电极、以及形成为能够排出处理容器内的气体的排气口。进而，处理容器没有特别限定，具有螺旋波方式等离子体发生装置、高频感应方式等离子体发生装置、平行平板型等离子体发生装置、磁控管方式等离子体发生装置或微波方式等离子体发生装置等通常的等离子体发生装置。优选等离子体发生装置为平行平板型等离子体发生装置、高频感应方式等离子体发生装置、或微波方式等离子体发生装置。这是因为能够容易地产生高密度区域的等离子体。进而，处理容器具有至少一个电极，该至少一个电极配置于以被处理基板的厚度方向为基准、被处理基板中与被处理表面侧相反侧的区域内的任一位置。通过对该至少一个电极施加规定的电压，从而使离子碰撞被处理基板的被处理表面来进行蚀刻。
以下，对使用了具有平行平板型等离子体发生装置的干蚀刻腔室的容器作为处理容器进行说明。平行平板型等离子体发生装置具有用于在处理容器内产生等离子体的上部电极、和可在被处理基板中未形成薄膜的表面的一侧的区域产生电场的电极即下部电极。此外，被处理基板只要是能够在等离子体蚀刻中使用的基板则没有特别限定，可为所有的基板。被处理基板可包含例如玻璃基板、硅单晶晶片、以及镓砷基板。而且，例如被处理基板是在硅单晶晶片上可具有根据需要形成的氮化硅膜、氧化硅膜、和/或有机膜而构成的。换言之，被处理基板可为具有这些加工对象和/或非加工对象的基板。
进而，在准备工序中，被处理基板的温度优选设为-50℃以上，更优选设为-20℃以上，进一步优选设为0℃以上，优选设为+120℃以下，更优选设为+100℃以下，进一步优选设为+80℃以下。被处理基板的温度能够使用例如氦气等冷却气体和冷却装置来控制。
(沉积工序)
在沉积工序中，供给第1处理气体和与第1处理气体不同的第2处理气体，在被处理基板的至少一面上形成薄膜，所述第1处理气体包含含有氟原子和/或碳原子中的至少一种的气体，所述第2处理气体以稀有气体作为主成分，可包含含有氟原子和/或碳原子的气体。在以下的工序中，将第1处理气体和第2处理气体一起供给到处理容器内的期间、或不供给第1处理气体而将第2处理气体供给到处理容器内的期间的处理装置内的压力，优选设为能够产生等离子体的规定的压力，例如设为1Pa以上且13Pa以下的范围的压力。
在此，在本说明书中，“形成”薄膜是指只要形成将被处理基板的至少一面上的至少一部分覆盖的膜就没有特别限定，例如使第1处理气体的成分聚合形成聚合物，并使该聚合物沉积在被处理基板的表面而形成膜。被处理基板例如载置在设置于处理容器内的试样台上，可形成薄膜的被处理基板的“一面”可为不与该试样台接触的一侧的面。另外，薄膜不仅能够形成在被处理基板的一面，只要是不与试样台等接触的被处理基板的部分则能够在任意的地方形成，例如可在被处理基板的侧面形成。此外，在本说明书中，“在被处理基板的至少一面上”是指，除了包含在被处理基板的一面直接形成薄膜的情况以外，还包含在根据需要形成于被处理基板的至少一面的氮化硅膜、氧化硅膜和/或有机膜上形成薄膜的情况。而且，沉积在硅膜、氮化硅膜、以及有机膜等非加工对象上的薄膜作为保护膜发挥功能，沉积在氧化硅膜等加工对象上的薄膜作为活性膜发挥功能，在接下来的工序中，在与氧化硅膜之间发生表面反应，有助于蚀刻。
<处理气体中的氟原子和碳原子的质量基准含有比率>
在此，如上所述，沉积工序中的包含第1处理气体和第2处理气体的气体环境的特征在于，含有以质量基准计为碳原子的2.4倍以上且3.1倍以下的氟原子。另外，如后述的那样，作为向处理容器内供给的处理气体，能够供给除了第1处理气体和第2处理气体以外的其它气体，但该其它气体优选不包含含有氟原子和/或碳原子的气体。在该其它气体包含含有氟原子和/或碳原子的气体的情况下，其它气体中的含有氟原子和/或碳原子的气体在本发明中作为第1处理气体所包含的气体，追加计算在包含第1处理气体和第2处理气体的气体环境中的氟原子和碳原子的各质量中。
通常，在沉积工序中，包含第1处理气体和第2处理气体的处理容器内的气体环境中的氟原子和碳原子的含有比率反映在所形成的薄膜中的氟原子和碳原子的含有比率上。而且，在薄膜包含大量的碳原子的情况下，薄膜的蚀刻耐性提高。如果蚀刻耐性过高，则有可能在蚀刻工序中难以对加工对象膜进行蚀刻。另一方面，在薄膜包含大量的氟原子的情况下，薄膜的蚀刻耐性降低，薄膜变得易于蚀刻。如果要作为保护膜发挥功能的、沉积在非加工对象膜上的薄膜易于被蚀刻，则导致非加工对象膜被蚀刻，结果蚀刻选择比降低。进而，当在包含第1处理气体和第2处理气体的气体环境中氟多时，等离子体聚合的速度降低，活性膜的形成变得不充分，即使在沉积工序中也会进行蚀刻。本发明人基于这些方面发现了通过在沉积工序中使用满足上述条件的包含第1处理气体和第2处理气体的气体环境，从而能够高效地形成具有合适的蚀刻耐性的薄膜。
另外，在现有的蚀刻方法中，如上所述，薄膜向被处理基板上的沉积和被处理基板表面的蚀刻在一个工序中发生。因此，在薄膜的形成速度比蚀刻速度快的情况下，有时要作为活性膜发挥功能的薄膜变厚，蚀刻无法进行。因此，在现有的蚀刻方法中，通常通过在向处理容器内供给的处理气体中添加氧，从而调节薄膜的形成速度，调节要作为活性膜发挥功能的薄膜的厚度。通过添加氧，作为聚合的前驱体的CFx(x＝1,2,3)以COF2的形式从反应体系中排出，因此聚合速度降低。因此，在现有的蚀刻方法中，通过在向处理容器内供给的处理气体中配合相当量的氧、氮，从而使薄膜的聚合速度降低到低于蚀刻速度的程度，使得加工对象膜相对于非加工对象膜的蚀刻选择比成为最大。在此，“相当量”是指在将包含第1处理气体和第2处理气体的气体环境中所含有的、含有氟原子和/或碳原子的气体的总量设为100体积份的情况下超过50体积份且300体积份以下的氧、氮的配合量。但是，在处理气体中配合相当量的氧的情况下，CFx通过与氧的反应而排出到体系外，因此处理气体中的氟原子和碳原子的含有比率难以直接反映在沉积工序中所形成的薄膜的组成上。因此，在现有的蚀刻方法中，不能如本发明这样通过调节包含第1处理气体和第2处理气体的气体环境中的氟原子和碳原子的含有比率从而高效地形成具有合适的蚀刻耐性的薄膜。
为了将包含第1处理气体和第2处理气体的气体环境中的氟原子和碳原子的比率调节到上述范围内，可使用含有氟原子和/或碳原子中的至少一种的气体。更具体而言，作为在第1处理气体和第2处理气体中配合的气体，可以使用氟原子和碳原子的比率为上述范围内的一种或多种氟碳气体，也可以混合使用氟原子和碳原子的比率不在上述范围内的多种氟碳气体，还可以混合使用多种含有氟原子或碳原子的气体，还可以将它们并用。
<第1处理气体>
优选第1处理气体含有以质量基准计为碳原子的2.4倍以上且3.1倍以下的氟原子。进一步优选第1处理气体含有以质量基准计为碳原子的2.5倍以上且3.0倍以下的氟原子。
[氟碳气体]
优选上述第1处理气体含有至少一种氟碳气体。作为氟碳气体，可举出：氟原子和碳原子的含有比率为上述范围内的氟碳气体(以下，也称为“第1氟碳气体”)、以及氟原子和碳原子的含有比率不在上述范围内的氟碳气体(以下，也称为“第2氟碳气体”)。
[[第1氟碳气体]]
作为质量基准F/C比为2.4倍以上且3.1倍以下的第1氟碳气体，没有特别限定，可举出：1,2,3,3,4,4,5,5-八氟-环戊烯、八氟-1,4-戊二烯、八氟-1,3-戊二烯、1,1,1,4,4,5,5,5-八氟-2-戊炔等可由分子式C5F8所表示的化合物；1,1,1,3,4,4,5,5,5-九氟-2-戊烯等可由分子式C5HF9所表示的化合物；1,1,2,2,3,3,4-七氟环丁烷、及1,1,1,3,4,4,4-七氟-2-丁烯等可由分子式C4HF7所表示的化合物、以及1,2,3,3,3-五氟丙烯等可由分子式C3HF5所表示的化合物。这些化合物能够使用1种，或将2种以上混合使用。其中，优选可由分子式C5F8所表示的八氟-环戊烯化合物，特别优选1,2,3,3,4,4,5,5-八氟-环戊烯。
[[第2氟碳气体]]
作为质量基准F/C比不是2.4倍以上且3.1倍以下的第2氟碳气体，没有特别限定，可举出：四氟甲烷(CF4)；六氟乙烷(C2F6)；八氟丙烷(C3F8)；氟甲烷(CH3F)；二氟甲烷(CH2F2)；三氟甲烷(CHF3)；以及1,2,3,3,4,4-六氟-1-环丁烯、1,1,2,3,4,4-六氟-1,3-丁二烯、1,1,1,4,4,4-六氟-2-丁炔、八氟环丁烷、1,3,3,4,4,5,5-六氟环戊烯、及1,1,2,3,4,5,5-七氟-1,3-戊二烯等由分子式C4F6所表示的化合物。这些化合物能够使用1种，或将2种以上混合使用。
[含有氟原子或碳原子的气体]
作为除了氟碳气体以外的含有氟原子或碳原子的气体，可举出例如六氟化硫，四氯化碳，烃等。这些化合物能够使用1种，或将2种以上混合使用。
<第2处理气体>
第2处理气体为与第1处理气体不同的气体，为以稀有气体作为主成分的气体，可包含含有氟原子和/或碳原子的气体。第2处理气体需要99.00体积％以上为稀有气体，优选99.02体积％以上为稀有气体，更优选99.50体积％以上为稀有气体，进一步优选100.00体积％为稀有气体。作为第2处理气体中可含有的除稀有气体以外的成分，可举出上述的含有氟原子和/或碳原子的气体即针对第1气体所列举的第1氟碳气体和第2氟碳气体、除了含有氟原子或碳原子的气体以外不可避免地混入的杂质。它们可为氮、氧及水蒸气等不可避免地混入的杂质。
在沉积工序中，通过与第1处理气体组合而并用以稀有气体作为主成分的第2处理气体，从而能够调节可用于形成薄膜的氟碳气体、和/或含有氟原子或碳原子的气体在处理容器内的浓度。稀有气体没有特别限定，能够从氦、氖、氩、氪、氙中选择。它们能够使用1种，或将2种以上混合使用。另外，第2处理气体中的含有氟原子和/或碳原子的气体的含有比率需要是在不损害本发明的等离子体蚀刻的效果的程度的低比率，具体而言，含有氟原子和/或碳原子的气体的含有比率可小于0.08体积％。然而，为了清楚地进行说明，以下关于各种气体的混合比率，假定第2处理气体不包含含有氟原子和/或碳原子的气体而进行说明。即，对于以下的<混合比率>一栏中的说明，假定第1处理气体满足含有以质量基准计为碳原子的2.4倍以上且3.1倍以下的氟原子这样的条件(以下，也称为“条件A”)而进行说明。
另一方面，在第2处理气体包含含有氟原子和/或碳原子的气体的情况下，“含有氟原子和/或碳原子的气体”的总量为包含第1处理气体和第2处理气体的气体环境内所包含的总量。该总量能够通过例如利用GC/MS等对蚀刻处理容器内的气体环境直接分析而得到，也能够利用GC/MS等分别对供给的各种气体源的气体进行分析，使用来自各种气体源的供给气体流量进行加权，并且算出所得到的成分的总和，以此来获得。
<其它气体>
能够并用不含有氟原子和碳原子的其它气体。例如，在沉积工序中，除了上述的第1处理气体和第2处理气体以外，还能够并用氧气。进而，只要在不损害本发明的等离子体蚀刻方法的效果的范围内，也能够在沉积工序中并用少量的氮气等。
<混合比率>
[第1处理气体中的各种气体的混合比率]
在第1处理气体中配合的气体可以为由上述第1氟碳气体100体积％构成的气体，或也可以是从上述第1氟碳气体、第2氟碳气体和/或含有氟原子或碳原子的气体中选择多种、并以满足上述条件A的方式以适当的比率将它们混合而成的气体。
[第1处理气体和第2处理气体的混合比率]
沉积工序中的第1处理气体和第2处理气体的混合比率为：相对于第1处理气体中所含有的、含有氟原子和/或碳原子中的至少一种的气体的100体积份，第2处理气体中所含有的稀有气体的比率优选设为10体积份以上，更优选设为20体积份以上，进一步优选设为50体积份以上，优选设为10000体积份以下，更优选设为9000体积份以下，进一步优选设为8000体积份以下，更进一步优选设为5000体积份以下，特别优选设为3000体积份以下。通过并用第1处理气体和第2处理气体以使稀有气体的比率成为上述下限值以上，从而能够在沉积工序中抑制薄膜形成速度过快、在处理容器内产生粉尘等而污染处理容器内的情况。此外，通过将稀有气体的比率设为上述上限值以下，从而能够在沉积工序中高效地形成薄膜。
[其它气体的混合比率]
在将第1处理气体中所包含的、含有氟原子和/或碳原子的气体的总量设为100体积份的情况下，使用氧气时的氧气的混合比率优选为50体积份以下，更优选为30体积份以下。如果沉积工序中的处理容器内的气体环境的氧含量在该范围内，则能够在沉积工序中使薄膜形成速度成为合适的范围。
另外，上述各种气体通常各自独立地被填充在储气瓶等容器中而运输，与处理容器连接而设置。并且，通过打开储气瓶等的阀门，从而能够以规定比例将各气体导入到处理容器内进行沉积工序。
<下部电极电压>
在沉积工序中，利用辉光放电等通常的方法产生等离子体，在处理容器内的气体环境中所包含的分子之间产生聚合反应，形成聚合物并使其沉积在被处理基板上，从而形成膜。在平行平板型等离子体发生装置的上部电极为60MHz、下部电极为2MHz、以及这些电极之间的距离为35mm的情况下，对上部电极供给的电力只要是为了产生辉光放电等所需要的充足的电力即可，例如，只要为100W以上且2000W以下即可。另一方面，对下部电极施加的电压优选峰-峰值为2000V以下，更优选为1600V以下。此外，如果在沉积工序中对下部电极施加的电压为上述上限值以下，则能够促进各膜的形成。
(蚀刻工序)
在蚀刻工序中，将处理容器内设为至少包含第2处理气体的气体环境，对形成有薄膜的被处理基板进行蚀刻。在此，为了得到微细的蚀刻图案，优选在蚀刻工序中，尽可能选择性地对活性膜、加工对象膜以及实施有加工对象膜的基板部分等加工对象进行蚀刻。如果在蚀刻工序中的“选择比”高，则能够选择性对这些加工对象进行蚀刻。在本说明书中，“选择比”是指在蚀刻处理工序中加工对象的蚀刻量除以非加工对象的蚀刻量而得到的值。非加工对象的蚀刻量越少、和/或加工对象的蚀刻量越多，“选择比”的值越大。相反，非加工对象的蚀刻量越多、和/或加工对象的蚀刻量越少，“选择比”的值越小。在此，理想情况下，非加工对象的蚀刻量为零。在该情况下，在计算“选择比”时，会成为除以零，因此不能计算。进而，在非加工对象上沉积保护膜，即使经过蚀刻处理工序，该保护膜也残留在基板上的情况下，非加工对象的蚀刻量可为负值。因此，在本说明书中，如果非加工对象的蚀刻量为零以下，则蚀刻选择比非常好，为无限大。
在本发明的等离子体蚀刻方法中，优选加工对象膜相对于非加工对象膜的蚀刻选择比为3.5以上。加工对象膜为氧化硅膜，非加工对象膜可为硅膜、氮化硅膜以及有机膜等。在一个被处理基板具有多种非加工对象膜的情况下，蚀刻选择比优选为：分别对多种非加工对象膜计算蚀刻比，得到的蚀刻选择比中的最小值为3.5以上。另外，在本说明书中，“硅膜”是指由单晶硅或多晶硅形成的膜。此外，在本说明书中，“氧化硅膜”是指由SiО2、SiOC、SiOCH等含有氧原子的硅化合物形成的膜。进而，在本说明书中，“氮化硅膜”是指由Si3N4(SiN)、SiCN、SiBCN等含有氮原子的硅化合物形成的膜。进而，在本说明书中，“有机膜”是指以碳为主成分的膜。“以碳为主成分”是指形成膜的材料中所包含的碳的比例超过50质量％，具体而言，是指由无定形碳等碳系材料、光致抗蚀剂组合物等形成的膜。
在蚀刻工序中，将处理容器内设为至少包含第2处理气体的气体环境，与沉积工序同样地通过辉光放电等通常的方法产生等离子体，从作为第2处理气体的主成分的稀有气体中产生反应种，使该反应种与在沉积工序中形成于被处理基板上的活性膜发生表面反应。另外，在平行平板型等离子发生装置的上部电极为60MHz、下部电极为2MHz以及这些电极之间的距离为35mm的情况下，对载置有被处理基板的下部电极所施加的电压的峰-峰值优选为1600V以下。此外，这是因为通过将该电压设为上述上限值以下，从而能够使蚀刻选择比进一步提高。另外，在为平行平板型等离子体发生装置的情况下，优选将对下部电极施加的电压设为上述上限值以下，但在其它等离子体发生装置的情况下，优选将对被处理基板的未形成薄膜的表面的一侧区域施加的电压设为上述上限值以下。
(工序切换)
本发明的等离子体蚀刻方法的特征在于，对沉积工序和蚀刻工序进行切换并交替地实施。通过停止向处理容器内供给第1处理气体，从而能够从沉积工序切换到蚀刻工序。将该切换方式也称为“气体脉冲法”。或者，通过使对下部电极施加的电压即对被处理基板的未形成薄膜的表面的一侧区域施加的电压比沉积工序中的电压增加，从而能够从沉积工序切换到蚀刻工序。将该切换方式也称为“偏置脉冲法”。以下参照图1，对这2种方式进行说明。
<气体脉冲法>
图1(a)为用于说明利用气体脉冲法的工序切换的概要图。将横轴设为加工时间(秒)、左侧纵轴设为各种气体的供给量(sccm)、以及右侧纵轴设为对下部电机施加的电压(V)而进行了图示。此外，为了清楚地进行说明，作为第1处理气体，使用仅由稀有气体和第1氟碳气体组成的气体，作为第2处理气体，使用仅由稀有气体组成的气体。
首先，从完成准备工序而开始沉积工序的t0(秒)时刻起，以规定的流量开始供给第1处理气体和第2处理气体。进而，对上部电极开始供给为了在处理容器内产生辉光放电而生成等离子体所需要的充足的电力，并且在对下部电极开始施加规定的电压(步骤a-0)。然后，在ta-1(秒)的时刻，停止供给第1处理气体(步骤a-1)。然后，在ta-2(秒)的时刻，再次开始供给第1处理气体(步骤a-2)，反复执行步骤(a-1)和步骤(a-2)直到蚀刻深度达到期望的深度为止。供给第1处理气体的上述步骤(a-0)和(a-2)为相当于上述沉积工序的工序，在该工序中，在被处理基板上形成了薄膜。另一方面，不向处理容器内供给第1处理气体而使用实质上仅由稀有气体构成的第2处理气体充满处理容器内的上述步骤(a-1)为相当于上述蚀刻工序的工序，在该工序中，被处理基板被等离子体蚀刻。像这样，通过脉冲性地变更第1处理气体的供给状态，从而能够脉冲性地变更处理容器内的气体环境而对沉积工序和蚀刻工序进行切换。
蚀刻工序中的处理容器内的气体环境至少包含第2处理气体。在此，在气体脉冲法中，如上所述，在ta-1(秒)的时刻停止供给第1处理气体。因此，从蚀刻工序的开始时刻起，随着蚀刻工序的进行，处理容器内的气体环境中的第1处理气体的浓度逐渐地降低。正在进行蚀刻工序的处理容器内的气体环境中，第1处理气体的含有比率的下限值没有特别限制，例如可为0体积％或实质上为0体积％。另外，在本说明书中，“实质上为0体积％”表示处理容器内实质上不含有第1处理气体，具体而言，表示处理容器内的第1处理气体的浓度小于1.00％。
<偏置脉冲法>
图1(b)为用于说明利用偏置脉冲法的工序切换的概要图，各轴与图1(a)同样。各种气体也使用与图1(a)的情况同样的气体来进行说明。首先，从完成准备工序而开始沉积工序的t0(秒)时刻，以规定的流量开始供给第1处理气体和第2处理气体(步骤b-0)。进而，与图1(a)的情况同样地进行，对上部电极开始供给为了在处理容器内产生辉光放电而生成等离子体所需要的充足的电力。然后，在tb-1(秒)的时刻，开始向下部电极施加电压(步骤b-1)。进而，在tb-2(秒)的时刻，停止向下部电极施加电压(步骤b-2)。反复执行步骤(b-1)和步骤(b-2)直到蚀刻深度达到期望的深度为止。对下部电极不施加电压的上述步骤(b-0)和(b-2)为相当于上述沉积工序的工序，对下部电极施加电压的上述步骤(b-1)为相当于上述蚀刻工序的工序。另外，在图1(b)中，图示了在步骤(b-0)和(b-2)中不施加电压的情况，但如上所述，也可以在步骤(b-0)和(b-2)中对下部电极施加比步骤(b-1)低的电压。
另外，在偏置脉冲法中，通过沉积工序和蚀刻工序，处理容器内的气体环境大致固定。
进而，上述气体脉冲法和偏置脉冲法可以组合实施。即，也能够在供给第1处理气体的期间不施加或者降低要对下部电极施加的电压，在停止了供给第1处理气体的期间使对下部电极施加的电压升高。
实施例
以下，基于实施例对本发明进行具体地说明，但本发明并不限定于这些实施例。在实施例和比较例中，第1处理气体中的氟原子和碳原子的含有比率、膜厚及蚀刻深度、以及蚀刻选择比分别如下述这样进行测定、评价。
<氟原子和碳原子的含有比率>
在实施例、比较例中，关于第1处理气体和第2处理气体中的氟原子和碳原子的含有比率，对于使用的氟碳气体设为氟原子和碳原子的含有比率的理论值(化合物中的氟原子的摩尔质量除以碳原子的摩尔质量而得到的值)。另外，如实施例、比较例那样，在第2处理气体不含有氟原子和碳原子，使用单独的气体作为第1处理气体的情况下，该理论值相当于处理容器内的气体环境中的氟原子和碳原子的含有比率。
<膜厚和蚀刻深度>
[膜厚]
在实施例、比较例中，使沉积工序的时间和蚀刻工序的时间不同，使用市售的椭圆偏振光膜厚度测量仪，对加工对象膜和非加工对象膜分别测定1～3处的膜厚。根据所得到的测定值，将横轴设为沉积工序或蚀刻工序的时间、将纵轴设为膜厚进行制图，得到近似直线，算出各时间的膜厚。
[蚀刻深度]
在实施例、比较例中，如上述那样测定刚经过沉积工序后的各膜厚、以及刚经过规定时间的蚀刻工序后的各膜厚，从实施各种处理前的被处理基板的各膜厚的值中分别减去各种处理后的被处理基板的各膜厚的值。将所得到的差值设为各时刻的蚀刻深度的值。另外，在各种处理后的膜厚的值比各种处理前的膜厚的值大的情况下，蚀刻深度的值为“负”值。在该情况下，与各种处理前相比，膜厚变厚，换言之，表示在被处理基板上未被蚀刻而产生薄膜的层叠。相反，在各种处理后的膜厚的值比各种处理前的膜厚的值小的情况下，蚀刻深度的值为“正”值。在该情况下，表示被处理基板被蚀刻。
<蚀刻选择比>
在理想情况下，蚀刻选择比是形成实际制造的产品所要求的埃级(通常小于20埃)的结构才进行评价的。但是，在实际测定小于20埃的结构而算出蚀刻选择比时，有可能测量装置的测定精度的影响变得过大，无法正确地评价蚀刻选择比。因此，在本说明书中，使用ALE法在尺寸比通常作为目标的尺度略大的评价条件下，算出各膜的膜形成速度、蚀刻速度，基于所得到的值，算出在形成了作为目标的埃级的结构的情况下的沉积工序和蚀刻工序所需要的时间、各膜的蚀刻深度以及蚀刻选择比，并进行了评价。
[膜形成速度]
具体而言，首先，在实施例、比较例所记载的条件下实施沉积工序，形成厚度
Figure BDA0001789631810000171
的薄膜。然后，在沉积工序完成后开始蚀刻工序前的时刻(即，蚀刻时间0秒的时刻)，按照上述方法测定各膜厚
Figure BDA0001789631810000172
将所得到的各膜厚除以沉积工序的时间(秒)，算出各膜的形成速度
Figure BDA0001789631810000173
(表2)。
[蚀刻速度]
此外，在蚀刻工序开始后的若干个时刻，利用上述的方法测定蚀刻深度
Figure BDA0001789631810000174
根据蚀刻深度和蚀刻时间的绘图得到近似直线，将该近似直线的斜率设为各膜的蚀刻速度(表2)。
[每个蚀刻深度的蚀刻选择比]
然后，假定将沉积工序中形成的活性膜的厚度设为
Figure BDA0001789631810000175
将
Figure BDA0001789631810000176
除以活性膜的形成速度
Figure BDA0001789631810000177
而算出沉积工序所需要的时间td。进而，对于作为加工对象膜的氧化硅膜，假定期望的蚀刻深度(例如，
Figure BDA0001789631810000178
及
Figure BDA0001789631810000179
)，将该蚀刻深度
Figure BDA00017896318100001710
除以氧化硅膜的蚀刻速度
Figure BDA00017896318100001711
而算出蚀刻工序所需要的时间te。然后，利用式1：
Figure BDA00017896318100001712
Figure BDA00017896318100001713
Figure BDA00017896318100001714
算出氮化硅膜的蚀刻深度。对于光致抗蚀剂，也同样地利用式2：
Figure BDA00017896318100001715
Figure BDA00017896318100001716
算出光致抗蚀剂的蚀刻深度。
然后，在已算出的作为非加工对象的各膜的蚀刻深度的值超过零的情况下，将作为加工对象的氧化硅膜的蚀刻深度的值除以作为非加工对象的各膜的蚀刻深度的值，算出了蚀刻选择比。另一方面，在作为非加工对象的各膜的蚀刻深度的值为零以下的情况下，即，各膜均完全没有被蚀刻或蚀刻处理后的各膜的厚度比蚀刻处理前厚的情况下，评价为蚀刻选择比无限大。
(实施例1)
<装置结构>
使用具有平行平板型等离子体发生装置的处理容器。平行平板型等离子体发生装置具有上部电极和载置被处理基板的下部电极，上部电极的下表面和下部电极的上表面的间隔为35mm。平行平板型等离子体发生装置的上部电极的频率为60MHz，下部电极的频率为2MHz。此外，下部电极具有冷却单元，该冷却单元构成为通过使氦气与下部电极接触而将下部电极冷却。另外，冷却单元以氦气不流出至处理容器内部的方式构成。
<准备工序>
将作为被处理基板的硅基板片导入具有平行平板型等离子体发生装置的处理容器内，在下述等离子体条件下进行了等离子体蚀刻，上述被处理基板具有作为加工对象膜的氧化硅膜(SiO2膜)、作为非加工对象膜的氮化硅膜(SiN膜)以及作为非加工对象膜的ArF准分子激光用的光致抗蚀剂膜(表中记为“PR膜”，JSR公司制造、使用“AR414”形成)。另外，冷却单元的温度设定为60℃，氦气的气体压力设为1000Pa。
<沉积工序>
接着，对上部电极供给150W的电力，对下部电极施加电压以使峰-峰值(Vpp)成为100V。作为第1处理气体，向处理容器内供给了1,2,3,3,4,4,5,5-八氟-环戊烯气体(以下，也简称为“C5F8气体”)以及氩气。供给流量分别设为C5F8气体为10sccm、氩气为200sccm。换言之，将处理容器内设为每100体积份的C5F8气体就存在2000体积份的气体环境。处理容器内的压力设为2.6Pa。并且，将上述电压和第1处理气体的条件维持10秒而使处理容器内成为等离子体状态来实施沉积工序。在该沉积工序中，在作为被处理基板的硅基板片上形成薄膜。另外，该薄膜在接下来的工序(蚀刻工序)中可作为保护膜或活性膜发挥功能。刚经过沉积工序后的被处理基板中的各膜厚的值按照上述方法进行了测定。将结果示出在表1中。
<蚀刻工序>
从开始供给第1处理气体起经过10秒后停止供给C5F8气体。然后，在将维持了其它条件的状态保持规定时间，并实施蚀刻工序。按照上述方法测定了将蚀刻时间设为30秒、90秒及150秒时的被处理基板中的各膜厚的值。将结果示出在表1中。
进而，根据如表1所示那样得到的各膜厚的值、沉积工序的时间以及蚀刻工序的时间，算出各膜的形成速度和蚀刻速度，结果示出在表2中。此外，在表3-1中示出在假定将沉积工序中形成的活性膜的厚度设为
Figure BDA0001789631810000191
将氧化硅膜的蚀刻深度设为
Figure BDA0001789631810000192
的情况下的沉积工序和蚀刻工序的时间、作为它们的合计时间的加工时间、各膜的蚀刻深度以及蚀刻选择比的计算值。同样地，在表3-2和表3-3中示出了针对将氧化硅膜的蚀刻深度变更为
Figure BDA0001789631810000193
的情况分别算出的与表3-1同样的项目的计算值。
(实施例2)
在实施例1中，将对下部电极施加的电压的峰-峰值(Vpp)变更为1600V，进而将沉积工序的时间变更为30秒，将蚀刻时间变更为30秒、60秒、90秒及120秒，除此以外，与实施例1同样地进行了等离子体蚀刻。结果示出在表1中。此外，将根据表1所示的数据而得到的各种计算值示出在表2和表3-1～3-3中。
(比较例1)
将第1处理气体变更为1,1,2,3,4,4-六氟-1,3-丁二烯(C4F6)，将沉积工序的时间变更为6秒，除此以外，与实施例1同样地进行了等离子体蚀刻。将结果示出在表1中。此外，将根据表1所示的数据而得到的各种计算值示出在表2和表3-1～3-3中。
(比较例2)
将对下部电极施加的电压的峰-峰值(Vpp)变更为1600V，将沉积工序的时间变更为17秒，进而将蚀刻时间变更为30秒、60秒、90秒及120秒，除此以外，与比较例1同样地进行了等离子体蚀刻。将结果示出在表1中。此外，将根据表1所示的数据而得到的各种计算值示出在表2和表3-1～3-3中。
(比较例3)
将第1处理气体变更为1,3,3,4,4,5,5-七氟-环戊烯(C5HF7)，将沉积工序的时间变更为4秒，除此以外，与实施例1同样地进行了等离子体蚀刻。将结果示出在表1中。此外，将根据表1所示的数据而得到的各种计算值示出在表2和表3-1～3-3中。
(比较例4)
将对下部电极施加的电压的峰-峰值(Vpp)变更为1600V，将沉积工序的时间变更为6秒，进而将蚀刻时间变更为30秒、60秒、90秒及120秒，除此以外，与比较例3同样地进行了等离子体蚀刻。将结果示出在表1中。此外，将根据表1所示的数据而得到的各种计算值示出在表2和表3-1～3-3中。
(比较例5)
将第1处理气体变更为八氟环丁烷(C4F8)，除此以外，与实施例1同样地开始进行沉积工序。但是，如表1～2所示的那样，在沉积工序中未形成各膜。不如说是在沉积工序中，氧化硅膜、氮化硅膜以及光致抗蚀剂膜的蚀刻进行，但使用ALE法无法进行蚀刻。
(比较例6)
将对下部电极施加的电压的峰-峰值(Vpp)设为1600V，除此以外，与比较例5同样地进行，开始沉积工序。但是，如表1～2所示的那样，在沉积工序中未形成各膜。不如说是在沉积工序中进行氧化硅膜、氮化硅膜以及光致抗蚀剂膜的蚀刻，但使用ALE法无法进行蚀刻。
[表1]
Figure BDA0001789631810000211
[表2]
Figure BDA0001789631810000212
(活性膜厚：
Figure BDA0001789631810000223
氧化硅膜蚀刻深度：
Figure BDA0001789631810000224
的情况)
[表3-1]
Figure BDA0001789631810000221
(活性膜厚：
Figure BDA0001789631810000225
氧化硅膜蚀刻深度：
Figure BDA0001789631810000226
的情况)
[表3-2]
Figure BDA0001789631810000222
(活性膜厚：
Figure BDA0001789631810000227
氧化硅膜蚀刻深度：
Figure BDA0001789631810000228
的情况)
[表3-3]
Figure BDA0001789631810000231
根据表3-1～表3-3可知，在对沉积工序和蚀刻工序进行切换并交替实施、且使用含有以质量基准计为碳原子的2.4倍以上且3.1倍以下的氟原子的第1处理气体的本发明的等离子体蚀刻方法中，兼顾了加工时间的缩短和蚀刻选择比的提高。例如，当参照表3-1来比较对下部电极施加的电压相同的实施例1和比较例1时，实施例1的加工时间略短，作为加工对象膜的氧化硅膜相对于如氮化硅膜和光致抗蚀剂这样的非加工对象膜的蚀刻选择比充分高，良好地兼顾了加工时间的缩短和蚀刻选择比的提高。进而，在实施例1和比较例1中可知，氧化硅膜相对于光致抗蚀剂的蚀刻选择比均非常良好(评价为“∞”)，就相对于氮化硅膜的选择比而言，实施例1优于比较例1为50倍以上。
接着，参照表3-2，针对假定将蚀刻深度设为
Figure BDA0001789631810000232
的情况，比较实施例1和比较例1并进行考察。首先，就加工时间而言，实施例1短。进而，氧化硅膜相对于光致抗蚀剂的蚀刻选择比均为充分高的值，但就氧化硅膜相对于氮化硅膜的蚀刻选择比而言，比较例1低至1.6，无法得到充分的蚀刻选择比。另一方面，在实施例1中，氧化硅膜相对于氮化硅膜的蚀刻选择比充分高至7.7。
然后，参照表3-3，针对假定将蚀刻深度设为
Figure BDA0001789631810000233
的情况，比较实施例1和比较例1并进行考察。在该情况下，就加工时间而言，也是实施例1短。进而，氧化硅膜相对于光致抗蚀剂的蚀刻选择比均为十分高的值，但就氧化硅膜相对于氮化硅膜的蚀刻选择比而言，比较例1低至1.5，无法得到充分的蚀刻选择比。另一方面，在实施例1中，氧化硅膜相对于氮化硅膜的蚀刻选择比充分高至5.3。
对于向下部电极供给电压的峰-峰值(Vpp)为1600V的实施例2、比较例2、4、6，也发现与上述那样的倾向同样的倾向。
此外，如表1～2所示那样，特别是在使用含有以质量基准计为碳原子的3.16倍的氟原子的第1处理气体的比较例5和6中，活性膜和保护膜均未形成。这可以推测为：在氟原子为以质量基准计超过碳原子的3.1倍的情况下，难以进行沉积工序中的等离子体聚合，因此难以实现对ALE的应用。此外，如表1～2所示那样，在使用含有以质量基准计为碳原子的2.21倍的氟原子的第1处理气体的比较例3中，形成了活性膜、和对氮化硅膜及光致抗蚀剂的保护膜，但在蚀刻工序中蚀刻基本停止。这可以推测为：由于第1处理气体中所包含的碳原子的比率较高，因此所形成的活性膜中的元素组成中的碳比率也变高，活性膜的蚀刻耐性提高。
接着，作为参考例，使用了在实施例、比较例中所使用的各种氟碳气体，实施了不切换地实施沉积工序和蚀刻工序的现有的等离子体蚀刻方法，并将结果示出在表4中。另外，将采用本发明的等离子体蚀刻方法并使用了同样的各种气体的情况而得到的结果从表3-1中摘录出，与参考例的结果一并示出。进而，在表4中，为了与使用现有的等离子体蚀刻方法的蚀刻速度进行比较，作为“假定加工速度”，示出将表3-1所示的假定蚀刻深度
Figure BDA0001789631810000241
除以假定加工时间而得到的值。
另外，在以下的参考例中，对上部电极供给的电力和对下部电极施加的电压的值分别与比较例3不同。这是因为调节成为了采用现有的等离子体蚀刻方法而得到良好的蚀刻效果的值。
(参考例1)
以如下的方式实施现有的通常的蚀刻方法：作为处理气体，添加100体积份的1,3,3,4,4,5,5-七氟-环戊烯(C5HF7)气体、2000体积份的稀有气体、以及300体积份的蚀刻速度成为最大的量的氧气，将对上部电极供给的电力设为600W，将下部电极的电压的峰-峰值(Vpp)设为4700V，同时进行沉积工序和蚀刻工序。将结果示出在表4中。
(参考例2)
以如下的方式实施现有的通常的蚀刻方法：作为处理气体，添加100体积份的1,1,2,3,4,4-六氟-1,3-丁二烯(C4F6)气体、2000体积份的稀有气体、以及200体积份的蚀刻速度成为最大的量的氧气，将对下部电极施加的电压的峰-峰值(Vpp)设为4700V，同时进行沉积工序和蚀刻工序。将结果示出在表4中。
(参考例3)
以如下的方式实施现有的通常的蚀刻方法：作为处理气体，添加100体积份的1,2,3,3,4,4,5,5-八氟-环戊烯(C5F8)气体、2000体积份的稀有气体、以及150体积份的蚀刻速度成为最大的量的氧气，将对下部电极施加的电压的峰-峰值(Vpp)设为4700V，同时进行沉积工序和蚀刻工序。将结果示出在表4中。
(参考例4)
以如下的方式实施现有的通常的蚀刻方法：作为处理气体，添加100体积份的八氟环丁烷(C4F8)气体、2000体积份的稀有气体，将对下部电极施加的电压的峰-峰值(Vpp)设为4700V，同时进行沉积工序和蚀刻工序。将结果示出在表4中。
[表4]
Figure BDA0001789631810000251
根据表4，在参考例1～4中，未发现第1处理气体中的氟原子和碳原子的比率(质量基准)与蚀刻速度及蚀刻选择比之间的关系。另一方面，如右侧一栏所示，如果在ALE法中使用C5F8气体，则能够兼顾高的蚀刻选择比和快的加工速度。
然而，在通常使用氟碳作为处理气体的等离子蚀刻中，通过氟碳等离子体中生成的氟自由基、光致抗蚀剂上沉积的氟碳膜中的氟原子与光致抗蚀剂中所包含的碳原子进行反应，生成挥发性的CF4，并排出到体系外，从而对光致抗蚀剂进行蚀刻。另一方面，单晶硅和多晶硅也基于完全相同的原理生成挥发性的SiF4，并进行蚀刻。即，在本发明中如果能够得到对光致抗蚀剂具有高的蚀刻选择比，则能够期待得到对硅也具有同样地高的蚀刻选择比。
以上基于例示的实施方式和实施例对本发明进行了说明。然而，本发明的等离子体蚀刻方法并没有被特定的装置结构和蚀刻条件所限制。关于本发明的等离子体蚀刻方法，只要在基于ALE法的等离子体蚀刻方法中通过将处理气体中所包含的氟原子和碳原子的质量比设为特定的范围内，从而能够实现加工时间的缩短和蚀刻选择比，就能够在全部的装置结构和蚀刻条件下使用。
产业上的可利用性
根据本发明，能够提供能够兼顾加工时间的缩短和蚀刻选择比的提高的基于ALE法的等离子体蚀刻方法。

Claims (5)

1.一种等离子体蚀刻方法，其包含：
在处理容器内载置被处理基板的工序；
沉积工序，向所述处理容器内供给第1处理气体和与所述第1处理气体不同的第2处理气体，将所述处理容器内设为包含所述第1处理气体和第2处理气体的气体环境，在所述被处理基板的至少一面上形成薄膜，其中，所述第1处理气体包含含有氟原子和/或碳原子的至少一种的气体，所述第2处理气体以稀有气体作为主成分，能够包含含有氟原子和/或碳原子的气体；以及
蚀刻工序，将所述处理容器内设为至少包含所述第2处理气体的气体环境，对形成有所述薄膜的所述被处理基板进行等离子体蚀刻，
对所述沉积工序和所述蚀刻工序进行切换并交替地实施，并且
在所述沉积工序中所述处理容器内的气体环境包含所述第1处理气体和第2处理气体的情况下，使所述气体环境中含有以质量基准计为碳原子的2.4倍以上且3.1倍以下的氟原子，
所述第1处理气体含有八氟环戊烯气体，
在从所述沉积工序向所述蚀刻工序切换时，停止向所述处理容器内供给所述第1处理气体。
2.根据权利要求1所述的等离子体蚀刻方法，其中，
在所述蚀刻工序中，使所述处理容器内对所述被处理基板的未形成所述薄膜的表面的一侧区域所施加的电压，比在所述沉积工序中对相同区域施加的电压增加。
3.根据权利要求1或2所述的等离子体蚀刻方法，其中，
在所述沉积工序中所述处理容器内的气体环境包含所述第1处理气体和第2处理气体的情况下，使所述气体环境中的所述稀有气体的比率为相对于所述气体环境中的含有所述氟原子和/或碳原子的气体的总量100体积份为10体积份以上且10000体积份以下。
4.根据权利要求1或2所述的等离子体蚀刻方法，其中，
在所述蚀刻工序中，对所述被处理基板的未形成所述薄膜的表面的一侧区域施加的电压的峰-峰值为1600V以下。
5.根据权利要求1或2所述的等离子体蚀刻方法，其中，
所述被处理基板具有非加工对象膜和加工对象膜，所述加工对象膜相对于所述非加工对象膜的蚀刻选择比为3.5以上。
CN201780015381.2A 2016-03-17 2017-03-08 等离子体蚀刻方法 Active CN108780748B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016054317 2016-03-17
JP2016-054317 2016-03-17
PCT/JP2017/009332 WO2017159512A1 (ja) 2016-03-17 2017-03-08 プラズマエッチング方法

Publications (2)

Publication Number Publication Date
CN108780748A CN108780748A (zh) 2018-11-09
CN108780748B true CN108780748B (zh) 2023-02-17

Family

ID=59851953

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780015381.2A Active CN108780748B (zh) 2016-03-17 2017-03-08 等离子体蚀刻方法

Country Status (7)

Country Link
US (1) US10629447B2 (zh)
EP (1) EP3432346A4 (zh)
JP (1) JPWO2017159512A1 (zh)
KR (1) KR102411668B1 (zh)
CN (1) CN108780748B (zh)
TW (1) TWI719160B (zh)
WO (1) WO2017159512A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019003483A1 (ja) * 2018-01-31 2019-01-03 株式会社日立ハイテクノロジーズ プラズマ処理方法、及びプラズマ処理装置
JP6874778B2 (ja) * 2019-01-09 2021-05-19 ダイキン工業株式会社 シクロブタンの製造方法
TW202105514A (zh) * 2019-06-13 2021-02-01 日商東京威力科創股份有限公司 蝕刻方法以及蝕刻裝置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10246063A1 (de) * 2002-10-02 2004-04-22 Robert Bosch Gmbh Verfahren zum anisotropen Ätzen eines Siliziumsubstrates
JP2010219153A (ja) * 2009-03-13 2010-09-30 Fujifilm Corp 圧電素子及びその製造方法並びにインクジェットヘッド
JP2013510445A (ja) * 2009-11-09 2013-03-21 スリーエム イノベイティブ プロパティズ カンパニー 半導体の異方性エッチングプロセス
JP2015032597A (ja) * 2013-07-31 2015-02-16 日本ゼオン株式会社 プラズマエッチング方法
CN104465365A (zh) * 2013-09-24 2015-03-25 东京毅力科创株式会社 等离子体处理方法
JP2016027594A (ja) * 2014-07-01 2016-02-18 東京エレクトロン株式会社 被処理体を処理する方法
EP2991103A1 (en) * 2014-08-28 2016-03-02 Tokyo Electron Limited Etching method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4241045C1 (de) 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
JP2007012819A (ja) * 2005-06-29 2007-01-18 Toshiba Corp ドライエッチング方法
US20110027999A1 (en) * 2006-08-16 2011-02-03 Freescale Semiconductor, Inc. Etch method in the manufacture of an integrated circuit
JP4922718B2 (ja) * 2006-10-04 2012-04-25 株式会社日立ハイテクノロジーズ 絶縁膜ドライエッチング方法
RU2010130570A (ru) * 2007-12-21 2012-01-27 Солвей Флуор Гмбх (De) Способ получения микроэлектромеханических систем
US20090191711A1 (en) * 2008-01-30 2009-07-30 Ying Rui Hardmask open process with enhanced cd space shrink and reduction
JP2009188257A (ja) * 2008-02-07 2009-08-20 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置並びに記憶媒体
US8617411B2 (en) 2011-07-20 2013-12-31 Lam Research Corporation Methods and apparatus for atomic layer etching
US8691698B2 (en) * 2012-02-08 2014-04-08 Lam Research Corporation Controlled gas mixing for smooth sidewall rapid alternating etch process
TWI584374B (zh) * 2012-09-18 2017-05-21 Tokyo Electron Ltd Plasma etching method and plasma etching device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10246063A1 (de) * 2002-10-02 2004-04-22 Robert Bosch Gmbh Verfahren zum anisotropen Ätzen eines Siliziumsubstrates
JP2010219153A (ja) * 2009-03-13 2010-09-30 Fujifilm Corp 圧電素子及びその製造方法並びにインクジェットヘッド
JP2013510445A (ja) * 2009-11-09 2013-03-21 スリーエム イノベイティブ プロパティズ カンパニー 半導体の異方性エッチングプロセス
JP2015032597A (ja) * 2013-07-31 2015-02-16 日本ゼオン株式会社 プラズマエッチング方法
CN104465365A (zh) * 2013-09-24 2015-03-25 东京毅力科创株式会社 等离子体处理方法
JP2016027594A (ja) * 2014-07-01 2016-02-18 東京エレクトロン株式会社 被処理体を処理する方法
EP2991103A1 (en) * 2014-08-28 2016-03-02 Tokyo Electron Limited Etching method

Also Published As

Publication number Publication date
EP3432346A1 (en) 2019-01-23
TW201801178A (zh) 2018-01-01
JPWO2017159512A1 (ja) 2019-01-24
EP3432346A4 (en) 2019-10-16
KR102411668B1 (ko) 2022-06-20
US10629447B2 (en) 2020-04-21
TWI719160B (zh) 2021-02-21
WO2017159512A1 (ja) 2017-09-21
CN108780748A (zh) 2018-11-09
US20190096689A1 (en) 2019-03-28
KR20180123668A (ko) 2018-11-19

Similar Documents

Publication Publication Date Title
KR102180406B1 (ko) 에칭 방법
KR102444697B1 (ko) Tsv/mems/전력 장치 식각용 화학품
JP6696429B2 (ja) プラズマエッチング方法
JP2018536981A (ja) 原子レベル分解能及びプラズマ処理制御のための方法
JP2002542623A (ja) 深開口部を形成するためにプラズマ処理室内でシリコン層をエッチングする方法
KR20090090981A (ko) 황화물계 에칭제로 탄소질층을 플라즈마 에칭하는 방법
CN108780748B (zh) 等离子体蚀刻方法
KR20030051786A (ko) 드라이 에칭 가스 및 드라이 에칭 방법
CN110832623B (zh) 蚀刻方法和等离子体蚀刻材料
KR20200018897A (ko) 플라즈마 식각 방법
CN109564868B (zh) 等离子体蚀刻方法
CN108780749B (zh) 等离子体蚀刻方法
KR20030031180A (ko) 드라이 에칭 가스 및 드라이 에칭 방법
CN111696863B (zh) 硅介质材料刻蚀方法
JP2017050413A (ja) プラズマエッチング方法
WO2022192063A1 (en) Isotropic silicon nitride removal
US10497580B2 (en) Plasma etching method
US6746970B2 (en) Method of forming a fluorocarbon polymer film on a substrate using a passivation layer
JP6569578B2 (ja) プラズマエッチング方法
JP4990551B2 (ja) ドライエッチング方法
TW202147441A (zh) 基板處理方法及基板處理裝置
WO2024081509A1 (en) Isotropic silicon nitride removal

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant