TWI719160B - 電漿蝕刻方法 - Google Patents

電漿蝕刻方法 Download PDF

Info

Publication number
TWI719160B
TWI719160B TW106107824A TW106107824A TWI719160B TW I719160 B TWI719160 B TW I719160B TW 106107824 A TW106107824 A TW 106107824A TW 106107824 A TW106107824 A TW 106107824A TW I719160 B TWI719160 B TW I719160B
Authority
TW
Taiwan
Prior art keywords
gas
etching
processing
film
processed
Prior art date
Application number
TW106107824A
Other languages
English (en)
Other versions
TW201801178A (zh
Inventor
松浦豪
Original Assignee
日商日本瑞翁股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日本瑞翁股份有限公司 filed Critical 日商日本瑞翁股份有限公司
Publication of TW201801178A publication Critical patent/TW201801178A/zh
Application granted granted Critical
Publication of TWI719160B publication Critical patent/TWI719160B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明的電漿蝕刻方法包含：堆積步驟，其係使處理容器內成為包含第1處理氣體以及第2處理氣體的氣體環境而形成薄膜，該第1處理氣體包含含有氟原子及/或碳原子的至少一種的氣體，該第2處理氣體係以稀有氣體為主要成分；與蝕刻步驟，其係使處理容器內成為至少包含第2處理氣體的氣體環境，而將被處理基板進行電漿蝕刻；切換堆積步驟與蝕刻步驟而交替實施，且在堆積步驟中，包含：在處理容器內的氣體環境包含第1及第2處理氣體的情況下，使該氣體環境中以質量基準計含有碳原子的2.4倍以上3.1倍以下的氟原子。

Description

電漿蝕刻方法
本發明係關於電漿蝕刻方法，特別是關於利用ALE(原子層蝕刻(Atomic Layer Etching))法的電漿蝕刻方法。
一般而言，「電漿蝕刻」係使用氟碳、惰性氣體、氧等作為處理氣體，對此等處理氣體施加高頻電場，引發輝光放電，使電漿產生。然後，使電漿中的反應種(reactive species)與具備蝕刻加工對象的被處理基板進行反應，進行蝕刻。近年來，伴隨著半導體裝置的用途多樣化、對蝕刻圖案的微細化的要求提高，有提案各種電漿蝕刻方法。其中，可以埃等級的原子層程度而控制蝕刻形狀之所謂的原子層蝕刻法(Atomic Layer Etching：以下，也稱為「ALE」)之技術正受到注目。
此處，電漿蝕刻係在被處理基板上堆積薄膜、或者將被處理基板表面的素材或薄膜蝕刻，但薄膜的堆積與蝕刻一般為實質上同時進行。另一方面，上述的ALE法係切換使薄膜堆積在被處理基板上的堆積步驟、與使反應種對被處理基板碰撞而進行蝕刻的蝕刻步驟，以作為分別的步驟而實施的方式進行各種控制。因此，使ALE法可實現如上述的原子層程度的蝕刻形狀的控制。
另外，在堆積步驟中所堆積的薄膜，因應堆積處的成分，有作為保護被處理基板的保護膜而作用的情況、或者作為有助於被處理基板的蝕刻之活性膜而作用的情況。例如，被處理基板具備：應被蝕刻而形成圖案的加工對象膜、與應不被蝕刻而留下的非加工對象膜，若薄膜係堆積在非加工對象膜上，則此種薄膜係在蝕刻步驟中作為保護膜而作用，若薄膜係堆積在加工對象膜上，則此種薄膜係在蝕刻步驟中作為活性膜而作用。
ALE法由於在堆積步驟與蝕刻步驟之間伴隨著步驟的切換，因此有所謂的為了完成加工而需要比以往的電漿蝕刻方法更長的時間之問題。此處，為了縮短加工時間，也可考慮加速蝕刻步驟中的蝕刻速度，但因此有應不被蝕刻而留下的非加工對象膜、保護膜也進行蝕刻之虞。若非加工對象膜、保護膜被蝕刻，則難以將蝕刻圖案充分地微細化及高精度化。
因此，以往有提案藉由於ALE法使用已激發為準穩定狀態的惰性氣體(也可稱為「準穩定氣體」)，可抑制非加工對象被蝕刻之技術(例如，參照專利文獻1)。專利文獻1中記載的裝置，藉由可防止將惰性氣體進行電漿激發而產生的電漿荷電種(charged species)的移動之分離板構造，可預防電漿荷電種到達被處理基板的同時，使用準穩定氣體而蝕刻被處理基板。
先前技術文獻 專利文獻
專利文獻1 日本特開2014-522104號公報
近年來，進一步提高對蝕刻圖案的微細化之要求，並且要求效率佳地製造此種微細的蝕刻圖案。此處，為了得到微細的蝕刻圖案，較佳為在蝕刻步驟中，盡可能選擇性地蝕刻活性膜、加工對象膜、及已施加加工對象膜的基板部分等加工對象。即，較佳為蝕刻選擇比(etch selectivity)的值大。然而，專利文獻1中記載的裝置，在平衡佳地使製造時的效率性與蝕刻選擇比提升之點，還有改善的餘地。
因此，本發明的目的係提供一種電漿蝕刻方法，其係利用ALE法的電漿蝕刻方法，可兼具加工時間的縮短、與蝕刻選擇比的提升。
本發明人，以解決上述課題為目的而進行銳意檢討。於是，本發明人新發現在按照ALE法的電漿蝕刻方法中，藉由使用以特定的質量比率含有氟原子及碳原子的處理氣體，可兼具加工時間的縮短與蝕刻選擇比的提升，完成本發明。
即，此發明的目的係有利地解決上述課題，本發明的電漿蝕刻方法的特徵為包含：將被處理基板載置在處理容器內的步驟；堆積步驟，其係對前述處理容器內，供給包含含有氟原子及/或碳原子的至少一種的氣體的第1處理氣體、以及以稀有氣體為主要成分且可包 含含有氟原子及/或碳原子的氣體之與前述第1處理氣體不同的第2處理氣體，使前述處理容器內成為包含前述第1及第2處理氣體的氣體環境，而使薄膜形成在前述被處理基板的至少單面上；與蝕刻步驟，其係使前述處理容器內成為至少包含前述第2處理氣體的氣體環境，而將已形成前述薄膜的前述被處理基板進行電漿蝕刻；切換前述堆積步驟與前述蝕刻步驟而交替實施，且在前述堆積步驟中，包含：在前述處理容器內的氣體環境包含前述第1及第2處理氣體的情況下，使前述氣體環境中以質量基準計含有碳原子的2.4倍以上3.1倍以下的氟原子。在切換堆積步驟與蝕刻步驟而實施的電漿蝕刻方法中，在堆積步驟中，藉由以氟原子及碳原子的質量比成為特定的範圍內的方式進行控制，可兼具加工時間的縮短與蝕刻選擇比的提升。
此處，在本發明中，「以稀有氣體為主要成分」係指在將第2處理氣體的總體積設為100體積%的情況下，含有99.00體積%以上的稀有氣體。
又，在本發明中，堆積步驟之包含第1及第2處理氣體的氣體環境中的氟原子及碳原子的含有質量，例如，可藉由針對各處理氣體，按照JIS K 0123測定各原子的含有質量，針對所得到的含有質量，因應氣體環境中的各處理氣體的堆積比例進行加權，分別算出氣體環境中的總氟原子量與總碳原子量，將總氟原子量除以總碳原子量而求出。
另外，在本發明中，「加工時間」係為了分別進行一次堆積步驟與蝕刻步驟所需要的時間。
又，本發明的電漿蝕刻方法較佳為前述第1處理氣體含有至少一種氟碳氣體。若第1處理氣體含有至少一種氟碳氣體，則可更良好地兼具加工時間的縮短與蝕刻選擇比的提升。
又，本發明的電漿蝕刻方法較佳為前述至少一種氟碳氣體為八氟環戊烯氣體。若第1處理氣體含有八氟環戊烯氣體，則可更良好地兼具加工時間的縮短與蝕刻選擇比的提升。
又，在本發明的電漿蝕刻方法中，當從前述堆積步驟切換為前述蝕刻步驟時，可停止朝前述處理容器內供給前述第1處理氣體。藉由停止朝處理容器內供給第1處理氣體，可從堆積步驟切換為蝕刻步驟。
又，在本發明的電漿蝕刻方法中，可在前述蝕刻步驟中，使前述處理容器內之對前述被處理基板的未形成前述薄膜的面側的區域施加的電壓比在前述堆積步驟中對相同區域施加的電壓更增加。也可藉由使在處理容器內對此種區域施加的電壓比在堆積步驟中對相同區域施加的電壓更增加，而從堆積步驟切換為蝕刻步驟。
又，本發明的電漿蝕刻方法較佳為在前述堆積步驟中，包含：在前述處理容器內的氣體環境包含前述第1及第2處理氣體的情況下，相對於前述氣體環境中的前述含有氟原子及/或碳原子的氣體的總量100體 積份，使前述氣體環境中的前述稀有氣體的比率成為10體積份以上10000體積份以下。此係因為若稀有氣體的比率在此種範圍內，則可高效率地實施堆積步驟的緣故。
又，本發明的電漿蝕刻方法較佳為在前述蝕刻步驟中，對前述被處理基板的未形成前述薄膜的面側的區域施加的電壓之峰間(peak-to-peak)值為1600V以下。此係因為若所施加的電壓之峰間值在此種範圍內，則可高效率地實施蝕刻步驟的緣故。
又，在本發明的電漿蝕刻方法中，較佳為前述被處理基板具備非加工對象膜及加工對象膜，且前述加工對象膜對前述非加工對象膜的蝕刻選擇比為3.5以上。此係因為若加工對象膜對非加工對象膜的蝕刻選擇比為3.5以上，則蝕刻選擇比良好的緣故。
在本說明書中，非加工對象膜係指在蝕刻步驟中應不被蝕刻而殘存的對象，加工對象膜係指在蝕刻步驟中應被蝕刻的對象。
若根據本發明，則可兼具加工時間的縮短與蝕刻選擇比的提升。
圖1(a)係說明藉由氣體脈衝(gas pulse)法，(b)係說明藉由偏壓脈衝(bias pulse)法而切換堆積步驟與蝕刻步驟之際各種氣體及電壓的調變的圖。
用於實施發明的形態
以下，針對本發明的實施形態詳細說明。此處，本發明的電漿蝕刻方法沒有特別的限定，可在半導體裝置的製造步驟中使用。
(電漿蝕刻方法)
本發明的電漿蝕刻方法的特徵為包含：將被處理基板載置在處理容器內的步驟(準備步驟)；堆積步驟，其係對處理容器內，供給包含含有氟原子及/或碳原子的至少一種的氣體的第1處理氣體、以及與第1處理氣體不同的以稀有氣體為主要成分且可包含含有氟原子及/或碳原子的氣體的第2處理氣體，使處理容器內成為包含第1及第2處理氣體的氣體環境，而將薄膜形成在被處理基板的至少單面上；與蝕刻步驟，其係使處理容器內成為至少包含第2處理氣體的氣體環境，而將已形成薄膜的被處理基板進行電漿蝕刻。再者，本發明的電漿蝕刻方法的特徵為切換堆積步驟與蝕刻步驟而交替實施。又，本發明的電漿蝕刻方法的特徵為在堆積步驟中，包含：在處理容器內的氣體環境包含第1及第2處理氣體的情況下，使此種氣體環境中以質量基準計含有碳原子的2.4倍以上3.1倍以下的氟原子。藉由使堆積步驟中的包含第1及第2處理氣體的處理容器內的氣體環境滿足此種條件，可兼具加工時間的縮短、與蝕刻選擇比的提升。
以下，針對各步驟加以詳述。
(準備步驟)
在準備步驟中，將被處理基板載置在處理容器內。首先，在準備步驟中，較佳為將處理容器內減壓而使其成為真空。作為處理容器，若為一般可在電漿蝕刻中使用的處理容器，則沒有特別的限定，例如，可使用如乾式蝕刻腔的處理容器。例如，處理容器具備：供給第1處理氣體的第1氣體供給口、供給第2處理氣體的第2氣體供給口、以可載置被處理基板的方式構成的電極、及以可將處理容器內的氣體排氣的方式形成的排氣口。再者，處理容器沒有特別的限定，具備螺旋波方式電漿產生裝置、高頻感應方式電漿產生裝置、平行平板型電漿產生裝置、磁控方式電漿產生裝置、或微波方式電漿產生裝置等一般的電漿產生裝置。較佳為，電漿產生裝置可為平行平板型電漿產生裝置、高頻感應方式電漿產生裝置、或微波方式電漿產生裝置。此係因為可容易使高密度區域的電漿產生的緣故。又進一步地，處理容器具備以被處理基板的厚度方向為基準，配置在與被處理基板的被處理表面側為相反側的區域內之任何位置的至少一個電極。藉由對此種至少一個電極施加既定電壓，使離子碰撞被處理基板的被處理表面而進行蝕刻。
以下，作為處理容器，以使用具備平行平板型電漿產生裝置的乾式蝕刻腔者進行說明。平行平板型電漿產生裝置具備：用以使電漿產生在處理容器內的上部電極、與可使電場產生在被處理基板之未形成薄膜 的面側的區域的下部電極。又，被處理基板，若為可用於電漿蝕刻的基板，則沒有特別的限定，可為各式各樣的基板。被處理基板，例如，可包含：玻璃基板、矽單晶晶圓、及鎵-砷基板。於是，例如，被處理基板係可在矽單晶晶圓上具備因應需要所形成的氮化矽膜、氧化矽膜、及/或有機膜而成。換言之，被處理基板可為具備此等加工對象及/或非加工對象的基板。
再者，在準備步驟中，較佳為將被處理基板的溫度設為-50℃以上，更佳為設為-20℃以上，再更佳為設為0℃以上，較佳為設為+120℃以下，更佳為設為+100℃以下，再更佳為設為+80℃以下。被處理基板的溫度，例如，可使用氦氣等冷卻氣體及冷卻裝置進行控制。
(堆積步驟)
在堆積步驟中，供給包含含有氟原子及/或碳原子的至少一種的氣體的第1處理氣體、以及以稀有氣體為主要成分且可包含含有氟原子及/或碳原子的氣體之與第1處理氣體不同的第2處理氣體，而將薄膜形成在被處理基板的至少單面上。在以下的步驟中，將第1及第2處理氣體一起供給至處理容器內的期間、或者不供給第1處理氣體而將第2處理氣體供給至處理容器內的期間之處理裝置內的壓力，較佳為設為可產生電漿的既定壓力，例如，1Pa以上13Pa以下的範圍的壓力。
此處，在本說明書中，「形成」薄膜係指只要可形成覆蓋被處理基板的至少單面上的至少一部分的膜，則 沒有特別的限定，例如，使第1處理氣體的成分進行聚合而形成聚合物，使此種聚合物堆積在被處理基板的表面而形成膜。被處理基板，例如，係載置在處理容器內所設置的試料台上，可形成薄膜的被處理基板的「單面」可為未與此種試料台接觸之側的面。另外，薄膜，不僅可在被處理基板的單面形成，只要為未與試料台等接觸之被處理基板的部分，則不論在任何場所皆可形成，例如，也可在被處理基板的側面形成。又，在本說明書中，「在被處理基板的至少單面上」係除了在被處理基板的單面直接形成薄膜的情況之外，也包含在被處理基板的至少單面因應需要所形成的氮化矽膜、氧化矽膜、及/或有機膜之上形成薄膜的情況。於是，堆積在矽膜、氮化矽膜、及有機膜等的非加工對象上的薄膜係作為保護膜而作用，堆積在氧化矽膜等的加工對象上的薄膜係作為活性膜而作用，在後續步驟中，在其與氧化矽膜之間產生表面反應，有助於蝕刻。
<處理氣體中的氟原子及碳原子的質量基準含有比率>
此處，如上所述，堆積步驟中的包含第1及第2處理氣體的氣體環境的特徵為以質量基準計含有碳原子的2.4倍以上3.1倍以下的氟原子。另外，如後所述，作為供給至處理容器內的處理氣體，可供給第1及第2處理氣體以外的其他氣體，此種其他氣體較佳為不含有含有氟原子及/或碳原子的氣體。在其他氣體包含含有氟原子及/或碳原子的氣體的情況下，其他氣體中的含有氟原子及/或碳原子的氣體，在本發明中係作為包含在 第1處理氣體中者，而加算在包含第1及第2處理氣體的氣體環境中的氟原子及碳原子的各質量中。
通常，在堆積步驟中，包含第1及第2處理氣體之處理容器內的氣體環境中的氟原子與碳原子的含有比率係反映在所形成的薄膜中的氟原子與碳原子的含有比率上。於是，在薄膜包含大量碳原子的情況下，薄膜的耐蝕刻性提升。若耐蝕刻性變得過高，則有加工對象膜在蝕刻步驟中變得難以被蝕刻之虞。另一方面，在薄膜包含大量氟原子的情況下，薄膜的耐蝕刻性降低，薄膜變得容易被蝕刻。若應作為保護膜而作用之被堆積在非加工對象膜上的薄膜容易被蝕刻，則非加工對象膜會被蝕刻，就結果而言蝕刻選擇比降低。再者，若在包含第1及第2處理氣體的氣體環境中氟多，則電漿聚合的速度降低，活性膜的形成不充分，即使在堆積步驟中也會進行蝕刻。本發明人等，基於此等之點，發現藉由在堆積步驟中使用滿足上述條件的包含第1及第2處理氣體的氣體環境，可效率佳地形成具有適度的耐蝕刻性的薄膜。
另外，在以往的蝕刻方法中，如上所述，對被處理基板上堆積薄膜、與被處理基板表面的蝕刻係在一個步驟中發生。因此，在薄膜的形成速度變得比蝕刻速度更快的情況下，有應作為活性膜而作用的薄膜變厚，變成不進行蝕刻的情形。因此，在以往的蝕刻方法中，一般係藉由對供給至處理容器內的處理氣體添加氧而調節薄膜的形成速度，調整應作為活性膜而作用的薄 膜的厚度。由於藉由添加氧，而成為聚合的前驅物之CFx(x=1、2、3)係以所謂的COF2之形式從反應系統排出，因此聚合速度降低。因此，在以往的蝕刻方法中，藉由對供給至處理容器內的處理氣體摻合相當量的氧、氮而使薄膜的聚合速度降低至小於蝕刻速度的程度，使加工對象膜對非加工對象膜的蝕刻選擇比成為最大。此處，「相當量」係在將包含第1及第2處理氣體的氣體環境中所含有的含有氟原子及/或碳原子的氣體的總量設為100體積份的情況下，超過50體積份且為300體積份以下之氧、氮的摻合量。然而，在將相當量的氧摻合於處理氣體的情況下，CFx藉由與氧的反應而被排氣至系統外，因此處理氣體中的氟原子與碳原子的含有比率變得難以直接反映在堆積步驟中所形成的薄膜的組成上。因此，以往的蝕刻方法無法如本發明藉由調節包含第1及第2處理氣體的氣體環境中的氟原子與碳原子的含有比率，而效率佳地形成具有適度的耐蝕刻性的薄膜。
為了將包含第1及第2處理氣體的氣體環境中的氟原子與碳原子的含有比率調節至上述範圍內，可使用含有氟原子及/或碳原子的至少一種的氣體。更具體而言，作為摻合於第1及第2處理氣體的氣體，可使用氟原子與碳原子的比率在上述範圍內的一種或複數種氟碳氣體，也可混合氟原子與碳原子的比率不在上述範圍內的複數種氟碳氣體而使用，也可混合複數種含有氟原子或碳原子的氣體來使用，也可將此等併用。
<第1處理氣體>
較佳為以質量基準計，第1處理氣體含有碳原子的2.4倍以上3.1倍以下的氟原子。更佳為以質量基準計，第1處理氣體含有碳原子的2.5倍以上3.0倍以下的氟原子。
[氟碳氣體]
較佳為上述第1處理氣體含有至少一種氟碳氣體。作為氟碳氣體，可舉出：氟原子及碳原子的含有比率在上述範圍內的氟碳氣體(以下，也稱為「第1氟碳氣體」)、及氟原子及碳原子的含有比率不在上述範圍內的氟碳氣體(以下，「第2氟碳氣體」)。
[[第1氟碳氣體]]
作為質量基準F/C比為2.4倍以上3.1倍以下的第1氟碳氣體，沒有特別的限定，可舉出：1,2,3,3,4,4,5,5-八氟-環戊烯、八氟-1,4-戊二烯、八氟-1,3-戊二烯、1,1,1,4,4,5,5,5-八氟-2-戊炔等的可以分子式C5F8所表示的化合物；1,1,1,3,4,4,5,5,5-九氟-2-戊烯等的可以分子式C5HF9所表示的化合物；1,1,2,2,3,3,4-七氟環丁烷、及1,1,1,3,4,4,4-七氟-2-丁烯等的可以分子式C4HF7所表示的化合物，以及1,2,3,3,3-五氟丙烯等的可以分子式C3HF5所表示的化合物。此等化合物可單獨使用1種，或者混合2種以上使用。其中，較佳為可以分子式C5F8所表示的八氟-環戊烯化合物，特佳為1,2,3,3,4,4,5,5-八氟-環戊烯。
[[第2氟碳氣體]]
作為質量基準F/C比並非2.4倍以上3.1倍以下的第2氟碳氣體，沒有特別的限定，可舉出：四氟甲烷(CF4)；六氟乙烷(C2F6)；八氟丙烷(C3F8)；氟甲烷(CH3F)；二氟甲烷(CH2F2)；三氟甲烷(CHF3)；以及1,2,3,3,4,4-六氟-1-環丁烯、1,1,2,3,4,4-六氟-1,3-丁二烯、1,1,1,4,4,4-六氟-2-丁炔、八氟環丁烷、1,3,3,4,4,5,5-七氟環戊烯、及1,1,2,3,4,5,5-七氟-1,3-戊二烯等的可以分子式C4F6所表示的化合物。此等化合物可單獨使用1種，或者混合2種以上使用。
[含有氟原子或碳原子的氣體]
作為氟碳氣體以外的含有氟原子或碳原子的氣體，例如，可舉出：六氟化硫、四氯甲烷、烴等。此等化合物可單獨使用1種，或者混合2種以上使用。
<第2處理氣體>
第2處理氣體，係與第1處理氣體不同的氣體，係以稀有氣體為主要成分的氣體，可包含含有氟原子及/或碳原子的氣體。第2處理氣體必須99.00體積%以上為稀有氣體，較佳為99.02體積%以上為稀有氣體，更佳為99.50體積%以上為稀有氣體，再更佳為100.00體積%為稀有氣體。作為第2處理氣體中可含有之稀有氣體以外的成分，除了上述的含有氟原子及/或碳原子的氣體，即針對第1氣體列舉的第1及第2氟碳氣體、含有氟原子或碳原子的氣體之外，亦可舉出無法避免而可混入的雜質。此等可為氮、碳、及水蒸氣等無法避免而混入的雜質。
在堆積步驟中，藉由與第1處理氣體一起而併用以稀有氣體為主要成分的第2處理氣體，可調節可用於形成薄膜的氟碳氣體、及/或含有氟原子或碳原子的氣體之在處理容器內的濃度。稀有氣體沒有特別的限定，可從氦、氖、氬、氪、氙之中選出。此等可單獨使用1種，或者混合2種以上使用。另外，第2處理氣體中的含有氟原子及/或碳原子的氣體的含有比率，必須為低到不損害利用本發明之電漿蝕刻的效果的程度的比率，具體而言，含有氟原子及/或碳原子的氣體的含有比率可小於0.08體積%。然而，為了清楚說明，以下，關於各種氣體的混合比率係假設第2處理氣體為不包含含有氟原子及/或碳原子的氣體者而進行說明。即，針對與以下的<混合比率>欄有關的說明係假設第1處理氣體為滿足所謂的以質量基準計含有碳原子的2.4倍以上3.1倍以下的氟原子之條件(以下，也稱為「條件A」)者而進行說明。
另一方面，在第2處理氣體包含含有氟原子及/或碳原子的氣體的情況下，「含有氟原子及/或碳原子的氣體」的總量成為在包含第1及第2處理氣體的氣體環境內所含有的總量。此種總量，例如，可藉由利用GC/MS等直接分析蝕刻處理容器內的氣體環境而掌握，也可藉由利用GC/MS等分別分析供給的各種氣體源的氣體，以來自各種氣體源的供給氣體流量進行加權，同時算出所得到的成分的總和而掌握。
<其他氣體>
可併用不含有氟原子及碳原子的其他氣體。例如，在堆積步驟中，除了上述的第1及第2處理氣體之外，亦可併用氧氣。再者，只要不損害本發明的電漿蝕刻方法的效果，也可在堆積步驟中併用少量的氮氣等。
<混合比率> [第1處理氣體中的各種氣體的混合比率]
第1處理氣體中摻合的氣體可為由100體積%的上述第1氟碳氣體而成的氣體，或者，也可為從上述第1氟碳氣體、第2氟碳氣體、及/或含有氟原子或碳原子的氣體選出複數種，而以滿足上述條件A的方式以適當的比率混合此等的氣體。
[第1及第2處理氣體的混合比率]
堆積步驟中的第1處理氣體及第2處理氣體的混合比率，係相對於第1處理氣體中所含有的含有氟原子及/或碳原子的至少一種的氣體100體積份，第2處理氣體中所含有的稀有氣體的比率較佳為成為10體積份以上，更佳為成為20體積份以上，再更佳為成為50體積份以上，較佳為成為10000體積份以下，更佳為成為9000體積份以下，再更佳為成為8000體積份以下，更佳為成為5000體積份以下，再更佳為成為3000體積份以下。藉由以使稀有氣體的比率成為上述下限值以上的方式併用第1及第2處理氣體，可在堆積步驟中抑制 薄膜形成速度變得過快，在處理容器內產生粉塵等而污染處理容器內。又，藉由將稀有氣體的比率設為上述上限值以下，可在堆積步驟中有效率地形成薄膜。
[其他氣體的混合比率]
使用氧氣的情況之氧氣的混合比率，在將第1處理氣體中所含的含有氟原子及/或碳原子的氣體的總量設為100體積份的情況下，較佳為50體積份以下，更佳為30體積份以下。若堆積步驟中的處理容器內的氣體環境的氧含量在此種範圍內，則可在堆積步驟中將薄膜形成速度設在適度的範圍內。
另外，上述的各種氣體係各自獨立，通常填充在鋼瓶等容器而搬運，對處理容器連接而設置。然後，藉由打開鋼瓶等的閥，可將各氣體以既定比例導入處理容器內，使堆積步驟進行。
<下部電極電壓>
在堆積步驟中，藉由輝光放電等一般方法使電漿產生，使聚合反應在處理容器內的氣體環境中所含的分子間產生，使聚合物形成並堆積在被處理基板上而形成薄膜。在平行平板型電漿產生裝置的上部電極為60MHz，下部電極為2MHz，及此等電極間的距離為35mm的情況下，若對上部電極供給的電力係為了使輝光放電產生所需要的充分電力即可，例如，若為100W以上至2000W以下即可。另一方面，對下部電極施加的電壓較佳為峰間值為2000V以下，更佳為1600V以下。又，在堆積步驟中，若對下部電極施加的電壓為上述上限值以下，則可促進各膜的形成。
(蝕刻步驟)
在蝕刻步驟中，使處理容器內成為至少包含第2處理氣體的氣體環境，而將已形成薄膜的被處理基板進行電漿蝕刻。此處，為了得到微細的蝕刻圖案，較佳為在蝕刻步驟中，盡可能選擇性地蝕刻活性膜、加工對象膜、及已施加加工對象膜的基板部分等加工對象。若蝕刻步驟中的「選擇比」高，則可選擇性地蝕刻此等加工對象。在本說明書中「選擇比」係在蝕刻處理步驟中，將加工對象的蝕刻量除以非加工對象的蝕刻量所得到的值。非加工對象的蝕刻量越少及/或加工對象的蝕刻量越多，「選擇比」的值變得越大。相反地，非加工對象的蝕刻量越多及/或加工對象的蝕刻量越少，「選擇比」的值變得越小。此處，理想上，非加工對象的蝕刻量為零。在此情況下，當計算「選擇比」時，變成除以零而變得無法計算。再者，在保護膜堆積在非加工對象上，即使經過蝕刻處理步驟此種保護膜亦殘留在基板上的情況下，非加工對象的蝕刻量亦可取為負的值。因此，在本說明書中，若非加工對象的蝕刻量為零以下，則當作蝕刻選擇比非常良好，當作為無限大。
較佳為本發明的電漿蝕刻方法係加工對象膜對非加工對象膜的蝕刻選擇比為3.5以上。加工對象膜可為氧化矽膜，非加工對象膜可為矽膜、氮化矽膜、及有機膜等。在一個被處理基板具備複數種非加工對象膜的情況下，蝕刻選擇比係分別對有複數種的非加工對象膜算出蝕刻選擇比，所得到的蝕刻選擇比中的最小值 較佳為3.5以上。另外，在本說明書中，「矽膜」係指由單晶矽或多晶矽所形成的膜。又，在本說明書中，「氧化矽膜」係指由SiO2、SiOC、SiOCH等的含有氧原子的矽化合物所形成的膜。再者，在本說明書中，「氮化矽膜」係指由Si3N4(SiN)、SiCN、SiBCN等的含有氮原子的矽化合物所形成的膜。又進一步地，在本說明書中，「有機膜」係指以碳為主要成分的膜。「以碳為主要成分」係指形成膜的材料中所含的碳的比例超過50質量%，具體而言，係指由非晶形碳等碳系材料、光阻組成物等所形成的膜。
在蝕刻步驟中，使處理容器內成為至少包含第2處理氣體的氣體環境，與堆積步驟同樣地藉由輝光放電等的一般方法使電漿產生，使反應種從第2處理氣體的主要成分的稀有氣體產生，使此種反應種與在堆積步驟中形成在被處理基板上的活性膜進行表面反應。另外，在平行平板型電漿產生裝置的上部電極為60MHz，下部電極為2MHz，及此等電極間的距離為35mm的情況下，對已載置被處理基板的下部電極所施加的電壓之峰間值較佳為1600V以下。又，此係因為藉由將此種電壓設為上述上限值以下，可使蝕刻選擇比進一步提升的緣故。另外，在平行平板型電漿產生裝置的情況下，較佳為將對下部電極施加的電壓設為上述上限值以下，在其他電漿產生裝置的情況下，較佳為將對被處理基板之未形成薄膜的面側的區域施加的電壓設為上述上限值以下。
(步驟切換)
本發明的電漿蝕刻方法的特徵為切換堆積步驟與蝕刻步驟而交替實施。藉由停止朝處理容器內供給第1處理氣體，可從堆積步驟切換為蝕刻步驟。也將此種切換態樣稱為「氣體脈衝法」。或，藉由使對下部電極施加的電壓，即對被處理基板之未形成薄膜的面側的區域施加的電壓比堆積步驟中的電壓更增加，可從堆積步驟切換為蝕刻步驟。也將此種切換態樣稱為「偏壓脈衝法」。以下，參照圖1，針對此等2個態樣進行說明。
<氣體脈衝法>
圖1(a)係用以說明利用氣體脈衝法之步驟切換的概略圖。圖示為：將橫軸設為加工時間(秒鐘)，將左側縱軸設為各種氣體的供給量(sccm)，及將右側縱軸設為施加在下部電極的電壓(V)。又，為了說明的明確化，係設為：使用僅包含稀有氣體及第1氟碳氣體的氣體作為第1處理氣體，使用僅包含稀有氣體的氣體作為第2處理氣體。
首先，從結束準備步驟而開始堆積步驟的t0(秒鐘)的時點起，以既定流量開始供給第1及第2處理氣體。再者，對上部電極，開始供給為了使輝光放電在處理容器內產生而生成電漿所需要的充分電力，同時對下部電極開始施加既定電壓(步驟a-0)。然後，在ta-1(秒鐘)的時點停止供給第1處理氣體(步驟a-1)。再者，在ta-2(秒鐘)的時點，再度開始供給第1處理氣體(步驟 a-2)。重複步驟(a-1)及步驟(a-2)直到蝕刻深度成為所要的深度。供給第1處理氣體的上述步驟(a-0)及(a-2)係相當於上述的堆積步驟的步驟，在此種步驟中，在被處理基板上形成薄膜。另一方面，未將第1處理氣體供給至處理容器內而以實質上僅包含稀有氣體的第2處理氣體充滿處理容器內的上述步驟(a-1)係相當於上述的蝕刻步驟的步驟，在此種步驟中，被處理基板受到電漿蝕刻。如此，藉由脈衝性地變更第1處理氣體的供給狀態，可脈衝性地變更處理容器內的氣體環境，切換堆積步驟與蝕刻步驟。
蝕刻步驟中的處理容器內的氣體環境至少包含第2處理氣體。此處，如上所述，氣體脈衝法在ta-1(秒鐘)的時點停止供給第1處理氣體。因此，從蝕刻步驟的開始時點起，隨著蝕刻步驟進行，處理容器內的氣體環境中的第1處理氣體的濃度緩慢地降低。正在進行蝕刻步驟的處理容器內的氣體環境中之第1處理氣體的含有比率的下限值沒有特別的限制，例如，可為0體積%，或者為實質上0體積%。另外，在本說明書中，「實質上0體積%」意指在處理容器內中實質上不含有第1處理氣體，具體而言，意指處理容器內中的第1處理氣體的濃度小於1.00%。
<偏壓脈衝法>
圖1(b)係用以說明利用偏壓脈衝法之步驟切換的概略圖，各軸與圖1(a)相同。各種氣體也使用與圖1(a)的情況相同的氣體而進行說明。首先，從結束準 備步驟而開始堆積步驟的t0(秒鐘)的時點起，以既定流量開始供給第1及第2處理氣體(步驟b-0)。再者，與圖1(a)的情況同樣地，對上部電極開始供給為了使輝光放電在處理容器內產生而生成電漿所需要的充分電力。然後，在tb-1(秒鐘)的時點開始朝下部電極施加電壓(步驟b-1)。再者，在tb-2(秒鐘)的時點，停止朝下部電極施加電壓(步驟b-2)。重複步驟(b-1)及步驟(b-2)直到蝕刻深度成為所要的深度。未對下部電極施加電壓的上述步驟(b-0)及步驟(b-2)係相當於上述的堆積步驟的步驟，對下部電極施加電壓的上述步驟(b-1)係相當於上述的蝕刻步驟的步驟。另外，在圖1(b)中，係圖示為在步驟(b-0)及(b-2)中未施加電壓，但如上所述，也可在步驟(b-0)及(b-2)中對下部電極施加比步驟(b-1)更低的電壓。
另外，在偏壓脈衝法中，在整個堆積步驟及蝕刻步驟的期間，處理容器內的氣體環境為約略一定的。
再者，上述的氣體脈衝法與偏壓脈衝法也可複合實施。即，也可在供給第1處理氣體的期間不施加或者減低對下部電極施加的電壓，在停止供給第1處理氣體的期間使對下部電極施加的電壓上升。
[實施例]
以下，基於實施例，針對本發明具體進行說明，但本發明並不受此等實施例所限定。在實施例及比較例中，第1處理氣體中的氟原子及碳原子的含有比率、膜厚及蝕刻深度、以及蝕刻選擇比係分別以下述方式進行測定/評價。
<氟原子及碳原子的含有比率>
在實施例、比較例中，第1及第2處理氣體中的氟原子及碳原子的含有比率，係針對使用的氟碳氣體設為氟原子及碳原子的含有比率的理論值(將化合物中的氟原子的莫耳質量除以碳原子的莫耳質量的值)。另外，如實施例、比較例，在第2處理氣體不含有氟原子及碳原子，使用單獨的氣體作為第1處理氣體的情況下，此種理論值相當於處理容器內的氣體環境中的氟原子及碳原子的含有比率。
<膜厚及蝕刻深度> [膜厚]
在實施例、比較例中，使堆積步驟的時間及蝕刻步驟的時間不同，使用市售的橢圓偏光術(ellipsometry)膜厚測定器，針對加工對象膜及非加工對象膜，分別測定1~3點膜厚。從所得到的測定值，以堆積步驟或蝕刻步驟的時間為橫軸，以膜厚為縱軸進行作圖，得到近似直線，算出各時間的膜厚。
[蝕刻深度]
在實施例、比較例中，以上述方式測定剛進行完堆積步驟後的各膜厚、及剛經過既定時間的蝕刻步驟後的各膜厚，分別從實施各種處理前的被處理基板之各膜厚的值，減去各種處理後的被處理基板之各膜厚的值。將所得到的差分值作為各時點的蝕刻深度的值。另外，在各種處理後的膜厚的值比各種處理前的膜厚的值更大的 情況下，蝕刻深度的值成為「負」的值。此情況係膜厚變得比各種處理前更厚，換言之，意指在被處理基板上，並未發生蝕刻而發生薄膜的積層。相反地，在各種處理後的膜厚的值比各種處理前的膜厚的值更小的情況下，蝕刻深度的值成為「正」的值。此情況意指被處理基板受到蝕刻。
<蝕刻選擇比>
蝕刻選擇比，理想係形成實際製品所要求的埃等級(通常小於20埃)的構造而進行評價。然而，在實際測定小於20埃的構造而算出蝕刻選擇比之際，測量裝置的測定精度的影響變得過大，有無法正確地評價蝕刻選擇比之虞。因此，在本說明書中，係以大小比ALE法中一般作為目標的尺度稍大的評價條件，算出各膜的膜形成速度、蝕刻速度，基於所得到的值，算出在形成作為目標的埃等級的構造的情況下之堆積步驟及蝕刻步驟所需的時間、各膜的蝕刻深度、及蝕刻選擇比而進行評價。
[膜形成速度]
具體而言，首先，以實施例、比較例中記載的條件實施堆積步驟，形成厚度97Å~163Å的薄膜。然後，在堆積步驟結束後開始蝕刻步驟前的時點(即，蝕刻時間0秒鐘的時點)，按照上述方法測定各膜厚(Å)，將所得到的各膜厚除以堆積步驟的時間(秒鐘)，算出各膜的形成速度(Å/秒鐘)(表2)。
[蝕刻速度]
又，在蝕刻步驟開始後的數個時點，藉由上述方法測定蝕刻深度(Å)，從蝕刻深度與蝕刻時間的作圖得到近似直線，將此種近似直線的斜率作為各膜的蝕刻速度(表2)。
[每蝕刻深度的蝕刻選擇比]
然後，假設將在堆積步驟中形成的活性膜的厚度設為5Å，將5Å除以活性膜的形成速度(Å/秒鐘)算出堆積步驟所需的時間td。再者，針對加工對象膜的氧化矽膜，假設所要的蝕刻深度(例如，10Å、15Å、及20Å)，將此種蝕刻深度(Å)除以氧化矽膜的蝕刻速度(Å/秒鐘)算出蝕刻步驟所需的時間te。然後，藉由式1：(氮化矽膜的形成速度(Å/秒鐘)×堆積步驟所需的時間td)-(氮化矽膜的蝕刻速度(Å/秒鐘)×蝕刻步驟所需的時間te)，而算出氮化矽膜的蝕刻深度。針對光阻，亦同樣藉由式2：(光阻的形成速度(Å/秒鐘)×堆積步驟所需的時間td)-(光阻的蝕刻速度(Å/秒鐘)×蝕刻步驟所需的時間te)，而算出光阻的蝕刻深度。
然後，在所算出的非加工對象之各膜的蝕刻深度的值超過零的情況下，將加工對象之氧化矽膜的蝕刻深度的值除以非加工對象之各膜的蝕刻深度的值，算出蝕刻選擇比。另一方面，在非加工對象之各膜的蝕刻深度的值為零以下的情況下，即在各膜完全未被蝕刻或蝕刻處理後的各膜的厚度變得比蝕刻處理前更厚的情況下，評價為蝕刻選擇比為無限大。
(實施例1) <裝置構成>
使用具有平行平板型電漿產生裝置的處理容器。平行平板型電漿產生裝置具有上部電極、與載置被處理基板的下部電極，上部電極的下表面與下部電極的上表面的間隔為35mm。平行平板型電漿產生裝置的上部電極的頻率為60MHz，下部電極的頻率為2MHz。又，下部電極具備冷卻單元，此種冷卻單元係以藉由使氦氣接觸下部電極而冷卻下部電極的方式構成。另外，冷卻單元係以氦氣不流出至處理容器內部的態樣構成。
<準備步驟>
將具有加工對象膜的氧化矽膜(SiO2膜)、非加工對象膜的氮化矽膜(SiN膜)、及非加工對象膜的ArF準分子雷射用的光阻膜(表中標記為「PR膜」，使用JSR公司製「AR414」而形成)的被處理基板之矽基板片導入具有平行平板型電漿產生裝置的處理容器內，在下述電漿條件下進行電漿蝕刻。另外，冷卻單元的溫度設定為60℃，氦氣的氣體壓力設為1000Pa。
<堆積步驟>
接著，對上部電極供給150W的電力，對下部電極，以峰間值(Vpp)成為100V的方式施加電壓。作為第1處理氣體，將1,2,3,3,4,4,5,5-八氟-環戊烯氣體(以下，為了簡潔也稱為「C5F8氣體」)及氬氣供給至處理容器內。供給流量係分別將C5F8氣體設為10sccm，將氬氣設為 200sccm。換言之，當為C5F8氣體100體積份時，使處理容器內成為存在2000體積份的氣體環境。處理容器內的壓力設為2.6Pa。然後，將上述電壓及第1處理氣體的條件維持10秒鐘，將處理容器內作成電漿狀態而實施堆積步驟。在此種堆積步驟中，使薄膜形成在被處理基板的矽基板片上。另外，此種薄膜可在後續步驟(蝕刻步驟)中作為保護膜或活性膜而作用。按照上述方法測定剛進行完堆積步驟後的被處理基板中的各膜厚的值。將結果顯示在表1。
<蝕刻步驟>
開始供給第1處理氣體後，在10秒鐘後停止供給C5F8氣體。然後，將維持其他條件的狀態保持既定時間，實施蝕刻步驟。按照上述方法測定將蝕刻時間設為30秒鐘、90秒鐘、及150秒鐘的情況的被處理基板中之各膜厚的值。將結果顯示在表1。
再者，將從如表1所示之所得到的各膜厚的值、堆積步驟的時間、及蝕刻步驟的時間算出各膜的形成速度及蝕刻速度的結果顯示在表2。又，在表3-1中，顯示假設為將在堆積步驟中形成的活性膜的厚度設為5Å，將氧化矽膜的蝕刻深度設為10Å的情況之堆積步驟及蝕刻步驟的時間、及此等的合計時間之加工時間、各膜的蝕刻深度、以及蝕刻選擇比的計算值。同樣地，在表3-2及表3-3中，分別針對將氧化矽膜的蝕刻深度變更為15Å、20Å的情況，顯示與表3-1同樣的項目的計算值。
(實施例2)
除了在實施例1中，以成為1600V的方式變更對下部電極施加的電壓之峰間值(Vpp)，再者，將堆積步驟的時間變更為30秒鐘，將蝕刻時間變更為30秒鐘、60秒鐘、90秒鐘、及120秒鐘之外，與實施例1同樣地進行電漿蝕刻。將結果顯示在表1。又，將由表1所示的資料所得到的各種計算值顯示在表2及表3-1~3-3。
(比較例1)
除了將第1處理氣體變更為1,1,2,3,4,4-六氟-1,3-丁二烯(C4F6)，將堆積步驟的時間變更為6秒鐘之外，與實施例1同樣地進行電漿蝕刻。將結果顯示在表1。又，將由表1所示的資料所得到的各種計算值顯示在表2及表3-1~3-3。
(比較例2)
除了使對下部電極施加的電壓之峰間值(Vpp)成為1600V，將堆積步驟的時間設為17秒鐘，再者，將蝕刻時間變更為30秒鐘、60秒鐘、90秒鐘、及120秒鐘之外，與比較例1同樣地進行電漿蝕刻。將結果顯示在表1。又，將由表1所示的資料所得到的各種計算值顯示在表2及表3-1~3-3。
(比較例3)
除了將第1處理氣體變更為1,3,3,4,4,5,5-七氟-環戊烯(C5HF7)，將堆積步驟的時間變更為4秒鐘之外，與實施例1同樣地進行電漿蝕刻。將結果顯示在 表1。又，將由表1所示的資料所得到的各種計算值顯示在表2及表3-1~3-3。
(比較例4)
除了使對下部電極施加的電壓之峰間值(Vpp)成為1600V，將堆積步驟的時間變更為6秒鐘，再者，將蝕刻時間變更為30秒鐘、60秒鐘、90秒鐘、及120秒鐘之外，與比較例3同樣地進行電漿蝕刻。將結果顯示在表1。又，將由表1所示的資料所得到的各種計算值顯示在表2及表3-1~3-3。
(比較例5)
除了將第1處理氣體變更為八氟環丁烷(C4F8)之外，與實施例1同樣地開始堆積步驟。然而，如表1~2所示，並未在堆積步驟中形成各膜。反而在堆積步驟中進行氧化矽膜、氮化矽膜、及光阻的蝕刻，無法以ALE法進行蝕刻。
(比較例6)
除了使對下部電極施加的電壓之峰間值(Vpp)成為1600V之外，與比較例5同樣地開始堆積步驟。然而，如表1~2所示，並未在堆積步驟中形成各膜。反而在堆積步驟中進行氧化矽膜、氮化矽膜、及光阻的蝕刻，無法以ALE法進行蝕刻。
Figure 106107824-A0202-12-0030-1
Figure 106107824-A0202-12-0031-2
(活性膜厚度：5Å，氧化矽膜蝕刻深度：10Å的情況)
Figure 106107824-A0202-12-0032-3
(活性膜厚度：5Å，氧化矽膜蝕刻深度：15Å的情況)
Figure 106107824-A0202-12-0032-8
(活性膜厚度：5Å，氧化矽膜蝕刻深度：20Å的情況)
Figure 106107824-A0202-12-0033-5
由表3-1~表3-3可知：切換堆積步驟與蝕刻步驟而交替實施，且使用以質量基準計含有碳原子的2.4倍以上3.1倍以下的氟原子之第1處理氣體的根據本發明的電漿蝕刻方法，可兼具加工時間的縮短與蝕刻選擇比的提升。例如，若參照表3-1比較對下部電極施加的電壓相同的實施例1與比較例1，則加工時間係實施例1稍短，加工對象膜之氧化矽膜對如氮化矽膜及光阻之非加工對象膜的蝕刻選擇比夠高，可良好地兼具加工時間的縮短與蝕刻選擇比的提升。再者，可知：實施例1及比較例1皆為氧化矽膜對光阻的蝕刻選擇比非常良好(「∞」評價)，但相對於氮化矽膜的選擇比係實施例1比比較例1更優異50倍以上。
接著，參照表3-2，針對假設為將蝕刻深度設為15Å的情況，比較實施例1與比較例1而進行考察。首先，加工時間係實施例1較短。再者，氧化矽膜對光阻的蝕刻選擇比皆成為夠高的值，但氧化矽膜對氮化矽膜的蝕 刻選擇比，比較例1為1.6之低者，無法得到充分的蝕刻選擇比。另一方面，實施例1係氧化矽膜對氮化矽膜的蝕刻選擇比為7.7之足夠高者。
然後，參照表3-3，針對假設為將蝕刻深度設為20Å的情況，比較實施例1與比較例1而進行考察。在此情況下，加工時間亦實施例1較短。再者，氧化矽膜對光阻的蝕刻選擇比皆成為充分高的值，但氧化矽膜對氮化矽膜的蝕刻選擇比，比較例1為1.5之低者，無法得到充分的蝕刻選擇比。另一方面，實施例1係氧化矽膜對氮化矽膜的蝕刻選擇比為5.3之足夠高者。
針對於對下部電極的供給電壓之峰間值(Vpp)為1600V的實施例2、比較例2、4、6，也可看到與如上述的傾向相同的傾向。
又，如表1~2所示，特別是使用以質量基準計含有碳原子的3.16倍的氟原子之第1處理氣體的比較例5及6，活性膜與保護膜皆未形成。推測此係因為在以質量基準計，氟原子成為超過碳原子的3.1倍的情況下，堆積步驟中的電漿聚合變得難以進行，因此難以適用於ALE的緣故。又，如表1~2所示，使用以質量基準計含有碳原子的2.21倍的氟原子之第1處理氣體的比較例3，係形成活性膜、與對氮化矽膜及光阻的保護膜，但在蝕刻步驟中蝕刻為幾乎停止的。推測此係因為第1處理氣體中所含的碳原子的比率較高，因此所形成的活性膜中的元素組成中的碳比率也變高，活性膜的耐蝕刻性提升的緣故。
接著，作為參考例，將實施以往的電漿蝕刻方法的結果顯示在表4，其係使用實施例、比較例中使用的各種氟碳氣體，不切換堆積步驟與蝕刻步驟而實施。另外，與參考例的結果一起，將在根據本發明的電漿蝕刻方法中使用同樣的各種氣體的情況的結果由表3-1摘錄而一併顯示。再者，在表4中，為了與利用以往的電漿蝕刻方法之蝕刻速度進行比較，作為「假設加工速度」，係顯示將假設蝕刻深度10Å除以表3-1所示的假設加工時間的值。
另外，在以下的參考例中，對上部電極供給的電力、及對下部電極施加的電壓的值分別與比較例3不同。此係因為調節成為了在以往的電漿蝕刻方法中得到良好的蝕刻效果的值的緣故。
(參考例1)
作為處理氣體，添加1,3,3,4,4,5,5-七氟-環戊烯(C5HF7)氣體100體積份、稀有氣體2000體積份、及蝕刻速度成為最大的量的氧氣300體積份，將對上部電極供給的電力設為600W，下部電極的電壓之峰間值(Vpp)設為4700V，使堆積步驟與蝕刻步驟同時進行而實施以往的一般的蝕刻方法。將結果顯示在表4。
(參考例2)
作為處理氣體，添加1,1,2,3,4,4-六氟-1,3-丁二烯(C4F6)氣體100體積份、稀有氣體2000體積份、及蝕刻速度成為最大的量的氧氣200體積份，使對下部電極施加的電壓之峰間值(Vpp)成為4700V，使堆積步驟 與蝕刻步驟同時進行而實施以往的一般的蝕刻方法。將結果顯示在表4。
(參考例3)
作為處理氣體，添加1,2,3,3,4,4,5,5-八氟-環戊烯(C5HF8)氣體100體積份、稀有氣體2000體積份、及蝕刻速度成為最大的量的氧氣150體積份，使對下部電極施加的電壓之峰間值(Vpp)成為4700V，使堆積步驟與蝕刻步驟同時進行而實施以往的一般的蝕刻方法。將結果顯示在表4。
(參考例4)
作為處理氣體，添加八氟環丁烷(C4F8)氣體100體積份、稀有氣體2000體積份，使對下部電極施加的電壓之峰間值(Vpp)成為4700V，使堆積步驟與蝕刻步驟同時進行而實施以往的一般的蝕刻方法。將結果顯示在表4。
Figure 106107824-A0202-12-0037-6
由表4，在參考例1~4中，在第1處理氣體中的氟原子及碳原子的比率(質量基準)，與蝕刻速度及蝕刻選擇比之間看不到相關性。另一方面，如右側欄所示，若在ALE法中使用C5F8氣體，則可兼具高蝕刻選擇比與快的加工速度。
然而，在一般使用氟碳作為處理氣體的電漿蝕刻中，光阻藉由在氟碳電漿中生成的氟自由基、堆積在光阻上的氟碳膜中的氟原子與光阻中所含的碳原子進行反應，生成揮發性的CF4而被排氣至系統外，而進行蝕刻。另一方面，單晶矽、多晶矽也因完全相同的原理而生成揮發性的SiF4，進行蝕刻。即，在本發明中，若相對於光阻可得到高蝕刻選擇比，則可期待相對於矽也同樣地得到高蝕刻選擇比。
以上，針對本發明，基於例示的實施形態及實施例進行說明。然而，與本發明有關的電漿蝕刻方法並不受特定的裝置構成及蝕刻條件所限制。本發明的電漿蝕刻方法，只要為在按照ALE法的電漿蝕刻方法中，藉由將處理氣體中所含的氟原子及碳原子的質量比設在特定的範圍內，而可實現加工時間的縮短與蝕刻選擇比的提升，則可藉由各式各樣的裝置構成及蝕刻條件而採用。
[產業上的可利用性]
若根據本發明，則可提供可兼具加工時間的縮短與蝕刻選擇比的提升之利用ALE法的電漿蝕刻方法。

Claims (4)

  1. 一種電漿蝕刻方法，包含：將被處理基板載置在處理容器內的步驟；堆積步驟，其係對該處理容器內，供給包含含有氟原子及/或碳原子的至少一種的氣體的第1處理氣體、以及以稀有氣體為主要成分且可包含含有氟原子及/或碳原子的氣體之與該第1處理氣體不同的第2處理氣體，使該處理容器內成為包含該第1及第2處理氣體的氣體環境，而使薄膜形成在該被處理基板的至少單面上；與蝕刻步驟，其係使該處理容器內成為至少包含該第2處理氣體的氣體環境，而將已形成該薄膜的該被處理基板進行電漿蝕刻；切換該堆積步驟與該蝕刻步驟而交替實施，且在該堆積步驟中，包含：在該處理容器內的氣體環境包含該第1及第2處理氣體的情況下，使該氣體環境中以質量基準計含有碳原子的2.4倍以上3.1倍以下的氟原子，該第1處理氣體至少含有八氟環戊烯氣體，當從該堆積步驟切換為該蝕刻步驟時，停止朝該處理容器內供給該第1處理氣體，在該堆積步驟中，包含：在該處理容器內的氣體環境包含該第1及第2處理氣體的情況下，相對於該氣體環境中的該含有氟原子及/或碳原子的氣體的總量 100體積份，使該氣體環境中的該稀有氣體的比率成為10體積份以上10000體積份以下。
  2. 如請求項1的電漿蝕刻方法，其中在該蝕刻步驟中，使該處理容器內之對該被處理基板的未形成該薄膜的面側的區域施加的電壓比在該堆積步驟中對相同區域施加的電壓更增加。
  3. 如請求項1或2的電漿蝕刻方法，其中在該蝕刻步驟中，對該被處理基板的未形成該薄膜的面側的區域施加的電壓之峰間(peak-to-peak)值為1600V以下。
  4. 如請求項1或2的電漿蝕刻方法，其中該被處理基板具備非加工對象膜及加工對象膜，且該加工對象膜對該非加工對象膜的蝕刻選擇比(etch selectivity)為3.5以上。
TW106107824A 2016-03-17 2017-03-09 電漿蝕刻方法 TWI719160B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016054317 2016-03-17
JP2016-054317 2016-03-17

Publications (2)

Publication Number Publication Date
TW201801178A TW201801178A (zh) 2018-01-01
TWI719160B true TWI719160B (zh) 2021-02-21

Family

ID=59851953

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106107824A TWI719160B (zh) 2016-03-17 2017-03-09 電漿蝕刻方法

Country Status (7)

Country Link
US (1) US10629447B2 (zh)
EP (1) EP3432346A4 (zh)
JP (1) JPWO2017159512A1 (zh)
KR (1) KR102411668B1 (zh)
CN (1) CN108780748B (zh)
TW (1) TWI719160B (zh)
WO (1) WO2017159512A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019003483A1 (ja) * 2018-01-31 2019-01-03 株式会社日立ハイテクノロジーズ プラズマ処理方法、及びプラズマ処理装置
TW202105514A (zh) * 2019-06-13 2021-02-01 日商東京威力科創股份有限公司 蝕刻方法以及蝕刻裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080085605A1 (en) * 2006-10-04 2008-04-10 Nobuyuki Negishi Dry etching method of insulating film
US20090233450A1 (en) * 2008-02-07 2009-09-17 Tokyo Electron Limited Plasma etchimg method and plasma etching apparatus
US20150235861A1 (en) * 2012-09-18 2015-08-20 Tokyo Electron Limited Plasma etching method and plasma etching apparatus

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4241045C1 (de) * 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
DE10246063A1 (de) 2002-10-02 2004-04-22 Robert Bosch Gmbh Verfahren zum anisotropen Ätzen eines Siliziumsubstrates
JP2007012819A (ja) 2005-06-29 2007-01-18 Toshiba Corp ドライエッチング方法
US20110027999A1 (en) * 2006-08-16 2011-02-03 Freescale Semiconductor, Inc. Etch method in the manufacture of an integrated circuit
EP2235742B1 (en) 2007-12-21 2020-02-12 Solvay Fluor GmbH Process for the production of microelectromechanical systems
US20090191711A1 (en) * 2008-01-30 2009-07-30 Ying Rui Hardmask open process with enhanced cd space shrink and reduction
JP5398315B2 (ja) * 2009-03-13 2014-01-29 富士フイルム株式会社 圧電素子及びその製造方法並びにインクジェットヘッド
KR20120097382A (ko) * 2009-11-09 2012-09-03 쓰리엠 이노베이티브 프로퍼티즈 컴파니 반도체의 이방성 식각 방법
US8617411B2 (en) 2011-07-20 2013-12-31 Lam Research Corporation Methods and apparatus for atomic layer etching
US8691698B2 (en) * 2012-02-08 2014-04-08 Lam Research Corporation Controlled gas mixing for smooth sidewall rapid alternating etch process
JP2015032597A (ja) 2013-07-31 2015-02-16 日本ゼオン株式会社 プラズマエッチング方法
JP6207947B2 (ja) * 2013-09-24 2017-10-04 東京エレクトロン株式会社 被処理体をプラズマ処理する方法
JP6235981B2 (ja) * 2014-07-01 2017-11-22 東京エレクトロン株式会社 被処理体を処理する方法
JP6315809B2 (ja) * 2014-08-28 2018-04-25 東京エレクトロン株式会社 エッチング方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080085605A1 (en) * 2006-10-04 2008-04-10 Nobuyuki Negishi Dry etching method of insulating film
US20090233450A1 (en) * 2008-02-07 2009-09-17 Tokyo Electron Limited Plasma etchimg method and plasma etching apparatus
US20150235861A1 (en) * 2012-09-18 2015-08-20 Tokyo Electron Limited Plasma etching method and plasma etching apparatus

Also Published As

Publication number Publication date
WO2017159512A1 (ja) 2017-09-21
KR20180123668A (ko) 2018-11-19
KR102411668B1 (ko) 2022-06-20
JPWO2017159512A1 (ja) 2019-01-24
EP3432346A4 (en) 2019-10-16
CN108780748B (zh) 2023-02-17
EP3432346A1 (en) 2019-01-23
CN108780748A (zh) 2018-11-09
US20190096689A1 (en) 2019-03-28
TW201801178A (zh) 2018-01-01
US10629447B2 (en) 2020-04-21

Similar Documents

Publication Publication Date Title
JP6568822B2 (ja) エッチング方法
KR102444697B1 (ko) Tsv/mems/전력 장치 식각용 화학품
JP6696429B2 (ja) プラズマエッチング方法
TWI671795B (zh) 利用共形碳薄膜減低臨界尺寸之方法
CN107667415B (zh) 用于先进图案化的线边缘粗糙度降低的保形可剥离碳膜
US11961746B2 (en) Substrate processing method and substrate processing apparatus
JP2012238891A (ja) ドライエッチングガスおよびドライエッチング方法
KR100874813B1 (ko) 드라이 에칭 가스 및 드라이 에칭 방법
WO2019054490A1 (ja) 酸ハロゲン化物を用いた原子層エッチング
US11251051B2 (en) Dry etching method
CN110832623B (zh) 蚀刻方法和等离子体蚀刻材料
TWI719160B (zh) 電漿蝕刻方法
CN109564868B (zh) 等离子体蚀刻方法
WO2017159511A1 (ja) プラズマエッチング方法
JP2017050413A (ja) プラズマエッチング方法
JP7507095B2 (ja) ドライエッチング方法
TW201735159A (zh) 電漿蝕刻方法
US10790157B1 (en) Achieving etching selectivity for atomic layer etching processes by utilizing material-selective deposition phenomena
US11171013B2 (en) Leveraging precursor molecular composition and structure for atomic layer etching
KR20230044309A (ko) 저-응력 탄소-함유 층들의 증착
KR102679289B1 (ko) Tsv/mems/전력 장치 식각용 화학품
TW202147441A (zh) 基板處理方法及基板處理裝置