KR20180123668A - 플라즈마 에칭 방법 - Google Patents

플라즈마 에칭 방법 Download PDF

Info

Publication number
KR20180123668A
KR20180123668A KR1020187025390A KR20187025390A KR20180123668A KR 20180123668 A KR20180123668 A KR 20180123668A KR 1020187025390 A KR1020187025390 A KR 1020187025390A KR 20187025390 A KR20187025390 A KR 20187025390A KR 20180123668 A KR20180123668 A KR 20180123668A
Authority
KR
South Korea
Prior art keywords
etching
gas
film
processed
processing
Prior art date
Application number
KR1020187025390A
Other languages
English (en)
Other versions
KR102411668B1 (ko
Inventor
고 마츠우라
Original Assignee
니폰 제온 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니폰 제온 가부시키가이샤 filed Critical 니폰 제온 가부시키가이샤
Publication of KR20180123668A publication Critical patent/KR20180123668A/ko
Application granted granted Critical
Publication of KR102411668B1 publication Critical patent/KR102411668B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명의 플라즈마 에칭 방법은, 처리 용기 내를, 불소 원자 및/또는 탄소 원자를 함유하는 적어도 1종의 가스를 포함하는 제1 처리 가스, 그리고, 희가스를 주성분으로 하는 제2 처리 가스를 포함하는 분위기로 하여 박막을 형성하는 퇴적 공정과, 처리 용기 내를, 적어도 제2 처리 가스를 포함하는 분위기로 하고, 피처리 기판을 플라즈마 에칭하는 에칭 공정을 포함하고, 퇴적 공정과 에칭 공정을 전환하여 번갈아 실시하고, 또한, 퇴적 공정에 있어서, 처리 용기 내의 분위기가 제1 및 제2 처리 가스를 포함하는 경우, 그 분위기 중에 질량 기준으로 불소 원자가 탄소 원자의 2.4배 이상 3.1배 이하 함유되도록 하는 것을 포함한다.

Description

플라즈마 에칭 방법
본 발명은, 플라즈마 에칭 방법에 관한 것으로서, 특히 ALE(Atomic Layer Etching)법에 의한 플라즈마 에칭 방법에 관한 것이다.
일반적으로, 「플라즈마 에칭」에서는, 플루오로카본이나 불활성 가스, 산소 등을 처리 가스로서 사용하고, 이들 처리 가스에 고주파의 전기장을 인가하여 글로우 방전을 일으켜, 플라즈마를 발생시킨다. 그리고, 플라즈마 중의 반응종과 에칭 가공 대상을 구비하는 피처리 기판을 반응시켜, 에칭을 행한다. 근년, 반도체 디바이스의 용도의 다양화나, 에칭 패턴의 미세화에 대한 요구의 고조에 따라, 여러 가지 플라즈마 에칭 방법이 제안되고 있다. 그 중에서도, 옹스트롬 오더인 원자층 레벨에서 에칭 형상을 제어 가능한, 원자층 에칭법(Atomic Layer Etching: 이하, 「ALE」라고도 칭한다.)이라는 기술이 주목받고 있다.
여기서, 플라즈마 에칭에서는, 피처리 기판 상에 박막이 퇴적되거나, 혹은 피처리 기판 표면의 소재 또는 박막이 에칭되지만, 박막의 퇴적과 에칭이 실질적으로 동시 진행되는 것이 일반적이었다. 한편, 상술한 ALE법에서는, 피처리 기판 상에 박막을 퇴적시키는 퇴적 공정과, 피처리 기판에 대하여 반응종을 충돌시켜 에칭하는 에칭 공정을 전환하여 별도의 공정으로서 실시하도록 각종 제어를 행한다. 따라서, ALE법에서는, 상술한 바와 같은 원자층 레벨에서의 에칭 형상의 제어를 실현하는 것이 가능하게 되어 왔다.
한편, 퇴적 공정에 있어서 퇴적된 박막은, 퇴적 개소의 성분에 따라, 피처리 기판을 보호하는 보호막으로서 기능하는 경우와, 혹은 피처리 기판의 에칭에 기여하는 활성막으로서 기능하는 경우가 있다. 예를 들어, 피처리 기판은, 에칭되어 패턴을 형성해야 할 가공 대상막과, 에칭되지 않고 남아야 할 비가공 대상막을 구비하는데, 박막이 비가공 대상막 상에 퇴적하면, 이러한 박막은 에칭 공정에서 보호막으로서 기능하고, 박막이 가공 대상막 상에 퇴적하면, 이러한 박막은 에칭 공정에서 활성막으로서 기능한다.
ALE법에서는, 퇴적 공정과 에칭 공정 사이에서 공정의 전환을 수반하기 때문에, 종래의 플라즈마 에칭 방법보다 가공을 완료하기 위하여 긴 시간을 필요로 한다는 문제가 있었다. 여기서, 가공 시간의 단축을 위해서는, 에칭 공정에서의 에칭 속도를 빠르게 하는 것도 생각할 수 있지만, 이에 의해, 에칭하지 않고 남겨야 할 비가공 대상막이나 보호막도 에칭해 버릴 우려가 있었다. 비가공 대상막이나 보호막이 에칭되어 버리면, 에칭 패턴을 충분히 미세화 및 고정밀도화하기가 곤란하였다.
이에, 종래, ALE법에 있어서, 준안정 상태로 여기한 불활성 가스(「준안정 가스」라고도 칭해질 수 있다.)를 사용함으로써, 비가공 대상이 에칭되는 것을 억제 가능한 기술이 제안되어 왔다(예를 들어, 특허문헌 1 참조). 특허문헌 1에 기재된 장치는, 불활성 가스를 플라즈마 여기하여 발생시킨 플라즈마 하전종의 이동을 방지할 수 있는 분리 플레이트 구조에 의해, 피처리 기판에 플라즈마 하전종이 도달하는 것을 예방하면서, 준안정 가스를 사용하여 피처리 기판을 에칭할 수 있다.
일본 공개특허공보 2014-522104호
근년, 에칭 패턴의 미세화에 대한 요구가 한층 더 높아지는 동시에, 이러한 미세한 에칭 패턴을 효율 좋게 제조하는 것이 요구되고 있다. 여기서, 미세한 에칭 패턴을 얻기 위해서는, 에칭 공정에 있어서, 활성막이나 가공 대상막, 및 가공 대상막이 형성된 기판 부분 등의 가공 대상을, 가능한 한 선택적으로 에칭하는 것이 바람직하다. 즉, 에칭 선택비의 값이 큰 것이 바람직하다. 그러나, 특허문헌 1에 기재된 장치에서는, 제조시의 효율성과, 에칭 선택비를 밸런스 좋게 향상시키는 점에 있어서, 개선의 여지가 있었다.
이에, 본 발명은, ALE법에 의한 플라즈마 에칭 방법으로서, 가공 시간의 단축과, 에칭 선택비의 향상을 양립 가능한, 플라즈마 에칭 방법을 제공하는 것을 목적으로 한다.
본 발명자는, 상기 과제를 해결하는 것을 목적으로 하여 예의 검토를 행하였다. 그리고, 본 발명자는, ALE법에 따른 플라즈마 에칭 방법에 있어서, 특정한 질량 비율로 불소 원자 및 탄소 원자를 함유하는 처리 가스를 사용함으로써, 가공 시간의 단축과 에칭 선택비의 향상을 양립할 수 있는 것을 새롭게 알아내어, 본 발명을 완성시켰다.
즉, 이 발명은, 상기 과제를 유리하게 해결하는 것을 목적으로 하는 것으로, 본 발명의 플라즈마 에칭 방법은, 처리 용기 내에 피처리 기판을 올려놓는 공정과, 상기 처리 용기 내에, 불소 원자 및/또는 탄소 원자를 함유하는 적어도 1종의 가스를 포함하는 제1 처리 가스, 그리고, 희가스를 주성분으로 하고, 불소 원자 및/또는 탄소 원자를 함유하는 가스를 포함할 수 있는, 상기 제1 처리 가스와는 다른 제2 처리 가스를 공급하고, 상기 처리 용기 내를 상기 제1 및 제2 처리 가스를 포함하는 분위기로 하고, 상기 피처리 기판의 적어도 편면 상에 박막을 형성시키는 퇴적 공정과, 상기 처리 용기 내를, 적어도 상기 제2 처리 가스를 포함하는 분위기로 하고, 상기 박막을 형성한 상기 피처리 기판을 플라즈마 에칭하는 에칭 공정을 포함하고, 상기 퇴적 공정과 상기 에칭 공정을 전환하여 번갈아 실시하고, 또한, 상기 퇴적 공정에 있어서, 상기 처리 용기 내의 분위기가, 상기 제1 및 제2 처리 가스를 포함하는 경우에, 상기 분위기 중에 질량 기준으로 불소 원자가 탄소 원자의 2.4배 이상 3.1배 이하 함유되도록 하는 것을 포함하는 것을 특징으로 한다. 퇴적 공정과 에칭 공정을 전환하여 실시하는 플라즈마 에칭 방법에 있어서, 퇴적 공정 중에, 불소 원자 및 탄소 원자의 질량비가 특정한 범위 내가 되도록 제어함으로써, 가공 시간의 단축과 에칭 선택비의 향상을 양립할 수 있다.
여기서, 본 발명에 있어서, 「희가스를 주성분으로 한다」는 것은, 제2 처리 가스의 전체 체적을 100 체적%로 한 경우에, 희가스를 99.00 체적% 이상 함유하는 것을 말한다.
또한, 본 발명에 있어서, 퇴적 공정에 있어서의, 제1 및 제2 처리 가스를 포함하는 분위기 중의 불소 원자 및 탄소 원자의 함유 질량은, 예를 들어, 각 처리 가스에 대하여 JIS K 0123에 따라 각 원자의 함유 질량을 측정하고, 얻어진 함유 질량에 대하여 분위기 중에 있어서의 각 처리 가스의 퇴적 비율에 따라 가중을 하고, 분위기 중에 있어서의 전체 불소 원자량과 전체 탄소 원자량을 각각 산출하여, 전체 불소 원자량을 전체 탄소 원자량으로 나눔으로써 구할 수 있다.
한편, 본 발명에 있어서, 「가공 시간」이란, 퇴적 공정 및 에칭 공정을 각각 1회 행하기 위하여 필요로 하는 시간이다.
또한, 본 발명의 플라즈마 에칭 방법은, 상기 제1 처리 가스가, 적어도 1종의 플루오로카본 가스를 함유하는 것이 바람직하다. 제1 처리 가스가 적어도 1종의 플루오로카본 가스를 함유하면, 가공 시간의 단축과 에칭 선택비의 향상을 한층 더 양호하게 양립할 수 있다.
또한, 본 발명의 플라즈마 에칭 방법은, 상기 적어도 1종의 플루오로카본 가스가, 옥타플루오로시클로펜텐 가스인 것이 바람직하다. 제1 처리 가스가, 옥타플루오로시클로펜텐 가스를 함유하면, 가공 시간의 단축과 에칭 선택비의 향상을 한층 더 양호하게 양립할 수 있다.
또한, 본 발명의 플라즈마 에칭 방법에서는, 상기 퇴적 공정으로부터 상기 에칭 공정으로의 전환에 있어서, 상기 처리 용기 내로의 상기 제1 처리 가스의 공급을 정지시켜도 된다. 처리 용기 내로의 제1 처리 가스의 공급을 정지시킴으로써, 퇴적 공정으로부터 에칭 공정으로 전환할 수 있다.
또한, 본 발명의 플라즈마 에칭 방법에서는, 상기 에칭 공정에 있어서, 상기 처리 용기 내의, 상기 피처리 기판의 상기 박막을 형성하지 않는 면측의 영역에 대하여 인가하는 전압을 상기 퇴적 공정에서 동(同) 영역에 대하여 인가하는 전압보다 증가시킬 수 있다. 처리 용기 내에 있어서 이러한 영역에 대하여 인가하는 전압을, 퇴적 공정에 있어서 동 영역에 대하여 인가하는 전압보다 증가시킴으로써도, 퇴적 공정으로부터 에칭 공정으로 전환할 수 있다.
또한, 본 발명의 플라즈마 에칭 방법은, 상기 퇴적 공정에서, 상기 처리 용기 내의 분위기가, 상기 제1 및 제2 처리 가스를 포함하는 경우, 상기 분위기 중에 있어서의 상기 희가스의 비율이, 상기 분위기 중에 있어서의 상기 불소 원자 및/또는 탄소 원자를 함유하는 가스의 총량 100 체적부에 대하여, 10 체적부 이상 10000 체적부 이하가 되도록 하는 것을 포함하는 것이 바람직하다. 희가스의 비율이 이러한 범위 내이면, 퇴적 공정을 고효율로 실시할 수 있기 때문이다.
또한, 본 발명의 플라즈마 에칭 방법은, 상기 에칭 공정에 있어서, 상기 피처리 기판의 상기 박막을 형성하지 않는 면측의 영역에 대하여 인가하는 전압의 피크 투 피크값이, 1600 V 이하인 것이 바람직하다. 인가되는 전압의 피크 투 피크값이 이러한 범위 내이면, 에칭 공정을 고효율로 실시할 수 있기 때문이다.
또한, 본 발명의 플라즈마 에칭 방법에서는, 상기 피처리 기판은, 비가공 대상막 및 가공 대상막을 구비하고, 상기 비가공 대상막에 대한 상기 가공 대상막의 에칭 선택비가 3.5 이상인 것이 바람직하다. 비가공 대상막에 대한 가공 대상막의 에칭 선택비가 3.5 이상이면, 에칭 선택비가 양호하기 때문이다.
본 명세서에 있어서, 비가공 대상막이란, 에칭 공정에 있어서 에칭되지 않고 잔존해야 할 대상을 가리키고, 가공 대상막이란 에칭 공정에 있어서 에칭되어야 할 대상을 가리킨다.
본 발명에 의하면, 가공 시간의 단축과, 에칭 선택비의 향상을 양립 가능하다.
[도 1] (a)는 가스 펄스법에 의해, (b)는, 바이어스 펄스법에 의해, 퇴적 공정과 에칭 공정을 전환할 때의 각종 가스 및 전압의 변조를 설명하는 도면이다.
이하, 본 발명의 실시형태에 대하여 상세하게 설명한다. 여기서, 본 발명의 플라즈마 에칭 방법은, 특별히 한정되지 않고, 반도체 디바이스의 제조 공정에서 이용할 수 있다.
(플라즈마 에칭 방법)
본 발명의 플라즈마 에칭 방법은, 처리 용기 내에 피처리 기판을 올려놓는 공정(준비 공정)과, 처리 용기 내에, 불소 원자 및/또는 탄소 원자를 함유하는 적어도 1종의 가스를 포함하는 제1 처리 가스, 그리고, 제1 처리 가스와는 다른, 희가스를 주성분으로 하고, 불소 원자 및/또는 탄소 원자를 함유하는 가스를 포함할 수 있는 제2 처리 가스를 공급하고, 처리 용기 내를 제1 및 제2 처리 가스를 포함하는 분위기로 하고, 피처리 기판의 적어도 편면 상에 박막을 형성하는 퇴적 공정과, 처리 용기 내를, 적어도 제2 처리 가스를 포함하는 분위기로 하고, 박막을 형성한 피처리 기판을 플라즈마 에칭하는 에칭 공정을 포함하는 것을 특징으로 한다. 또한, 본 발명의 플라즈마 에칭 방법은, 퇴적 공정과 에칭 공정을 전환하여 번갈아 실시하는 것을 특징으로 한다. 또한, 본 발명의 플라즈마 에칭 방법은, 퇴적 공정에 있어서, 처리 용기 내의 분위기가, 제1 및 제2 처리 가스를 포함하는 경우, 이러한 분위기 중에 질량 기준으로 불소 원자가 탄소 원자의 2.4배 이상 3.1배 이하 함유되도록 하는 것을 포함하는 것을 특징으로 한다. 퇴적 공정에 있어서의, 제1 및 제2 처리 가스를 포함하는 처리 용기 내의 분위기가 이러한 조건을 만족하도록 함으로써, 가공 시간의 단축과, 에칭 선택비의 향상을 양립할 수 있다.
이하, 각 공정에 대하여 상세히 서술한다.
(준비 공정)
준비 공정에서는, 처리 용기 내에 피처리 기판을 올려 놓는다. 먼저, 준비 공정에서는 처리 용기 내를 감압하여 진공으로 하는 것이 바람직하다. 처리 용기로는, 플라즈마 에칭에 있어서 일반적으로 사용하는 것이 가능한 처리 용기이면 특별히 한정되지 않고, 예를 들어, 드라이 에칭 챔버와 같은 처리 용기를 사용할 수 있다. 예를 들어, 처리 용기는, 제1 처리 가스를 공급하는 제1 가스 공급구, 제2 처리 가스를 공급하는 제2 가스 공급구, 피처리 기판을 올려 놓을 수 있게 구성된 전극, 및 처리 용기 내의 가스를 배기 가능하게 형성된 배기구를 구비한다. 또한 처리 용기는, 특별히 한정되지 않고, 헬리콘파 방식 플라즈마 발생 장치, 고주파 유도 방식 플라즈마 발생 장치, 평행 평판형 플라즈마 발생 장치, 마그네트론 방식 플라즈마 발생 장치, 또는 마이크로파 방식 플라즈마 발생 장치 등의 일반적인 플라즈마 발생 장치를 구비한다. 바람직하게는, 플라즈마 발생 장치는, 평행 평판형 플라즈마 발생 장치, 고주파 유도 방식 플라즈마 발생 장치, 또는 마이크로파 방식 플라즈마 발생 장치일 수 있다. 고밀도 영역의 플라즈마를 용이하게 발생시킬 수 있기 때문이다. 또한, 처리 용기는 피처리 기판의 두께 방향을 기준으로 하여 피처리 기판의 피처리 표면측과는 반대측의 영역 내의 어느 하나의 위치에 배치된 적어도 하나의 전극을 구비한다. 이러한 적어도 하나의 전극에 대하여 소정의 전압을 인가함으로써, 이온을 피처리 기판의 피처리 표면에 충돌시켜 에칭을 행한다.
이하, 처리 용기로는, 평행 평판형 플라즈마 발생 장치를 구비하는 드라이 에칭 챔버를 사용한 것으로서 설명한다. 평행 평판형 플라즈마 발생 장치는, 처리 용기 내에 플라즈마를 발생시키기 위한 상부 전극과, 피처리 기판의 박막을 형성하지 않는 면측의 영역에서 전기장을 발생시킬 수 있는 전극인 하부 전극을 구비한다. 또한, 피처리 기판은, 플라즈마 에칭에서 사용 가능한 기판이면 특별히 한정되지 않고, 모든 기판일 수 있다. 피처리 기판은, 예를 들어, 유리 기판, 실리콘 단결정 웨이퍼, 및 갈륨-비소 기판을 포함할 수 있다. 그리고, 예를 들어, 피처리 기판은, 실리콘 단결정 웨이퍼 상에, 필요에 따라 형성된 실리콘 질화막, 실리콘 산화막, 및/또는, 유기막을 구비하여 이루어질 수 있다. 바꾸어 말하면, 피처리 기판은, 이들 가공 대상 및/또는 비가공 대상을 구비하는 기판일 수 있다.
또한, 준비 공정에 있어서, 피처리 기판의 온도를 -50℃ 이상으로 하는 것이 바람직하고, -20℃ 이상으로 하는 것이 보다 바람직하고, 0℃ 이상으로 하는 것이 더 바람직하며, +120℃ 이하로 하는 것이 바람직하고, +100℃ 이하로 하는 것이 보다 바람직하고, +80℃ 이하로 하는 것이 더 바람직하다. 피처리 기판의 온도는, 예를 들어, 헬륨 가스 등의 냉각 가스 및 냉각 장치를 사용하여 제어할 수 있다.
(퇴적 공정)
퇴적 공정에서는, 불소 원자 및/또는 탄소 원자를 함유하는 적어도 1종의 가스를 포함하는 제1 처리 가스, 및 희가스를 주성분으로 하고, 불소 원자 및/또는 탄소 원자를 함유하는 가스를 포함할 수 있는, 제1 처리 가스와는 다른 제2 처리 가스를 공급하고, 피처리 기판의 적어도 편면 상에 박막을 형성한다. 이하의 공정에 있어서, 제1 및 제2 처리 가스를 함께 처리 용기 내에 공급하고 있는 동안, 혹은, 제1 처리 가스는 공급하지 않고, 제2 처리 가스를 처리 용기 내에 공급하고 있는 동안의 처리 장치 내의 압력은, 플라즈마 발생 가능한 소정의 압력, 예를 들어, 1 Pa 이상 13 Pa 이하의 범위의 압력으로 하는 것이 바람직하다.
여기서, 본 명세서에 있어서, 박막을 「형성한다」는 것은, 피처리 기판의 적어도 편면 상의 적어도 일부를 덮는 막을 형성하는 한에 있어서 특별히 한정되지 않고, 예를 들어, 제1 처리 가스의 성분을 중합시켜 폴리머를 형성하고, 이러한 폴리머를 피처리 기판의 표면에 퇴적시켜 막을 형성하는 것을 가리킨다. 피처리 기판은, 예를 들어, 처리 용기 내에 설치된 시료대 상에 올려 놓아져 있고, 박막이 형성될 수 있는 피처리 기판의 「편면」은 이러한 시료대와 접촉하고 있지 않은 측의 면일 수 있다. 한편, 박막은, 피처리 기판의 편면뿐만 아니라, 시료대 등과 접촉하고 있지 않은 피처리 기판의 부분이라면 어떠한 장소에 있어서도 형성될 수 있고, 예를 들어, 피처리 기판의 측면에도 형성될 수 있다. 또한, 본 명세서에 있어서, 「피처리 기판의 적어도 편면 상에」란, 피처리 기판의 편면에 직접 박막을 형성하는 경우에 더하여, 피처리 기판의 적어도 편면에 필요에 따라 형성되어 있는 실리콘 질화막, 실리콘 산화막, 및/또는 유기막 상에 박막을 형성하는 경우도 포함한다. 그리고, 실리콘막, 실리콘 질화막, 및 유기막 등의 비가공 대상 상에 퇴적된 박막은, 보호막으로서 기능하고, 실리콘 산화막 등의 가공 대상 상에 퇴적된 박막은, 활성막으로서 기능하여, 다음 공정에서 실리콘 산화막과의 사이에서 표면 반응을 일으켜, 에칭에 기여한다.
<처리 가스 중에 있어서의 불소 원자 및 탄소 원자의 질량 기준 함유 비율>
여기서, 상술한 바와 같이, 퇴적 공정에 있어서의 제1 및 제2 처리 가스를 포함하는 분위기는, 질량 기준으로 불소 원자를 탄소 원자의 2.4배 이상 3.1배 이하 함유하는 것을 특징으로 한다. 한편, 후술하는 바와 같이, 처리 용기 내에 공급되는 처리 가스로서, 제1 및 제2 처리 가스 이외의 그 밖의 가스를 공급할 수 있는데, 이러한 그 밖의 가스는, 불소 원자 및/또는 탄소 원자를 함유하는 가스를 함유하지 않는 것이 바람직하다. 그 밖의 가스가, 불소 원자 및/또는 탄소 원자를 함유하는 가스를 포함하는 경우에는, 그 밖의 가스 중에 있어서의, 불소 원자 및/또는 탄소 원자를 함유하는 가스는, 본 발명에서는, 제1 처리 가스에 포함되는 것으로서, 제1 및 제2 처리 가스를 포함하는 분위기 중에 있어서의 불소 원자 및 탄소 원자의 각 질량에 가산한다.
통상, 퇴적 공정에서, 제1 및 제2 처리 가스를 포함하는 처리 용기 내의 분위기 중에 있어서의 불소 원자와 탄소 원자의 함유 비율은, 형성되는 박막 중에 있어서의 불소 원자와 탄소 원자의 함유 비율에 반영된다. 그리고, 박막이 탄소 원자를 많이 포함하고 있는 경우, 박막의 에칭 내성이 향상된다. 에칭 내성이 과잉으로 높아지면, 에칭 공정에서 가공 대상막이 에칭되기 어려워질 우려가 있다. 한편, 박막이 불소 원자를 많이 포함하고 있는 경우, 박막의 에칭 내성이 저하되어, 박막이 에칭되기 쉬워진다. 보호막으로서 기능해야 할 비가공 대상막 상에 퇴적된 박막이 에칭되기 쉬우면, 비가공 대상막이 에칭되어 버려, 결과적으로 에칭 선택비가 저하된다. 또한, 제1 및 제2 처리 가스를 포함하는 분위기 중에 불소가 많으면, 플라즈마 중합의 속도가 저하되고, 활성막의 형성이 불충분해져, 퇴적 공정에 있어서도 에칭이 진행되어 버린다. 본 발명자들은, 이들의 면에 기초하여, 퇴적 공정에서, 상기 조건을 만족하는 제1 및 제2 처리 가스를 포함하는 분위기를 이용함으로써, 효율 좋게, 적당한 에칭 내성을 갖는 박막을 형성 가능한 것을 알아냈다.
한편, 종래의 에칭 방법에서는, 상술한 바와 같이, 피처리 기판 상에 대한 박막의 퇴적과, 피처리 기판 표면의 에칭이, 하나의 공정에서 일어난다. 이 때문에, 박막의 형성 속도가 에칭 속도보다 빨라진 경우에는, 활성막으로서 기능해야 할 박막이 두꺼워져서, 에칭이 진행되지 않게 되는 경우가 있다. 그 때문에, 종래의 에칭 방법에서는, 처리 용기 내에 공급하는 처리 가스에 산소를 첨가함으로써, 박막의 형성 속도를 조절하여, 활성막으로서 기능해야 할 박막의 두께를 조정하는 것이 일반적이었다. 산소를 첨가함으로써, 중합의 전구체가 되는 CFx(x = 1, 2, 3)는 COF2라는 형태로 반응계에서 배출되기 때문에, 중합 속도는 저하된다. 따라서, 종래의 에칭 방법에서는, 처리 용기 내에 공급하는 처리 가스에 상당량의 산소나 질소를 배합함으로써, 박막의 중합 속도를, 에칭 속도를 하회하는 정도까지 저하시켜, 비가공 대상막에 대한 가공 대상막의 에칭 선택비가 최대가 되도록 하고 있었다. 여기서, 「상당량」이란, 제1 및 제2 처리 가스를 포함하는 분위기 중에 함유되는 불소 원자 및/또는 탄소 원자를 함유하는 가스의 총량을 100 체적부로 한 경우에, 50 체적부 초과 300 체적부 이하의 산소나 질소의 배합량이다. 그러나, 상당량의 산소를 처리 가스에 배합한 경우, CFx는 산소와의 반응에 의해 계외로 배기되기 때문에, 처리 가스 중에 있어서의 불소 원자와 탄소 원자의 함유 비율이 퇴적 공정에서 형성되는 박막의 조성에 직접 반영되기 어려워진다. 이 때문에, 종래의 에칭 방법에서는, 본 발명과 같이, 제1 및 제2 처리 가스를 포함하는 분위기 중에 있어서의 불소 원자와 탄소 원자의 함유 비율을 조절함으로써, 효율 좋게, 적당한 에칭 내성을 갖는 박막을 형성할 수 없었다.
제1 및 제2 처리 가스를 포함하는 분위기 중에 있어서의 불소 원자와 탄소 원자의 비율을 상기 범위 내로 조절하기 위하여, 불소 원자 및/또는 탄소 원자를 함유하는 적어도 1종의 가스를 사용할 수 있다. 보다 구체적으로는, 제1 및 제2 처리 가스에 배합하는 가스로서, 불소 원자와 탄소 원자의 비율이 상기 범위 내인 1종 또는 복수종의 플루오로카본 가스를 사용해도 되고, 불소 원자와 탄소 원자의 비율이 상기 범위 내가 아닌 복수종의 플루오로카본 가스를 혼합하여 사용해도 되고, 불소 원자 또는 탄소 원자를 함유하는 가스를 복수종 혼합하여 사용해도 되며, 이들을 병용해도 된다.
<제1 처리 가스>
바람직하게는, 제1 처리 가스가, 질량 기준으로 불소 원자를 탄소 원자의 2.4배 이상 3.1배 이하 함유한다. 더욱 바람직하게는, 제1 처리 가스는, 질량 기준으로 불소 원자를 탄소 원자의 2.5배 이상 3.0배 이하 함유한다.
[플루오로카본 가스]
바람직하게는, 상기 제1 처리 가스는, 적어도 1종의 플루오로카본 가스를 함유한다. 플루오로카본 가스로는, 불소 원자 및 탄소 원자의 함유 비율이 상기 범위 내인 플루오로카본 가스(이하, 「제1 플루오로카본 가스」라고도 칭한다.), 및 불소 원자 및 탄소 원자의 함유 비율이 상기 범위 내가 아닌 플루오로카본 가스(이하, 「제2 플루오로카본 가스」)를 들 수 있다.
[[제1 플루오로카본 가스]]
질량 기준 F/C 비가 2.4배 이상 3.1배 이하인 제1 플루오로카본 가스로는, 특별히 한정되지 않고, 1,2,3,3,4,4,5,5-옥타플루오로-시클로펜텐, 옥타플루오로-1,4-펜타디엔, 옥타플루오로-1,3-펜타디엔, 1,1,1,4,4,5,5,5-옥타플루오로-2-펜틴 등의 분자식 C5F8로 나타내어질 수 있는 화합물; 1,1,1,3,4,4,5,5,5-노나플루오로-2-펜텐 등의 분자식 C5HF9로 나타내어질 수 있는 화합물; 1,1,2,2,3,3,4-헵타플루오로시클로부탄, 및 1,1,1,3,4,4,4-헵타플루오로-2-부텐 등의 분자식 C4HF7로 나타내어질 수 있는 화합물, 그리고, 1,2,3,3,3-펜타플루오로프로펜 등의 분자식 C3HF5로 나타내어질 수 있는 화합물을 들 수 있다. 이들 화합물은 1종 단독으로, 혹은 2종 이상을 혼합하여 사용할 수 있다. 그 중에서도, 분자식 C5F8로 나타내어질 수 있는 옥타플루오로-시클로펜텐 화합물이 바람직하고, 1,2,3,3,4,4,5,5-옥타플루오로-시클로펜텐이 특히 바람직하다.
[[제2 플루오로카본 가스]]
질량 기준 F/C 비가 2.4배 이상 3.1배 이하가 아닌 제2 플루오로카본 가스로는, 특별히 한정되지 않고, 테트라플루오로메탄(CF4); 6불화에탄(C2F6); 8불화프로판(C3F8); 플루오로메탄(CH3F); 디플루오로메탄(CH2F2); 트리플루오로메탄(CHF3); 그리고, 1,2,3,3,4,4-헥사플루오로-1-시클로부텐, 1,1,2,3,4,4-헥사플루오로-1,3-부타디엔, 1,1,1,4,4,4-헥사플루오로-2-부틴, 옥타플루오로시클로부탄, 1,3,3,4,4,5,5-헵타플루오로시클로펜텐, 및 1,1,2,3,4,5,5-헵타플루오로-1,3-펜타디엔 등의 분자식 C4F6으로 나타내어지는 화합물을 들 수 있다. 이들 화합물은 1종 단독으로, 혹은 2종 이상을 혼합하여 사용할 수 있다.
[불소 원자 또는 탄소 원자를 함유하는 가스]
플루오로카본 가스 이외의 불소 원자 또는 탄소 원자를 함유하는 가스로는, 예를 들어, 6불화황, 테트라클로로메탄, 탄화수소 등을 들 수 있다. 이들 화합물은 1종 단독으로, 혹은 2종 이상을 혼합하여 사용할 수 있다.
<제2 처리 가스>
제2 처리 가스는, 제1 처리 가스와는 다른 가스로서, 희가스를 주성분으로 하는 가스이며, 불소 원자 및/또는 탄소 원자를 함유하는 가스를 포함할 수 있다. 제2 처리 가스는, 99.00 체적% 이상이 희가스일 필요가 있고, 99.02 체적% 이상이 희가스인 것이 바람직하고, 99.50 체적% 이상이 희가스인 것이 보다 바람직하며, 100.00 체적%가 희가스인 것이 더욱 바람직하다. 제2 처리 가스에 함유될 수 있는 희가스 이외의 성분으로는, 상술한 불소 원자 및/또는 탄소 원자를 함유하는 가스, 즉, 제1 가스에 대하여 열거한 제1 및 제2 플루오로카본 가스나, 불소 원자 또는 탄소 원자를 함유하는 가스 이외에는, 불가피하게 혼입될 수 있는 불순물을 들 수 있다. 이들은, 질소, 탄소, 및 수증기 등의 불가피하게 혼입되는 불순물일 수 있다.
퇴적 공정에 있어서, 제1 처리 가스에 더불어 희가스를 주성분으로 하는 제2 처리 가스를 병용함으로써, 박막의 형성에 사용될 수 있는 플루오로카본 가스, 및/또는 불소 원자 또는 탄소 원자를 함유하는 가스의 처리 용기 내에 있어서의 농도를 조절할 수 있다. 희가스는, 특별히 한정되지 않고, 헬륨, 네온, 아르곤, 크립톤, 크세논 중에서 선택할 수 있다. 이들은, 1종 단독으로, 혹은 2종 이상을 혼합하여 사용할 수 있다. 한편, 제2 처리 가스에 있어서의 불소 원자 및/또는 탄소 원자를 함유하는 가스의 함유 비율은, 본 발명에 의한 플라즈마 에칭의 효과를 해치지 않을 정도로 낮은 비율일 필요가 있고, 구체적으로는, 불소 원자 및/또는 탄소 원자를 함유하는 가스의 함유 비율은 0.08 체적% 미만일 수 있다. 그러나, 설명의 명료를 위하여, 이하, 각종 가스의 혼합 비율에 관해서는, 제2 처리 가스는 불소 원자 및/또는 탄소 원자를 함유하는 가스를 포함하지 않는 것을 가정하여 설명한다. 즉, 이하의 <혼합 비율>란에 관련된 설명에 대해서는, 제1 처리 가스가, 질량 기준으로 불소 원자를 탄소 원자의 2.4배 이상 3.1배 이하 함유한다는 조건(이하, 「조건 A」라고도 칭한다.)을 만족하는 것으로 가정하여 설명한다.
한편, 제2 처리 가스가 불소 원자 및/또는 탄소 원자를 함유하는 가스를 포함하는 경우에는, 「불소 원자 및/또는 탄소 원자를 함유하는 가스」의 총량은, 제1 및 제2 처리 가스를 포함하는 분위기 내에 함유되는 총량이 된다. 이러한 총량은, 예를 들어, 에칭 처리 용기 내의 분위기를 GC/MS 등에 의해 직접 분석함으로써도, 공급하는 각종 가스원의 가스를 개별적으로 GC/MS 등에 의해 분석하고, 각종 가스원으로부터의 공급 가스 유량으로 가중하면서, 얻어진 성분의 총합을 산출함으로써도 파악할 수 있다.
<그 밖의 가스>
불소 원자 및 탄소 원자를 함유하지 않는, 그 밖의 가스를 병용할 수 있다. 예를 들어, 퇴적 공정에서는, 상술한 제1 및 제2 처리 가스에 더하여, 산소 가스를 병용할 수 있다. 또한, 본 발명의 플라즈마 에칭 방법의 효과를 해치지 않는 한에서, 퇴적 공정에서 소량의 질소 가스 등을 병용하는 것도 가능하다.
<혼합 비율>
[제1 처리 가스에 있어서의 각종 가스의 혼합 비율]
제1 처리 가스에 배합하는 가스는, 상기 제1 플루오로카본 가스 100 체적%로 이루어지는 가스여도 되고, 혹은, 상기 제1 플루오로카본 가스, 제2 플루오로카본 가스, 및/또는 불소 원자 또는 탄소 원자를 함유하는 가스로부터 복수종을 선택하여, 상기 조건 A를 만족하도록 그들을 적당한 비율로 혼합한 가스여도 된다.
[제1 및 제2 처리 가스의 혼합 비율]
퇴적 공정에 있어서의, 제1 처리 가스 및 제2 처리 가스의 혼합 비율은, 제1 처리 가스에 함유되는 불소 원자 및/또는 탄소 원자를 함유하는 적어도 1종의 가스 100 체적부에 대하여, 제2 처리 가스에 함유되는 희가스의 비율이, 10 체적부 이상이 되는 것이 바람직하고, 20 체적부 이상이 되는 것이 보다 바람직하고, 50 체적부 이상이 되는 것이 더욱 바람직하며, 10000 체적부 이하가 되는 것이 바람직하고, 9000 체적부 이하가 되는 것이 보다 바람직하고, 8000 체적부 이하가 되는 것이 더욱 바람직하고, 5000 체적부 이하가 되는 것이 보다 바람직하고, 3000 체적부 이하가 되는 것이 더욱 바람직하다. 희가스의 비율을 상기 하한값 이상이 되도록 제1 및 제2 처리 가스를 병용함으로써, 퇴적 공정에 있어서, 박막 형성 속도가 과잉으로 빨라져, 처리 용기 내에서 분진 등이 발생하여 처리 용기 내가 오염되는 것을 억제할 수 있다. 또한, 희가스의 비율을 상기 상한값 이하로 함으로써, 퇴적 공정에서 효율적으로 박막을 형성하는 것이 가능하게 된다.
[그 밖의 가스의 혼합 비율]
산소 가스를 사용하는 경우에 있어서의 산소 가스의 혼합 비율은, 제1 처리 가스 중에 포함되는 불소 원자 및/또는 탄소 원자를 함유하는 가스의 총량을 100 체적부로 한 경우에, 50 체적부 이하인 것이 바람직하고, 30 체적부 이하인 것이 보다 바람직하다. 퇴적 공정에 있어서의 처리 용기 내의 분위기의 산소 함유량이 이러한 범위 내이면, 퇴적 공정에 있어서 박막 형성 속도를 적당한 범위로 할 수 있다.
한편, 상술한 각종 가스는, 각각 독립적으로, 통상, 봄베 등의 용기에 충전되어 운반되고, 처리 용기에 대하여 접속되어 설치된다. 그리고, 봄베 등의 밸브를 여는 것에 의해, 각 가스가 처리 용기 내에 소정 비율로 도입되어, 퇴적 공정을 진행시킬 수 있다.
<하부 전극 전압>
퇴적 공정에서는, 글로우 방전 등의 일반적인 방법에 의해 플라즈마를 발생시켜, 처리 용기 내의 분위기 중에 포함되는 분자 사이에서 중합 반응이 일어나게 하여, 폴리머를 형성시켜 피처리 기판 상에 퇴적시켜 막을 형성한다. 평행 평판형 플라즈마 발생 장치의 상부 전극이 60 MHz, 하부 전극이 2 MHz, 및 이들 전극간의 거리가 35 mm인 경우에는, 상부 전극에 대하여 공급하는 전력은, 글로우 방전 등을 일으키기 위하여 필요 충분한 전력이면 되며, 예를 들어, 100 W 이상 내지 2000 W 이하이면 된다. 한편, 하부 전극에 대하여 인가하는 전압은, 피크 투 피크값이 2000 V 이하인 것이 바람직하고, 1600 V 이하인 것이 보다 바람직하다. 또한, 퇴적 공정에 있어서 하부 전극에 대하여 인가하는 전압이 상기 상한값 이하이면, 각 막의 형성을 촉진할 수 있다.
(에칭 공정)
에칭 공정에서는, 처리 용기 내를, 적어도 제2 처리 가스를 포함하는 분위기로 하고, 박막을 형성한 피처리 기판을 플라즈마 에칭한다. 여기서, 미세한 에칭 패턴을 얻기 위해서는, 에칭 공정에 있어서, 활성막이나 가공 대상막, 및 가공 대상막이 형성된 기판 부분 등의 가공 대상을, 가능한 한 선택적으로 에칭하는 것이 바람직하다. 에칭 공정에서의 「선택비」가 높으면, 이들 가공 대상을 선택적으로 에칭 가능하다. 본 명세서에 있어서 「선택비」란, 에칭 처리 공정에 있어서, 가공 대상의 에칭량을 비가공 대상의 에칭량으로 나누어 얻어지는 값이다. 비가공 대상의 에칭량이 적고, 및/또는 가공 대상의 에칭량이 많을수록, 「선택비」의 값은 커진다. 반대로, 비가공 대상의 에칭량이 많고, 및/또는 가공 대상의 에칭량이 적을수록, 「선택비」의 값은 작아진다. 여기서, 이상적으로는, 비가공 대상의 에칭량은 제로이다. 이 경우, 「선택비」를 산출함에 있어서, 0으로 나누게 되어, 산출 불능이 된다. 또한, 비가공 대상 상에 보호막이 퇴적하여, 에칭 처리 공정을 거쳐도 이러한 보호막이 기판 상에 잔류하고 있는 경우에는, 비가공 대상의 에칭량은 마이너스의 값도 취할 수 있다. 이에, 본 명세서에서는, 비가공 대상의 에칭량이 제로 이하이면, 에칭 선택비는 매우 양호하였다고 하고, 무한대였다고 한다.
바람직하게는, 본 발명의 플라즈마 에칭 방법은, 비가공 대상막에 대한 가공 대상막의 에칭 선택비가 3.5 이상이다. 가공 대상막은 실리콘 산화막이고, 비가공 대상막은, 실리콘막, 실리콘 질화막, 및 유기막 등일 수 있다. 하나의 피처리 기판이 복수종의 비가공 대상막을 구비하는 경우에는, 에칭 선택비는, 복수종 있는 비가공 대상막의 각각에 대하여 에칭 선택비를 산출하고, 얻어진 에칭 선택비 중 가장 작은 값이 3.5 이상인 것이 바람직하다. 한편, 본 명세서에 있어서, 「실리콘막」이란, 단결정 실리콘 또는 폴리실리콘에 의해 형성되는 막을 말한다. 또한, 본 명세서에 있어서, 「실리콘 산화막」이란, SiO2, SiOC, SiOCH 등의 산소 원자를 함유하는 실리콘 화합물에 의해 형성되는 막을 말한다. 또한, 본 명세서에 있어서, 「실리콘 질화막」이란, Si3N4(SiN), SiCN, SiBCN 등의 질소 원자를 함유하는 실리콘 화합물에 의해 형성되는 막을 말한다. 또한, 본 명세서에 있어서, 「유기막」이란, 탄소를 주성분으로 하는 막을 말한다. 「탄소를 주성분으로 한다」는 것은 막을 형성하는 재료에 포함되는 탄소의 비율이 50 질량% 초과인 것을 말하며, 구체적으로는 아몰퍼스 카본 등의 탄소계 재료나, 포토레지스트 조성물 등에 의해 형성되는 막을 말한다.
에칭 공정에서는, 처리 용기 내를, 적어도 제2 처리 가스를 포함하는 분위기로 하고, 퇴적 공정과 마찬가지로 글로우 방전 등의 일반적인 방법에 의해 플라즈마를 발생시키고, 제2 처리 가스의 주성분인 희가스로부터 반응종을 발생시켜, 이러한 반응종과 퇴적 공정에서 피처리 기판 상에 형성된 활성막을 표면 반응시킨다. 한편, 평행 평판형 플라즈마 발생 장치의 상부 전극이 60 MHz, 하부 전극이 2 MHz, 및 이들 전극간의 거리가 35 mm인 경우에는, 피처리 기판을 올려놓은 하부 전극에 대하여 인가되는 전압의 피크 투 피크값이 1600 V 이하인 것이 바람직하다. 또한, 이러한 전압을 상기 상한값 이하로 함으로써, 에칭 선택비를 한층 더 향상시킬 수 있기 때문이다. 한편, 평행 평판형 플라즈마 발생 장치의 경우에는, 하부 전극에 대하여 인가하는 전압을 상기 상한값 이하로 하는 것이 바람직하지만, 다른 플라즈마 발생 장치의 경우에는, 피처리 기판의 박막을 형성하지 않는 면측의 영역에 대하여 인가하는 전압을 상기 상한값 이하로 하는 것이 바람직하다.
(공정 전환)
본 발명의 플라즈마 에칭 방법은, 퇴적 공정과 에칭 공정을 전환하여 번갈아 실시하는 것을 특징으로 한다. 처리 용기 내로의 제1 처리 가스의 공급을 정지시킴으로써, 퇴적 공정으로부터 에칭 공정으로 전환할 수 있다. 이러한 전환 양태를, 「가스 펄스법」이라고도 칭한다. 또는, 하부 전극에 대하여 인가하는 전압, 즉, 피처리 기판의 박막을 형성하지 않는 면측의 영역에 대하여 인가하는 전압을, 퇴적 공정에 있어서의 전압보다 증가시킴으로써, 퇴적 공정으로부터 에칭 공정으로 전환할 수 있다. 이러한 전환 양태를, 「바이어스 펄스법」이라고도 칭한다. 이하, 도 1을 참조하여, 이들 두 가지 양태에 대하여 설명한다.
<가스 펄스법>
도 1(a)는, 가스 펄스법에 의한 공정 전환을 설명하기 위한 개략도이다. 가로축을 가공 시간(초), 좌측 세로축을 각종 가스의 공급량(sccm), 및 우측 세로축을 하부 전극에 인가한 전압(V)으로 하여 도시한다. 또한, 설명의 명확화를 위하여, 제1 처리 가스로는, 희가스 및 제1 플루오로카본 가스만으로 이루어지는 가스를 사용하고, 제2 처리 가스로는, 희가스만으로 이루어지는 가스를 사용한 것으로 한다.
먼저, 준비 공정을 끝내고 퇴적 공정을 개시한 t0(초)의 시점으로부터, 소정 유량으로 제1 및 제2 처리 가스의 공급을 개시한다. 또한, 상부 전극에 대하여, 처리 용기 내에서 글로우 방전을 일으켜 플라즈마를 생성하기 위하여 필요 충분한 전력의 공급을 개시하는 동시에, 하부 전극에 대하여, 소정의 전압의 인가를 개시한다(단계 a-0). 그리고, ta-1(초)의 시점에서 제1 처리 가스의 공급을 정지시킨다(단계 a-1). 또한, ta-2(초)의 시점에서, 다시 제1 처리 가스의 공급을 개시한다(단계 a-2). 에칭 깊이가 원하는 깊이가 될 때까지, 단계(a-1) 및 단계(a-2)를 반복한다. 제1 처리 가스가 공급되고 있는 상기 단계(a-0) 및 (a-2)가 상술한 퇴적 공정에 상당하는 공정이며, 이러한 공정에 있어서 피처리 기판 상에 박막이 형성되고 있다. 한편, 제1 처리 가스가 처리 용기 내에 공급되지 않고, 실질적으로 희가스만으로 이루어지는 제2 처리 가스로 처리 용기 내가 채워져 있는 상기 단계(a-1)이 상술한 에칭 공정에 상당하는 공정으로, 이러한 공정에 있어서 피처리 기판이 플라즈마 에칭된다. 이와 같이, 제1 처리 가스의 공급 상태를 펄스적으로 변경함으로써, 처리 용기 내의 분위기를 펄스적으로 변경하여, 퇴적 공정과 에칭 공정을 전환할 수 있다.
에칭 공정에 있어서의 처리 용기 내의 분위기는, 적어도 제2 처리 가스를 포함한다. 여기서, 가스 펄스법에서는, 상술한 바와 같이, ta-1(초)의 시점에서 제1 처리 가스의 공급을 정지시킨다. 따라서, 에칭 공정의 개시 시점으로부터, 에칭 공정이 진행됨에 따라, 처리 용기 내의 분위기 중에 있어서의 제1 처리 가스의 농도는 서서히 저하된다. 에칭 공정이 진행되고 있는 처리 용기 내의 분위기 중에서의 제1 처리 가스의 함유 비율의 하한값은, 특별히 제한되지 않고, 예를 들어, 0 체적%, 혹은 실질적으로 0 체적%일 수 있다. 한편, 본 명세서에 있어서 「실질적으로 0 체적%」란, 처리 용기 내 중에 제1 처리 가스가 실질적으로 함유되지 않는 것을 의미하고, 구체적으로는 처리 용기 내 중에 있어서의 제1 처리 가스의 농도가 1.00% 미만인 것을 의미한다.
<바이어스 펄스법>
도 1(b)는, 바이어스 펄스법에 의한 공정 전환을 설명하기 위한 개략도이며, 각 축은 도 1(a)와 동일하다. 각종 가스도, 도 1(a)의 경우와 동일한 가스를 사용하였다고 하고 설명한다. 먼저, 준비 공정을 끝내고 퇴적 공정을 개시한 t0(초)의 시점으로부터, 소정 유량으로 제1 및 제2 처리 가스의 공급을 개시한다(단계 b-0). 또한, 상부 전극에 대하여, 도 1(a)의 경우와 마찬가지로, 처리 용기 내에서 글로우 방전을 일으켜 플라즈마를 생성하기 위하여 필요 충분한 전력의 공급을 개시한다. 그리고, tb-1(초)의 시점에서 하부 전극으로의 전압의 인가를 개시한다(단계 b-1). 또한, tb-2(초)의 시점에서, 하부 전극으로의 전압의 인가를 정지시킨다(단계 b-2). 에칭 깊이가 원하는 깊이가 될 때까지, 단계(b-1) 및 단계(b-2)를 반복한다. 하부 전극에 전압이 인가되지 않는 상기 단계(b-0) 및 (b-2)가 상술한 퇴적 공정에 상당하는 공정이고, 하부 전극에 전압이 인가되어 있는 상기 단계(b-1)가 상술한 에칭 공정에 상당하는 공정이다. 한편, 도 1(b)에서는, 단계(b-0) 및 (b-2)에서 전압을 인가하지 않는 것으로서 도시하였으나, 상술한 바와 같이, 단계(b-0) 및 (b-2)에서, 하부 전극에 대하여, 단계(b-1)보다 낮은 전압을 인가해도 된다.
한편, 바이어스 펄스법에서는, 퇴적 공정 및 에칭 공정에 걸쳐, 처리 용기 내의 분위기는 대략 일정하다.
또한, 상술한 가스 펄스법과 바이어스 펄스법은, 복합하여 실시해도 된다. 즉, 제1 처리 가스를 공급하고 있는 동안에는 하부 전극에 인가하는 전압을 인가하지 않거나, 혹은 저감하고, 제1 처리 가스의 공급을 정지하고 있는 동안에는 하부 전극에 인가하는 전압을 상승시킬 수도 있다.
실시예
이하, 본 발명에 대하여 실시예에 기초하여 구체적으로 설명하지만, 본 발명은 이들 실시예에 한정되는 것은 아니다. 실시예 및 비교예에 있어서, 제1 처리 가스 중에 있어서의 불소 원자 및 탄소 원자의 함유 비율, 막두께 및 에칭 깊이, 그리고 에칭 선택비는 각각 이하와 같이 하여 측정/평가하였다.
<불소 원자 및 탄소 원자의 함유 비율>
실시예, 비교예에 있어서, 제1 및 제2 처리 가스 중에 있어서의 불소 원자 및 탄소 원자의 함유 비율은, 사용한 플루오로카본 가스에 대하여 불소 원자 및 탄소 원자의 함유 비율의 이론값(화합물 중에 있어서의 불소 원자의 몰 질량을 탄소 원자의 몰 질량으로 나눈 값)으로 하였다. 한편, 실시예, 비교예와 같이, 제2 처리 가스가 불소 원자 및 탄소 원자를 함유하지 않고, 제1 처리 가스로서 단독의 가스를 사용하는 경우에는, 이러한 이론값이 처리 용기 내의 분위기 중에 있어서의 불소 원자 및 탄소 원자의 함유 비율에 상당한다.
<막두께 및 에칭 깊이>
[막두께]
실시예, 비교예에 있어서, 퇴적 공정의 시간 및 에칭 공정의 시간을 다르게 하여, 시판되고 있는 엘립소메트리 막두께 측정기를 사용하여, 가공 대상막 및 비가공 대상막에 대해, 각각 1~3점의 막두께를 측정하였다. 얻어진 측정값으로부터, 가로축에 퇴적 공정 또는 에칭 공정의 시간, 세로축에 막두께를 플롯하여, 근사 직선을 얻고, 각 시간에 있어서의 막두께를 산출하였다.
[에칭 깊이]
실시예, 비교예에 있어서, 퇴적 공정 직후의 각 막두께, 및 소정 시간의 에칭 공정을 거친 직후의 각 막두께를 상술한 바와 같이 하여 측정하고, 각종 처리를 실시하기 전의 피처리 기판에 있어서의 각 막두께의 값에서, 각종 처리 후의 피처리 기판에 있어서의 각 막두께의 값을 각각 뺐다. 얻어진 차분값을, 각 시점에 있어서의 에칭 깊이의 값으로 하였다. 한편, 각종 처리 후의 막두께의 값이 각종 처리 전의 막두께의 값보다 큰 경우에는, 에칭 깊이의 값은 「마이너스」의 값이 된다. 이 경우에는 각종 처리 전보다 막두께가 두꺼워져 있고, 바꾸어 말하면, 피처리 기판 상에서, 에칭이 아니라 박막의 적층이 발생한 것을 의미한다. 반대로, 각종 처리 후의 막두께의 값이 각종 처리 전의 막두께의 값보다 작은 경우에는, 에칭 깊이의 값은 「플러스」의 값이 된다. 이 경우에는, 피처리 기판이 에칭된 것을 의미한다.
<에칭 선택비>
에칭 선택비는, 실제품에서 요구되는 옹스트롬 오더(통상, 20 옹스트롬 미만)의 구조를 형성하여 평가하는 것이 이상적이다. 그러나, 20 옹스트롬 미만의 구조를 실제로 측정하여 에칭 선택비를 산출할 때에는, 계측 장치의 측정 정밀도의 영향이 과잉으로 커져, 에칭 선택비를 정확하게 평가할 수 없을 우려가 있다. 따라서, 본 명세서에서는, ALE법에서 일반적으로 목표로 하는 스케일보다 약간 사이즈가 큰 평가 조건으로, 각 막의 막형성 속도나 에칭 속도를 산출하고, 얻어진 값에 기초하여, 목표로 하는 옹스트롬 오더의 구조를 형성한 경우에 있어서의, 퇴적 공정 및 에칭 공정에 필요로 하는 시간, 각 막의 에칭 깊이, 및 에칭 선택비를 산출하여 평가하였다.
[막형성 속도]
구체적으로는, 먼저, 실시예, 비교예에 기재한 조건으로 퇴적 공정을 실시하여, 두께 97 Å~163 Å의 박막을 형성하였다. 그리고, 퇴적 공정 종료 후 에칭 공정을 개시하기 전의 시점(즉, 에칭 시간 0초의 시점)에 있어서, 상기 방법에 따라 각 막두께(Å)를 측정하고, 얻어진 각 막두께를 퇴적 공정의 시간(초)으로 나누어, 각 막의 형성 속도(Å/초)를 산출하였다(표 2).
[에칭 속도]
또한, 에칭 공정 개시 후, 몇 가지 시점에 있어서, 상술한 방법에 의해 에칭 깊이(Å)를 측정하고, 에칭 깊이와 에칭 시간의 플롯으로부터 근사 직선을 얻고, 이러한 근사 직선의 기울기를 각 막의 에칭 속도로 하였다(표 2).
[에칭 깊이마다의 에칭 선택비]
그리고, 퇴적 공정에서 형성하는 활성막의 두께를 5 Å으로 하였다고 가정하고, 5 Å을 활성막의 형성 속도(Å/초)로 나누어 퇴적 공정에 필요로 하는 시간 td를 산출하였다. 또한, 가공 대상막인 실리콘 산화막에 대하여 원하는 에칭 깊이(예를 들어, 10 Å, 15 Å, 및 20 Å)를 상정하고, 이러한 에칭 깊이(Å)를 실리콘 산화막의 에칭 속도(Å/초)로 나누어 에칭 공정에 필요로 하는 시간 te를 산출하였다. 그리고, 식 1: (실리콘 질화막의 형성 속도(Å/초) × 퇴적 공정에 필요로 하는 시간 td) - (실리콘 질화막의 에칭 속도(Å/초) × 에칭 공정에 필요로 하는 시간 te)에 의해, 실리콘 질화막의 에칭 깊이를 산출하였다. 포토레지스트에 대해서도 마찬가지로, 식 2: (포토레지스트의 형성 속도(Å/초) × 퇴적 공정에 필요로 하는 시간 td) - (포토레지스트의 에칭 속도(Å/초) × 에칭 공정에 필요로 하는 시간 te)에 의해, 포토레지스트의 에칭 깊이를 산출하였다.
그리고, 산출된 비가공 대상인 각 막의 에칭 깊이의 값이 제로 초과인 경우에는, 가공 대상인 실리콘 산화막의 에칭 깊이의 값을 비가공 대상인 각 막의 에칭 깊이의 값으로 나누어, 에칭 선택비를 산출하였다. 한편, 비가공 대상인 각 막의 에칭 깊이의 값이 제로 이하인 경우, 즉, 각 막이 전혀 에칭되지 않거나, 에칭 처리 후의 각 막의 두께가, 에칭 처리 전보다 두꺼워져 있는 경우에는, 에칭 선택비가 무한대였다고 하여 평가하였다.
(실시예 1)
<장치 구성>
평행 평판형 플라즈마 발생 장치를 갖는 처리 용기를 사용하였다. 평행 평판형 플라즈마 발생 장치는, 상부 전극과, 피처리 기판을 올려놓는 하부 전극을 갖고, 상부 전극의 하면과 하부 전극의 상면의 간격은 35 mm였다. 평행 평판형 플라즈마 발생 장치의 상부 전극의 주파수는 60 MHz이고, 하부 전극의 주파수는 2 MHz였다. 또한, 하부 전극은, 냉각 유닛을 구비하고 있고, 이러한 냉각 유닛은 하부 전극에 헬륨 가스를 접촉시킴으로써 하부 전극을 냉각하도록 구성되어 있었다. 한편, 냉각 유닛은 헬륨 가스가 처리 용기 내부로는 유출되지 않는 양태로 구성되어 있었다.
<준비 공정>
가공 대상막인 실리콘 산화막(SiO2막), 비가공 대상막인 실리콘 질화막(SiN막) 및, 비가공 대상막인 ArF 엑시머 레이저용의 포토레지스트막(표 중 「PR막」이라고 표기, JSR사 제조, 「AR414」를 사용하여 형성)을 갖는 피처리 기판인 실리콘 기판편을, 평행 평판형 플라즈마 발생 장치를 갖는 처리 용기 내에 도입하고, 하기 플라즈마 조건 하에서 플라즈마 에칭을 행하였다. 한편, 냉각 유닛의 온도는 60℃로 설정하고, 헬륨 가스의 가스 압력은 1000 Pa로 하였다.
<퇴적 공정>
다음으로, 상부 전극에 대하여, 150 W의 전력을 공급하고, 하부 전극에 대하여, 피크 투 피크값(Vpp)이 100 V가 되도록 전압을 인가하였다. 제1 처리 가스로서, 1,2,3,3,4,4,5,5-옥타플루오로-시클로펜텐 가스(이하, 간결함을 위하여 「C5F8 가스」라고도 칭한다.) 및 아르곤 가스를 처리 용기 내에 공급하였다. 공급 유량은, 각각, C5F8 가스를 10 sccm, 아르곤 가스를 200 sccm으로 하였다. 바꾸어 말하면, 처리 용기 내를, C5F8 가스 100 체적부당, 2000 체적부가 존재하는 분위기로 하였다. 처리 용기 내의 압력은, 2.6 Pa로 하였다. 그리고, 상기 전압 및 제1 처리 가스의 조건을 10초간 유지하고, 처리 용기 내를 플라즈마 상태로 하여 퇴적 공정을 실시하였다. 이러한 퇴적 공정에서는 피처리 기판인 실리콘 기판편 상에 박막을 형성시켰다. 한편, 이러한 박막은, 다음 공정(에칭 공정)에 있어서 보호막 혹은 활성막으로서 기능할 수 있다. 퇴적 공정 직후의 피처리 기판에 있어서의 각 막두께의 값을 상술한 방법에 따라 측정하였다. 결과를 표 1에 나타낸다.
<에칭 공정>
제1 처리 가스의 공급을 개시하고 나서 10초 후에 C5F8 가스의 공급을 정지시켰다. 그리고, 그 밖의 조건은 유지한 상태를 소정 시간 유지하고, 에칭 공정을 실시하였다. 에칭 시간을 30초, 90초, 및 150초로 한 경우의 피처리 기판에 있어서의 각 막두께의 값을 상술한 방법에 따라 측정하였다. 결과를 표 1에 나타낸다.
또한, 표 1에 나타내는 바와 같이 얻어진 각 막두께의 값, 퇴적 공정의 시간, 및 에칭 공정의 시간으로부터, 각 막의 형성 속도 및 에칭 속도를 산출한 결과를 표 2에 나타낸다. 또한, 표 3-1에, 퇴적 공정에서 형성하는 활성막의 두께를 5 Å, 실리콘 산화막의 에칭 깊이를 10 Å으로 한 경우에 상정되는, 퇴적 공정 및 에칭 공정의 시간, 및 이들의 합계 시간인 가공 시간, 각 막의 에칭 깊이, 그리고, 에칭 선택비의 계산값을 나타낸다. 마찬가지로, 표 3-2 및 표 3-3에, 각각, 실리콘 산화막의 에칭 깊이를 15 Å, 20 Å으로 변경한 경우에 대하여, 표 3-1과 동일한 항목의 계산값을 나타낸다.
(실시예 2)
실시예 1에 있어서, 하부 전극에 대하여 인가하는 전압의 피크 투 피크값(Vpp)을 1600 V가 되도록 변경하고, 또한, 퇴적 공정의 시간을 30초로 변경하고, 에칭 시간을 30초, 60초, 90초, 및 120초로 변경한 것 이외에는 실시예 1과 동일하게 하여, 플라즈마 에칭을 행하였다. 결과를 표 1에 나타낸다. 또한, 표 1에 나타내는 데이터로부터 얻어지는 각종 계산값을 표 2 및 표 3-1~3-3에 나타낸다.
(비교예 1)
제1 처리 가스를, 1,1,2,3,4,4-헥사플루오로-1,3-부타디엔(C4F6)으로 변경하고, 퇴적 공정의 시간을 6초로 변경한 것 이외에는, 실시예 1과 동일하게 하여, 플라즈마 에칭을 행하였다. 결과를 표 1에 나타낸다. 또한, 표 1에 나타내는 데이터로부터 얻어지는 각종 계산값을 표 2 및 표 3-1~3-3에 나타낸다.
(비교예 2)
하부 전극에 대하여 인가하는 전압의 피크 투 피크값(Vpp)이 1600 V가 되도록 하고, 퇴적 공정의 시간을 17초로 하고, 또한, 에칭 시간을 30초, 60초, 90초, 및 120초로 변경한 것 이외에는, 비교예 1과 동일하게 하여, 플라즈마 에칭을 행하였다. 결과를 표 1에 나타낸다. 또한, 표 1에 나타내는 데이터로부터 얻어지는 각종 계산값을 표 2 및 표 3-1~3-3에 나타낸다.
(비교예 3)
제1 처리 가스를 1,3,3,4,4,5,5-헵타플루오로-시클로펜텐(C5HF7)으로 변경하고, 퇴적 공정의 시간을 4초로 변경한 것 이외에는, 실시예 1과 동일하게 하여 플라즈마 에칭을 행하였다. 결과를 표 1에 나타낸다. 또한, 표 1에 나타내는 데이터로부터 얻어지는 각종 계산값을 표 2 및 표 3-1~3-3에 나타낸다.
(비교예 4)
하부 전극에 대하여 인가하는 전압의 피크 투 피크값(Vpp)이 1600 V가 되도록 하고, 퇴적 공정의 시간을 6초로 변경하고, 또한, 에칭 시간을 30초, 60초, 90초, 및 120초로 변경한 것 이외에는, 비교예 3과 동일하게 하여 플라즈마 에칭을 행하였다. 결과를 표 1에 나타낸다. 또한, 표 1에 나타내는 데이터로부터 얻어지는 각종 계산값을 표 2 및 표 3-1~3-3에 나타낸다.
(비교예 5)
제1 처리 가스를 옥타플루오로시클로부탄(C4F8)으로 변경한 것 이외에는, 실시예 1과 동일하게 하여, 퇴적 공정을 개시하였다. 그러나, 표 1~2에 나타내는 바와 같이, 퇴적 공정에서 각 막이 형성되지 않았다. 오히려, 퇴적 공정에서, 실리콘 산화막, 실리콘 질화막, 및 포토레지스트의 에칭이 진행되어, ALE법으로 에칭을 행할 수 없었다.
(비교예 6)
하부 전극에 대하여 인가하는 전압의 피크 투 피크값(Vpp)이 1600 V가 되도록 한 것 이외에는 비교예 5와 동일하게 하여, 퇴적 공정을 개시하였다. 그러나, 표 1~2에 나타내는 바와 같이, 퇴적 공정에서 각 막이 형성되지 않았다. 오히려, 퇴적 공정에서, 실리콘 산화막, 실리콘 질화막, 및 포토레지스트의 에칭이 진행되어, ALE법으로 에칭을 행할 수 없었다.
[표 1]
Figure pct00001
[표 2]
Figure pct00002
(활성막 두께: 5 Å, 실리콘 산화막 에칭 깊이: 10 Å의 경우)
[표 3-1]
Figure pct00003
(활성막 두께: 5 Å, 실리콘 산화막 에칭 깊이: 15 Å의 경우)
[표 3-2]
Figure pct00004
(활성막 두께: 5 Å, 실리콘 산화막 에칭 깊이: 20 Å의 경우)
[표 3-3]
Figure pct00005
표 3-1~표 3-3으로부터, 퇴적 공정과 에칭 공정을 전환하여 번갈아 실시하고, 또한, 질량 기준으로 불소 원자가 탄소 원자의 2.4배 이상 3.1배 이하 함유되는 제1 처리 가스를 사용한, 본 발명에 의한 플라즈마 에칭 방법에서는, 가공 시간의 단축과 에칭 선택비의 향상이 양립되어 있는 것을 알 수 있다. 예를 들어, 표 3-1을 참조하여 하부 전극에 대하여 인가한 전압이 동일한 실시예 1과 비교예 1을 비교하면, 가공 시간은 실시예 1 쪽이 약간 짧지만, 실리콘 질화막 및 포토레지스트와 같은 비가공 대상막에 대한, 가공 대상막인 실리콘 산화막의 에칭 선택비가 충분히 높고, 가공 시간의 단축과 에칭 선택비의 향상이 양호하게 양립되어 있다. 또한, 실시예 1 및 비교예 1에서는 모두, 포토레지스트에 대한 실리콘 산화막의 에칭 선택비는 매우 양호(「∞」 평가)하였으나, 실리콘 질화막에 대한 선택비는, 실시예 1 쪽이 비교예 1보다 50배 이상 우수한 것을 알 수 있다.
다음으로, 표 3-2를 참조하여, 에칭 깊이를 15 Å으로 하였다고 상정한 경우에 대해 실시예 1과 비교예 1을 비교하여 고찰한다. 먼저, 가공 시간은 실시예 1 쪽이 짧다. 또한, 포토레지스트에 대한 실리콘 산화막의 에칭 선택비는 모두 충분히 높은 값이 되어 있으나, 실리콘 질화막에 대한 실리콘 산화막의 에칭 선택비는, 비교예 1에서는 1.6으로 낮아, 충분한 에칭 선택비가 얻어지고 있지 않다. 한편, 실시예 1에서는 실리콘 질화막에 대한 실리콘 산화막의 에칭 선택비는 7.7로 충분히 높다.
그리고, 표 3-3을 참조하여, 에칭 깊이를 20 Å으로 하였다고 상정한 경우에 대해 실시예 1과 비교예 1을 비교하여 고찰한다. 이 경우도, 가공 시간은 실시예 1 쪽이 짧다. 또한, 포토레지스트에 대한 실리콘 산화막의 에칭 선택비는 모두 충분히 높은 값이 되어 있으나, 실리콘 질화막에 대한 실리콘 산화막의 에칭 선택비는, 비교예 1에서는 1.5로 낮아, 충분한 에칭 선택비가 얻어지고 있지 않다. 한편, 실시예 1에서는 실리콘 질화막에 대한 실리콘 산화막의 에칭 선택비는 5.3으로 충분히 높다.
하부 전극으로의 공급 전압의 피크 투 피크값(Vpp)이 1600 V인 실시예 2, 비교예 2, 4, 6에 대해서도, 상술한 바와 같은 경향과 동일한 경향을 볼 수 있다.
또한, 표 1~2에 나타내는 바와 같이, 특히, 질량 기준으로 불소 원자가 탄소 원자의 3.16배 함유되는 제1 처리 가스를 사용한 비교예 5 및 6에서는, 활성막도 보호막도 형성되지 않았다. 이것은, 질량 기준으로 불소 원자가 탄소 원자의 3.1배 초과가 되는 경우, 퇴적 공정에 있어서의 플라즈마 중합이 진행되기 어려워지기 때문에, ALE로의 적용은 곤란하기 때문이라고 추찰된다. 또한, 표 1~2에 나타내는 바와 같이, 질량 기준으로 불소 원자가 탄소 원자의 2.21배 함유되는 제1 처리 가스를 사용한 비교예 3에서는, 활성막과, 실리콘 질화막 및 포토레지스트로의 보호막은 형성되지만, 에칭 공정에서는 에칭이 거의 정지되어 있다. 이것은, 제1 처리 가스 중에 포함되는 탄소 원자의 비율이 비교적 높기 때문에, 형성된 활성막 중의 원소 조성에 있어서의 탄소 비율도 높아져, 활성막의 에칭 내성이 높아졌기 때문이라고 추찰된다.
다음으로, 참고예로서, 실시예, 비교예에서 사용한 각종 플루오로카본 가스를 사용하여, 퇴적 공정과 에칭 공정을 전환하여 실시하지 않는 종래의 플라즈마 에칭 방법을 실시한 결과를 표 4에 나타낸다. 한편, 참고예의 결과와 더불어, 본 발명에 의한 플라즈마 에칭 방법에서 동일한 각종 가스를 사용한 경우의 결과를, 표 3-1로부터 발췌하여 함께 나타낸다. 또한, 표 4에서는, 종래의 플라즈마 에칭 방법에 의한 에칭 속도와의 비교를 위하여, 「상정 가공 속도」로서, 표 3-1에 나타낸 상정 가공 시간으로 상정 에칭 깊이 10 Å을 나눈 값을 나타낸다.
한편, 이하의 참고예에서는, 상부 전극에 대하여 공급한 전력, 및 하부 전극에 대하여 인가한 전압의 값이, 각각 비교예 3과 다르다. 이것은, 종래의 플라즈마 에칭 방법에서 양호한 에칭 효과를 얻기 위한 값으로 조절하였기 때문이다.
(참고예 1)
처리 가스로서, 1,3,3,4,4,5,5-헵타플루오로-시클로펜텐(C5HF7) 가스 100 체적부, 희가스 2000 체적부, 및 에칭 속도가 최대가 되는 양의 산소 가스 300 체적부를 첨가하고, 상부 전극에 대하여 공급하는 전력을 600 W로 하고, 하부 전극의 전압의 피크 투 피크값(Vpp)은 4700 V로 하고, 퇴적 공정과 에칭 공정이 동시에 진행되도록 하여 종래의 일반적인 에칭 방법을 실시하였다. 결과를 표 4에 나타낸다.
(참고예 2)
처리 가스로서 1,1,2,3,4,4-헥사플루오로-1,3-부타디엔(C4F6) 가스 100 체적부, 희가스 2000 체적부, 및 에칭 속도가 최대가 되는 양의 산소 가스 200 체적부를 첨가하고, 하부 전극에 대하여 인가하는 전압의 피크 투 피크값(Vpp)이 4700 V가 되도록 하고, 퇴적 공정과 에칭 공정이 동시에 진행되도록 하여 종래의 일반적인 에칭 방법을 실시하였다. 결과를 표 4에 나타낸다.
(참고예 3)
처리 가스로서 1,2,3,3,4,4,5,5-옥타플루오로-시클로펜텐(C5F8) 가스 100 체적부, 희가스 2000 체적부, 및 에칭 속도가 최대가 되는 양의 산소 가스 150 체적부를 첨가하고, 하부 전극에 대하여 인가하는 전압의 피크 투 피크값(Vpp)이 4700 V가 되도록 하고, 퇴적 공정과 에칭 공정이 동시에 진행되도록 하여 종래의 일반적인 에칭 방법을 실시하였다. 결과를 표 4에 나타낸다.
(참고예 4)
처리 가스로서 옥타플루오로시클로부탄(C4F8) 가스 100 체적부, 희가스 2000 체적부를 첨가하고, 하부 전극에 대하여 인가하는 전압의 피크 투 피크값(Vpp)이 4700 V가 되도록 하고, 퇴적 공정과 에칭 공정이 동시에 진행되도록 하여 종래의 일반적인 에칭 방법을 실시하였다. 결과를 표 4에 나타낸다.
[표 4]
Figure pct00006
표 4로부터, 참고예 1~4에 있어서는, 제1 처리 가스 중에 있어서의 불소 원자 및 탄소 원자의 비율(질량 기준)과 에칭 속도 및 에칭 선택비 사이에 관계성은 보이지 않는다. 한편, 우측란에 나타낸 바와 같이, ALE법에서 C5F8 가스를 사용하면, 높은 에칭 선택비와 빠른 가공 속도를 양립할 수 있다.
그런데, 일반적으로 플루오로카본을 처리 가스로서 사용한 플라즈마 에칭에 있어서 포토레지스트는, 플루오로카본 플라즈마 중에서 생성된 불소 라디칼이나 포토레지스트 상에 퇴적한 플루오로카본막 중의 불소 원자와, 포토레지스트에 포함되는 탄소 원자가 반응하여, 휘발성의 CF4가 생성되어 계외로 배기됨으로써 에칭이 진행된다. 한편으로 단결정 실리콘이나 폴리실리콘도, 완전히 동일한 원리로 휘발성의 SiF4가 생성되어, 에칭이 진행된다. 즉, 본 발명에 있어서 포토레지스트에 대하여 높은 에칭 선택비를 얻을 수 있다면, 실리콘에 대해서도 마찬가지로 높은 에칭 선택비를 얻는 것을 기대할 수 있다.
이상, 본 발명에 대하여, 예시적인 실시형태 및 실시예에 기초하여 설명해 왔다. 그러나, 본 발명에 따른 플라즈마 에칭 방법은, 특정한 장치 구성 및 에칭 조건에 의해 제한되는 것은 아니다. 본 발명의 플라즈마 에칭 방법은, ALE법에 따른 플라즈마 에칭 방법에 있어서, 처리 가스 중에 포함되는 불소 원자 및 탄소 원자의 질량비를 특정한 범위 내로 함으로써, 가공 시간의 단축과, 에칭 선택비의 향상을 실현할 수 있는 한에 있어서, 모든 장치 구성 및 에칭 조건에서 채용할 수 있다.
본 발명에 의하면, 가공 시간의 단축과, 에칭 선택비의 향상을 양립 가능한 ALE법에 의한 플라즈마 에칭 방법을 제공할 수 있다.

Claims (8)

  1. 처리 용기 내에 피처리 기판을 올려놓는 공정과,
    상기 처리 용기 내에, 불소 원자 및/또는 탄소 원자를 함유하는 적어도 1종의 가스를 포함하는 제1 처리 가스, 그리고, 희가스를 주성분으로 하고, 불소 원자 및/또는 탄소 원자를 함유하는 가스를 포함할 수 있는, 상기 제1 처리 가스와는 다른 제2 처리 가스를 공급하고, 상기 처리 용기 내를 상기 제1 및 제2 처리 가스를 포함하는 분위기로 하고, 상기 피처리 기판의 적어도 편면 상에 박막을 형성시키는 퇴적 공정과,
    상기 처리 용기 내를, 적어도 상기 제2 처리 가스를 포함하는 분위기로 하고, 상기 박막을 형성한 상기 피처리 기판을 플라즈마 에칭하는 에칭 공정
    을 포함하고,
    상기 퇴적 공정과 상기 에칭 공정을 전환하여 번갈아 실시하고, 또한
    상기 퇴적 공정에 있어서, 상기 처리 용기 내의 분위기가, 상기 제1 및 제2 처리 가스를 포함하는 경우에, 상기 분위기 중에 질량 기준으로 불소 원자가 탄소 원자의 2.4배 이상 3.1배 이하 함유되도록 하는 것을 포함하는,
    플라즈마 에칭 방법.
  2. 제1항에 있어서,
    상기 제1 처리 가스가, 적어도 1종의 플루오로카본 가스를 함유하는, 플라즈마 에칭 방법.
  3. 제2항에 있어서,
    상기 적어도 1종의 플루오로카본 가스가, 옥타플루오로시클로펜텐 가스인, 플라즈마 에칭 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 퇴적 공정으로부터 상기 에칭 공정으로의 전환에 있어서, 상기 처리 용기 내로의 상기 제1 처리 가스의 공급을 정지시키는, 플라즈마 에칭 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 에칭 공정에 있어서, 상기 처리 용기 내의, 상기 피처리 기판의 상기 박막을 형성하지 않는 면측의 영역에 대하여 인가하는 전압을 상기 퇴적 공정에서 동 영역에 대하여 인가하는 전압보다 증가시키는, 플라즈마 에칭 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 퇴적 공정에서, 상기 처리 용기 내의 분위기가, 상기 제1 및 제2 처리 가스를 포함하는 경우, 상기 분위기 중에 있어서의 상기 희가스의 비율이, 상기 분위기 중에 있어서의 상기 불소 원자 및/또는 탄소 원자를 함유하는 가스의 총량 100 체적부에 대하여, 10 체적부 이상 10000 체적부 이하가 되도록 하는 것을 포함하는, 플라즈마 에칭 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 에칭 공정에 있어서, 상기 피처리 기판의 상기 박막을 형성하지 않는 면측의 영역에 대하여 인가하는 전압의 피크 투 피크값이, 1600 V 이하인, 플라즈마 에칭 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 피처리 기판은, 비가공 대상막 및 가공 대상막을 구비하고, 상기 비가공 대상막에 대한 상기 가공 대상막의 에칭 선택비가 3.5 이상인, 플라즈마 에칭 방법.
KR1020187025390A 2016-03-17 2017-03-08 플라즈마 에칭 방법 KR102411668B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016054317 2016-03-17
JPJP-P-2016-054317 2016-03-17
PCT/JP2017/009332 WO2017159512A1 (ja) 2016-03-17 2017-03-08 プラズマエッチング方法

Publications (2)

Publication Number Publication Date
KR20180123668A true KR20180123668A (ko) 2018-11-19
KR102411668B1 KR102411668B1 (ko) 2022-06-20

Family

ID=59851953

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187025390A KR102411668B1 (ko) 2016-03-17 2017-03-08 플라즈마 에칭 방법

Country Status (7)

Country Link
US (1) US10629447B2 (ko)
EP (1) EP3432346A4 (ko)
JP (1) JPWO2017159512A1 (ko)
KR (1) KR102411668B1 (ko)
CN (1) CN108780748B (ko)
TW (1) TWI719160B (ko)
WO (1) WO2017159512A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10971369B2 (en) 2018-01-31 2021-04-06 Hitachi High-Tech Corporation Plasma processing method and plasma processing apparatus
JP6874778B2 (ja) * 2019-01-09 2021-05-19 ダイキン工業株式会社 シクロブタンの製造方法
TW202105514A (zh) * 2019-06-13 2021-02-01 日商東京威力科創股份有限公司 蝕刻方法以及蝕刻裝置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012819A (ja) * 2005-06-29 2007-01-18 Toshiba Corp ドライエッチング方法
KR100801253B1 (ko) * 2006-10-04 2008-02-04 가부시키가이샤 히다치 하이테크놀로지즈 절연막 드라이 에칭방법
KR20120097382A (ko) * 2009-11-09 2012-09-03 쓰리엠 이노베이티브 프로퍼티즈 컴파니 반도체의 이방성 식각 방법
JP2014522104A (ja) 2011-07-20 2014-08-28 ラム リサーチ コーポレーション 不活性ガスから生成される準安定ガスを使用する原子層エッチング
JP2015032597A (ja) * 2013-07-31 2015-02-16 日本ゼオン株式会社 プラズマエッチング方法
KR20150056553A (ko) * 2012-09-18 2015-05-26 도쿄엘렉트론가부시키가이샤 플라즈마 에칭 방법 및 플라즈마 에칭 장치
KR20160003565A (ko) * 2014-07-01 2016-01-11 도쿄엘렉트론가부시키가이샤 피처리체를 처리하는 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4241045C1 (de) 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
DE10246063A1 (de) 2002-10-02 2004-04-22 Robert Bosch Gmbh Verfahren zum anisotropen Ätzen eines Siliziumsubstrates
US20110027999A1 (en) 2006-08-16 2011-02-03 Freescale Semiconductor, Inc. Etch method in the manufacture of an integrated circuit
US8524112B2 (en) 2007-12-21 2013-09-03 Solvay Fluor Gmbh Process for the production of microelectromechanical systems
US20090191711A1 (en) * 2008-01-30 2009-07-30 Ying Rui Hardmask open process with enhanced cd space shrink and reduction
JP2009188257A (ja) * 2008-02-07 2009-08-20 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置並びに記憶媒体
JP5398315B2 (ja) 2009-03-13 2014-01-29 富士フイルム株式会社 圧電素子及びその製造方法並びにインクジェットヘッド
US8691698B2 (en) * 2012-02-08 2014-04-08 Lam Research Corporation Controlled gas mixing for smooth sidewall rapid alternating etch process
JP6207947B2 (ja) * 2013-09-24 2017-10-04 東京エレクトロン株式会社 被処理体をプラズマ処理する方法
JP6315809B2 (ja) * 2014-08-28 2018-04-25 東京エレクトロン株式会社 エッチング方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012819A (ja) * 2005-06-29 2007-01-18 Toshiba Corp ドライエッチング方法
KR100801253B1 (ko) * 2006-10-04 2008-02-04 가부시키가이샤 히다치 하이테크놀로지즈 절연막 드라이 에칭방법
KR20120097382A (ko) * 2009-11-09 2012-09-03 쓰리엠 이노베이티브 프로퍼티즈 컴파니 반도체의 이방성 식각 방법
JP2014522104A (ja) 2011-07-20 2014-08-28 ラム リサーチ コーポレーション 不活性ガスから生成される準安定ガスを使用する原子層エッチング
KR20150056553A (ko) * 2012-09-18 2015-05-26 도쿄엘렉트론가부시키가이샤 플라즈마 에칭 방법 및 플라즈마 에칭 장치
JP2015032597A (ja) * 2013-07-31 2015-02-16 日本ゼオン株式会社 プラズマエッチング方法
KR20160003565A (ko) * 2014-07-01 2016-01-11 도쿄엘렉트론가부시키가이샤 피처리체를 처리하는 방법

Also Published As

Publication number Publication date
CN108780748B (zh) 2023-02-17
JPWO2017159512A1 (ja) 2019-01-24
WO2017159512A1 (ja) 2017-09-21
TWI719160B (zh) 2021-02-21
EP3432346A4 (en) 2019-10-16
KR102411668B1 (ko) 2022-06-20
EP3432346A1 (en) 2019-01-23
US20190096689A1 (en) 2019-03-28
TW201801178A (zh) 2018-01-01
CN108780748A (zh) 2018-11-09
US10629447B2 (en) 2020-04-21

Similar Documents

Publication Publication Date Title
KR102180406B1 (ko) 에칭 방법
JP6871233B2 (ja) シリコン含有膜をエッチングするための方法
US9978606B2 (en) Methods for atomic level resolution and plasma processing control
JP6696429B2 (ja) プラズマエッチング方法
US11251051B2 (en) Dry etching method
JP6544215B2 (ja) ドライエッチング方法
Miyawaki et al. Highly selective etching of SiO2 over Si3N4 and Si in capacitively coupled plasma employing C5HF7 gas
WO2019054490A1 (ja) 酸ハロゲン化物を用いた原子層エッチング
KR102411668B1 (ko) 플라즈마 에칭 방법
KR20030051786A (ko) 드라이 에칭 가스 및 드라이 에칭 방법
KR102340870B1 (ko) 플라즈마 에칭 방법
US20220157614A1 (en) Dry Etching Method and Method for Producing Semiconductor Device
JP2017050413A (ja) プラズマエッチング方法
JPH08330278A (ja) 表面処理方法および表面処理装置
US6746970B2 (en) Method of forming a fluorocarbon polymer film on a substrate using a passivation layer
Morikawa et al. Investigations of surface reactions in neutral loop discharge plasma for high-aspect-ratio SiO2 etching
KR20190051881A (ko) 다른 재료들에 선택적인 컨포멀한 에칭 방법
Fuller Plasma etching
KR20180128901A (ko) 플라즈마 에칭 방법
JP4990551B2 (ja) ドライエッチング方法
KR20210124918A (ko) 기판 처리 방법 및 기판 처리 장치
JP2016051777A (ja) シリコン酸化膜のプラズマエッチング方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant