TWI609422B - 連續電漿蝕刻程序 - Google Patents

連續電漿蝕刻程序 Download PDF

Info

Publication number
TWI609422B
TWI609422B TW103115576A TW103115576A TWI609422B TW I609422 B TWI609422 B TW I609422B TW 103115576 A TW103115576 A TW 103115576A TW 103115576 A TW103115576 A TW 103115576A TW I609422 B TWI609422 B TW I609422B
Authority
TW
Taiwan
Prior art keywords
plasma
transition
gas
program
processing chamber
Prior art date
Application number
TW103115576A
Other languages
English (en)
Other versions
TW201507024A (zh
Inventor
李原鐵
謙 符
Original Assignee
蘭姆研究公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 蘭姆研究公司 filed Critical 蘭姆研究公司
Publication of TW201507024A publication Critical patent/TW201507024A/zh
Application granted granted Critical
Publication of TWI609422B publication Critical patent/TWI609422B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

連續電漿蝕刻程序
本發明關於半導體元件之形成。更具體而言，本發明關於需要蝕刻特徵部的半導體元件之形成。
在半導體晶圓處理中，於蝕刻期間可使用不同電漿程序。在從一程序前進至另一程序時，有時將電漿關閉。
為了達到前述者，且依據本發明之目的，遂提供一種以連續電漿蝕刻特徵部的方法。提供第一電漿程序，包含提供第一程序氣體之流動至處理腔室中、維持連續電漿、及停止進入處理腔室的第一程序氣體之流動。提供過渡程序，包含提供過渡氣體之流動至處理腔室中、維持連續電漿、及停止進入處理腔室的過渡氣體之流動。提供第二電漿程序，包含提供第二程序氣體之流動至處理腔室中、維持連續電漿、及停止進入處理腔室的第二程序氣體。
在本發明之另一表現形式中提供一種設備。提供電漿處理腔室，包含形成電漿處理腔室封閉空間的腔室壁、用以將晶圓支撐在電漿處理腔室封閉空間內的基板支撐件、用以調節電漿處理腔室封閉空間中之壓力的壓力調節器、用以對電漿處理腔室封閉空間提供電力以維持電漿的至少一電極、用以提供氣體至電漿處理腔室封閉空間中的氣體入口、及用以從電漿處理腔室封閉空間排出氣體的氣體出口。至少一射頻(RF)電源係電性連接至該至少一電極。氣體源係與氣體入口流體連接。控制器係可控制性地連接至氣體源及該至少一射頻電源，其包含至少一處理器及電腦可讀媒體。電腦可讀媒體包含用以提供複數循環的電腦可讀碼，其中每一循環包含用以提供第一電漿程序之電腦可讀碼，其包含用以提供第一程序氣體之電腦可讀碼、用以維持連續電漿之電腦可讀碼、及用以停止第一程序氣體之電腦可讀碼；用以提供過渡程序之電腦可讀碼，包含用以提供過渡氣體之電腦可讀碼、用以維持連續電漿之電腦可讀碼、及用以停止過渡氣體之電腦可讀碼；及用以提供第二電漿程序之電腦可讀碼，包含用以提供第二程序氣體之電腦可讀碼、用以維持連續電漿之電腦可讀碼、及用以停止第二程序氣體之電腦可讀碼。
本發明之這些及其他特徵將於以下實施方式中並結合以下圖式更加詳述。
現將參照 隨附圖式中所示之本發明之若干較佳實施例來詳細說明本發明。在以下敘述中，提出諸多具體細節以提供對於本發明之透徹瞭解。然而，對於熟悉本技術領域者將顯而易見，本發明可在不具有這些具體細節的一些或全部者的情況下實施。在其他情況中，為了不非必要地混淆本發明，故不詳細說明為人熟知之程序步驟及/或構造。
為了幫助理解，圖1為可用於本發明蝕刻特徵部之實施例的程序高階流程圖。基板設有蝕刻層(步驟104)。提供第一電漿程序(步驟108)。提供過渡程序(步驟112)。提供第二電漿程序(步驟116)。若需要利用此程序的更多蝕刻，便重複循環(步驟120)。 範例
在本發明之實施例的例示中，將在帶有特徵部之遮罩下具備蝕刻層的基板提供至電漿處理裝置中(步驟104)。圖2A為堆疊200之剖面圖，堆疊200具有設置在蝕刻層208下的基板204，蝕刻層208係設置在具有特徵部216之圖案化遮罩212下。在此範例中，蝕刻層208為矽。蝕刻層208可為沈積在基板204上、或為基板204之一部分的矽層(例如多晶矽)。圖案化遮罩212係由矽氧化物形成。在各種實施例中，可將一或更多層置於不同層之間。舉例來說，例如蝕刻停止層的一或更多層可在蝕刻層208與基板204之間。
圖3示意性地顯示電漿處理系統300之範例，電漿處理系統300可用以執行依據本發明之一實施例的對蝕刻層208進行蝕刻之程序。電漿處理系統300包含電漿反應器302，電漿反應器302中具有電漿處理腔室304。由匹配網路308所調諧的電漿電源306供給電力至位於電力窗(power window)312附近的TCP線圈310，以藉由提供感應耦合電力而在電漿處理腔室304中產生電漿314。TCP線圈(上電源)310可用以在電漿處理腔室304內產生均勻擴散曲線。舉例來說，TCP線圈310可用以在電漿314中產生環形電力分佈。電力窗312係設置成使TCP線圈310與電漿處理腔室304分隔、同時容許能量從TCP線圈310通至電漿處理腔室304。由匹配網路318所調諧的晶圓偏置電壓電源316提供電力至電極320，以設定由電極320所支撐之基板204上的偏置電壓。控制器324針對電漿電源306及晶圓偏置電壓電源316設定複數點。
電漿電源306及晶圓偏置電壓電源316可配置成在特定射頻(radio frequencies) (例如13.56MHz、27MHz、2MHz、400kHz、或其組合)下操作。電漿電源306及晶圓偏置電壓電源316可適當地依尺寸製作成供應一範圍之電力，以達到所需的程序效能。舉例來說，在本發明之一實施例中，電漿電源306可供應50至5000瓦之範圍內的電力，且晶圓偏置電壓電源316可供應20至2000V之範圍內的偏置電壓。此外，TCP線圈310及/或電極320可由二或更多次線圈或次電極組成，該等次線圈或次電極可由單一電源供電或由複數電源供電。
如圖3所示，電漿處理系統300更包含氣體源/氣體供應機構330。氣體源包含第一程序氣體源332、過渡氣體源334、及第二程序氣體源336。第一程序氣體可具有一些與過渡氣體或第二程序氣體相同的成份。在如此情況中，氣體源330(代替具有分離的氣體源)提供第一程序氣體、過渡氣體、及第二程序氣體之各種成份，如以下將加以說明。該等氣體源332、334、及336係經由氣體入口(例如噴淋頭340)與電漿處理腔室304流體連接。氣體入口可位於電漿處理腔室304中的任何有利位置，且可採用任何形式來噴注氣體。然而較佳地，氣體入口可配置成產生「可調整」氣體噴注曲線，其容許獨立調整流入電漿處理腔室304中複數區域的個別氣體。程序氣體及副產物係經由壓力控制閥342及泵浦344從腔室304移除，壓力控制閥342及泵浦344亦用以維持電漿處理腔室304內之特定壓力。氣體源/氣體供應機構330係由控制器324所控制。Fremont, CA之Lam Research Corp.的Kiyo可用來實施本發明之實施例。
圖4為高階方塊圖，其顯示適用於實施本發明之實施例中所用之控制器324的電腦系統400。電腦系統可具有許多物理形式，由積體電路、印刷電路板、及小型手持式裝置到大型超級電腦皆可。電腦系統400包含一或更多處理器402，且可更包含電子顯示裝置404(用以顯示圖形、文字、及其他資料)、主記憶體406(例如隨機存取記憶體(RAM))、儲存裝置408(例如硬碟機)、可移除儲存裝置410(例如光碟機)、使用者介面裝置412(例如鍵盤、觸控螢幕、小鍵盤、滑鼠或其他指向裝置等)、及通訊介面414(例如無線網路介面)。通訊介面414容許軟體及資料在電腦系統400與外部裝置之間經由一連結而傳輸。該系統亦可包含前述裝置/模組對其連接的通訊基礎建設416(例如通訊匯流排、交叉條(cross-over bar)、或網路)。
經由通訊介面414傳輸的資訊可為訊號形式，例如電子訊號、電磁訊號、光學訊號、或其他 可透過通訊連結由通訊介面414接收的訊號，該通訊連結載送訊號且可使用導線或纜線、光纖、電話線、行動電話連結、射頻連結、及/或其他通訊頻道加以實施。利用如此之通訊介面，可思及在執行上述方法步驟的過程中，一或更多處理器402可從網路接收資訊，或可輸出資訊至網路。再者，本發明之方法實施例可僅在處理器上執行，或可經由例如網際網路之網路、結合分享一部分處理的遠端處理器而執行。
用語「非暫態電腦可讀媒體」一般用以指稱例如主記憶體、次要記憶體、可移除儲存器之媒體；以及例如硬碟、快閃記憶體、磁碟記憶體、CD-ROM之儲存裝置；及其他形式之持續記憶體，且不應解讀為涵蓋暫態標的，例如載波或訊號。電腦碼之範例包含例如由編譯器產生之機器碼、以及含有由電腦使用解譯器執行之較高階碼的資料夾。電腦可讀媒體亦可為由體現於載波中之電腦資料訊號所傳輸、且代表由處理器所執行的一序列之指令的電腦碼。
提供第一電漿程序(步驟108)。提供10 mTorr之壓力。提供100瓦的變壓器耦合型電漿(transformer coupled plasma, TCP)功率。在100Hz下以15％負載循環施加500伏特的脈衝偏置電壓。使100 sccm CF4 之第一電漿程序氣體從第一程序氣體源332流至電漿處理腔室304中。使氣體流動7秒。在其他實施例中，可以連續模式提供偏壓。
提供過渡程序(步驟112)。提供5 mTorr之壓力。提供150瓦的TCP功率。不提供偏置電壓。使100 sccm N2 之過渡氣體從過渡氣體源334流至電漿處理腔室304中。使氣體流動1秒。
提供第二電漿程序(步驟116)。提供20 mTorr之壓力。提供600瓦的TCP功率。不提供偏置電壓。使200 sccm O2 之第二電漿程序氣體從第二程序氣體源336流至電漿處理腔室304中。使氣體流動10秒。
在此範例中，於第二電漿程序之後提供第二過渡程序。提供5 mTorr之壓力。提供150瓦的TCP功率。不提供偏置電壓。使200 sccm Ar之過渡氣體從氣體源330流至電漿處理腔室304中。使氣體流動3秒。
在第二過渡程序後之第三電漿程序中，提供3 mTorr之壓力。提供300瓦的變壓器耦合型電漿(TCP)功率。在100Hz下以25％負載循環施加850伏特的脈衝偏置電壓。使100 sccm Cl2 之第三電漿程序氣體從氣體源330流至電漿處理腔室304中。使氣體流動10秒。
圖2B為一或更多循環後的堆疊200之剖面圖，其中特徵部被部分地蝕刻。該蝕刻提供特徵部216。持續循環直到抵達所需的蝕刻深度。圖2C為特徵部216完後的堆疊200之剖面圖。在此範例中，第一電漿程序為蝕刻程序，第二電漿程序為提供保護層的保護性程序，且第三電漿程序為蝕刻程序。
在第一組測試堆疊中，矽層係使用以上程序加以蝕刻，但使用不連續電漿來代替使用第一電漿程序與第二電漿程序之間及第二電漿程序與第三電漿程序之間的過渡程序，其在各不同電漿程序之間將電漿熄滅。在各階段之間熄滅及重新激起電漿增加了程序時間、並增加發弧(arcing)的機會且產生微粒污染物，而增加裝置故障。
在第二組測試堆疊中，矽層係使用以上程序加以蝕刻，使用連續電漿但不具有第一電漿程序與第二電漿程序之間及第二電漿程序與第三電漿程序之間的過渡程序。所產生之經蝕刻堆疊比第一組測試堆疊中產生之經蝕刻堆疊更薄。此蝕刻結果之差異顯示程序偏移(process shift)，其係起因於混合來自不同程序階段之氣體。在不由理論束縛的情況下，據信來自第二電漿程序之氧及來自第一電漿程序之氟二者混合在一起會增加經蝕刻堆疊的修整，或者氟在第二電漿程序期間持續存在會持續修整經蝕刻堆疊。此外，混合第二程序氣體及第三程序氣體導致 1)較慢的蝕刻率及 2)RF不穩定性。
在第三組測試堆疊中，矽層係使用以上程序加以蝕刻，使用連續電漿及過渡程序。所產生之經蝕刻堆疊比第二組測試堆疊中之經蝕刻堆疊更厚。在不由理論束縛的情況下，據信過渡階段容許氟在氧電漿階段之前被實質上移除，或更佳地，據信過渡氣體(例如N2 )幫助活性地中和氟。在此範例中，據信N2 藉由清除由氟產生之氟離子及自由基而活性地中和氟。第二過渡步驟中的Ar離子及/或自由基可中和來自第二步驟之氧電漿(離子及/或自由基)，或第二過渡步驟可提供足夠時間在不熄滅電漿的情況下於第二電漿程序氣體與第三電漿程序氣體之間進行氣體交換。
此實施例提供比使用不連續電漿之程序更快的程序，且此實施例具有比使用不連續電漿之程序更為減少的微粒缺陷。此實施例亦減少程序偏移。在此實施例中，第一電漿程序提供500或850伏特之偏壓以促進蝕刻，且過渡程序不提供偏壓以使蝕刻降至最少。更大致地來說，第一電漿程序提供至少200伏特之蝕刻偏壓，而過渡程序提供少於100伏特之低偏壓以使蝕刻減至最少。在此範例中，第一電漿程序及第二電漿程序係各執行過渡程序之時段之至少7倍的時段。
在本發明之其他實施例中，過渡氣體可藉由與蝕刻離子/自由基之化學反應而活性地移除第一電漿程序氣體之蝕刻成份，或可造成電子溫度的改變。在其他實施例中，來自過渡氣體的電漿對於來自第一電漿程序及第二電漿程序之電漿而言同時為惰性。第一電漿程序之蝕刻成份係於第一電漿程序期間或在第一電漿程序結束時停止。在一些實施例中，第一電漿程序為蝕刻程序，且第二電漿程序為蝕刻程序。在一些實施例中，第二電漿程序具有少於過渡程序之時段的100倍之時段。更佳地，第二電漿程序具有少於過渡程序之時段的50倍之時段。最佳地，第二電漿程序具有少於過渡程序之時段的10倍之時段。在一些實施例中，過渡氣體為惰性，其中過渡氣體不蝕刻或沉積、且未對電漿處理進行任何提供，但協助中和第一電漿程序氣體之成份。
較佳地，過渡程序少於5秒。更佳地，過渡程序少於3秒。相較於使用不連續電漿之程序，如此短的過渡時間容許增加的產能。
雖然已根據若干較佳實施例說明本發明，仍有落於本發明之範疇內的修改、變更、及各種置換均等物。亦應注意有許多實施本發明之方法及設備的替代方式。因此欲使以下之隨附請求項被解讀為包含落於本發明之真實精神及範疇的所有如此修改、變更、及各種置換均等物。
104‧‧‧步驟
108‧‧‧步驟
112‧‧‧步驟
116‧‧‧步驟
120‧‧‧步驟
200‧‧‧堆疊
204‧‧‧基板
208‧‧‧蝕刻層
212‧‧‧圖案化遮罩
216‧‧‧特徵部
300‧‧‧電漿處理系統
302‧‧‧電漿反應器
304‧‧‧電漿處理腔室
306‧‧‧電漿電源
308‧‧‧匹配網路
310‧‧‧TCP線圈
312‧‧‧電力窗
314‧‧‧電漿
316‧‧‧晶圓偏壓電源
318‧‧‧匹配網路
320‧‧‧電極
324‧‧‧控制器
330‧‧‧氣體源/氣體供應機構
332‧‧‧第一程序氣體源
334‧‧‧過渡氣體源
336‧‧‧第二程序氣體源
340‧‧‧噴淋頭
342‧‧‧壓力控制閥
344‧‧‧泵浦
400‧‧‧電腦系統
402‧‧‧處理器
404‧‧‧電子顯示裝置
406‧‧‧主記憶體
408‧‧‧儲存裝置
h 410‧‧‧可移除儲存裝置
412‧‧‧使用者介面裝置
414‧‧‧通訊介面
416‧‧‧通訊基礎建設
本發明係以例示之方式而非限制之方式顯示於隨附圖式中之圖形，且其中相似之參考編號表示相似元件，且其中：
圖1為可用於本發明之實施例的程序高階流程圖。
圖2A-C為依據本發明之實施例所處理的堆疊之示意剖面圖。
圖3為可用於實施本發明之電漿處理腔室的示意圖。
圖4顯示一電腦系統，其適用於實施本發明之實施例中所用的控制器。
104‧‧‧步驟
108‧‧‧步驟
112‧‧‧步驟
116‧‧‧步驟
120‧‧‧步驟

Claims (18)

  1. 一種利用連續電漿蝕刻特徵部的方法，包含：提供一第一電漿程序，包含：提供一第一程序氣體之流動至一處理腔室中；維持該連續電漿；及停止進入該處理腔室的該第一程序氣體之流動；提供一過渡程序，包含：提供一過渡氣體之流動至該處理腔室中；維持該連續電漿；及停止進入該處理腔室的該過渡氣體之流動；及提供一第二電漿程序，包含：提供一第二程序氣體之流動至該處理腔室中；維持該連續電漿；及停止進入該處理腔室的該第二程序氣體。
  2. 如申請專利範圍第1項之利用連續電漿蝕刻特徵部的方法，其中該過渡氣體中和該第一程序氣體之一成份。
  3. 如申請專利範圍第2項之利用連續電漿蝕刻特徵部的方法，其中提供該第一電漿程序、提供該過渡程序、及提供該第二電漿程序係循環地重複複數次。
  4. 如申請專利範圍第3項之利用連續電漿蝕刻特徵部的方法，其中該第二電漿程序為一蝕刻程序。
  5. 如申請專利範圍第4項之利用連續電漿蝕刻特徵部的方法，其中使該過渡氣體持續流動一過渡時段，且其中使該第二程序氣體持續流動一第二程序時段，其中該第二程序時段少於該過渡時段之100倍。
  6. 如申請專利範圍第4項之利用連續電漿蝕刻特徵部的方法，其中使該過渡氣體持續流動一過渡時段，且其中使該第二程序氣體持續流動一第二程序時段，其中該第二程序時段少於該過渡時段之50倍。
  7. 如申請專利範圍第4項之利用連續電漿蝕刻特徵部的方法，其中使該過渡氣體持續流動一過渡時段，且其中使該第二程序氣體持續流動一第二程序時段，其中該第二程序時段少於該過渡時段之10倍。
  8. 如申請專利範圍第5項之利用連續電漿蝕刻特徵部的方法，更包含在該第二電漿程序之後提供一第二過渡程序，包含：提供一第二過渡氣體之流動至該處理腔室中；維持該連續電漿；及停止進入該處理腔室的該第二過渡氣體之流動。
  9. 如申請專利範圍第8項之利用連續電漿蝕刻特徵部的方法，其中該第一電漿程序為一蝕刻程序，其中該第一程序氣體包含一蝕刻成份，且其中該過渡氣體包含一清除成份，該清除成份清除該蝕刻成份。
  10. 如申請專利範圍第9項之利用連續電漿蝕刻特徵部的方法，其中該蝕刻成份為氟，且其中該清除成份為N2。
  11. 如申請專利範圍第9項之利用連續電漿蝕刻特徵部的方法，其中該第一電漿程序提供至少500伏特之偏置電壓，且其中該過渡程序提供小於100伏特之偏置電壓。
  12. 如申請專利範圍第9項之利用連續電漿蝕刻特徵部的方法，其中該第一電漿程序具有該過渡程序之時段的至少7倍之時段。
  13. 如申請專利範圍第12項之利用連續電漿蝕刻特徵部的方法，其中該過渡程序之時段少於3秒。
  14. 如申請專利範圍第1項之利用連續電漿蝕刻特徵部的方法，更包含在該第二電漿程序之後提供一第二過渡程序，包含：提供一第二過渡氣體之流動至該處理腔室中；維持該連續電漿；及停止進入該處理腔室的該第二過渡氣體之流動。
  15. 如申請專利範圍第1項之利用連續電漿蝕刻特徵部的方法，更包含：提供一第二過渡程序，包含：提供一第二過渡氣體之流動至該處理腔室中；維持該連續電漿；及停止進入該處理腔室的該第二過渡氣體之流動；及提供一第三電漿程序，包含：提供一第三程序氣體之流動至該處理腔室中；維持該連續電漿；及停止進入該處理腔室的該第三程序氣體。
  16. 如申請專利範圍第1項之利用連續電漿蝕刻特徵部的方法，其中該第一電漿程序具有該過渡程序之時段的至少7倍之時段。
  17. 如申請專利範圍第16項之利用連續電漿蝕刻特徵部的方法，其中該過渡程序之時段少於3秒。
  18. 如申請專利範圍第1項之利用連續電漿蝕刻特徵部的方法，其中該第一程序氣體與該第二程序氣體不同。
TW103115576A 2013-05-01 2014-04-30 連續電漿蝕刻程序 TWI609422B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/875,146 US9129902B2 (en) 2013-05-01 2013-05-01 Continuous plasma ETCH process

Publications (2)

Publication Number Publication Date
TW201507024A TW201507024A (zh) 2015-02-16
TWI609422B true TWI609422B (zh) 2017-12-21

Family

ID=51841631

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103115576A TWI609422B (zh) 2013-05-01 2014-04-30 連續電漿蝕刻程序

Country Status (3)

Country Link
US (2) US9129902B2 (zh)
KR (1) KR20140131482A (zh)
TW (1) TWI609422B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9129902B2 (en) 2013-05-01 2015-09-08 Lam Research Corporation Continuous plasma ETCH process
JP6543522B2 (ja) * 2015-07-06 2019-07-10 株式会社ジャパンディスプレイ 表示装置
JP6689674B2 (ja) 2016-05-30 2020-04-28 東京エレクトロン株式会社 エッチング方法
US9997364B2 (en) 2016-10-19 2018-06-12 Lam Research Corporation High aspect ratio etch
JP6869765B2 (ja) * 2017-03-23 2021-05-12 株式会社日立ハイテク プラズマ処理装置及びプラズマ処理方法
US10847374B2 (en) 2017-10-31 2020-11-24 Lam Research Corporation Method for etching features in a stack
US10361092B1 (en) * 2018-02-23 2019-07-23 Lam Research Corporation Etching features using metal passivation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070243714A1 (en) * 2006-04-18 2007-10-18 Applied Materials, Inc. Method of controlling silicon-containing polymer build up during etching by using a periodic cleaning step
US20110177669A1 (en) * 2010-01-15 2011-07-21 Applied Materials, Inc. Method of controlling trench microloading using plasma pulsing

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW255839B (zh) * 1993-05-20 1995-09-01 Hitachi Seisakusyo Kk
US6849554B2 (en) * 2002-05-01 2005-02-01 Applied Materials, Inc. Method of etching a deep trench having a tapered profile in silicon
US7446050B2 (en) 2003-08-04 2008-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. Etching and plasma treatment process to improve a gate profile
US20050275944A1 (en) * 2004-06-11 2005-12-15 Wang Jian J Optical films and methods of making the same
US8129283B2 (en) * 2007-02-13 2012-03-06 Hitachi High-Technologies Corporation Plasma processing method and plasma processing apparatus
JP5387401B2 (ja) * 2007-03-07 2014-01-15 宇部興産株式会社 ２−メチル−３−（３，４−メチレンジオキシフェニル）プロパナールの品質保持方法、及びその製造方法
JP5221403B2 (ja) * 2009-01-26 2013-06-26 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置および記憶媒体
US9129902B2 (en) 2013-05-01 2015-09-08 Lam Research Corporation Continuous plasma ETCH process

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070243714A1 (en) * 2006-04-18 2007-10-18 Applied Materials, Inc. Method of controlling silicon-containing polymer build up during etching by using a periodic cleaning step
US20110177669A1 (en) * 2010-01-15 2011-07-21 Applied Materials, Inc. Method of controlling trench microloading using plasma pulsing

Also Published As

Publication number Publication date
KR20140131482A (ko) 2014-11-13
US20140329391A1 (en) 2014-11-06
US9129902B2 (en) 2015-09-08
US9530658B2 (en) 2016-12-27
US20150348792A1 (en) 2015-12-03
TW201507024A (zh) 2015-02-16

Similar Documents

Publication Publication Date Title
TWI609422B (zh) 連續電漿蝕刻程序
TWI596669B (zh) 鎢蝕刻之方法
KR102331627B1 (ko) 에칭을 위한 고속―가스 스위칭
TWI596671B (zh) 具有混合模式脈動之蝕刻
TW201442108A (zh) 在原處之金屬殘餘物清潔
KR102070459B1 (ko) 평활 측벽의 급속 교번 에칭 프로세스를 위한 제어된 가스 혼합
TWI591721B (zh) 用以提供介層窗之方法
US9607848B2 (en) Etch process with pre-etch transient conditioning
KR102626483B1 (ko) 반도체 프로세싱을 위한 실리콘-기반 증착
US10600648B2 (en) Silicon-based deposition for semiconductor processing
US20140030893A1 (en) Method for shrink and tune trench/via cd