JP6821292B2 - タングステン含有層をエッチングする方法 - Google Patents

タングステン含有層をエッチングする方法 Download PDF

Info

Publication number
JP6821292B2
JP6821292B2 JP2015148374A JP2015148374A JP6821292B2 JP 6821292 B2 JP6821292 B2 JP 6821292B2 JP 2015148374 A JP2015148374 A JP 2015148374A JP 2015148374 A JP2015148374 A JP 2015148374A JP 6821292 B2 JP6821292 B2 JP 6821292B2
Authority
JP
Japan
Prior art keywords
tungsten
etching
containing layer
layer
etching gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015148374A
Other languages
English (en)
Other versions
JP2016032117A (ja
Inventor
ホワ・シアン
チエン・フー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2016032117A publication Critical patent/JP2016032117A/ja
Application granted granted Critical
Publication of JP6821292B2 publication Critical patent/JP6821292B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、半導体デバイスの製造過程でタングステン(W)含有層を選択的にエッチングすることに関する。
半導体ウエハの処理過程では、タングステン含有層を介して特徴部(feature)をエッチングできる。
タングステンを含む特定の特徴部を形成する過程では、タングステンを選択的にエッチングしなければならないが、シリコン、シリコン酸化膜、シリコン酸窒化膜、シリコン窒化膜、または窒化チタン膜は、最小限にエッチングされる。以前はこのように選択度を実現できなかった。
前述の内容を実現するために、本発明の目的によれば、タングステン含有層をエッチングする方法を提供する。O2およびフッ素含有成分を含むエッチングガスを供給し、このエッチングガスは、フッ素原子と少なくとも同数の酸素原子を有する。エッチングガスからプラズマを形成する。タングステン含有層は、エッチングガスから形成されたプラズマを用いてエッチングされる。
本発明のもう1つの表現形態によれば、シリコン酸化膜層に対するタングステン層内の特徴部を選択的にエッチングする方法を提供する。O2、N2、およびフッ素含有成分を含むエッチングガスを供給し、エッチングガスは、フッ素原子と少なくとも同数の酸素原子およびフッ素原子と少なくとも同数の窒素原子を有する。エッチングガスからプラズマを形成する。少なくとも60mTorrの室圧を維持する。100から400ボルトのバイアスをかける。タングステン層は、エッチングガスから形成されたプラズマでエッチングされて、アスペクト比が少なくとも10対1である特徴部を形成する。
本発明のこれらの特徴およびその他の特徴について、本発明の詳細な説明および以下の図面と合わせて以下にさらに詳細に説明していく。
本発明は、添付の図面に例として示したものであって、限定的に示したものではなく、図面では同じ符号は同様の要素を指している。
本発明の一実施形態の高度なフローチャートである。
本発明の一実施形態によるスタック処理の概略図である。 本発明の一実施形態によるスタック処理の概略図である。
エッチングに使用できるエッチング反応装置の概略図である。
本発明の実施形態で使用する制御装置を実装するのに適しているコンピュータシステムを示す図である。
添付の図面に示した本発明のいくつかの好適な実施形態を参照して、本発明を詳細に説明していく。以下の説明文では、本発明を完全に理解してもらうために、多数の特定の詳細を記載している。ただし、このような特定の詳細の一部または全部がなくとも本発明を実行できることは当業者には明らかであろう。また、本発明を無駄に不明瞭にしないために、公知の処理工程および/または構造については詳細に説明していない。
理解しやすいように、図1に、本発明の一実施形態で使用する処理の高度なフローチャートを示している。少なくとも1つのW含有層を含むスタックを含む基板を供給する(ステップ104)。エッチングガスを供給する(ステップ108)。エッチングガスはプラズマ状に形成される(ステップ112)。W含有層は、選択的にエッチングされる(ステップ116)。
実施例
本発明の好適な実施形態の一例では、少なくとも1つのタングステン含有層を含むスタックを含む基板を供給する(ステップ104)。図2Aは、基板層または特徴層204が上層208の下に堆積されているスタック200の断面図である。この例では、特徴層204はシリコンであり、上層208はシリコン酸化膜でできている。特徴部212を特徴層204に形成している。横方向の特徴部216を特徴部212の両側に形成している。W含有層220をスタック200の上に堆積する。このような堆積は、電気めっきもしくは無電解堆積または共形の金属層を堆積する別の方法を用いて行うことができる。
1つの実施形態では、全処理を単一のプラズマエッチング室で実施できる。図3は、プラズマ処理システム300の概略図であり、このシステムはプラズマ処理機301を備えている。プラズマ処理機301は、誘導結合プラズマエッチング機であり、プラズマ処理室304を中に有するプラズマ反応装置302を備えている。変圧器結合電力(TCP)制御装置350がTCP電源351を、バイアス電力制御装置355がバイアス電源356をそれぞれ制御して、プラズマ処理室304の内部で生じるプラズマ324に作用させる。
TCP制御装置350は、TCP電源351に対する設定点を設定し、このTCP電源は、無線周波数信号を13.56MHzで供給するように構成され、TCPマッチングネットワーク352によって、プラズマ処理室304の近傍に位置しているTCPコイル353に合わせられる。TCPコイル353をプラズマ処理室304から分離するためにRF透過窓354を設け、エネルギーがTCPコイル353からプラズマ処理室304へ移動できるようにする。
バイアス電力制御装置355は、バイアス電源356に対する設定点を設定し、このバイアス電源は、RF信号を供給するように構成され、バイアスマッチングネットワーク357によって、プラズマ処理室304の内部に位置しているチャック電極308に合わせられて直流電流(DC)のバイアスを電極308の上に形成し、この電極は、特徴層204を含む被処理ウエハを受けるように適応している。
ガス供給機構またはガス源310が、1つまたは複数のガスの1つまたは複数の源316を備え、このガス源は、ガスマニホールド317を介して装着され、処理に必要な適切な化学物質をプラズマ処理室304の内部に供給する。ガス排出機構318が、圧力制御弁319および排出ポンプ320を備え、プラズマ処理室304内から粒子を除去し、プラズマ処理室304を特定の圧力に維持する。
温度制御装置380は、冷却用電源384を制御することによって、チャック電極308内に設けられた冷却用再循環システムの温度を制御する。プラズマ処理システムは電子制御回路370も備え、この電子制御回路は、バイアス電力制御装置355、TCP制御装置350、温度制御装置380、およびその他の制御システムを制御するために使用されてよい。プラズマ処理システム300は、終点検出器を有していてもよい。このような誘導結合システムの一例が、米国カリフォルニア州フリーモント所在のLam Research Corporation社が構築したKiyoであり、これは、誘電材料および有機材料のほか、シリコン、ポリシリコンおよび導電層をエッチングするのに使用される。本発明のその他の実施形態では、容量結合システムを使用してよい。
図4は、高度なブロック図であり、本発明の実施形態で使用する制御回路370を実装するのに適しているコンピュータシステム400を示している。コンピュータシステムは、集積回路、プリント回路基板、小型のハンドヘルドデバイスから巨大なスーパーコンピュータに至るまで、多くの物理的形態であってよい。コンピュータシステム400は、1つ以上のプロセッサ402を備え、さらに、電子表示デバイス404(画像、テキストおよびその他のデータを表示するためのもの)、メインメモリ406(例えばランダムアクセスメモリ(RAM))、ストレージデバイス408(例えばハードディスクドライブ)、リムーバブルストレージデバイス410(例えば光学ディスクドライブ)、ユーザインターフェースデバイス412(例えばキーボード、タッチ画面、キーパッド、マウスまたはその他のポインティングデバイスなど)、および通信インターフェース414(例えばワイヤレスネットワークインターフェース)を備えることができる。通信インターフェース414により、リンクを介してコンピュータシステム400と外部デバイスとの間でソフトウェアおよびデータを伝送できる。システムは、通信基盤416(例えば通信バス、クロスオーバーバー、またはネットワーク)を備えていてもよく、この通信基盤に対して前述のデバイス/モジュールが接続される。
通信インターフェース414を介して伝送された情報は、電子信号、電磁気信号、光学信号または信号を伝達できる通信リンクを介して通信インターフェース414で受信できるその他の信号などの信号形態であってよく、ワイヤーまたはケーブル、光ファイバー、電話線、携帯電話リンク、無線周波数リンク、および/またはその他の通信チャネルを用いて実装されてよい。このような通信インターフェースでは、前述の方法ステップを実施する過程で、1つ以上のプロセッサ402がネットワークからの情報を受信できたり、ネットワークに情報を出力できたりすることが構想される。このほか、本発明による方法の実施形態では、プロセッサのみで実行してもよく、または処理の一部を分担する遠隔のプロセッサと組み合わせたインターネットなどのネットワーク上で実行してもよい。
「非一過性のコンピュータ可読媒体」という用語は、一般に、メインメモリ、サブメモリ、リムーバブルストレージ、およびストレージデバイスなどの媒体を指し、ストレージデバイスは、例えばハードディスク、フラッシュメモリ、ディスクドライブメモリ、CD−ROMおよびその他の持続的な記憶装置形態であり、キャリア波またはキャリア信号のような一過性の対象物を含めるものと解釈してはならない。コンピュータコードの例には、コンパイラで生成したようなマシンコード、およびインタープリタを用いてコンピュータが実行するファイル含有の高級コードなどがある。コンピュータ可読媒体は、キャリア波に組み込まれたコンピュータデータ信号によって伝送されたコンピュータコードであって、プロセッサが実行できる一連の命令を表しているコンピュータコードであってもよい。
エッチングガスをガス源316からプラズマ処理室304に供給する(ステップ108)。この実施形態では、エッチングガスは、酸素、窒素、およびフッ素含有成分を含む。エッチングガスの配合の一例が、80sccmのCF4、160sccmのO2、160sccmのN2である。
エッチングガスをプラズマ状に形成する(ステップ112)。この例では、エッチングガスをプラズマ状に形成するのに、1800ワットのTCP電力を13.5MHzで供給する。W層220をエッチングする(ステップ116)。0〜100ボルトのバイアスをかける。室圧を180mTorrに維持する。W層を60℃に維持する。この処理を100〜200秒間維持する。
図2Bは、W層をエッチングした後のスタック200の断面概略図である。エッチ(the etch)はW層の大部分をエッチングで除去していて、特徴層204に最小のエッチングを施したW特徴部224が残っている。このような仕上がりにするには高度な選択的エッチングが必要である。
好ましくは、エッチングガスはO2およびフッ素含有成分を含み、エッチングガスは、フッ素原子と少なくとも同数の酸素原子を有する。さらに好ましくは、エッチングガスはN2も含み、この場合はフッ素原子と少なくとも同数の窒素原子がある。酸素および窒素を好適な濃度にするとWOxyの生成が増すと考えられ、この場合のxおよびyは正の整数である。フッ素は、WOxyと反応してWOxzを形成する。上記の例では、フッ素含有分子の少なくとも2倍の酸素分子がある。その上、フッ素含有分子の少なくとも2倍の窒素分子がある。窒素含有層よりもタングステン含有層を選択的にエッチングする場合、エッチングガス中の窒素の存在が窒素含有層を保護するのに役立ってエッチングの選択度が向上すると考えられる。
好ましくは、エッチング処理過程で少なくとも30mTorrの圧力をかける。理論抜きに考えた場合、30mTorrよりも高い圧力にするとプラズマの密度が下がると考えられ、このようにすると衝撃が少なくなる。これによって、衝撃を利用する物理的エッチングよりも化学的エッチングを有利にすることができ、これによって選択度が向上する。このほか、圧力をさらに上げると、上から下までのW含有層のエッチングの均一性も向上するとともに、タングステンエッチングに対するアスペクト比を高くすることができると考えられる。さらに好ましくは、圧力は少なくとも100mTorrである。
好ましくは、W層は、少なくとも30℃の温度に維持される。さらに好ましくは、W層は、少なくとも60℃の温度に維持される。最も好ましくは、W層は、30℃から90℃の温度に維持される。温度を高くするほど選択度が増すと考えられる。ただし、温度が高すぎると、上部CDの下部CDに対する比が高くなりすぎるおそれがある。なぜなら、温度が高すぎるとタングステンの上部が速くエッチングされるからである。
好ましくは、バイアスは、100〜400ボルトである。バイアスが低すぎれば、特徴部の下をO2から保護するのが弱すぎると考えられる。エッチングの副産物である主にポリマーを生じさせてエッチングの前面に再度堆積させるには、十分に高いバイアスが必要であり、これによって特徴部の底がさらにエッチングされないようにするのに役立つ可能性があると考えられる。このほか、特徴部のアスペクト比が高いと、特定のバイアス電圧でWの凹部を上から下まで均一にしやすくなる。このほか、バイアス電圧をさらに高くすると、特徴部の底に穴が開いてしまい、これではデバイスを完全に破損してしまう。バイアスが高すぎると、衝撃が強くなりすぎ、これによって前述したように選択度が下がる。さらに好ましくは、W層のエッチング過程でバイアスをまったくかけないことであるが、これは側面のWのエッチングによいことである。
選択的なエッチングは、タングステン層を含む半導体デバイスを提供する際に有益である。このようなデバイスの一例が、タングステンの凹部を含む3次元NANDであってよい。実施形態では、純タングステンまたはタングステンの合金で、アスペクト比の高い特徴部をエッチングすることが可能になる。アスペクト比の高い特徴部は、高さ対スペース幅の比が少なくとも10:1である。このほか、本発明の実施形態では、エッチング特徴部の上幅対下幅の比(上/下)が1.5:1から1:1.5である。さらに好ましくは、上/下比は、1.25:1から1:1.25である。さらに好ましくは、上/下比は1:1である。実施形態では、タングステン対シリコン酸化膜のエッチング選択度を少なくとも2:1でエッチングする。さらに好ましくは、エッチングの選択度は、少なくとも4:1である。最も好ましくは、選択度は少なくとも50:1である。実施形態では、合計ガス流量が1,000sccm未満になる。様々な実施形態では、酸素原子の流量は、フッ素原子の流量の少なくとも2倍である。様々な実施形態では、窒素原子の流量もフッ素原子の流量の少なくとも2倍である。
本発明を複数の好適な実施形態の点から説明してきたが、変更、入れ替え、修正、および様々な代替均等物があり、これらは本発明の範囲内に収まる。本発明の方法および機器を実装する代替方法が多数あることにも留意すべきである。したがって、以下の付属の請求項は、本発明の真の精神および範囲内に収まるそのような変更、入れ替え、および様々な代替均等物をすべて含むと解釈するものとする。本発明は以下の適用例としても実現できる。
[適用例1]
タングステン含有層をエッチングする方法であって、
2 およびフッ素含有成分を含むエッチングガスを提供し、前記エッチングガスは、フッ素原子と少なくとも同数の酸素原子を有すること、
前記エッチングガスからプラズマを形成すること、および
前記エッチングガスから形成された前記プラズマを用いて前記タングステン含有層をエッチングすること
を含む、方法。
[適用例2]
前記エッチングガスは、さらにN 2 を含み、前記エッチングガスは、フッ素原子と少なくとも同数の窒素原子を有する、適用例1に記載の方法。
[適用例3]
少なくとも30mTorrの圧力をかけることをさらに含む、適用例2に記載の方法。
[適用例4]
前記タングステン層を少なくとも30℃に加熱することをさらに含む、適用例3に記載の方法。
[適用例5]
100から400ボルトのバイアスをかけることをさらに含む、適用例4に記載の方法。
[適用例6]
Si、SiO、SiN、またはTiNでできた露出層が前記タングステン含有層の前記エッチに曝露され、前記タングステン含有層の前記エッチングは、前記露出層に対して前記タングステン含有層を選択的にエッチングする、適用例5に記載の方法。
[適用例7]
400ボルト未満のバイアスをかけることをさらに含む、適用例4に記載の方法。
[適用例8]
前記タングステンをエッチングすることは、アスペクト比が少なくとも10:1である特徴部が前記タングステン含有層の中でエッチングされるまで維持される、適用例4に記載の方法。
[適用例9]
エッチングガスの合計流量は1000sccm以下である、適用例4に記載の方法。
[適用例10]
少なくとも60mTorrの圧力をかけることをさらに含む、適用例1に記載の方法。
[適用例11]
前記タングステン含有層を少なくとも60℃に加熱することをさらに含む、適用例1に記載の方法。
[適用例12]
100から400ボルトのバイアスをかけることをさらに含む、適用例1に記載の方法。
[適用例13]
Si、SiO、SiN、またはTiNでできた露出層が前記タングステン含有層の前記エッチに曝露され、前記タングステン含有層の前記エッチングは、前記露出層に対して前記タングステン含有層を選択的にエッチングする、適用例1に記載の方法。
[適用例14]
400ボルト未満のバイアスをかけることをさらに含む、適用例1に記載の方法。
[適用例15]
前記タングステンをエッチングすることは、アスペクト比が少なくとも10:1である特徴部が前記タングステン含有層の中でエッチングされるまで維持される、適用例1に記載の方法。
[適用例16]
エッチングガスの合計流量は1000sccm以下である、適用例1に記載の方法。
[適用例17]
前記タングステン含有層は、純タングステンである、適用例1に記載の方法。
[適用例18]
Si、SiO、SiN、またはTiNの層に対してタングステン層中の特徴部を選択的にエッチングする方法であって、
2 、N 2 、およびフッ素含有成分を含むエッチングガスを提供し、前記エッチングガスは、フッ素原子と少なくとも同数の酸素原子およびフッ素原子と少なくとも同数の窒素原子を有すること、
前記エッチングガスからプラズマを形成すること、
室圧を少なくとも60mTorrに維持すること、
100から400ボルトのバイアスをかけること、および
前記エッチングガスから形成された前記プラズマで前記タングステン層をエッチングして、アスペクト比が少なくとも10対1の特徴部を形成すること
を含む、方法。

Claims (17)

  1. タングステン含有層をエッチングする方法であって、
    2およびフッ素含有成分を含むエッチングガスを提供し、前記エッチングガスは、フッ素原子と少なくとも同数の酸素原子を有すること、
    前記エッチングガスからプラズマを形成すること、および
    前記エッチングガスから形成された前記プラズマを用いて前記タングステン含有層をエッチングすること
    を含み、
    前記エッチングガスは、さらにN2を含み、前記エッチングガスは、フッ素原子と少なくとも同数の窒素原子、および、窒素原子と少なくとも同数の酸素原子、を有する、
    方法。
  2. 少なくとも30mTorrの圧力をかけることをさらに含む、請求項1に記載の方法。
  3. 前記タングステン含有層を少なくとも30℃に加熱することをさらに含む、請求項2に記載の方法。
  4. 100から400ボルトのバイアスをかけることをさらに含む、請求項3に記載の方法。
  5. Si、SiO、SiN、またはTiNでできた露出層が前記タングステン含有層の前記エッチに曝露され、前記タングステン含有層の前記エッチングは、前記露出層に対して前記タングステン含有層を選択的にエッチングする、請求項4に記載の方法。
  6. 400ボルト未満のバイアスをかけることをさらに含む、請求項3に記載の方法。
  7. 前記タングステン含有層をエッチングすることは、アスペクト比が少なくとも10:1である特徴部が前記タングステン含有層の中でエッチングされるまで維持される、請求項1または3に記載の方法。
  8. エッチングガスの合計流量は1000sccm以下である、請求項3に記載の方法。
  9. 少なくとも60mTorrの圧力をかけることをさらに含む、請求項1に記載の方法。
  10. 前記タングステン含有層を少なくとも60℃に加熱することをさらに含む、請求項1に記載の方法。
  11. 100から400ボルトのバイアスをかけることをさらに含む、請求項1に記載の方法。
  12. Si、SiO、SiN、またはTiNでできた露出層が前記タングステン含有層の前記エッチに曝露され、前記タングステン含有層の前記エッチングは、前記露出層に対して前記タングステン含有層を選択的にエッチングする、請求項1に記載の方法。
  13. 400ボルト未満のバイアスをかけることをさらに含む、請求項1に記載の方法。
  14. 前記タングステン含有層をエッチングすることは、アスペクト比が少なくとも10:1である第1特徴部と、横方向に延びる第2特徴部とが前記タングステン含有層の中でエッチングされるまで維持され、前記第2特徴部の凹部に前記タングステン含有層の一部を残す、請求項1に記載の方法。
  15. エッチングガスの合計流量は1000sccm以下である、請求項1に記載の方法。
  16. 前記タングステン含有層は、純タングステンである、請求項1に記載の方法。
  17. Si、SiO、SiN、またはTiNの層に対してタングステン層中の特徴部を選択的にエッチングする方法であって、
    2、N2、およびフッ素含有成分を含むエッチングガスを提供し、前記エッチングガスは、フッ素原子と少なくとも同数の酸素原子、窒素原子と少なくとも同数の酸素原子、およびフッ素原子と少なくとも同数の窒素原子を有すること、
    前記エッチングガスからプラズマを形成すること、
    室圧を少なくとも60mTorrに維持すること、
    100から400ボルトのバイアスをかけること、および
    前記エッチングガスから形成された前記プラズマで前記タングステン層をエッチングして、アスペクト比が少なくとも10対1の特徴部を形成すること
    を含む、方法。
JP2015148374A 2014-07-29 2015-07-28 タングステン含有層をエッチングする方法 Active JP6821292B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/445,975 US9418869B2 (en) 2014-07-29 2014-07-29 Method to etch a tungsten containing layer
US14/445,975 2014-07-29

Publications (2)

Publication Number Publication Date
JP2016032117A JP2016032117A (ja) 2016-03-07
JP6821292B2 true JP6821292B2 (ja) 2021-01-27

Family

ID=55180781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015148374A Active JP6821292B2 (ja) 2014-07-29 2015-07-28 タングステン含有層をエッチングする方法

Country Status (5)

Country Link
US (1) US9418869B2 (ja)
JP (1) JP6821292B2 (ja)
KR (1) KR20160014550A (ja)
CN (1) CN105321816A (ja)
TW (1) TWI659469B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6772117B2 (ja) 2017-08-23 2020-10-21 株式会社日立ハイテク エッチング方法およびエッチング装置
JP6963097B2 (ja) 2019-04-22 2021-11-05 株式会社日立ハイテク プラズマ処理方法
KR102629845B1 (ko) 2020-06-16 2024-01-29 주식회사 히타치하이테크 플라스마 처리 장치 및 플라스마 처리 방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4786360A (en) 1987-03-30 1988-11-22 International Business Machines Corporation Anisotropic etch process for tungsten metallurgy
US4836886A (en) * 1987-11-23 1989-06-06 International Business Machines Corporation Binary chlorofluorocarbon chemistry for plasma etching
US5108542A (en) 1990-08-23 1992-04-28 Hewlett Packard Company Selective etching method for tungsten and tungsten alloys
JP3897372B2 (ja) * 1996-03-01 2007-03-22 芝浦メカトロニクス株式会社 金属膜のエッチング方法
US5866483A (en) 1997-04-04 1999-02-02 Applied Materials, Inc. Method for anisotropically etching tungsten using SF6, CHF3, and N2
JP4167328B2 (ja) * 1997-08-04 2008-10-15 東芝松下ディスプレイテクノロジー株式会社 薄膜のドライエッチング方法および薄膜半導体装置の製造方法
JP3422261B2 (ja) * 1997-08-29 2003-06-30 株式会社デンソー 薄膜抵抗体の製造方法
JP3769936B2 (ja) * 1998-06-02 2006-04-26 株式会社デンソー ドライエッチング方法および装置内部の洗浄方法
JP3718354B2 (ja) * 1998-11-09 2005-11-24 株式会社東芝 ドライエッチング方法
KR100295061B1 (ko) * 1999-03-29 2001-07-12 윤종용 챔퍼가 형성된 실리사이드층을 갖춘 반도체소자 및 그 제조방법
JP3887123B2 (ja) * 1999-04-27 2007-02-28 芝浦メカトロニクス株式会社 ドライエッチング方法
US6277763B1 (en) * 1999-12-16 2001-08-21 Applied Materials, Inc. Plasma processing of tungsten using a gas mixture comprising a fluorinated gas and oxygen
JP2002025986A (ja) * 2000-07-06 2002-01-25 Matsushita Electric Ind Co Ltd ドライエッチング方法
WO2002014810A2 (en) 2000-08-10 2002-02-21 Tokyo Electron Limited Method and apparatus for tuning a plasma reactor chamber
US6461974B1 (en) * 2000-10-06 2002-10-08 Lam Research Corporation High temperature tungsten etching process
JP3986808B2 (ja) * 2001-04-23 2007-10-03 東京エレクトロン株式会社 ドライエッチング方法
KR100593826B1 (ko) * 2001-04-19 2006-06-28 동경 엘렉트론 주식회사 드라이 에칭 방법
US6551942B2 (en) * 2001-06-15 2003-04-22 International Business Machines Corporation Methods for etching tungsten stack structures
US7754610B2 (en) * 2006-06-02 2010-07-13 Applied Materials, Inc. Process for etching tungsten silicide overlying polysilicon particularly in a flash memory
CN101952944B (zh) 2007-11-21 2013-01-02 朗姆研究公司 控制对含钨层的蚀刻微负载的方法及其设备
US9064815B2 (en) * 2011-03-14 2015-06-23 Applied Materials, Inc. Methods for etch of metal and metal-oxide films
US9230825B2 (en) 2012-10-29 2016-01-05 Lam Research Corporation Method of tungsten etching
US9190293B2 (en) * 2013-12-18 2015-11-17 Applied Materials, Inc. Even tungsten etch for high aspect ratio trenches

Also Published As

Publication number Publication date
US20160035585A1 (en) 2016-02-04
US9418869B2 (en) 2016-08-16
TWI659469B (zh) 2019-05-11
JP2016032117A (ja) 2016-03-07
CN105321816A (zh) 2016-02-10
TW201620035A (zh) 2016-06-01
KR20160014550A (ko) 2016-02-11

Similar Documents

Publication Publication Date Title
TWI774742B (zh) 矽氮化物之原子層蝕刻
CN101506939B (zh) 在斜面蚀刻处理期间避免低k损伤
TWI705498B (zh) 蝕刻介電層中之特徵部的方法
KR20150034660A (ko) 조합형 마스크를 이용한 고 애스팩트 비 에칭
KR20150097416A (ko) 반도체 장치의 제조 방법
CN101730930A (zh) 在蚀刻高纵横比结构中降低微负载的方法
TWI700747B (zh) 無殘留物之氧化層蝕刻
TW201436026A (zh) 鎢蝕刻之方法
JP2022506456A (ja) エッチング層をエッチングするための方法
TW202018809A (zh) 用於奈米線的選擇性蝕刻
TW201442108A (zh) 在原處之金屬殘餘物清潔
CN107919264A (zh) 有关有机掩模的用于选择性地蚀刻氧化硅的方法
JP6821292B2 (ja) タングステン含有層をエッチングする方法
KR20210048568A (ko) 플라즈마 프로세싱 챔버를 컨디셔닝하기 위한 방법
JP2016136617A (ja) シリコンのエッチングおよびクリーニング
JP2016105461A (ja) 銅バリア膜をエッチングするための新規方法
KR101919641B1 (ko) 높은 에칭 레이트를 제공하기 위한 방법
TWI619169B (zh) 具有對低k膜之減少的損傷之有機遮罩的剝離方法
CN109804460A (zh) 深宽比依赖性降低的选择性蚀刻的方法
TWI806871B (zh) 多孔低介電常數介電蝕刻
TWI786101B (zh) 蝕刻後處理以預防圖案崩塌
US9607848B2 (en) Etch process with pre-etch transient conditioning
KR20200113170A (ko) 막을 에칭하는 방법 및 플라즈마 처리 장치
TW201816886A (zh) 以側壁濺射達成之線邊緣粗糙度改良

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190702

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210106

R150 Certificate of patent or registration of utility model

Ref document number: 6821292

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250