TW202018809A - 用於奈米線的選擇性蝕刻 - Google Patents

用於奈米線的選擇性蝕刻 Download PDF

Info

Publication number
TW202018809A
TW202018809A TW108125771A TW108125771A TW202018809A TW 202018809 A TW202018809 A TW 202018809A TW 108125771 A TW108125771 A TW 108125771A TW 108125771 A TW108125771 A TW 108125771A TW 202018809 A TW202018809 A TW 202018809A
Authority
TW
Taiwan
Prior art keywords
etching
silicon
relative
stack
item
Prior art date
Application number
TW108125771A
Other languages
English (en)
Inventor
丹尼爾 彼特
君 薛
暹華 陳
陽 潘
英姬 李
Original Assignee
美商蘭姆研究公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商蘭姆研究公司 filed Critical 美商蘭姆研究公司
Publication of TW202018809A publication Critical patent/TW202018809A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明提供一種在堆疊體中相對於矽而選擇性地蝕刻矽鍺的方法，該堆疊體係位在一蝕刻腔室中的一卡盤上。將該卡盤維持在低於15℃的溫度。將該堆疊體曝露至包含一含氟氣體的一蝕刻氣體，以相對於矽而選擇性地蝕刻矽鍺。

Description

用於奈米線的選擇性蝕刻
[相關申請案之交互參照]本申請案主張美國專利申請案第62/701,314號之優先權，該優先權基礎案申請於2018年7月20日，並且為了所有目的，乃藉由參考文獻方式合併於此。
本揭露內容大體上係關於在半導體晶圓上形成半導體裝置的方法。更具體來說，本揭露內容係關於奈米線的選擇性蝕刻。
在形成半導體裝置時，可藉由相對於矽(Si)而選擇性地蝕刻矽鍺(SiGe)，以形成奈米線。亦可藉由相對於SiGe而選擇性地蝕刻Si，以形成奈米線。
為達成先前所述以及根據本揭露內容之目的，提供一種在堆疊體中相對於矽而選擇性地蝕刻矽鍺的方法，該堆疊體係位在一蝕刻腔室中的一卡盤上。將該卡盤維持在低於15℃的溫度。將該堆疊體曝露至包含一含氟氣體的一蝕刻氣體，以相對於矽而選擇性地蝕刻矽鍺。
在另一表現形式中，提供一種在堆疊體中相對於矽鍺而選擇性地蝕刻矽的方法，該堆疊體係位在一蝕刻腔室中的一卡盤上。將該卡盤維持在低於15℃的溫度。將該堆疊體曝露至包含氫(H2 )與一含氟氣體的一蝕刻氣體，以相對於矽鍺而選擇性地蝕刻矽。
本揭露內容之此等及其他特徵將於以下詳細說明內容中、並結合下列圖示而加以詳述。
本揭露內容現在將參照如隨附圖式中所說明之其若干示範實施例進行詳細地描述。在以下說明中，為了提供本揭露內容的透徹理解，提出許多具體細節。然而，吾人將明白，對於熟習本項技術之人士而言，本揭露內容可在不具有某些或全部這些具體細節的情況下被加以實施。在其他情況下，為了不對本揭露內容造成非必要性的混淆，已不詳細說明為人所熟知的處理步驟及/或結構。
在一實施例中，為了形成奈米線，提供交替Si層與SiGe層的堆疊體。Si層與SiGe層可在電接點或其他結構之間延伸，並且連接至該等電接點或其他結構。若選擇性地蝕刻掉SiGe層，則Si層維持在電接點之間延伸。Si層可被使用作為奈米線。同樣地，若選擇性地蝕刻掉Si層，則SiGe層維持在電接點之間延伸。SiGe層可被使用作為奈米線。Si層與SiGe層的尺寸係如此的小，以致於蝕刻應具有高度選擇性。應提供其他處理，以使未被蝕刻之層的移除降至最低。
圖2係用於一實施例之處理工具200的俯視示意圖。卡匣202在未處理之晶圓被處理之前收容未處理之晶圓，然後在所有處理一旦於處理工具200中完成之後保存已處理之晶圓。卡匣202可保存許多晶圓，通常多達25個。大氣運送模組(ATM，atmosphere transport module)214用以將晶圓運至與運離卡匣202。負載鎖定站205代表用以在ATM 214的大氣與真空運送模組(VTM，vacuum transport module)212的真空之間向後與向前搬運晶圓的至少一裝置。VTM 212係該處理工具的部分並且連接至複數腔室。可存在有不同類型的腔室。在本實施例中，存在有兩個突破(break through)腔室216、一個蝕刻腔室220、以及兩個原子層沉積(ALD，atomic layer deposition)腔室224。真空運送模組212內的機器人系統係使用機器手臂在負載鎖定站205與不同腔室216、220、224之間移動具有堆疊體的晶圓。ATM 214係使用機器人系統在卡匣202與處於真空環境中的負載鎖定站205之間搬運晶圓。
圖3係可用於一實施例之蝕刻腔室220的更詳細示意圖。在一或多個實施例中，蝕刻腔室220包含位在反應器腔室310內、被腔室壁312所包圍的噴淋頭306與卡盤308，該噴淋頭提供氣體入口。在反應器腔室310內，堆疊體314係安置在卡盤308之上。氣體源316係連接至遠程電漿產生器320。遠程電漿產生器320係透過噴淋頭306而連接至反應器腔室310。射頻(RF，radio frequency)源330將13.56百萬赫(MHz)的RF功率提供至遠程電漿產生器320。在本實施例中，RF源330將功率提供至線圈。該功率在遠程電漿產生器320中產生感應耦合電漿。卡盤溫度控制器340控制冷卻器344。冷卻器344使冷媒348冷卻。該冷媒被提供至卡盤冷卻系統350。控制器335係可控制地連接至RF源330、排放幫浦352、卡盤溫度控制器340、以及氣體源316。
圖4係顯示電腦系統400的高階方塊圖，該電腦系統適用於實現實施例中所使用的控制器335。電腦系統400可具有從積體電路、印刷電路板、以及小型手持式裝置上至大型超級電腦的許多實體形式。電腦系統400包含一或多個處理器402，並且可進一步包含電子顯示裝置404(其用以顯示圖形、文字、以及其他資料)、主記憶體406(例如，隨機存取記憶體(RAM，random access memory))、儲存裝置408(例如，硬碟機)、可移除式儲存裝置410(例如，光碟機)、使用者介面裝置412(例如，鍵盤、觸控式螢幕、鍵板(keypads)、游標控制器或其他指標裝置等等)、以及通信介面414(例如，無線網路介面)。通信介面414經由連結(link)而允許在電腦系統400與外部裝置之間傳送軟體及資料。該系統亦可包含通信基礎設施416(例如，通信匯流排、交叉匯流條(cross-over bar)、或網路)，上述裝置/模組係連接至該通信基礎設施。
經由通信介面414所傳送的資訊可具有信號的形式，例如能夠經由通信連結而被通信介面414所接收的電子、電磁、光學、或其他信號，該通信連結傳送信號並且可使用下列方式加以實現：導線或纜線、光纖、電話線、行動電話連結、射頻連結、及/或其他通信通道。就此種通信介面414而言，可預期的是，在執行上述方法步驟期間，一或多個處理器402可接收來自網路的資訊、或者可將資訊輸出至網路。再者，方法實施例可單獨在處理器上加以實施，或者可結合分擔該處理之一部分的遠程處理器而在例如網際網路的網路上加以實施。
『非暫態電腦可讀媒體』一詞通常係用以指媒體，例如主記憶體、輔助記憶體、可移除式儲存裝置及儲存裝置(例如硬碟)、快閃記憶體、磁碟機記憶體、CD-ROM、以及其他形式的持續性記憶體，且不應被理解為涵蓋暫時性標的(例如，載波或信號)。電腦碼之範例包含機器碼(例如藉由編譯器產生者)、及含有較高階碼的檔案，該較高階碼係藉由使用解譯器的電腦所執行。電腦可讀媒體亦可為藉由電腦資料信號所傳輸的電腦碼。
圖1係一實施例的高階流程圖。在一示範實施例中，將堆疊體放置在突破腔室216中(步驟104)。突破腔室216乃為用以將一膜層突破或移除而對待蝕刻之材料提供通道的一腔室。圖5A係晶圓上之堆疊體314之部分的橫剖面示意圖。在本實施例中，堆疊體314包含鄰接於SiGe層512的第一Si層508。SiGe層512係鄰接於第二Si層516。第一Si層508與第二Si層516係位在SiGe層512的相反側上。第一Si層508、SiGe層512、以及第二Si層516係在兩個結構(未顯示)之間延伸並且連接至該等結構。由於堆疊體314曝露至空氣，所以具有原生氧化物層520之形式的包覆層係形成在第一Si層508、SiGe層512、以及第二Si層516的側邊上。或者，堆疊體314可被另一類型的包覆層所包覆，例如ALD矽氧化物(SiO2 )、矽碳化物(SiC)、或矽氮化物(SiN)。可沉積該包覆層，以防止由原生氧化作用所形成之包覆層的形成。
在已將堆疊體314放置到突破腔室216中之後，提供突破處理以移除包覆層，即，原生氧化物層520(步驟108)。在本範例中，該突破處理為溼式蝕刻處理。該突破處理係藉由下列方式所提供：於室溫(RT，room temperature)，將堆疊體314曝露至具有300：1 - 10：1之體積稀釋率之稀釋氫氟酸(49%)的水溶液經過10-300秒。圖5B係在原生氧化物層520已被移除之後的堆疊體314的橫剖面圖。
VTM 212在真空環境中將堆疊體314從突破腔室216運送至蝕刻腔室220(步驟112)。若堆疊體314未保持於真空環境中，則新的原生氧化物層將會在堆疊體314上成長。將堆疊體314固定在位於蝕刻腔室220中的卡盤308上。
對卡盤進行冷卻(步驟116)。在本範例中，將卡盤冷卻至-15℃或更低的溫度。在本範例中，冷卻器344將冷媒348冷卻至約-60℃的溫度。從蝕刻氣體產生遠程電漿(步驟120)。在本範例中，蝕刻氣體為45 sccm的四氟化碳(CF4 )、1000 sccm的氬(Ar)、以及1000 sccm的氦(He)。在本範例中，蝕刻氣體不含氫或實質上不含氫。蝕刻氣體係從氣體源316流到遠程電漿產生器320。RF源330將13.56百萬赫(MHz)的200瓦特之RF功率提供至遠程電漿產生器320。在遠程電漿產生器320中，使蝕刻氣體轉變成蝕刻氣體的電漿離子與高能中性粒子。
高能中性粒子從遠程電漿產生器320流動通過噴淋頭306而進入到反應器腔室310中。高能中性粒子可為蝕刻氣體的高能中性原子或高能中性分子。高能中性粒子可包含高能自由基分子或原子。在本範例中，電漿離子不流到反應器腔室310中。反應器腔室壓力係維持在不小於300 mTorr。高能中性粒子係藉由相對於Si而選擇性地蝕刻SiGe，以選擇性地蝕刻堆疊體314(步驟128)。在本範例中，相對於Si而選擇性地蝕刻SiGe之步驟係具有大於20：1的SiGe對Si蝕刻比例。圖5C係在SiGe層512已被選擇性地蝕刻(步驟128)之後的堆疊體314的橫剖面圖。在本範例中，SiGe層512已被完全蝕刻掉而留下第一與第二Si層508、516。第一與第二Si層508、516可在兩個結構之間延伸。
VTM 212在真空環境中將堆疊體314從蝕刻腔室220運送至ALD腔室224(步驟132)。若堆疊體314未保持於真空環境中，則新的原生氧化物層將會在堆疊體314上成長。此種新的原生氧化物層將會消耗若干第一與第二Si層508、516。
將ALD層沉積在堆疊體314上(步驟136)。圖6係原子層沉積處理(步驟136)的更詳細流程圖。原子層沉積處理(步驟136)包含提供一前驅物(步驟604)與轉化該前驅物(步驟608)的至少一循環。將前驅物提供至堆疊體314(步驟604)。在本實施例中，液態含矽前驅物被氣化並且以蒸氣形式被輸送到ALD腔室224中，以對堆疊體314進行給藥至飽和。因此，在堆疊體314之上形成一層前驅物。在本範例中，前驅物具有通式C(x)H(y)N(z)O(a)Si(b)的組成。在某些實施例中，前驅物具有下列其中一組成：N,N,N',N',N'',N''-六甲基矽烷三胺(N,N,N',N',N'',N''-Hexamethylsilanetriamine)(C6 H19 N3 Si、C8 H22 N2 Si)、(3-胺基丙基)三乙氧基矽烷((3-Aminopropyl)triethoxysilane)(C9 H23 NO3 Si)、以及四(異丙氧基)矽烷(Tetra(isopropoxy)silane)(C12 H28 O4 Si)。在本範例中，前驅物的提供為無電漿(plasmaless)。前驅物具有矽官能基。由於前驅物不附接至另一前驅物，所以前驅物在堆疊體314上形成單層。
一旦以該前驅物對堆疊體314進行給藥，就停止前驅物蒸氣的輸送。然後提供吹掃步驟，以吹掃掉留存於ALD腔室224中的過剩前驅物。接著轉化前驅物(步驟608)。在一實施例中，此乃係藉由使堆疊體314接受閃蒸(flash)處理而完成。閃蒸處理包含將1000 sccm至2000 sccm之氧(O2 )的閃蒸氣體輸送到ALD腔室224。在本範例中，輸送13.56 MHz之100至3000瓦特的功率，以使閃蒸氣體轉變成電漿。提供20 mTorr至100 mTorr的壓力。由於輸送功率的時間相對地快速，例如介於約0.5秒與約4秒之間，所以此種閃蒸處理被稱為『O2 閃蒸』操作。O2 閃蒸操作係使用單層的含矽前驅物，以在堆疊體314上形成矽氧化物單層。一旦完成O2 閃蒸操作，就吹掃ALD腔室224。之後可重複該循環。圖5D係在ALD層528已被沉積而圍繞或包覆Si層508、516的整個周邊之後的堆疊體314的橫剖面圖。ALD層528防止Si層508、516被原生氧化物形成作用所消耗。在不具有ALD層528的情況下，原生氧化物可消耗約7 Ǻ到約8 Ǻ的Si層508、516。
所產生之經包覆的Si層508、516可在兩結構之間延伸。因此，第一與第二Si層508、516被使用作為n型金屬氧化物半導體(NMOS，n-type metal-oxide-semiconductor)裝置的水平奈米線。本實施例提供大於20：1的蝕刻選擇性，以相對於Si而蝕刻SiGe。此外，因為在該處理期間的氧化作用或蝕刻而會損失小於5 Ǻ的Si。本實施例係以大於100：1的選擇性，相對於矽氧化物(SiO2 )與矽氮化物(SiN)而選擇性地蝕刻SiGe。由於本實施例係以大於100：1的選擇性，相對於SiO2 與SiN而選擇性地蝕刻SiGe，所以本實施例具有個別的突破步驟，以蝕刻SiO2 或SiN。在一實施例中，SiGe的選擇性蝕刻可被執行小於60秒。
吾人已意外地發現到，維持低溫並且同時相對於Si層508、516而選擇性地蝕刻SiGe層512會增加選擇性。在一示範實施例中，卡盤308被冷卻至小於15℃的溫度。在另一示範實施例中，卡盤308被冷卻至小於0℃的溫度。在另一示範實施例中，卡盤308被冷卻至小於或等於-15℃的溫度。在另一示範實施例中，卡盤308被冷卻至小於或等於-40℃的溫度。在某些實施例中，液態氮被使用作為冷媒，其流過卡盤308以提供冷卻。在其他實施例中，由Wilmington, DE 的DuPont Corporation所製造的液態Vertel Sinera™可被使用作為冷媒。此種冷媒可被冷卻至-60℃。
在各種實施例中，蝕刻氣體包含含氟成份。在各種實施例中，含氟成份為氟碳化合物(例如CF4 、六氟-2-丁炔(C4 F6 )、或八氟環丁烷(C4 F8 ))、或氫氟碳化合物(例如氟仿(CHF3 )或二氟甲烷(CH2 F2 ))。在各種實施例中，蝕刻氣體具有依據蝕刻氣體分子之總流量。含氟成份包含氟。含氟成份具有依據氟原子之氟流量。依據蝕刻氣體分子之蝕刻氣體總流量對依據氟原子之氟流量的比例係從1000：1到3：1。例如，在以上實施例中，蝕刻氣體為45 sccm的CF4 、1000 sccm的Ar、以及1000 sccm的He。在本範例中，由於在CF4 中存在4個氟原子，所以氟原子的流率為180 sccm。蝕刻氣體之所有分子的總流率為2045 sccm。因此，蝕刻氣體之總流率對氟原子之流率的比例為2045：180。2045：180為約11：1。為了降低與總蝕刻氣體流量相比之氟原子的百分比，將一或多種惰性氣體(例如鈍氣)加入蝕刻氣體。為了提供更可控制的處理，鈍氣可被使用作為稀釋劑。
在蝕刻期間，蝕刻氣體的高能中性分子用以相對於Si層508、516而選擇性地蝕刻SiGe層512。藉由遠程電漿來產生高能中性分子以提供此種蝕刻，而非將堆疊體314曝露至電漿。在電漿中，堆疊體314將會受到比高能中性分子更多的離子所轟擊。減少轟擊堆疊體314的離子係有助於減少Si層508、516的蝕刻。為了進一步減少Si層508、516的蝕刻，係使用低RF功率來產生遠程電漿。在各種實施例中，所提供以產生遠程電漿的RF功率係小於300瓦特。此外，在各種實施例中，提供小於50伏特的偏壓。在一示範實施例中，不提供偏壓。在不具有偏壓的情況下，不使離子加速朝向堆疊體314。一示範實施例係不將任何RF功率提供至設置堆疊體314的反應器腔室310，而僅提供至遠程電漿產生器320。遠程電漿產生器320係設置在反應器腔室310的外部。遠程電漿產生器320係藉由噴淋頭306而與反應器腔室310隔開。至少50 mm的大間隙係存在於噴淋頭306與堆疊體314的頂部之間，以進一步減少到達堆疊體314之離子的數量。在某些實施例中，由於電漿係在反應器腔室310的外部被形成，所以反應器腔室310中的處理為無電漿。
反應器腔室310中的壓力被維持在不小於300 mTorr。在一示範實施例中，壓力為至少500 mTorr。較高的壓力促進相對於Si層508、516的SiGe層512之選擇性蝕刻。小於100 mTorr的壓力可用於依靠離子蝕刻的蝕刻處理。反之，由於各種實施例係使用高能中性粒子來進行蝕刻，所以壓力被維持在不小於300 mTorr。較高的壓力促進代替離子而使用高能中性粒子的蝕刻。此外，較高的壓力係有助於減少離子的存在並且減少不期望的物種。相信各種實施例可提供至少50：1之SiGe對Si的蝕刻選擇性。
原生氧化物的突破步驟(步驟108)移除原生氧化物層，以允許進行SiGe層512的後續蝕刻。在真空下從突破腔室216到蝕刻腔室220之堆疊體314的搬運(步驟112)係防止原生氧化物層於搬運期間再生。在真空下執行從蝕刻腔室220到ALD腔室224之堆疊體314的搬運(步驟132)，以防止原生氧化物形成在Si層508、516上。此種原生氧化物層的形成將會消耗若干Si層508、516。因形成原生氧化物所引起之若干Si層508、516的消耗會致使若干Si層508、516被移除。ALD層528的沉積(步驟136)係在Si層508、516之上形成一膜層，而不消耗Si層508、516的矽。
在另一實施例中，相對於SiGe層而選擇性地蝕刻Si層。圖7A係堆疊體314的橫剖面示意圖。在本實施例中，堆疊體314包含鄰接於Si層712的第一SiGe層708。Si層712係鄰接於第二SiGe層716。第一SiGe層708與第二SiGe層716係位在Si層712的相反側上。由於堆疊體314曝露至空氣，所以原生氧化物層720形成在第一SiGe層708、Si層712、以及第二SiGe層716的側邊上。
將堆疊體314放置到突破腔室216中。提供突破處理以移除原生氧化物層720(步驟108)。在本範例中，該突破處理係藉由下列方式所提供：於室溫(RT)，將堆疊體314曝露至具有300：1 - 10：1之體積稀釋率之稀釋氫氟酸(49%)的水溶液經過10-300秒。圖7B係在原生氧化物層720已被移除之後的堆疊體314的橫剖面圖。
VTM 212在真空環境中將堆疊體314從突破腔室216運送至蝕刻腔室220(步驟112)。將堆疊體314固定在位於蝕刻腔室220中的卡盤308上。
對卡盤308進行冷卻(步驟116)。在本範例中，將卡盤308冷卻至不大於-15℃的溫度。在本範例中，冷卻器344將冷媒348冷卻至約-60℃的溫度。從蝕刻氣體產生遠程電漿(步驟120)。在本範例中，蝕刻氣體為10 sccm的CF4 、100 sccm的H2 、1000 sccm的Ar、以及1000 sccm的He。可加入小流量的六氟化硫(SF6 )或硫化氫(H2 S)(0-100 sccm)，以改善選擇性。蝕刻氣體係從氣體源316流到遠程電漿產生器320。RF源330將13.56 MHz的200瓦特之RF功率提供至遠程電漿產生器320。在遠程電漿產生器320中，使蝕刻氣體轉變成電漿。
蝕刻氣體的高能中性粒子從遠程電漿產生器320流動通過噴淋頭306而進入到反應器腔室310中。高能中性粒子可為蝕刻氣體的高能中性原子或高能中性分子。在本範例中，電漿離子不流到反應器腔室310中。反應器腔室壓力係維持在不小於300 mTorr。高能中性粒子係藉由相對於SiGe而選擇性地蝕刻Si，以選擇性地蝕刻堆疊體314(步驟128)。在本範例中，相對於SiGe而選擇性地蝕刻Si之步驟係具有大於20：1的Si對SiGe蝕刻比例。圖7C係在Si層712已被選擇性地蝕刻(步驟128)之後的堆疊體314的橫剖面圖。在本範例中，Si層712已被完全蝕刻掉而留下SiGe層708、716。
VTM 212在真空環境中將堆疊體314從蝕刻腔室220運送至ALD腔室224(步驟132)。若堆疊體314未保持於真空環境中，則新的原生氧化物層將會在堆疊體314上成長。
將ALD層沉積在堆疊體314上(步驟136)。圖6係ALD層沉積處理(步驟136)的更詳細流程圖。原子層沉積處理(步驟136)包含提供一前驅物(步驟604)與轉化該前驅物(步驟608)的至少一循環。將前驅物提供至堆疊體314(步驟604)。在本實施例中，液態含矽前驅物被氣化並且以蒸氣形式被輸送到ALD腔室224中，以對堆疊體314進行給藥至飽和。因此，在堆疊體314之上形成一層前驅物。在本範例中，前驅物具有通式C(x)H(y)N(z)O(a)Si(b)的組成。在某些實施例中，液態前驅物具有下列其中一組成：C6 H19 N3 Si、C8 H22 N2 Si、C9 H23 NO3 Si、以及C12 H28 O4 Si。在本範例中，前驅物的提供為無電漿。前驅物具有矽官能基。由於前驅物不附接至另一前驅物，所以前驅物在堆疊體314上形成單層。
一旦以該前驅物對堆疊體314進行給藥，就停止前驅物蒸氣的輸送。然後提供吹掃步驟，以吹掃掉留存於ALD腔室224中的過剩前驅物。接著轉化前驅物(步驟608)。在一實施例中，此轉化步驟乃係藉由使堆疊體314接受閃蒸處理而完成。閃蒸處理包含將1000 sccm至2000 sccm之氧(O2 )的閃蒸氣體輸送到ALD腔室224。在本範例中，輸送13.56 MHz之100至3000瓦特的功率，以使閃蒸氣體形成為電漿。提供20 mTorr至100 mTorr的壓力歷時約0.5秒與約4秒之間。使用單層的含矽前驅物，在堆疊體314上形成矽氧化物單層。然後，吹掃ALD腔室224。之後可重複該循環。圖7D係在ALD層728已被沉積之後的堆疊體314的橫剖面圖。
所產生的SiGe層708、716可被使用作為p型金屬氧化物半導體(PMOS，p-type metal-oxide-semiconductor)裝置的水平奈米線。本實施例提供大於20：1的蝕刻選擇性，以相對於SiGe而蝕刻Si。此外，因為在該處理期間的氧化作用或蝕刻而會損失小於5 Ǻ的SiGe。本實施例係以大於100：1的選擇性，相對於矽氧化物(SiO2 )與矽氮化物(SiN)而選擇性地蝕刻Si。此實施例能夠提供該選擇性蝕刻小於60秒。
在蝕刻期間，高能中性分子用以相對於SiGe層708、716而選擇性地蝕刻Si層712。藉由遠程電漿來產生高能中性分子以提供此種蝕刻，而非將堆疊體314曝露至電漿，在電漿中，堆疊體314將會受到比高能中性分子更多的離子所轟擊。減少轟擊堆疊體314的離子係有助於減少SiGe層708、716的蝕刻。為了進一步減少SiGe層708、716的蝕刻，係使用低RF功率來產生遠程電漿。在各種實施例中，所提供以產生遠程電漿的RF功率係小於300瓦特。此外，在各種實施例中，提供小於50伏特的偏壓。一示範實施例不提供偏壓。因此，不使離子加速朝向堆疊體314。一示範實施例係不將任何RF功率提供至設置堆疊體314的反應器腔室310，而僅提供至遠程電漿產生器320。至少50 mm的大間隙係存在於噴淋頭306與堆疊體314的頂部之間。該間隙進一步減少到達堆疊體314之離子的數量。在某些實施例中，由於電漿係在反應器腔室310的外部被形成，所以反應器腔室310中的處理為無電漿。
反應器腔室310中的壓力被維持在不小於300 mTorr。在一示範實施例中，壓力為至少500 mTorr。較高的壓力促進相對於SiGe層708、716的Si層712之選擇性蝕刻。小於100 mTorr的壓力可用於依靠離子蝕刻的蝕刻處理。反之，由於各種實施例係使用高能中性粒子來進行蝕刻，所以壓力被維持在不小於300 mTorr。較高的壓力促進代替離子而使用高能中性粒子的蝕刻。此外，較高的壓力係有助於減少離子的存在並且減少不期望的物種。相信各種實施例可提供至少50：1之Si對SiGe的蝕刻選擇性。在說明書與請求項中，『高能中性粒子』之用語係包含反應性中性分子或原子。
在其他實施例中，突破處理(步驟108)可使用蒸氣蝕刻或乾式蝕刻處理。在使用蒸氣之突破處理(步驟108)的一範例中，氟化氫(HF)蒸氣可用以提供突破處理(步驟108)。乾式突破處理(步驟108)的一範例可提供由CF4 所形成的電漿以及25到50伏特的偏壓。
代替最初藉由原生氧化物層520來包覆堆疊體314，可形成包覆層而防止原生矽氧化物形成過程中的矽消耗。包覆層可為藉由ALD所沉積的SiO2 ，或者可為SiN或SiC。不同的突破處理(步驟108)可用於不同的包覆層。在其他實施例中，代替在將ALD層沉積於堆疊體314上(步驟136)之期間沉積SiO2 ，可在將ALD層沉積於堆疊體314上(步驟136)之期間沉積SiN或SiC。可在各種實施例中沉積含有SiO2 、SiN、或SiC的層。
在其他實施例中，惰性氣體可用以在將堆疊體314搬運到蝕刻腔室220(步驟112)或將堆疊體314搬運到ALD腔室224(步驟124)之期間提供惰性條件，而不使用藉由真空所提供的惰性條件。此種惰性氣體可為Ar或He或N2 。在其他實施例中，蝕刻腔室220備有前驅物與快速響應閥。在此種蝕刻腔室220中，堆疊體314上之ALD層528的沉積(步驟136)可在蝕刻腔室220中被執行。在此種實施例中，不將堆疊體314搬運到ALD腔室224。
在相對於SiGe而選擇性地蝕刻Si的另一實施例中，可使用包含SF6 與H2 的蝕刻氣體。來自SF6 的氟可與氫結合成HF，並且SF可用以使Ge以Ge-F的形式鈍化。Ge-F的形成係有助於進一步使SiGe鈍化。在其他實施例中，蝕刻氣體可包含與H2 一起的氟碳化合物、SF6 、以及H2 S或含硫氣體。在某些實施例中，係使用CF4 與H2 ，而CF4 對H2 的比例係介於1：1 - 1：1000之間。上述實施例具有小於1之SF6 對蝕刻氣體的比例。上述實施例具有小於1之H2 S對蝕刻氣體的比例。在某些實施例中，CF4 可被另一氫氟碳化合物所取代。
在相對於Si而選擇性地蝕刻SiGe的另一實施例中，提供溼式突破處理。圖8A係晶圓上之堆疊體314之部分的橫剖面示意圖。在本實施例中，堆疊體314包含鄰接於SiGe層812的第一Si層808。SiGe層812係鄰接於第二Si層816。第一Si層808與第二Si層816係位在SiGe層812的相反側上。由於堆疊體314曝露至空氣，所以具有原生氧化物層820之形式的包覆層係形成在第一Si層808、SiGe層812、以及第二Si層816的側邊上。該突破處理係部分地藉由下列方式所提供：於室溫(RT)，將堆疊體314曝露至具有300：1 - 10：1之體積稀釋率之稀釋氫氟酸(49%)的水溶液經過一充分時間以移除原生氧化物層820之部分，而非移除所有該原生氧化物層。圖8B係在原生氧化物層820已被部分地移除之後的堆疊體314的橫剖面圖。
利用使用氟碳化合物突破氣體的乾式蝕刻處理來移除原生氧化物層820的剩餘部分。在本範例中，氟碳化合物突破氣體包含CF4 。使突破氣體形成電漿。來自突破氣體的電漿移除剩餘的原生氧化物層820，並且相對於SiGe層812而選擇性地沉積非晶碳以塗佈第一Si層808與第二Si層816。圖8C係在非晶碳層824已被選擇性地沉積於第一Si層808與第二Si層816之後的堆疊體314的橫剖面圖。在其他實施例中所使用的蝕刻與ALD處理可用以相對於第一Si層808與第二Si層816而選擇性地蝕刻SiGe層812。非晶碳層824防止第一Si層808與第二Si層816氧化，並且減少第一Si層808與第二Si層816的蝕刻。藉由使用溼式蝕刻來部分地蝕刻原生氧化物層820，以減少乾式蝕刻所需的時間。減少乾式蝕刻時間即係減少將基板曝露至離子的時間，從而減少藉由乾式蝕刻之第一Si層808與第二Si層816的蝕刻。
雖然本揭露內容已就數個較佳實施例加以描述，但仍存在變更、修改、置換、及各種替代等同物，其皆落入本揭露內容之範圍內。亦應注意到，存在許多用以實施本揭露內容之方法及設備的替代方式。因此，下列隨附請求項意欲被解釋為包含落入本揭露內容之真實精神與範圍內的所有這些變更、修改、置換及各種替代等同物。
104:步驟 108:步驟 112:步驟 116:步驟 120:步驟 124:步驟 128:步驟 132:步驟 136:步驟 200:處理工具 202:卡匣 205:負載鎖定站 212:真空運送模組 214:大氣運送模組 216:突破腔室 220:蝕刻腔室 224:原子層沉積腔室 306:噴淋頭 308:卡盤 310:反應器腔室 312:腔室壁 314:堆疊體 316:氣體源 320:遠程電漿產生器 330:RF源 335:控制器 340:卡盤溫度控制器 344:冷卻器 348:冷媒 350:卡盤冷卻系統 352:排放幫浦 400:電腦系統 402:處理器 404:電子顯示裝置 406:主記憶體 408:儲存裝置 410:可移除式儲存裝置 412:使用者介面裝置 414:通信介面 416:通信基礎設施 508:第一Si層 512:SiGe層 516:第二Si層 520:原生氧化物層 528:ALD層 604:步驟 608:步驟 708:SiGe層 712:Si層 716:SiGe層 720:原生氧化物層 728:ALD層 808:第一Si層 812:SiGe層 816:第二Si層 820:原生氧化物層 824:非晶碳層
本揭露內容在附圖之圖式中係藉由範例來說明而非作為限制，且其中相似的參考符號係指相似的元件，並且於其中：
圖1係一實施例的高階流程圖。
圖2係可用於一實施例之處理工具的俯視示意圖。
圖3係可用於一實施例之蝕刻腔室的示意圖。
圖4係可用於實現一實施例之電腦系統的示意圖。
圖5A-D係依照一實施例所處理之堆疊體的橫剖面示意圖。
圖6係原子層沉積處理的更詳細流程圖。
圖7A-D係依照另一實施例所處理之堆疊體的橫剖面示意圖。
圖8A-C係依照另一實施例所處理之堆疊體的橫剖面示意圖。
104:步驟
108:步驟
112:步驟
116:步驟
120:步驟
124:步驟
128:步驟
132:步驟
136:步驟

Claims (25)

  1. 一種在堆疊體中相對於矽而選擇性地蝕刻矽鍺的方法，該堆疊體係位在一蝕刻腔室中的一卡盤上，該方法包含下列步驟： 使該卡盤維持在低於15℃的溫度；以及 將該堆疊體曝露至包含一含氟氣體的一蝕刻氣體，以相對於矽而選擇性地蝕刻矽鍺。
  2. 如申請專利範圍第1項之在堆疊體中相對於矽而選擇性地蝕刻矽鍺的方法，其中該蝕刻氣體具有依據蝕刻氣體分子之總流量，且其中該含氟氣體包含氟，其中該氟具有依據氟原子之氟流量，其中該依據蝕刻氣體分子之總流量對該依據氟原子之氟流量的比例係介於1000：1到3：1之間。
  3. 如申請專利範圍第1項之在堆疊體中相對於矽而選擇性地蝕刻矽鍺的方法，更包含： 在一遠程電漿產生器中，使該蝕刻氣體形成具有該蝕刻氣體之離子與高能中性粒子的電漿；以及 使該高能中性粒子從該遠程電漿產生器流到該蝕刻腔室中。
  4. 如申請專利範圍第3項之在堆疊體中相對於矽而選擇性地蝕刻矽鍺的方法，其中在該蝕刻腔室中不將該蝕刻氣體維持為電漿，俾能使該堆疊體曝露至該高能中性粒子。
  5. 如申請專利範圍第1項之在堆疊體中相對於矽而選擇性地蝕刻矽鍺的方法，其中該含氟氣體包含氫氟碳化合物或氟碳化合物。
  6. 如申請專利範圍第5項之在堆疊體中相對於矽而選擇性地蝕刻矽鍺的方法，其中該蝕刻氣體更包含鈍氣。
  7. 如申請專利範圍第1項之在堆疊體中相對於矽而選擇性地蝕刻矽鍺的方法，其中該含氟氣體包含CF4 。
  8. 如申請專利範圍第1項之在堆疊體中相對於矽而選擇性地蝕刻矽鍺的方法，更包含維持至少300 mTorr的蝕刻腔室壓力。
  9. 如申請專利範圍第1項之在堆疊體中相對於矽而選擇性地蝕刻矽鍺的方法，更包含： 在惰性條件下，將該堆疊體從該蝕刻腔室搬運到一原子層沉積腔室；以及 使用原子層沉積，在該堆疊體之上沉積一含有SiO2 、SiN、或SiC的層。
  10. 如申請專利範圍第1項之在堆疊體中相對於矽而選擇性地蝕刻矽鍺的方法，更包含： 提供一突破處理，以從該堆疊體將一包覆層移除。
  11. 如申請專利範圍第10項之在堆疊體中相對於矽而選擇性地蝕刻矽鍺的方法，其中提供該突破處理的該步驟包含提供該包覆層的溼式蝕刻。
  12. 如申請專利範圍第11項之在堆疊體中相對於矽而選擇性地蝕刻矽鍺的方法，其中該突破處理更包含在該溼式蝕刻之後進行乾式蝕刻。
  13. 如申請專利範圍第12項之在堆疊體中相對於矽而選擇性地蝕刻矽鍺的方法，其中該乾式蝕刻係相對於矽鍺而選擇性地將一含碳層沉積在矽上。
  14. 如申請專利範圍第13項之在堆疊體中相對於矽而選擇性地蝕刻矽鍺的方法，其中該乾式蝕刻包含： 提供一含CF4 氣體；以及 使該含CF4 氣體形成電漿，其中該電漿提供突破蝕刻並且相對於矽鍺而選擇性地將該含碳層沉積在矽上。
  15. 如申請專利範圍第10項之在堆疊體中相對於矽而選擇性地蝕刻矽鍺的方法，其中提供該突破處理的該步驟包含提供該包覆層的蒸氣蝕刻或乾式蝕刻。
  16. 如申請專利範圍第1項之在堆疊體中相對於矽而選擇性地蝕刻矽鍺的方法，更包含在該蝕刻腔室中將該堆疊體曝露至該蝕刻氣體之後，使用原子層沉積，在該堆疊體之上沉積一含有SiO2 、SiN、或SiC的層。
  17. 一種在堆疊體中相對於矽鍺而選擇性地蝕刻矽的方法，該堆疊體係位在一蝕刻腔室中的一卡盤上，該方法包含下列步驟： 使該卡盤維持在低於15℃的溫度；以及 將該堆疊體曝露至包含H2 與一含氟氣體的一蝕刻氣體，以相對於矽鍺而選擇性地蝕刻矽。
  18. 如申請專利範圍第17項之在堆疊體中相對於矽鍺而選擇性地蝕刻矽的方法，更包含： 在一遠程電漿產生器中，使該蝕刻氣體形成具有該蝕刻氣體之離子與高能中性粒子的電漿；以及 使該高能中性粒子從該遠程電漿產生器流到該蝕刻腔室中。
  19. 如申請專利範圍第18項之在堆疊體中相對於矽鍺而選擇性地蝕刻矽的方法，其中在該蝕刻腔室中不將該蝕刻氣體維持為電漿，俾能使該堆疊體曝露至該高能中性粒子。
  20. 如申請專利範圍第17項之在堆疊體中相對於矽鍺而選擇性地蝕刻矽的方法，更包含維持至少300 mTorr的蝕刻腔室壓力。
  21. 如申請專利範圍第17項之在堆疊體中相對於矽鍺而選擇性地蝕刻矽的方法，更包含使用原子層沉積，在該堆疊體之上沉積一含有SiO2 、SiN、或SiC的層。
  22. 如申請專利範圍第17項之在堆疊體中相對於矽鍺而選擇性地蝕刻矽的方法，其中該蝕刻氣體更包含H2 S、或SF6 之至少一者。
  23. 如申請專利範圍第17項之在堆疊體中相對於矽鍺而選擇性地蝕刻矽的方法，更包含： 提供一突破處理，以從該堆疊體將一含有SiO2 、SiN、或SiC的層移除。
  24. 如申請專利範圍第23項之在堆疊體中相對於矽鍺而選擇性地蝕刻矽的方法，其中提供該突破處理的該步驟包含提供該含有SiO2 、SiN、或SiC之層的溼式蝕刻或蒸氣蝕刻或乾式蝕刻。
  25. 如申請專利範圍第17項之在堆疊體中相對於矽鍺而選擇性地蝕刻矽的方法，其中該含氟氣體包含CF4 。
TW108125771A 2018-07-20 2019-07-22 用於奈米線的選擇性蝕刻 TW202018809A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862701314P 2018-07-20 2018-07-20
US62/701,314 2018-07-20

Publications (1)

Publication Number Publication Date
TW202018809A true TW202018809A (zh) 2020-05-16

Family

ID=69164619

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108125771A TW202018809A (zh) 2018-07-20 2019-07-22 用於奈米線的選擇性蝕刻

Country Status (5)

Country Link
US (1) US20210272814A1 (zh)
KR (1) KR20210024658A (zh)
CN (1) CN112470258A (zh)
TW (1) TW202018809A (zh)
WO (1) WO2020018366A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210055785A (ko) 2018-10-03 2021-05-17 램 리써치 코포레이션 나노와이어들을 위한 선택적인 에칭
EP3869553A1 (en) * 2020-02-21 2021-08-25 IQM Finland Oy Airbridge for making connections on superconducting chip, and method for producing superconducting chips with airbridges
WO2023219727A1 (en) * 2022-05-12 2023-11-16 Lam Research Corporation Semiconductor processing chamber components with cladding
CN117038444A (zh) * 2023-08-14 2023-11-10 北京北方华创微电子装备有限公司 干法刻蚀方法和半导体工艺设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8293608B2 (en) * 2008-02-08 2012-10-23 Freescale Semiconductor, Inc. Intermediate product for a multichannel FET and process for obtaining an intermediate product
US8389416B2 (en) * 2010-11-22 2013-03-05 Tokyo Electron Limited Process for etching silicon with selectivity to silicon-germanium
JP5819243B2 (ja) * 2012-04-23 2015-11-18 株式会社日立ハイテクノロジーズ ドライエッチング方法
US9236265B2 (en) * 2013-11-04 2016-01-12 Applied Materials, Inc. Silicon germanium processing
CN105993064B (zh) * 2013-12-27 2019-12-03 英特尔公司 用于环绕栅极架构的选择性蚀刻
US9508831B2 (en) * 2014-06-19 2016-11-29 Applied Materials, Inc. Method for fabricating vertically stacked nanowires for semiconductor applications
US9679780B1 (en) * 2016-09-28 2017-06-13 International Business Machines Corporation Polysilicon residue removal in nanosheet MOSFETs
US10559675B2 (en) * 2017-12-21 2020-02-11 International Business Machines Corporation Stacked silicon nanotubes
US10741641B2 (en) * 2018-06-20 2020-08-11 International Business Machines Corporation Dielectric isolation and SiGe channel formation for integration in CMOS nanosheet channel devices

Also Published As

Publication number Publication date
CN112470258A (zh) 2021-03-09
KR20210024658A (ko) 2021-03-05
WO2020018366A1 (en) 2020-01-23
US20210272814A1 (en) 2021-09-02

Similar Documents

Publication Publication Date Title
US10727073B2 (en) Atomic layer etching 3D structures: Si and SiGe and Ge smoothness on horizontal and vertical surfaces
TW202018809A (zh) 用於奈米線的選擇性蝕刻
CN103258729B (zh) 硅结构的制造和带有形貌控制的深硅蚀刻
CN108573866B (zh) 氧化膜去除方法和装置以及接触部形成方法和系统
CN101506939B (zh) 在斜面蚀刻处理期间避免低k损伤
US9984892B2 (en) Oxide film removing method, oxide film removing apparatus, contact forming method, and contact forming system
US11521860B2 (en) Selectively etching for nanowires
US8435419B2 (en) Methods of processing substrates having metal materials
KR102403856B1 (ko) 에칭 층을 에칭하기 위한 방법
KR20190107159A (ko) 유전체 컨택트 에칭
JP2017059750A (ja) 被処理体を処理する方法
KR20200005506A (ko) 플라즈마 처리 동안 파티클 형성을 감소시키기 위한 척의 보호 층
TW201906005A (zh) 多孔低介電常數介電蝕刻
JP6821292B2 (ja) タングステン含有層をエッチングする方法
KR102614944B1 (ko) 에칭 방법, 에칭 잔사의 제거 방법, 및 기억 매체
US20220122802A1 (en) Etching method, plasma processing apparatus, and processing system
US11562909B2 (en) Directional selective junction clean with field polymer protections
JP2022538595A (ja) 選択的不動態化のために標的蒸着を用いてフィーチャをエッチングするための方法
TWI833877B (zh) 蝕刻方法、電漿處理裝置及處理系統
US20230298869A1 (en) Subtractive copper etch
KR20200113170A (ko) 막을 에칭하는 방법 및 플라즈마 처리 장치
CN118140293A (zh) 使用斜面清洁的剥离