CN109804460A - 深宽比依赖性降低的选择性蚀刻的方法 - Google Patents

深宽比依赖性降低的选择性蚀刻的方法 Download PDF

Info

Publication number
CN109804460A
CN109804460A CN201780062967.4A CN201780062967A CN109804460A CN 109804460 A CN109804460 A CN 109804460A CN 201780062967 A CN201780062967 A CN 201780062967A CN 109804460 A CN109804460 A CN 109804460A
Authority
CN
China
Prior art keywords
etch
etching
gas
phase
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780062967.4A
Other languages
English (en)
Other versions
CN109804460B (zh
Inventor
阿达什·巴萨瓦林加帕
王彭
巴斯卡·纳加布海拉瓦
迈克尔·葛斯
普拉帕格拉·卡帕拉达苏
伦道夫·科纳尔
斯蒂芬·施米茨
菲尔·弗里德尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Priority to CN202411183451.3A priority Critical patent/CN119297083A/zh
Publication of CN109804460A publication Critical patent/CN109804460A/zh
Application granted granted Critical
Publication of CN109804460B publication Critical patent/CN109804460B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/3222—Antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

提供了一种相对于掩模选择性蚀刻蚀刻层的方法。提供包括多个蚀刻循环的蚀刻工艺，其中每个蚀刻循环包括：提供沉积阶段和蚀刻阶段。所述沉积阶段包括：提供沉积阶段气体流，所述沉积阶段气体包含具有碳氟化合物或氢氟烃与氧的比率的含碳氟化合物或氢氟烃的气体和含氧气体；提供RF功率，其使所述沉积阶段气体形成等离子体；以及停止所述沉积阶段。所述蚀刻阶段包括：提供蚀刻阶段气体流，所述蚀刻阶段气体包含具有比所述沉积阶段气体的所述碳氟化合物或氢氟烃与氧的比率低的碳氟化合物或氢氟烃与氧的比率的含碳氟化合物或氢氟烃的气体和含氧气体；提供RF功率；以及停止所述蚀刻阶段。

Description

深宽比依赖性降低的选择性蚀刻的方法
相关申请的交叉引用
本申请要求于2016年10月11日提交的美国专利申请No.15/290,800的优先权，其全部内容通过引用并入本文。
背景
本公开涉及一种在半导体晶片上形成半导体器件的方法。更具体地，本公开涉及半导体器件形成中的鳍显露工艺。
在形成半导体器件中，可以形成薄鳍。可以蚀刻层以显露鳍。
发明内容
为了实现前述目的并且根据本发明的目的，提供了一种相对于掩模选择性蚀刻具有隔离区域和密集区域的蚀刻层的方法。将所述蚀刻层放置在处理室中。提供包括多个蚀刻循环的蚀刻工艺，其中每个蚀刻循环包括：提供沉积阶段和蚀刻阶段。所述沉积阶段包括：提供沉积阶段气体流到所述处理室内，所述沉积阶段气体包含具有碳氟化合物或氢氟烃与氧的比率的含碳氟化合物或氢氟烃的气体和含氧气体；提供RF功率，其使所述沉积阶段气体形成等离子体；以及通过停止使所述沉积阶段气体流到所述处理室内来停止所述沉积阶段。所述蚀刻阶段包括：提供蚀刻阶段气体流到所述处理室中，所述蚀刻阶段气体包含具有比所述沉积阶段气体的所述碳氟化合物或氢氟烃与氧的比率低的碳氟化合物或氢氟烃与氧的比率的含碳氟化合物或氢氟烃的气体和含氧气体；提供RF功率，其使所述蚀刻阶段气体形成等离子体；以及通过停止使所述蚀刻阶段气体流到所述处理室中来停止所述蚀刻阶段。
在另一实现方式中，提供了一种相对于含氮化硅掩模选择性蚀刻具有隔离区域和密集区域的含氧化硅层的方法。将所述蚀刻层放置在处理室中。将静电卡盘保持在介于60℃至120℃之间的温度下。提供包括多个蚀刻循环的蚀刻工艺，其中每个蚀刻循环包括沉积阶段和蚀刻阶段。所述沉积阶段包括：提供沉积阶段气体流到所述处理室内，所述沉积阶段气体包含含碳氟化合物或氢氟烃的气体；提供RF功率，其使所述沉积阶段气体形成等离子体；以及停止所述沉积阶段。所述蚀刻阶段包括：提供蚀刻阶段气体流到所述处理室中，所述蚀刻阶段气体是不含碳氟化合物和氢氟烃的，并且包含Ar和含氧气体；提供RF功率，其使所述蚀刻阶段气体形成等离子体；以及停止所述蚀刻阶段。
本发明的这些特征和其它特征将在下面在本发明的详细描述中并结合以下附图进行更详细的描述。
附图说明
在附图中以示例而非限制的方式示出了本公开，并且附图中相同的附图标记表示相似的元件，其中：
图1是一种实施方案的高阶流程图。
图2是蚀刻沟槽的步骤的较详细的流程图。
图3A-E是根据一种实施方案处理的叠层的示意性横截面图。
图4是可以在一种实施方案中使用的等离子体处理室的示意图。
图5是可以用于实施一种实施方案的计算机系统的示意图。
具体实施方式
现在将参考附图中所示的几个优选实施方案来详细描述本发明。在下面的描述中，阐述了许多具体细节以便提供对本发明的彻底理解。然而，对于本领域技术人员显而易见的是，本发明可以在没有这些具体细节中的一些或全部的情况下实施。在其他情况下，未详细描述公知的工艺步骤和/或结构，以免不必要地使本发明不清楚。
图1是一实施方案的高级流程图。在该实施方案中，在蚀刻层中在掩模下方形成鳍结构(步骤104)。提供循环的湿法和干法蚀刻工艺(步骤108)。湿法和干法蚀刻工艺的每个循环包括干法蚀刻工艺(步骤112)和湿法蚀刻工艺(步骤116)。可以进一步处理鳍结构。图2是提供干法蚀刻工艺(步骤112)的步骤的更详细的流程图。将蚀刻层置于等离子体处理室中(步骤204)。提供循环的干法蚀刻工艺(步骤208)。循环的干法蚀刻工艺的每个循环包括沉积阶段(步骤212)和蚀刻阶段(步骤216)。从等离子体处理室去除蚀刻层(步骤220)。
实施例
在本发明的优选实施方案中，在蚀刻层中在掩模下方形成鳍结构(步骤104)。图3A是叠层300的示意性横截面图，叠层300具有衬底304以及氧化硅蚀刻层308。在蚀刻层308中形成鳍结构312。在该示例中，鳍结构312由SiGe制成。硬掩模316围绕鳍结构312。在该示例中，硬掩模316由氮化硅(SiN)制成。在该示例中，一个或多个层可以设置在不同层之间。例如，氧化硅衬垫可以放置在鳍结构312和硬掩模316之间。氧化硅蚀刻层308具有密集区域320和隔离区域324。当蚀刻时，氧化硅蚀刻层308的密集区域320将比隔离区域324具有更高的深宽比，这可能导致不均匀的蚀刻。另外，在形成氧化硅蚀刻层308时，与隔离区域324相比，可以在密集区域320中使用不同的氧化硅材料。例如，隔离区域可以由常规旋涂氧化硅材料形成。然而，密集区域可以使用基于氧化硅的eHARP氧化物，其特别配制用于高深宽比填充工艺。氧化硅蚀刻层材料的差异可以进一步使密集区域320和隔离区域324之间的蚀刻速率有差异。
提供循环的湿法和干法蚀刻工艺(步骤108)。湿法和干法蚀刻工艺的每个循环包括干法蚀刻工艺(步骤112)和湿法蚀刻工艺(步骤116)。图2是提供干法蚀刻工艺(步骤112)的步骤的更详细的流程图。将叠层放置在等离子体处理室中(步骤204)。
图4是可以在一个实施方案中使用的等离子体处理室的示意图。在一个或多个实施方案中，等离子体处理系统400包括气体分配板406，其在处理室449内设置气体入口和静电吸盘(ESC)408，处理室449由室壁450包围。在处理室449内，衬底304位于ESC 408的顶部。边缘环460放置在衬底304周围。ESC 408可以提供来自ESC源448的偏置。气体源410通过分配板406连接到等离子体处理室449。在该实施方案中，气体源410包括CF4气体源412、C4F6气体源416和一个或多个另外的气体源418。每种气体源可以包括多个气体源。ESC温度控制器451连接到ESC 408，并且提供对ESC 408的温度控制。ESC温度控制器451或另一温度控制器也可用于控制边缘环460的温度。在该示例中，第一连接件413用于向内部加热器411供电以加热ESC 408的内部区域，并且第二连接件414用于向外部加热器412供电以加热ESC 408的外部区域。RF源430向下部电极434和上部电极提供RF功率，在该实施方案中，上部电极为气体分配板406。在优选的实施方案中，2MHz、60MHz和可选的27MHz功率源组成RF源430和ESC源448。在该实施方案中，针对每个频率提供一个发生器。在其他实施方案中，发生器可以在单独的RF源中，或者单独的RF发生器可以连接到不同的电极。例如，上部电极可以具有连接到不同RF源的内电极和外电极。在其他实施方案中可以使用RF源和电极的其它布置，例如在另一个实施方案中，上部电极可以接地。控制器435可控地连接到RF源430、ESC源448、排放泵420和蚀刻气体源410。这种等离子体处理室的一个示例是由Lam ResearchCorporation(Fremont，CA)制造的Exelan FlexTM蚀刻系统。处理室可以是CCP(电容耦合等离子体)反应器或ICP(感应耦合等离子体)反应器。
图5是示出适用于实现在本发明的实施方案中使用的控制器435的计算机系统500的高级框图。计算机系统可以具有从集成电路、印刷电路板和小型手持设备到超大型计算机的许多物理形式。计算机系统500包括一个或多个处理器502，并且还可以包括电子显示设备504(用于显示图形、文本和其他数据)、主存储器506(例如随机存取存储器(RAM))，存储设备508(例如，硬盘驱动器)、可移动存储设备510(例如，光盘驱动器)、用户界面设备512(例如，键盘、触摸屏、小键盘、鼠标或其他指点设备等)和通信接口514(例如，无线网络接口)。通信接口514允许经由链路在计算机系统500和外部设备之间传送软件和数据。系统还可以包括与上述设备/模块连接的通信基础设施516(例如，通信总线、交叉连接杆或网络)。
经由通信接口514传送的信息可以是诸如电子、电磁、光学之类的信号形式或能够经由通信链路由通信接口514接收的其它信号，通信链路携带信号并可以使用导线或电缆、光纤、电话线、蜂窝电话链路、射频链路和/或其他通信信道实现。利用这样的通信接口，可以预期一个或多个处理器502可以在执行上述方法步骤的过程中从网络接收信息，或者可以向网络输出信息。此外，本发明的方法实施方案可以仅在处理器上执行，或者可以通过诸如因特网之类的网络与共享处理的一部分的远程处理器一起执行。
术语“非瞬态计算机可读介质”通常用于指代介质，例如主存储器、辅助存储器、可移动存储设备，以及存储设备，例如硬盘、闪存存储器、磁盘驱动存储器、CD-ROM以及其他形式的持久性存储器，并且不应当被解释为涵盖瞬态标的物，如载波或信号。计算机代码的示例包括机器代码(例如由编译器产生的机器代码)和含有由计算机使用解释器执行的较高级代码的文档。计算机可读介质也可以是由包含在载波中的计算机数据信号发送的并且代表能由处理器执行的指令序列的计算机代码。
在叠层300已经被放置到等离子体处理室449中之后，可以提供干法蚀刻工艺(步骤112)。干法蚀刻工艺包括多个循环，其中每个循环包括沉积阶段(步骤212)和蚀刻阶段(步骤216)。沉积阶段的一个示例提供了沉积阶段气体，其包括具有一定氟碳比的含碳氟化合物或氢氟碳化合物的气体。在该示例中，使2sccm C4F6和341sccm Ar的沉积阶段气体流入等离子体处理室449，同时保持15毫托的压强。沉积阶段气体形成为原位等离子体。在该示例中，通过提供具有至少60MHz的RF频率的脉冲RF功率，使沉积阶段气体形成为等离子体。在该示例中，提供具有10％的占空比的100瓦的RF功率。4秒后，停止沉积阶段(步骤212)。在该示例中，通过停止沉积阶段气体的流来停止沉积阶段(步骤212)。
蚀刻阶段的示例提供了蚀刻阶段气体，其包含氟碳比高于沉积阶段气体的氟碳比的气体。在该示例中，用于蚀刻阶段气体的配方是343sccm Ar。处理室压强保持15毫托。蚀刻阶段气体形成为原位等离子体。在该示例中，通过提供具有至少60MHz的RF频率的脉冲RF功率将蚀刻阶段气体形成为等离子体。在该示例中，提供具有40％占空比的100瓦RF功率。提供偏置以增加对蚀刻层的轰击。在该示例中，通过提供100瓦的2MHz RF功率来提供偏置。3秒后，停止蚀刻阶段(步骤216)。在该示例中，通过停止蚀刻阶段气体的流来停止蚀刻阶段(步骤216)。在多个循环之后，停止蚀刻工艺。在该示例中，所述工艺提供7个循环。将氧化硅蚀刻层从等离子体处理室449去除(步骤220)。
图3B是在从等离子体处理室449移除叠层300之后的叠层300的示意性剖视图。氧化硅蚀刻层308已经被蚀刻回到相同的深度″D：在密集区域320和隔离区域324两者内。在干法蚀刻工艺中可以沉积残留物328。在该示例中，沉积含氧化硅的残留物。
提供湿法蚀刻工艺(步骤116)。在该示例中，湿法工艺是稀释的HF浴，水与HF的摩尔比至少为300：1。将叠层暴露于浴中5至60秒。图3C是在通过湿法蚀刻去除残留物之后的叠层300的示意性横截面图。
对叠层300进行第二干法蚀刻工艺(步骤112)。在该示例中，该第二干法蚀刻工艺使用与第一干法蚀刻工艺的配方相同的配方。在其他实施方案中，第二干法蚀刻工艺可以从第一干法蚀刻工艺改变以更好地蚀刻更高深宽比特征。图3D是在完成第二干法蚀刻工艺之后叠层300的示意性横截面图。通过第二干法蚀刻工艺沉积了残留物332。
提供第二湿法蚀刻工艺(步骤116)。在该示例中，第二湿法蚀刻工艺使用与第一湿法蚀刻工艺的配方相同的配方。在其他实施方案中，可以调整配方以与第一湿法蚀刻工艺不同，以便更好地从较高深宽比特征中去除沉积物。图3E是在通过第二湿法蚀刻去除残留物之后的叠层300的示意性横截面图。
不受理论束缚，湿法和干法蚀刻的组合相对于单独的干法蚀刻或仅单独的湿法蚀刻提供了改进的蚀刻。湿法蚀刻是各向同性的。干法蚀刻是各向异性的。仅使用湿法蚀刻仅引起各向同性蚀刻，这可能导致底切。另外，湿法蚀刻可能难以蚀刻较小尺寸，具体取决于待蚀刻材料的润湿能力和/或疏水性以及用于蚀刻材料的化学品。另外，当蚀刻多于一种类型的材料时，这种蚀刻工艺具有不均匀的蚀刻深度。这种蚀刻也可能具有差的蚀刻选择性。这种蚀刻也可能导致拐角损失。另外，难以在整个晶片表面上实现蚀刻均匀性。
通过使用具有干法蚀刻和湿法蚀刻的工艺，其中通过不同蚀刻提供额外的调节控制，多种实施方案能够以减少的滞后同时蚀刻密集区域和隔离区域。另外，实施方案能够以相同的速率蚀刻不同类型的含氧化硅的层，使得在不同的含氧化硅的层中蚀刻均匀的深度，而不使用蚀刻停止层。密集区域需要具有高深宽比的高深宽比蚀刻。多种实施方案能够蚀刻高深宽比特征，其中深宽比大于2：1。更优选地，深度比宽度的深宽比大于5：1，其中CD小于20nm。更优选地，CD小于15nm。多种实施方案减少拐角损失。多种实施方案具有高蚀刻选择性，并且可以被均匀地调节，同时蚀刻多于一种的材料。多种实施方案提供竖直轮廓而没有底切和最小的接缝、空隙和图案的桥接。多种实施方案能够在晶片表面上提供均匀的蚀刻。通过提供干法蚀刻和湿法蚀刻组合，多种实施方案能够同时提供上述益处。
多种实施方案提供干法蚀刻、沉积阶段和蚀刻阶段。在蚀刻阶段期间使用的蚀刻气体比在沉积阶段期间使用的沉积气体更稀薄。在一些实施方案中，较稀的气体具有较低的碳氟比。
在以上示例中，聚合物沉积在氮化硅掩模和含氧化硅的蚀刻层上。然而，从蚀刻含氧化硅层中释放氧会导致聚合物被去除。氮化硅掩模中不存在氧可防止聚合物被去除。这种从含氧化硅的蚀刻层中选择性地去除聚合物使得含氧化硅的蚀刻层相对于掩模被更具选择性地蚀刻。
在一些实施方案中，蚀刻气体包括C4F6、O2和Ar。Ar主要用于维持室压力。C4F6和O2用于蚀刻。在一些实施方案中，Ar可以被CO取代。
在另一示例中，沉积阶段气体可以是2sccm的C4F6、2sccm的O2、323sccm的Ar和20sccm的CO。60MHz的RF信号提供100W的功率并且以10％的占空比脉冲。2MHz RF信号提供50-100瓦特，并且以100Hz的频率以及10％的占空比脉冲。室压保持在15毫托。沉积阶段保持5秒。蚀刻阶段气体可以是4sccm的C4F6、2.5sccm的O2、323sccm的Ar和20sccm的CO。60MHz的RF信号提供100W的功率并且以10％的占空比脉冲。2MHz RF信号提供50-100瓦，并且以100Hz的频率以及10％的占空比脉冲。室压保持在15毫托。蚀刻阶段保持3秒。该示例重复5个循环。在该示例中，沉积阶段气体包括含碳氟化合物或含氢氟烃的气体。蚀刻阶段气体不含碳氟化合物和氢氟烃，而是包含Ar和含氧气体。含氧气体可以是O2、CO2或CO。ESC 408保持在60℃至120℃之间的温度。更优选地，边缘环460也保持在60℃至120℃之间的温度。ESC温度控制器151和/或另一温度控制器可用于实现此目的。已发现优选的温度范围来控制聚合物沉积以提供所需的选择性，同时避免夹断。优选地，在蚀刻阶段期间比在沉积阶段期间提供更多的偏置。在蚀刻阶段期间可以比沉积阶段提供更多的RF功率。这样的实施方案能够均匀地蚀刻隔离区域和密集区域而没有滞后。可以均匀地和部分地蚀刻这样的区域而没有蚀刻停止。随后的湿法蚀刻可用于完成叠层的处理。
说明书和权利要求中的鳍结构是指鳍形式的结构。例如，包括312和316的结构可以表示鳍结构。在一实施方案中，鳍结构可以包括SiGe鳍、围绕312的氧化物衬垫，以及围绕氧化物衬垫和鳍的氮化物衬垫和硬掩模(316)。在其他实施方案中，鳍结构基本上可以是任何材料，其可以用于制造器件，例如Ge或III-V族材料。
在另一实施方案中，鳍结构可以包括替换触点材料、与替换触点材料相邻的间隔材料，以及在替换触点材料顶部上的硅基氮化物盖材料(硬掩模)。
在本发明的另一实施方案中，所提出的方法可以用于通过去除触点替换材料来进行替换触点蚀刻以显露器件的有源区域(半导体器件的金属触点)。这里的触点替代材料通常是硅基氧化物。接下来可以进行触点金属沉积、平坦化、层间电介质(ILD)沉积和进一步的处理步骤。
其他实施方案可以提供其他RF频率。优选地，偏置频率小于10MHz。优选地，蚀刻阶段具有RF频率小于10MHz的偏置RF功率，其功率大于在沉积阶段期间提供的RF频率小于10MHz的偏置RF功率。
其他实施方案可以使用干法剥离，例如基于O2的剥离或N2/H2剥离以除去沉积物。对于每个循环，其他实施方案可具有多于一个的沉积阶段或蚀刻阶段。
在多种实施方案中，在隔离区域和密集区域之间蚀刻到均匀深度意味着蚀刻到蚀刻深度之间的差异不超过10nm的深度。因此，隔离区域与密集区域的蚀刻深度之间的滞后不超过10nm。
在一些实施方案中，湿法蚀刻使用HF或HCl蚀刻化学物质或其组合。在一些实施方案中，湿法蚀刻可用于减少或消除氧化物足迹(foot)。当遵循干法蚀刻工艺时，这种湿法蚀刻可用于提供更直的轮廓。
虽然已经根据几个优选实施方案描述了本发明，但是存在落在本发明的范围内的改变、修改、置换和各种替代等同方案。还应当注意，存在实现本发明的方法和装置的许多替代方式。因此，以下所附权利要求旨在被解释为包括落在本发明的真实精神和范围内的所有这样的改变、修改、置换和各种替代等同方案。

Claims (18)

1.一种相对于掩模选择性蚀刻具有隔离区域和密集区域的蚀刻层的方法，其包括：
将所述蚀刻层放置在处理室中；
提供包括多个蚀刻循环的蚀刻工艺，其中每个蚀刻循环包括：
提供沉积阶段，其包括：
提供沉积阶段气体流到所述处理室内，所述沉积阶段气体包含具有碳氟化合物或氢氟烃与氧的比率的含碳氟化合物或氢氟烃的气体和含氧气体；
提供RF功率，其使所述沉积阶段气体形成等离子体；以及
停止所述沉积阶段；并且
提供蚀刻阶段，其包括：
提供蚀刻阶段气体流到所述处理室中，所述蚀刻阶段气体包含具有比所述沉积阶段气体的所述碳氟化合物或氢氟烃与氧的比率低的碳氟化合物或氢氟烃与氧的比率的含碳氟化合物或氢氟烃的气体和含氧气体；
提供RF功率，其使所述蚀刻阶段气体形成等离子体；以及
停止所述蚀刻阶段。
2.根据权利要求1所述的方法，其中在所述蚀刻阶段期间提供比在所述沉积阶段期间提供的偏置高的偏置。
3.根据权利要求1所述的方法，其中所述蚀刻阶段气体包含CF4、C4F6、O2或Ar中的至少一种，并且其中所述沉积阶段气体至少包含C4F6和含氧气体。
4.根据权利要求1所述的方法，其中所述蚀刻层包含氧化硅。
5.根据权利要求4所述的方法，其中所述掩模包含氮化硅。
6.根据权利要求1所述的方法，其中所述蚀刻部分地蚀刻所述蚀刻层到目标深度。
7.根据权利要求1所述的方法，其中所述蚀刻工艺相对于所述蚀刻层选择性地在所述掩模上沉积聚合物。
8.根据权利要求1所述的方法，其中所述蚀刻阶段还包括提供RF频率小于10MHz的偏置RF功率，其中所述沉积阶段不具有RF频率小于10MHz的RF偏置RF功率。
9.根据权利要求1所述的方法，其还包括提供湿法工艺以去除由所述蚀刻工艺形成的残留物。
10.根据权利要求1所述的方法，其还包括提供湿法工艺以去除由所述蚀刻工艺形成的锥形。
11.根据权利要求1所述的方法，其中在所述蚀刻阶段期间提供的所述RF功率大于在所述沉积阶段期间提供的所述RF功率。
12.根据权利要求1所述的方法，其中在所述蚀刻阶段期间提供的所述RF功率是脉冲的，并且在所述沉积阶段期间提供的所述RF功率是脉冲的。
13.一种相对于含氮化硅掩模选择性蚀刻具有隔离区域和密集区域的含氧化硅层的方法，其包括：
将所述蚀刻层放置在处理室中；
将静电卡盘保持在介于60℃至120℃之间的温度下；
提供包括多个蚀刻循环的蚀刻工艺，其中每个蚀刻循环包括：
提供沉积阶段，其包括：
提供沉积阶段气体流到所述处理室内，所述沉积阶段气体包含含碳氟化合物或氢氟烃的气体；
提供RF功率，其使所述沉积阶段气体形成等离子体；以及
停止所述沉积阶段；并且
提供蚀刻阶段，其包括：
提供蚀刻阶段气体流到所述处理室中，所述蚀刻阶段气体是不含碳氟化合物和氢氟烃的，并且包含Ar和含氧气体；
提供RF功率，其使所述蚀刻阶段气体形成等离子体；以及
停止所述蚀刻阶段。
14.根据权利要求13所述的方法，其中在所述蚀刻阶段期间提供比在所述沉积阶段期间提供的偏置高的偏置。
15.根据权利要求13所述的方法，其中所述蚀刻部分地蚀刻所述蚀刻层到目标深度。
16.根据权利要求13所述的方法，其中所述蚀刻阶段还包括提供小于10MHz的偏置RF功率，其中所述沉积阶段不具有小于10MHz的RF偏置RF功率。
17.根据权利要求13所述的方法，其还包括提供湿法工艺以去除由所述蚀刻工艺形成的残留物。
18.根据权利要求13所述的方法，其中在所述蚀刻阶段期间提供的所述RF功率大于在所述沉积阶段期间提供的所述RF功率。
CN201780062967.4A 2016-10-11 2017-09-27 深宽比依赖性降低的选择性蚀刻的方法 Active CN109804460B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202411183451.3A CN119297083A (zh) 2016-10-11 2017-09-27 深宽比依赖性降低的选择性蚀刻的方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/290,800 US10037890B2 (en) 2016-10-11 2016-10-11 Method for selectively etching with reduced aspect ratio dependence
US15/290,800 2016-10-11
PCT/US2017/053784 WO2018071181A1 (en) 2016-10-11 2017-09-27 Method for selectively etching with reduced aspect ratio dependence

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202411183451.3A Division CN119297083A (zh) 2016-10-11 2017-09-27 深宽比依赖性降低的选择性蚀刻的方法

Publications (2)

Publication Number Publication Date
CN109804460A true CN109804460A (zh) 2019-05-24
CN109804460B CN109804460B (zh) 2024-09-17

Family

ID=61829076

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202411183451.3A Pending CN119297083A (zh) 2016-10-11 2017-09-27 深宽比依赖性降低的选择性蚀刻的方法
CN201780062967.4A Active CN109804460B (zh) 2016-10-11 2017-09-27 深宽比依赖性降低的选择性蚀刻的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202411183451.3A Pending CN119297083A (zh) 2016-10-11 2017-09-27 深宽比依赖性降低的选择性蚀刻的方法

Country Status (5)

Country Link
US (2) US10037890B2 (zh)
KR (1) KR20190055261A (zh)
CN (2) CN119297083A (zh)
TW (1) TWI745447B (zh)
WO (1) WO2018071181A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112530799A (zh) * 2019-09-17 2021-03-19 东京毅力科创株式会社 蚀刻氧化硅膜的方法及等离子体处理装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10037890B2 (en) * 2016-10-11 2018-07-31 Lam Research Corporation Method for selectively etching with reduced aspect ratio dependence
US10629451B1 (en) * 2019-02-01 2020-04-21 American Air Liquide, Inc. Method to improve profile control during selective etching of silicon nitride spacers
US10593518B1 (en) * 2019-02-08 2020-03-17 Applied Materials, Inc. Methods and apparatus for etching semiconductor structures
WO2020100338A1 (ja) * 2019-06-21 2020-05-22 株式会社日立ハイテク プラズマ処理方法
JP7433095B2 (ja) * 2020-03-18 2024-02-19 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6235214B1 (en) * 1998-12-03 2001-05-22 Applied Materials, Inc. Plasma etching of silicon using fluorinated gas mixtures
CN101116177A (zh) * 2004-12-16 2008-01-30 兰姆研究有限公司 蚀刻掩模特征临界尺寸的减小
US20080081477A1 (en) * 2006-09-28 2008-04-03 Elpida Memory, Inc. Method for forming a semiconductor device having a cylindrical hole in a dielectric film
CN101779276A (zh) * 2007-08-20 2010-07-14 朗姆研究公司 掩模修整
CN103594351A (zh) * 2012-08-15 2014-02-19 朗姆研究公司 利用混合模式脉冲的蚀刻

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002025979A (ja) 2000-07-03 2002-01-25 Hitachi Ltd 半導体集積回路装置の製造方法
KR100739119B1 (ko) * 2005-07-26 2007-07-13 삼성전자주식회사 전자앨범 화상형성장치
US8722547B2 (en) * 2006-04-20 2014-05-13 Applied Materials, Inc. Etching high K dielectrics with high selectivity to oxide containing layers at elevated temperatures with BC13 based etch chemistries
JP2008017325A (ja) * 2006-07-07 2008-01-24 Nec Corp 無線端末装置、無線通信システム、無線通信制御方法及び無線通信制御プログラム
US7517804B2 (en) * 2006-08-31 2009-04-14 Micron Technologies, Inc. Selective etch chemistries for forming high aspect ratio features and associated structures
US8917934B2 (en) * 2012-06-14 2014-12-23 International Business Machines Corporation Multi-cue object detection and analysis
CN104508129A (zh) * 2012-06-28 2015-04-08 分子伴侣公司 设计的与血小板衍生生长因子结合的锚蛋白重复序列蛋白
US8921136B2 (en) 2013-01-17 2014-12-30 Taiwan Semiconductor Manufacturing Co., Ltd. Self aligned contact formation
US9171935B2 (en) 2014-03-07 2015-10-27 Globalfoundries Inc. FinFET formation with late fin reveal
US9252044B2 (en) 2014-03-24 2016-02-02 International Business Machines Corporation Shallow trench isolation for end fin variation control
JP6282948B2 (ja) 2014-07-10 2018-02-21 理想科学工業株式会社 インクジェット記録装置
JP6315809B2 (ja) 2014-08-28 2018-04-25 東京エレクトロン株式会社 エッチング方法
US9613822B2 (en) 2014-09-25 2017-04-04 Applied Materials, Inc. Oxide etch selectivity enhancement
KR101700391B1 (ko) * 2014-11-04 2017-02-13 삼성전자주식회사 펄스 플라즈마의 고속 광학적 진단 시스템
JP6521848B2 (ja) 2015-01-16 2019-05-29 東京エレクトロン株式会社 エッチング方法
US10037890B2 (en) 2016-10-11 2018-07-31 Lam Research Corporation Method for selectively etching with reduced aspect ratio dependence

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6235214B1 (en) * 1998-12-03 2001-05-22 Applied Materials, Inc. Plasma etching of silicon using fluorinated gas mixtures
CN101116177A (zh) * 2004-12-16 2008-01-30 兰姆研究有限公司 蚀刻掩模特征临界尺寸的减小
US20080081477A1 (en) * 2006-09-28 2008-04-03 Elpida Memory, Inc. Method for forming a semiconductor device having a cylindrical hole in a dielectric film
CN101779276A (zh) * 2007-08-20 2010-07-14 朗姆研究公司 掩模修整
CN103594351A (zh) * 2012-08-15 2014-02-19 朗姆研究公司 利用混合模式脉冲的蚀刻

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112530799A (zh) * 2019-09-17 2021-03-19 东京毅力科创株式会社 蚀刻氧化硅膜的方法及等离子体处理装置

Also Published As

Publication number Publication date
US20180330959A1 (en) 2018-11-15
WO2018071181A1 (en) 2018-04-19
US20180102253A1 (en) 2018-04-12
US10037890B2 (en) 2018-07-31
US10541141B2 (en) 2020-01-21
TW201826382A (zh) 2018-07-16
CN109804460B (zh) 2024-09-17
CN119297083A (zh) 2025-01-10
KR20190055261A (ko) 2019-05-22
TWI745447B (zh) 2021-11-11

Similar Documents

Publication Publication Date Title
CN109804460A (zh) 深宽比依赖性降低的选择性蚀刻的方法
TWI774742B (zh) 矽氮化物之原子層蝕刻
US9673058B1 (en) Method for etching features in dielectric layers
CN101506939B (zh) 在斜面蚀刻处理期间避免低k损伤
JP6584022B2 (ja) 不動態化を使用する銅の異方性エッチング
JP2005508078A (ja) 高アスペクト比形態のエッチング方法
US10658194B2 (en) Silicon-based deposition for semiconductor processing
CN107919264B (zh) 有关有机掩模的用于选择性地蚀刻氧化硅的方法
WO2007041423A1 (en) Vertical profile fixing
KR102280572B1 (ko) 플라즈마 처리 방법
US20110097904A1 (en) Method for repairing low-k dielectric damage
CN115298798A (zh) 调节等离子体处理室的方法
JP6821292B2 (ja) タングステン含有層をエッチングする方法
JP7578627B2 (ja) 選択的不動態化のために標的蒸着を用いてフィーチャをエッチングするための方法
TWI576909B (zh) 絕緣層上矽蝕刻
KR101285749B1 (ko) 드라이 에칭 방법 및 게이트 라스트 방식의 메탈 게이트 제조 방법
KR102542167B1 (ko) 에칭 방법 및 플라즈마 처리 장치
CN110520964A (zh) 用于半导体处理的基于硅的沉积
TW202427599A (zh) 在堆疊中蝕刻特徵部的方法
JP2022158811A (ja) エッチング方法及びエッチング処理装置
KR20190049482A (ko) 스택 내에 피처들을 에칭하기 위한 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant