JP2002025979A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JP2002025979A JP2002025979A JP2000200986A JP2000200986A JP2002025979A JP 2002025979 A JP2002025979 A JP 2002025979A JP 2000200986 A JP2000200986 A JP 2000200986A JP 2000200986 A JP2000200986 A JP 2000200986A JP 2002025979 A JP2002025979 A JP 2002025979A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- gas
- integrated circuit
- circuit device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 293
- 238000004519 manufacturing process Methods 0.000 title claims description 101
- 238000005530 etching Methods 0.000 claims abstract description 369
- 238000000034 method Methods 0.000 claims abstract description 258
- 230000008569 process Effects 0.000 claims abstract description 178
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 139
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 139
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 127
- 239000000758 substrate Substances 0.000 claims abstract description 125
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 117
- 238000001020 plasma etching Methods 0.000 claims abstract description 90
- 239000007789 gas Substances 0.000 claims description 314
- 238000012545 processing Methods 0.000 claims description 97
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 61
- 239000001301 oxygen Substances 0.000 claims description 61
- 229910052760 oxygen Inorganic materials 0.000 claims description 61
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 56
- 238000000151 deposition Methods 0.000 claims description 53
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 52
- 229910052786 argon Inorganic materials 0.000 claims description 28
- 239000003085 diluting agent Substances 0.000 claims description 20
- 238000007865 diluting Methods 0.000 claims description 15
- 238000010790 dilution Methods 0.000 claims description 15
- 239000012895 dilution Substances 0.000 claims description 15
- 101000777624 Homo sapiens Hsp90 co-chaperone Cdc37-like 1 Proteins 0.000 abstract description 33
- 102100031587 Hsp90 co-chaperone Cdc37-like 1 Human genes 0.000 abstract description 33
- 150000004767 nitrides Chemical class 0.000 abstract description 5
- 230000014759 maintenance of location Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 435
- 239000010410 layer Substances 0.000 description 33
- 229920002120 photoresistant polymer Polymers 0.000 description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 30
- 229920000642 polymer Polymers 0.000 description 29
- 229920005591 polysilicon Polymers 0.000 description 28
- 230000000694 effects Effects 0.000 description 26
- 238000002474 experimental method Methods 0.000 description 26
- 150000002500 ions Chemical class 0.000 description 23
- 239000003990 capacitor Substances 0.000 description 19
- 230000007423 decrease Effects 0.000 description 18
- 238000010494 dissociation reaction Methods 0.000 description 16
- 230000005593 dissociations Effects 0.000 description 16
- 238000006243 chemical reaction Methods 0.000 description 15
- 230000005284 excitation Effects 0.000 description 13
- 238000011068 loading method Methods 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 229910052721 tungsten Inorganic materials 0.000 description 10
- 239000010937 tungsten Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 230000008021 deposition Effects 0.000 description 8
- 230000009977 dual effect Effects 0.000 description 8
- 230000004907 flux Effects 0.000 description 8
- 239000012495 reaction gas Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910052799 carbon Inorganic materials 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 229910052731 fluorine Inorganic materials 0.000 description 4
- 239000001307 helium Substances 0.000 description 4
- 229910052734 helium Inorganic materials 0.000 description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 238000007790 scraping Methods 0.000 description 4
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000007795 chemical reaction product Substances 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 238000001179 sorption measurement Methods 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- -1 tungsten nitride Chemical class 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000011835 investigation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- JMANVNJQNLATNU-UHFFFAOYSA-N oxalonitrile Chemical compound N#CC#N JMANVNJQNLATNU-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000005086 pumping Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 101100366711 Arabidopsis thaliana SSL13 gene Proteins 0.000 description 1
- 238000012935 Averaging Methods 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 101150042515 DA26 gene Proteins 0.000 description 1
- 101000634707 Homo sapiens Nucleolar complex protein 3 homolog Proteins 0.000 description 1
- 101000650817 Homo sapiens Semaphorin-4D Proteins 0.000 description 1
- 101000854908 Homo sapiens WD repeat-containing protein 11 Proteins 0.000 description 1
- 102100029099 Nucleolar complex protein 3 homolog Human genes 0.000 description 1
- 101100366561 Panax ginseng SS11 gene Proteins 0.000 description 1
- 229910052774 Proactinium Inorganic materials 0.000 description 1
- 102100027744 Semaphorin-4D Human genes 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 102100020705 WD repeat-containing protein 11 Human genes 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920003223 poly(pyromellitimide-1,4-diphenyl ether) Polymers 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000007634 remodeling Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000002000 scavenging effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000001988 toxicity Effects 0.000 description 1
- 231100000419 toxicity Toxicity 0.000 description 1
- 238000010792 warming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 ＳＡＣプロセスまたはＨＡＲＣプロセスにお
いて、酸化シリコン膜の開口性および窒化膜に対する選
択性を向上させる。 【解決手段】 半導体基板２Ｓ上に形成された酸化シリ
コン膜からなる酸化膜３ｄにコンタクトホール１４ａ，
１４ｂを開口するためのプラズマエッチング処理に際し
て、低圧、エッチングガス（Ｃ5Ｆ8／Ｏ2／Ａｒ）の大
流量化により、エッチングガスのチャンバ内滞在時間
を、窒化シリコンからなる絶縁膜８ｃに対する選択性が
向上する領域に設定する。
いて、酸化シリコン膜の開口性および窒化膜に対する選
択性を向上させる。 【解決手段】 半導体基板２Ｓ上に形成された酸化シリ
コン膜からなる酸化膜３ｄにコンタクトホール１４ａ，
１４ｂを開口するためのプラズマエッチング処理に際し
て、低圧、エッチングガス（Ｃ5Ｆ8／Ｏ2／Ａｒ）の大
流量化により、エッチングガスのチャンバ内滞在時間
を、窒化シリコンからなる絶縁膜８ｃに対する選択性が
向上する領域に設定する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置の製造技術に関し、例えば半導体集積回路装置の製造
工程におけるセルフアラインコンタクト（Self Aligned
Contact：以下、ＳＡＣという）プロセスまたは高アス
ペクト比コンタクト（High Aspect RatioContact：以
下、ＨＡＲＣという)プロセスに適用して特に有効な技
術に関するものである。
置の製造技術に関し、例えば半導体集積回路装置の製造
工程におけるセルフアラインコンタクト（Self Aligned
Contact：以下、ＳＡＣという）プロセスまたは高アス
ペクト比コンタクト（High Aspect RatioContact：以
下、ＨＡＲＣという)プロセスに適用して特に有効な技
術に関するものである。
【０００２】
【従来の技術】本発明者らが検討したＳＡＣプロセスに
おいては、エッチングガスとして、例えばＣ4Ｆ8を主と
して、その他にＣ5Ｆ8、ＣＨ2Ｆ2、ＣＨＦ3またはＣＦ4
等のようなフルオロカーボン系のガスと、酸素との混合
ガスが用いられている。酸化シリコン（ＳｉＯ2）膜
は、フルオロカーボン系のガスが解離して生成されるフ
ルオロカーボン系化合物との反応によりエッチングが進
行するが、下地となる窒化シリコン（ＳｉＮ）膜は、フ
ルオロカーボン系化合物との反応性が酸化シリコン膜に
比べて低いため、窒化シリコン膜上にはポリマー層が相
対的に厚く堆積する。このポリマー層の膜厚やＣ／Ｆ比
（炭素原子数とフッ素原子数との比）をガス種等により
最適化することにより、酸化シリコン膜と窒化シリコン
膜との高選択性を実現している。
おいては、エッチングガスとして、例えばＣ4Ｆ8を主と
して、その他にＣ5Ｆ8、ＣＨ2Ｆ2、ＣＨＦ3またはＣＦ4
等のようなフルオロカーボン系のガスと、酸素との混合
ガスが用いられている。酸化シリコン（ＳｉＯ2）膜
は、フルオロカーボン系のガスが解離して生成されるフ
ルオロカーボン系化合物との反応によりエッチングが進
行するが、下地となる窒化シリコン（ＳｉＮ）膜は、フ
ルオロカーボン系化合物との反応性が酸化シリコン膜に
比べて低いため、窒化シリコン膜上にはポリマー層が相
対的に厚く堆積する。このポリマー層の膜厚やＣ／Ｆ比
（炭素原子数とフッ素原子数との比）をガス種等により
最適化することにより、酸化シリコン膜と窒化シリコン
膜との高選択性を実現している。
【０００３】また、設計ルールの微細化に伴う高アスペ
クト比化に対しては、孔等の開口性を向上させる観点か
ら処理室内の圧力を下げ、処理室内に流入されるガスの
総流量を増大させる方向への条件の変更を行っている。
それに伴う窒化シリコン膜に対する選択比の低下につい
ては、ＣＨ2Ｆ2等のような堆積性の強いガスを添加する
ことにより対応している。
クト比化に対しては、孔等の開口性を向上させる観点か
ら処理室内の圧力を下げ、処理室内に流入されるガスの
総流量を増大させる方向への条件の変更を行っている。
それに伴う窒化シリコン膜に対する選択比の低下につい
ては、ＣＨ2Ｆ2等のような堆積性の強いガスを添加する
ことにより対応している。
【０００４】本発明者らが検討したＨＡＲＣプロセスに
おいても、基本的に上記ＳＡＣプロセスと同種のエッチ
ングガスが用いられ、開口性および選択性を得るために
上記ＳＡＣプロセスと同様な対応がとられている。
おいても、基本的に上記ＳＡＣプロセスと同種のエッチ
ングガスが用いられ、開口性および選択性を得るために
上記ＳＡＣプロセスと同様な対応がとられている。
【０００５】なお、この種の技術については、例えば特
開平１１−３１７３９２号公報に記載があり、窒化シリ
コン系材料層に対して選択性を大きく確保しながら酸化
シリコン系材料層をエッチングする際に、エッチングガ
スとして、パーフルオロシクロオレフィン（Ｃ5Ｆ8を含
む）を用いることにより、選択比を高め、選択比の面内
ばらつきを低くする技術が開示されている。
開平１１−３１７３９２号公報に記載があり、窒化シリ
コン系材料層に対して選択性を大きく確保しながら酸化
シリコン系材料層をエッチングする際に、エッチングガ
スとして、パーフルオロシクロオレフィン（Ｃ5Ｆ8を含
む）を用いることにより、選択比を高め、選択比の面内
ばらつきを低くする技術が開示されている。
【０００６】また、例えば特開平８−４５９１７号公報
には、エッチング処理に際して、低圧力の状態で、チャ
ンバ内の反応ガスの滞在時間を１００ｍｓ以下にして、
深い溝や穴を高速エッチングする技術が開示されてい
る。
には、エッチング処理に際して、低圧力の状態で、チャ
ンバ内の反応ガスの滞在時間を１００ｍｓ以下にして、
深い溝や穴を高速エッチングする技術が開示されてい
る。
【０００７】
【発明が解決しようとする課題】ところが、上記ＳＡＣ
プロセスやＨＡＲＣプロセス技術においては、孔や溝の
アスペクト比（深さ／幅）が益々進み、開口性と選択性
との両立ができないという問題があることを本発明者ら
は見出した。
プロセスやＨＡＲＣプロセス技術においては、孔や溝の
アスペクト比（深さ／幅）が益々進み、開口性と選択性
との両立ができないという問題があることを本発明者ら
は見出した。
【０００８】例えばＳＡＣプロセスにおいては、酸化シ
リコン膜の開口性を高めるようにエッチングを行うと孔
や溝の開口は可能となるが、酸化シリコン膜と窒化シリ
コン膜との選択比を確保できず、孔や溝内に埋め込む導
体膜と、下層の導体膜とのショートマージンが短くな
り、それら導体膜がショートしてしまう。逆に、その選
択比を高めるようにエッチングを行うと、孔や溝自体を
充分に開口できない。また、例えばＨＡＲＣプロセスに
おいては、酸化シリコン膜の開口性を高めるようにエッ
チングを行うと孔や溝の開口は可能となるが、酸化シリ
コン膜とハードマスク等との選択比を確保できず、孔の
平面加工寸法や断面垂直形状が劣化する。逆に、その選
択比を高めるようにエッチングを行えば、孔や溝自体を
充分に開口できない。
リコン膜の開口性を高めるようにエッチングを行うと孔
や溝の開口は可能となるが、酸化シリコン膜と窒化シリ
コン膜との選択比を確保できず、孔や溝内に埋め込む導
体膜と、下層の導体膜とのショートマージンが短くな
り、それら導体膜がショートしてしまう。逆に、その選
択比を高めるようにエッチングを行うと、孔や溝自体を
充分に開口できない。また、例えばＨＡＲＣプロセスに
おいては、酸化シリコン膜の開口性を高めるようにエッ
チングを行うと孔や溝の開口は可能となるが、酸化シリ
コン膜とハードマスク等との選択比を確保できず、孔の
平面加工寸法や断面垂直形状が劣化する。逆に、その選
択比を高めるようにエッチングを行えば、孔や溝自体を
充分に開口できない。
【０００９】本発明の目的は、プラズマエッチングプロ
セスにおいて、酸化シリコン膜の開口性および窒化膜に
対する選択性を向上させることのできる技術を提供する
ことにある。
セスにおいて、酸化シリコン膜の開口性および窒化膜に
対する選択性を向上させることのできる技術を提供する
ことにある。
【００１０】また、本発明の他の目的は、プラズマエッ
チングプロセスを用いる半導体集積回路装置の製造歩留
まりを向上させることのできる技術を提供することにあ
る。
チングプロセスを用いる半導体集積回路装置の製造歩留
まりを向上させることのできる技術を提供することにあ
る。
【００１１】また、本発明の他の目的は、プラズマエッ
チングプロセスを用いる半導体集積回路装置の量産性を
向上させることのできる技術を提供することにある。
チングプロセスを用いる半導体集積回路装置の量産性を
向上させることのできる技術を提供することにある。
【００１２】また、本発明の他の目的は、プラズマエッ
チングプロセスを用いる半導体集積回路装置の信頼性を
向上させることのできる技術を提供することにある。
チングプロセスを用いる半導体集積回路装置の信頼性を
向上させることのできる技術を提供することにある。
【００１３】また、本発明の他の目的は、プラズマエッ
チングプロセスを用いる半導体集積回路装置の性能を向
上させることのできる技術を提供することにある。
チングプロセスを用いる半導体集積回路装置の性能を向
上させることのできる技術を提供することにある。
【００１４】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１５】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１６】本発明は、半導体基板に対して、フロロカ
ーボン系のガス、酸素および希釈ガスを有するエッチン
グガスを用いてプラズマエッチング処理を施すことによ
り、前記半導体基板上の酸化シリコン系の絶縁膜を加工
する際に、低圧化およびエッチングガスの大流量化によ
りエッチングガスのエッチング処理室内滞在時間を、窒
化シリコン系の絶縁膜に対する選択性が向上する領域に
設定した状態でエッチング処理を施すものである。
ーボン系のガス、酸素および希釈ガスを有するエッチン
グガスを用いてプラズマエッチング処理を施すことによ
り、前記半導体基板上の酸化シリコン系の絶縁膜を加工
する際に、低圧化およびエッチングガスの大流量化によ
りエッチングガスのエッチング処理室内滞在時間を、窒
化シリコン系の絶縁膜に対する選択性が向上する領域に
設定した状態でエッチング処理を施すものである。
【００１７】また、本発明は、半導体基板に対して、フ
ロロカーボン系のガス、酸素および希釈ガスを有するエ
ッチングガスを用いてプラズマエッチング処理を施すこ
とにより、前記半導体基板上の酸化シリコン系の絶縁膜
を加工する際に、低圧化およびエッチングガスの大流量
化によりエッチングガスのエッチング処理室内滞在時間
を、ハードマスクに対する選択性が向上する領域に設定
した状態でエッチング処理を施すものである。
ロロカーボン系のガス、酸素および希釈ガスを有するエ
ッチングガスを用いてプラズマエッチング処理を施すこ
とにより、前記半導体基板上の酸化シリコン系の絶縁膜
を加工する際に、低圧化およびエッチングガスの大流量
化によりエッチングガスのエッチング処理室内滞在時間
を、ハードマスクに対する選択性が向上する領域に設定
した状態でエッチング処理を施すものである。
【００１８】また、本願において開示される発明のう
ち、他のの概要を簡単に説明すれば、次のとおりであ
る。
ち、他のの概要を簡単に説明すれば、次のとおりであ
る。
【００１９】１．本願の発明は、半導体基板に対して、
フロロカーボン系のガス、酸素および希釈ガスを有する
エッチングガスを用いてプラズマエッチング処理を施す
ことにより、前記半導体基板上の酸化シリコン系の絶縁
膜を加工する際に、前記エッチングガスのエッチング処
理室内滞在時間を５０〜７００ｍｓとするものである。
フロロカーボン系のガス、酸素および希釈ガスを有する
エッチングガスを用いてプラズマエッチング処理を施す
ことにより、前記半導体基板上の酸化シリコン系の絶縁
膜を加工する際に、前記エッチングガスのエッチング処
理室内滞在時間を５０〜７００ｍｓとするものである。
【００２０】２．本発明は、半導体基板に対して、フロ
ロカーボン系のガス、酸素および希釈ガスを有するエッ
チングガスを用いてプラズマエッチング処理を施すこと
により、前記半導体基板上の酸化シリコン系の絶縁膜を
加工する際に、前記エッチングガスのエッチング処理室
内滞在時間を５０〜３５０ｍｓとするものである。
ロカーボン系のガス、酸素および希釈ガスを有するエッ
チングガスを用いてプラズマエッチング処理を施すこと
により、前記半導体基板上の酸化シリコン系の絶縁膜を
加工する際に、前記エッチングガスのエッチング処理室
内滞在時間を５０〜３５０ｍｓとするものである。
【００２１】３．本発明は、半導体基板に対して、フロ
ロカーボン系のガス、酸素および希釈ガスを有するエッ
チングガスを用いてプラズマエッチング処理を施すこと
により、前記半導体基板上の酸化シリコン系の絶縁膜を
加工する際に、前記エッチングガスのエッチング処理室
内滞在時間を１００〜２００ｍｓとするものである。
ロカーボン系のガス、酸素および希釈ガスを有するエッ
チングガスを用いてプラズマエッチング処理を施すこと
により、前記半導体基板上の酸化シリコン系の絶縁膜を
加工する際に、前記エッチングガスのエッチング処理室
内滞在時間を１００〜２００ｍｓとするものである。
【００２２】４．本発明は、（ａ）半導体基板上に窒化
シリコン系の絶縁膜を堆積する工程、（ｂ）前記窒化シ
リコン系の絶縁膜上に酸化シリコン系の絶縁膜を堆積す
る工程、（ｃ）前記半導体基板に対して、フロロカーボ
ン系のガス、酸素および希釈ガスを有するエッチングガ
スを用いてプラズマエッチング処理を施すことにより、
前記酸化シリコン系の絶縁膜を加工する工程を有し、前
記エッチングガスのエッチング処理室内滞在時間を５０
〜７００ｍｓとするものである。
シリコン系の絶縁膜を堆積する工程、（ｂ）前記窒化シ
リコン系の絶縁膜上に酸化シリコン系の絶縁膜を堆積す
る工程、（ｃ）前記半導体基板に対して、フロロカーボ
ン系のガス、酸素および希釈ガスを有するエッチングガ
スを用いてプラズマエッチング処理を施すことにより、
前記酸化シリコン系の絶縁膜を加工する工程を有し、前
記エッチングガスのエッチング処理室内滞在時間を５０
〜７００ｍｓとするものである。
【００２３】５．本発明は、（ａ）半導体基板上に窒化
シリコン系の絶縁膜を堆積する工程、（ｂ）前記窒化シ
リコン系の絶縁膜上に酸化シリコン系の絶縁膜を堆積す
る工程、（ｃ）前記半導体基板に対して、フロロカーボ
ン系のガス、酸素および希釈ガスを有するエッチングガ
スを用いてプラズマエッチング処理を施すことにより、
前記酸化シリコン系の絶縁膜を加工する工程を有し、前
記エッチングガスのエッチング処理室内滞在時間を５０
〜３５０ｍｓとするものである。
シリコン系の絶縁膜を堆積する工程、（ｂ）前記窒化シ
リコン系の絶縁膜上に酸化シリコン系の絶縁膜を堆積す
る工程、（ｃ）前記半導体基板に対して、フロロカーボ
ン系のガス、酸素および希釈ガスを有するエッチングガ
スを用いてプラズマエッチング処理を施すことにより、
前記酸化シリコン系の絶縁膜を加工する工程を有し、前
記エッチングガスのエッチング処理室内滞在時間を５０
〜３５０ｍｓとするものである。
【００２４】６．本発明は、（ａ）半導体基板上に窒化
シリコン系の絶縁膜を堆積する工程、（ｂ）前記窒化シ
リコン系の絶縁膜上に酸化シリコン系の絶縁膜を堆積す
る工程、（ｃ）前記半導体基板に対して、フロロカーボ
ン系のガス、酸素および希釈ガスを有するエッチングガ
スを用いてプラズマエッチング処理を施すことにより、
前記酸化シリコン系の絶縁膜を加工する工程を有し、前
記エッチングガスのエッチング処理室内滞在時間を１０
０〜２００ｍｓとするものである。
シリコン系の絶縁膜を堆積する工程、（ｂ）前記窒化シ
リコン系の絶縁膜上に酸化シリコン系の絶縁膜を堆積す
る工程、（ｃ）前記半導体基板に対して、フロロカーボ
ン系のガス、酸素および希釈ガスを有するエッチングガ
スを用いてプラズマエッチング処理を施すことにより、
前記酸化シリコン系の絶縁膜を加工する工程を有し、前
記エッチングガスのエッチング処理室内滞在時間を１０
０〜２００ｍｓとするものである。
【００２５】７．本発明は、（ａ）半導体基板上に電極
配線を形成する工程、（ｂ）前記半導体基板上に前記電
極配線の表面を覆うように窒化シリコン系の絶縁膜を堆
積する工程、（ｃ）前記窒化シリコン系の絶縁膜上に酸
化シリコン系の絶縁膜を堆積する工程、（ｄ）前記半導
体基板に対して、フロロカーボン系のガス、酸素および
希釈ガスを有するエッチングガスを用いてプラズマエッ
チング処理を施すことにより、前記酸化シリコン系の絶
縁膜に、前記電極配線に対して自己整合的に孔を形成す
る工程を有し、前記エッチングガスのエッチング処理室
内滞在時間を５０〜７００ｍｓとするものである。
配線を形成する工程、（ｂ）前記半導体基板上に前記電
極配線の表面を覆うように窒化シリコン系の絶縁膜を堆
積する工程、（ｃ）前記窒化シリコン系の絶縁膜上に酸
化シリコン系の絶縁膜を堆積する工程、（ｄ）前記半導
体基板に対して、フロロカーボン系のガス、酸素および
希釈ガスを有するエッチングガスを用いてプラズマエッ
チング処理を施すことにより、前記酸化シリコン系の絶
縁膜に、前記電極配線に対して自己整合的に孔を形成す
る工程を有し、前記エッチングガスのエッチング処理室
内滞在時間を５０〜７００ｍｓとするものである。
【００２６】８．本発明は、（ａ）半導体基板上に電極
配線を形成する工程、（ｂ）前記半導体基板上に前記電
極配線の表面を覆うように窒化シリコン系の絶縁膜を堆
積する工程、（ｃ）前記窒化シリコン系の絶縁膜上に酸
化シリコン系の絶縁膜を堆積する工程、（ｄ）前記半導
体基板に対して、フロロカーボン系のガス、酸素および
希釈ガスを有するエッチングガスを用いてプラズマエッ
チング処理を施すことにより、前記酸化シリコン系の絶
縁膜に、前記電極配線に対して自己整合的に孔を形成す
る工程を有し、前記エッチングガスのエッチング処理室
内滞在時間を５０〜３５０ｍｓとするものである。
配線を形成する工程、（ｂ）前記半導体基板上に前記電
極配線の表面を覆うように窒化シリコン系の絶縁膜を堆
積する工程、（ｃ）前記窒化シリコン系の絶縁膜上に酸
化シリコン系の絶縁膜を堆積する工程、（ｄ）前記半導
体基板に対して、フロロカーボン系のガス、酸素および
希釈ガスを有するエッチングガスを用いてプラズマエッ
チング処理を施すことにより、前記酸化シリコン系の絶
縁膜に、前記電極配線に対して自己整合的に孔を形成す
る工程を有し、前記エッチングガスのエッチング処理室
内滞在時間を５０〜３５０ｍｓとするものである。
【００２７】９．本発明は、（ａ）半導体基板上に電極
配線を形成する工程、（ｂ）前記半導体基板上に前記電
極配線の表面を覆うように窒化シリコン系の絶縁膜を堆
積する工程、（ｃ）前記窒化シリコン系の絶縁膜上に酸
化シリコン系の絶縁膜を堆積する工程、（ｄ）前記半導
体基板に対して、フロロカーボン系のガス、酸素および
希釈ガスを有するエッチングガスを用いてプラズマエッ
チング処理を施すことにより、前記酸化シリコン系の絶
縁膜に、前記電極配線に対して自己整合的に孔を形成す
る工程を有し、前記エッチングガスのエッチング処理室
内滞在時間を１００〜２００ｍｓとするものである。
配線を形成する工程、（ｂ）前記半導体基板上に前記電
極配線の表面を覆うように窒化シリコン系の絶縁膜を堆
積する工程、（ｃ）前記窒化シリコン系の絶縁膜上に酸
化シリコン系の絶縁膜を堆積する工程、（ｄ）前記半導
体基板に対して、フロロカーボン系のガス、酸素および
希釈ガスを有するエッチングガスを用いてプラズマエッ
チング処理を施すことにより、前記酸化シリコン系の絶
縁膜に、前記電極配線に対して自己整合的に孔を形成す
る工程を有し、前記エッチングガスのエッチング処理室
内滞在時間を１００〜２００ｍｓとするものである。
【００２８】１０．本願発明は、上記項１〜９のいずれ
かにおいて、前記プラズマエッチング処理中のエッチン
グ処理室内の圧力を０．７〜７Ｐａとするものである。
かにおいて、前記プラズマエッチング処理中のエッチン
グ処理室内の圧力を０．７〜７Ｐａとするものである。
【００２９】１１．本願発明は、上記項１〜９のいずれ
かにおいて、前記プラズマエッチング処理中のエッチン
グ処理室内の圧力を１．３〜４Ｐａとするものである。
かにおいて、前記プラズマエッチング処理中のエッチン
グ処理室内の圧力を１．３〜４Ｐａとするものである。
【００３０】１２．本願発明は、上記項１〜１１のいず
れかにおいて、前記エッチング処理室内に流入されるエ
ッチングガスの総流量が２００〜１０００ｃｍ3／ｍｉ
ｎとするものである。
れかにおいて、前記エッチング処理室内に流入されるエ
ッチングガスの総流量が２００〜１０００ｃｍ3／ｍｉ
ｎとするものである。
【００３１】１３．本願発明は、上記項１〜１１のいず
れかにおいて、前記エッチング処理室内に流入されるエ
ッチングガスの総流量が４００〜８００ｃｍ3／ｍｉｎ
とするものである。
れかにおいて、前記エッチング処理室内に流入されるエ
ッチングガスの総流量が４００〜８００ｃｍ3／ｍｉｎ
とするものである。
【００３２】１４．本発明は、上記項１〜１１のいずれ
かにおいて、前記エッチング処理室内に流入されるエッ
チングガスの総流量が７００ｃｍ3／ｍｉｎ以上とする
ものである。
かにおいて、前記エッチング処理室内に流入されるエッ
チングガスの総流量が７００ｃｍ3／ｍｉｎ以上とする
ものである。
【００３３】１５．本発明は、上記項７〜９のいずれか
において、前記プラズマエッチング処理後、前記孔から
露出する前記窒化シリコン系の絶縁膜を除去し、前記半
導体基板を露出させる工程、前記半導体基板の露出する
孔内に導体膜を埋め込む工程を有するものである。
において、前記プラズマエッチング処理後、前記孔から
露出する前記窒化シリコン系の絶縁膜を除去し、前記半
導体基板を露出させる工程、前記半導体基板の露出する
孔内に導体膜を埋め込む工程を有するものである。
【００３４】１６．本願発明は、半導体基板に対して、
フロロカーボン系のガス、酸素および希釈ガスを有する
エッチングガスを用いてプラズマエッチング処理を施す
ことにより、前記半導体基板上の酸化シリコン系の絶縁
膜を加工する際に、前記プラズマエッチング処理中のエ
ッチング処理室内の圧力を０．７〜７Ｐａとするもので
ある。
フロロカーボン系のガス、酸素および希釈ガスを有する
エッチングガスを用いてプラズマエッチング処理を施す
ことにより、前記半導体基板上の酸化シリコン系の絶縁
膜を加工する際に、前記プラズマエッチング処理中のエ
ッチング処理室内の圧力を０．７〜７Ｐａとするもので
ある。
【００３５】１７．本願発明は、半導体基板に対して、
フロロカーボン系のガス、酸素および希釈ガスを有する
エッチングガスを用いてプラズマエッチング処理を施す
ことにより、前記半導体基板上の酸化シリコン系の絶縁
膜を加工する際に、前記プラズマエッチング処理中のエ
ッチング処理室内の圧力を１．３〜４Ｐａするものであ
る。
フロロカーボン系のガス、酸素および希釈ガスを有する
エッチングガスを用いてプラズマエッチング処理を施す
ことにより、前記半導体基板上の酸化シリコン系の絶縁
膜を加工する際に、前記プラズマエッチング処理中のエ
ッチング処理室内の圧力を１．３〜４Ｐａするものであ
る。
【００３６】１８．本願発明は、上記項１６または１７
において、前記エッチング処理室内に流入されるエッチ
ングガスの総流量を２００〜１０００ｃｍ3／ｍｉｎと
するものである。
において、前記エッチング処理室内に流入されるエッチ
ングガスの総流量を２００〜１０００ｃｍ3／ｍｉｎと
するものである。
【００３７】１９．本願発明は、上記項１６または１７
において、前記エッチング処理室内に流入されるエッチ
ングガスの総流量を４００〜８００ｃｍ3／ｍｉｎとす
るものである。
において、前記エッチング処理室内に流入されるエッチ
ングガスの総流量を４００〜８００ｃｍ3／ｍｉｎとす
るものである。
【００３８】２０．本発明は、上記項１６または１７に
おいて、前記エッチング処理室内に流入されるエッチン
グガスの総流量を７００ｃｍ3／ｍｉｎ以上とするもの
である。
おいて、前記エッチング処理室内に流入されるエッチン
グガスの総流量を７００ｃｍ3／ｍｉｎ以上とするもの
である。
【００３９】２１．本願発明は、半導体基板に対して、
フロロカーボン系のガス、酸素および希釈ガスを有する
エッチングガスを用いてプラズマエッチング処理を施す
ことにより、前記半導体基板上の酸化シリコン系の絶縁
膜を加工する際に、前記エッチング処理室内に流入され
るエッチングガスの総流量を２００〜１０００ｃｍ3／
ｍｉｎとするものである。
フロロカーボン系のガス、酸素および希釈ガスを有する
エッチングガスを用いてプラズマエッチング処理を施す
ことにより、前記半導体基板上の酸化シリコン系の絶縁
膜を加工する際に、前記エッチング処理室内に流入され
るエッチングガスの総流量を２００〜１０００ｃｍ3／
ｍｉｎとするものである。
【００４０】２２．本願発明は、半導体基板に対して、
フロロカーボン系のガス、酸素および希釈ガスを有する
エッチングガスを用いてプラズマエッチング処理を施す
ことにより、前記半導体基板上の酸化シリコン系の絶縁
膜を加工する際に、前記エッチング処理室内に流入され
るエッチングガスの総流量を４００〜８００ｃｍ3／ｍ
ｉｎとするものである。
フロロカーボン系のガス、酸素および希釈ガスを有する
エッチングガスを用いてプラズマエッチング処理を施す
ことにより、前記半導体基板上の酸化シリコン系の絶縁
膜を加工する際に、前記エッチング処理室内に流入され
るエッチングガスの総流量を４００〜８００ｃｍ3／ｍ
ｉｎとするものである。
【００４１】２３．本発明は、半導体基板に対して、フ
ロロカーボン系のガス、酸素および希釈ガスを有するエ
ッチングガスを用いてプラズマエッチング処理を施すこ
とにより、前記半導体基板上の酸化シリコン系の絶縁膜
を加工する際に、前記エッチング処理室内に流入される
エッチングガスの総流量を７００ｃｍ3／ｍｉｎ以上と
するものである。
ロロカーボン系のガス、酸素および希釈ガスを有するエ
ッチングガスを用いてプラズマエッチング処理を施すこ
とにより、前記半導体基板上の酸化シリコン系の絶縁膜
を加工する際に、前記エッチング処理室内に流入される
エッチングガスの総流量を７００ｃｍ3／ｍｉｎ以上と
するものである。
【００４２】２４．本発明は、（ａ）半導体基板上に窒
化シリコン系の絶縁膜を堆積する工程、（ｂ）前記窒化
シリコン系の絶縁膜上に酸化シリコン系の絶縁膜を堆積
する工程、（ｃ）前記半導体基板に対して、フロロカー
ボン系のガス、酸素および希釈ガスを有するエッチング
ガスを用いてプラズマエッチング処理を施すことによ
り、前記酸化シリコン系の絶縁膜を加工する工程を有
し、前記プラズマエッチング処理中のエッチング処理室
内の圧力を０．７〜７Ｐａとするものである。
化シリコン系の絶縁膜を堆積する工程、（ｂ）前記窒化
シリコン系の絶縁膜上に酸化シリコン系の絶縁膜を堆積
する工程、（ｃ）前記半導体基板に対して、フロロカー
ボン系のガス、酸素および希釈ガスを有するエッチング
ガスを用いてプラズマエッチング処理を施すことによ
り、前記酸化シリコン系の絶縁膜を加工する工程を有
し、前記プラズマエッチング処理中のエッチング処理室
内の圧力を０．７〜７Ｐａとするものである。
【００４３】２５．本発明は、（ａ）半導体基板上に窒
化シリコン系の絶縁膜を堆積する工程、（ｂ）前記窒化
シリコン系の絶縁膜上に酸化シリコン系の絶縁膜を堆積
する工程、（ｃ）前記半導体基板に対して、フロロカー
ボン系のガス、酸素および希釈ガスを有するエッチング
ガスを用いてプラズマエッチング処理を施すことによ
り、前記酸化シリコン系の絶縁膜を加工する工程を有
し、前記プラズマエッチング処理中のエッチング処理室
内の圧力を１．３〜４Ｐａとするものである。
化シリコン系の絶縁膜を堆積する工程、（ｂ）前記窒化
シリコン系の絶縁膜上に酸化シリコン系の絶縁膜を堆積
する工程、（ｃ）前記半導体基板に対して、フロロカー
ボン系のガス、酸素および希釈ガスを有するエッチング
ガスを用いてプラズマエッチング処理を施すことによ
り、前記酸化シリコン系の絶縁膜を加工する工程を有
し、前記プラズマエッチング処理中のエッチング処理室
内の圧力を１．３〜４Ｐａとするものである。
【００４４】２６．本願発明は、上記項２４または２５
において、前記エッチング処理室内に流入されるエッチ
ングガスの総流量を２００〜１０００ｃｍ3／ｍｉｎと
するものである。
において、前記エッチング処理室内に流入されるエッチ
ングガスの総流量を２００〜１０００ｃｍ3／ｍｉｎと
するものである。
【００４５】２７．本願発明は、上記項２４または２５
において、前記エッチング処理室内に流入されるエッチ
ングガスの総流量を４００〜８００ｃｍ3／ｍｉｎとす
るものである。
において、前記エッチング処理室内に流入されるエッチ
ングガスの総流量を４００〜８００ｃｍ3／ｍｉｎとす
るものである。
【００４６】２８．本発明は、上記項２４または２５に
おいて、前記エッチング処理室内に流入されるエッチン
グガスの総流量を７００ｃｍ3／ｍｉｎ以上とするもの
である。
おいて、前記エッチング処理室内に流入されるエッチン
グガスの総流量を７００ｃｍ3／ｍｉｎ以上とするもの
である。
【００４７】２９．本発明は、（ａ）半導体基板上に電
極配線を形成する工程、（ｂ）前記半導体基板上に前記
電極配線の表面を覆うように窒化シリコン系の絶縁膜を
堆積する工程、（ｃ）前記窒化シリコン系の絶縁膜上に
酸化シリコン系の絶縁膜を堆積する工程、（ｄ）前記半
導体基板に対して、フロロカーボン系のガス、酸素およ
び希釈ガスを有するエッチングガスを用いてプラズマエ
ッチング処理を施すことにより、前記酸化シリコン系の
絶縁膜に、前記電極配線に対して自己整合的に孔を形成
する工程を有し、前記プラズマエッチング処理中のエッ
チング処理室内の圧力を０．７〜７Ｐａとするものであ
る。
極配線を形成する工程、（ｂ）前記半導体基板上に前記
電極配線の表面を覆うように窒化シリコン系の絶縁膜を
堆積する工程、（ｃ）前記窒化シリコン系の絶縁膜上に
酸化シリコン系の絶縁膜を堆積する工程、（ｄ）前記半
導体基板に対して、フロロカーボン系のガス、酸素およ
び希釈ガスを有するエッチングガスを用いてプラズマエ
ッチング処理を施すことにより、前記酸化シリコン系の
絶縁膜に、前記電極配線に対して自己整合的に孔を形成
する工程を有し、前記プラズマエッチング処理中のエッ
チング処理室内の圧力を０．７〜７Ｐａとするものであ
る。
【００４８】３０．本発明は、（ａ）半導体基板上に電
極配線を形成する工程、（ｂ）前記半導体基板上に前記
電極配線の表面を覆うように窒化シリコン系の絶縁膜を
堆積する工程、（ｃ）前記窒化シリコン系の絶縁膜上に
酸化シリコン系の絶縁膜を堆積する工程、（ｄ）前記半
導体基板に対して、フロロカーボン系のガス、酸素およ
び希釈ガスを有するエッチングガスを用いてプラズマエ
ッチング処理を施すことにより、前記酸化シリコン系の
絶縁膜に、前記電極配線に対して自己整合的に孔を形成
する工程を有し、前記プラズマエッチング処理中のエッ
チング処理室内の圧力を１．３〜４Ｐａとするものであ
る。
極配線を形成する工程、（ｂ）前記半導体基板上に前記
電極配線の表面を覆うように窒化シリコン系の絶縁膜を
堆積する工程、（ｃ）前記窒化シリコン系の絶縁膜上に
酸化シリコン系の絶縁膜を堆積する工程、（ｄ）前記半
導体基板に対して、フロロカーボン系のガス、酸素およ
び希釈ガスを有するエッチングガスを用いてプラズマエ
ッチング処理を施すことにより、前記酸化シリコン系の
絶縁膜に、前記電極配線に対して自己整合的に孔を形成
する工程を有し、前記プラズマエッチング処理中のエッ
チング処理室内の圧力を１．３〜４Ｐａとするものであ
る。
【００４９】３１．本願発明は、上記項２９または３０
において、前記エッチング処理室内に流入されるエッチ
ングガスの総流量を２００〜１０００ｃｍ3／ｍｉｎと
するものである。
において、前記エッチング処理室内に流入されるエッチ
ングガスの総流量を２００〜１０００ｃｍ3／ｍｉｎと
するものである。
【００５０】３２．本願発明は、上記項２９または３０
において、前記エッチング処理室内に流入されるエッチ
ングガスの総流量を４００〜８００ｃｍ3／ｍｉｎとす
るものである。
において、前記エッチング処理室内に流入されるエッチ
ングガスの総流量を４００〜８００ｃｍ3／ｍｉｎとす
るものである。
【００５１】３３．本発明は、上記項２９または３０に
おいて、前記エッチング処理室内に流入されるエッチン
グガスの総流量を７００ｃｍ3／ｍｉｎ以上とするもの
である。
おいて、前記エッチング処理室内に流入されるエッチン
グガスの総流量を７００ｃｍ3／ｍｉｎ以上とするもの
である。
【００５２】３４．本発明は、上記項２９〜３０のいず
れかにおいて、前記プラズマエッチング処理後、前記孔
から露出する前記窒化シリコン系の絶縁膜を除去し、前
記半導体基板を露出させる工程、前記半導体基板の露出
する孔内に導体膜を埋め込む工程を有するものである。
れかにおいて、前記プラズマエッチング処理後、前記孔
から露出する前記窒化シリコン系の絶縁膜を除去し、前
記半導体基板を露出させる工程、前記半導体基板の露出
する孔内に導体膜を埋め込む工程を有するものである。
【００５３】３５．本発明は、上記項１〜３４のいずれ
かにおいて、前記プラズマエッチング処理中の半導体基
板の温度を、５０〜１８０℃とするものである。
かにおいて、前記プラズマエッチング処理中の半導体基
板の温度を、５０〜１８０℃とするものである。
【００５４】３６．本発明は、上記項１〜３４のいずれ
かにおいて、前記プラズマエッチング処理中の半導体基
板の温度を、６０〜１４０℃とするものである。
かにおいて、前記プラズマエッチング処理中の半導体基
板の温度を、６０〜１４０℃とするものである。
【００５５】３７．本発明は、上記項１〜３４のいずれ
かにおいて、前記プラズマエッチング処理中の半導体基
板の温度を、１００〜１３０℃とするものである。
かにおいて、前記プラズマエッチング処理中の半導体基
板の温度を、１００〜１３０℃とするものである。
【００５６】３８．本願の発明は、（ａ）半導体基板上
に酸化シリコン系の絶縁膜を堆積する工程、（ｂ）前記
酸化シリコン系の絶縁膜上にハードマスクを形成する工
程、（ｃ）前記ハードマスクをエッチングマスクとし
て、前記半導体基板に対して、フロロカーボン系のガ
ス、酸素および希釈ガスを有するエッチングガスを用い
てプラズマエッチング処理を施すことにより、前記酸化
シリコン系の絶縁膜を加工する工程を有し、前記エッチ
ングガスのエッチング処理室内滞在時間が５０〜７００
ｍｓとするものである。
に酸化シリコン系の絶縁膜を堆積する工程、（ｂ）前記
酸化シリコン系の絶縁膜上にハードマスクを形成する工
程、（ｃ）前記ハードマスクをエッチングマスクとし
て、前記半導体基板に対して、フロロカーボン系のガ
ス、酸素および希釈ガスを有するエッチングガスを用い
てプラズマエッチング処理を施すことにより、前記酸化
シリコン系の絶縁膜を加工する工程を有し、前記エッチ
ングガスのエッチング処理室内滞在時間が５０〜７００
ｍｓとするものである。
【００５７】３９．本発明は、（ａ）半導体基板上に酸
化シリコン系の絶縁膜を堆積する工程、（ｂ）前記酸化
シリコン系の絶縁膜上にハードマスクを形成する工程、
（ｃ）前記ハードマスクをエッチングマスクとして、前
記半導体基板に対して、フロロカーボン系のガス、酸素
および希釈ガスを有するエッチングガスを用いてプラズ
マエッチング処理を施すことにより、前記酸化シリコン
系の絶縁膜を加工する工程を有し、前記エッチングガス
のエッチング処理室内滞在時間が５０〜３５０ｍｓとす
るものである。
化シリコン系の絶縁膜を堆積する工程、（ｂ）前記酸化
シリコン系の絶縁膜上にハードマスクを形成する工程、
（ｃ）前記ハードマスクをエッチングマスクとして、前
記半導体基板に対して、フロロカーボン系のガス、酸素
および希釈ガスを有するエッチングガスを用いてプラズ
マエッチング処理を施すことにより、前記酸化シリコン
系の絶縁膜を加工する工程を有し、前記エッチングガス
のエッチング処理室内滞在時間が５０〜３５０ｍｓとす
るものである。
【００５８】４０．本発明は、（ａ）半導体基板上に酸
化シリコン系の絶縁膜を堆積する工程、（ｂ）前記酸化
シリコン系の絶縁膜上にハードマスクを形成する工程、
（ｃ）前記ハードマスクをエッチングマスクとして、前
記半導体基板に対して、フロロカーボン系のガス、酸素
および希釈ガスを有するエッチングガスを用いてプラズ
マエッチング処理を施すことにより、前記酸化シリコン
系の絶縁膜を加工する工程を有し、前記エッチングガス
のエッチング処理室内滞在時間が１００〜２００ｍｓと
するものである。
化シリコン系の絶縁膜を堆積する工程、（ｂ）前記酸化
シリコン系の絶縁膜上にハードマスクを形成する工程、
（ｃ）前記ハードマスクをエッチングマスクとして、前
記半導体基板に対して、フロロカーボン系のガス、酸素
および希釈ガスを有するエッチングガスを用いてプラズ
マエッチング処理を施すことにより、前記酸化シリコン
系の絶縁膜を加工する工程を有し、前記エッチングガス
のエッチング処理室内滞在時間が１００〜２００ｍｓと
するものである。
【００５９】４１．本発明は、上記項３８〜４０のいず
れかにおいて、前記プラズマエッチング処理中のエッチ
ング処理室内の圧力を０．７〜７Ｐａとするものであ
る。
れかにおいて、前記プラズマエッチング処理中のエッチ
ング処理室内の圧力を０．７〜７Ｐａとするものであ
る。
【００６０】４２．本発明は、上記項３８〜４０のいず
れかにおいて、前記プラズマエッチング処理中のエッチ
ング処理室内の圧力を１．３〜４Ｐａとするものであ
る。
れかにおいて、前記プラズマエッチング処理中のエッチ
ング処理室内の圧力を１．３〜４Ｐａとするものであ
る。
【００６１】４３．本願発明は、上記項３８〜４２のい
ずれかにおいて、前記エッチング処理室内に流入される
エッチングガスの総流量を２００〜１０００ｃｍ3／ｍ
ｉｎとするものである。
ずれかにおいて、前記エッチング処理室内に流入される
エッチングガスの総流量を２００〜１０００ｃｍ3／ｍ
ｉｎとするものである。
【００６２】４４．本願発明は、上記項３８〜４２のい
ずれかにおいて、前記エッチング処理室内に流入される
エッチングガスの総流量を４００〜８００ｃｍ3／ｍｉ
ｎとするものである。
ずれかにおいて、前記エッチング処理室内に流入される
エッチングガスの総流量を４００〜８００ｃｍ3／ｍｉ
ｎとするものである。
【００６３】４５．本発明は、上記項３８〜４２のいず
れかにおいて、前記エッチング処理室内に流入されるエ
ッチングガスの総流量を７００ｃｍ3／ｍｉｎ以上とす
るものである。
れかにおいて、前記エッチング処理室内に流入されるエ
ッチングガスの総流量を７００ｃｍ3／ｍｉｎ以上とす
るものである。
【００６４】４６．本発明は、上記項３９〜４５のいず
れかにおいて、前記プラズマエッチング処理によって前
記酸化シリコン系の絶縁膜に孔を形成し、その孔内に情
報蓄積容量素子を形成する工程を有するものである。
れかにおいて、前記プラズマエッチング処理によって前
記酸化シリコン系の絶縁膜に孔を形成し、その孔内に情
報蓄積容量素子を形成する工程を有するものである。
【００６５】４７．本発明は、（ａ）半導体基板上に酸
化シリコン系の絶縁膜を堆積する工程、（ｂ）前記酸化
シリコン系の絶縁膜上にハードマスクを形成する工程、
（ｃ）前記ハードマスクをエッチングマスクとして、前
記半導体基板に対して、フロロカーボン系のガス、酸素
および希釈ガスを有するエッチングガスを用いてプラズ
マエッチング処理を施すことにより、前記酸化シリコン
系の絶縁膜を加工する工程を有し、前記プラズマエッチ
ング処理中のエッチング処理室内の圧力を０．７〜７Ｐ
ａとするものである。
化シリコン系の絶縁膜を堆積する工程、（ｂ）前記酸化
シリコン系の絶縁膜上にハードマスクを形成する工程、
（ｃ）前記ハードマスクをエッチングマスクとして、前
記半導体基板に対して、フロロカーボン系のガス、酸素
および希釈ガスを有するエッチングガスを用いてプラズ
マエッチング処理を施すことにより、前記酸化シリコン
系の絶縁膜を加工する工程を有し、前記プラズマエッチ
ング処理中のエッチング処理室内の圧力を０．７〜７Ｐ
ａとするものである。
【００６６】４８．本発明は、（ａ）半導体基板上に酸
化シリコン系の絶縁膜を堆積する工程、（ｂ）前記酸化
シリコン系の絶縁膜上にハードマスクを形成する工程、
（ｃ）前記ハードマスクをエッチングマスクとして、前
記半導体基板に対して、フロロカーボン系のガス、酸素
および希釈ガスを有するエッチングガスを用いてプラズ
マエッチング処理を施すことにより、前記プラズマエッ
チング処理中のエッチング処理室内の圧力を１．３〜４
Ｐａとするものである。
化シリコン系の絶縁膜を堆積する工程、（ｂ）前記酸化
シリコン系の絶縁膜上にハードマスクを形成する工程、
（ｃ）前記ハードマスクをエッチングマスクとして、前
記半導体基板に対して、フロロカーボン系のガス、酸素
および希釈ガスを有するエッチングガスを用いてプラズ
マエッチング処理を施すことにより、前記プラズマエッ
チング処理中のエッチング処理室内の圧力を１．３〜４
Ｐａとするものである。
【００６７】４９．本願発明は、上記項４７または４８
のいずれかにおいて、前記エッチング処理室内に流入さ
れるエッチングガスの総流量を２００〜１０００ｃｍ3
／ｍｉｎとするものである。
のいずれかにおいて、前記エッチング処理室内に流入さ
れるエッチングガスの総流量を２００〜１０００ｃｍ3
／ｍｉｎとするものである。
【００６８】５０．本願発明は、上記項４７または４８
のいずれかにおいて、前記エッチング処理室内に流入さ
れるエッチングガスの総流量を４００〜８００ｃｍ3／
ｍｉｎとするものである。
のいずれかにおいて、前記エッチング処理室内に流入さ
れるエッチングガスの総流量を４００〜８００ｃｍ3／
ｍｉｎとするものである。
【００６９】５１．本発明は、上記項４７または４８の
いずれかにおいて、前記エッチング処理室内に流入され
るエッチングガスの総流量を７００ｃｍ3／ｍｉｎ以上
とするものである。
いずれかにおいて、前記エッチング処理室内に流入され
るエッチングガスの総流量を７００ｃｍ3／ｍｉｎ以上
とするものである。
【００７０】５２．本発明は、上記項３９〜５１のいず
れかにおいて、前記ハードマスクをポリシリコンとする
ものである。
れかにおいて、前記ハードマスクをポリシリコンとする
ものである。
【００７１】５３．本発明は、上記項４７〜５２のいず
れかにおいて、前記プラズマエッチング処理によって前
記酸化シリコン系の絶縁膜に孔を形成し、その孔内に情
報蓄積容量素子を形成する工程を有するものである。
れかにおいて、前記プラズマエッチング処理によって前
記酸化シリコン系の絶縁膜に孔を形成し、その孔内に情
報蓄積容量素子を形成する工程を有するものである。
【００７２】５４．本発明は、上記項１〜５３におい
て、前記希釈ガスの流量が、前記フロロカーボン系のガ
スおよび酸素の流量よりも多いものである。
て、前記希釈ガスの流量が、前記フロロカーボン系のガ
スおよび酸素の流量よりも多いものである。
【００７３】５５．本発明は、上記項１〜５３におい
て、前記プラズマエッチング処理中のプラズマ密度が、
１×１０10〜１×１０13／ｃｍ3とするものである。
て、前記プラズマエッチング処理中のプラズマ密度が、
１×１０10〜１×１０13／ｃｍ3とするものである。
【００７４】５６．本発明は、上記項１〜５３におい
て、前記プラズマエッチング処理中のプラズマ密度が、
１×１０10〜１×１０12／ｃｍ3とするものである。
て、前記プラズマエッチング処理中のプラズマ密度が、
１×１０10〜１×１０12／ｃｍ3とするものである。
【００７５】５７．本発明は、上記項１〜５３におい
て、前記プラズマエッチング処理中のプラズマ密度が、
５×１０10〜５×１０11／ｃｍ3とするものである。
て、前記プラズマエッチング処理中のプラズマ密度が、
５×１０10〜５×１０11／ｃｍ3とするものである。
【００７６】５８．本発明は、上記項１〜５７におい
て、前記フロロカーボン系のガスがＣ 5Ｆ8であり、前記
希釈ガスがアルゴンとするものである。
て、前記フロロカーボン系のガスがＣ 5Ｆ8であり、前記
希釈ガスがアルゴンとするものである。
【００７７】５９．本発明は、上記項５８において、前
記アルゴンガスの流量を２００〜１０００ｃｍ3／ｍｉ
ｎとするものである。
記アルゴンガスの流量を２００〜１０００ｃｍ3／ｍｉ
ｎとするものである。
【００７８】６０．本発明は、上記項５８において、前
記アルゴンガスの流量を４００〜８００ｃｍ3／ｍｉｎ
とするものである。
記アルゴンガスの流量を４００〜８００ｃｍ3／ｍｉｎ
とするものである。
【００７９】６１．本発明は、上記項５８〜６０におい
て、前記酸素とＣ5Ｆ8とのガス流量比（酸素／Ｃ5Ｆ8）
を、０．５〜２．０とするものである。
て、前記酸素とＣ5Ｆ8とのガス流量比（酸素／Ｃ5Ｆ8）
を、０．５〜２．０とするものである。
【００８０】６２．本発明は、上記項５８〜６０におい
て、前記酸素とＣ5Ｆ8とのガス流量比（酸素／Ｃ5Ｆ8）
を、０．８〜１．５とするものである。
て、前記酸素とＣ5Ｆ8とのガス流量比（酸素／Ｃ5Ｆ8）
を、０．８〜１．５とするものである。
【００８１】６３．本発明は、上記項５８〜６０におい
て、前記酸素とＣ5Ｆ8とのガス流量比（酸素／Ｃ5Ｆ8）
を、１〜１．２とするものである。
て、前記酸素とＣ5Ｆ8とのガス流量比（酸素／Ｃ5Ｆ8）
を、１〜１．２とするものである。
【００８２】６４．本発明は、上記項５８〜６０におい
て、前記Ｃ5Ｆ8の分圧を０．０２〜０．２Ｐａとするも
のある。
て、前記Ｃ5Ｆ8の分圧を０．０２〜０．２Ｐａとするも
のある。
【００８３】６５．本発明は、上記項５８〜６０におい
て、前記Ｃ5Ｆ8の分圧を０．０４〜０．１Ｐａとするも
のある。
て、前記Ｃ5Ｆ8の分圧を０．０４〜０．１Ｐａとするも
のある。
【００８４】６６．本発明は、上記項５８〜６０におい
て、前記Ｃ5Ｆ8の分圧を０．０４〜０．０８Ｐａとする
ものある。
て、前記Ｃ5Ｆ8の分圧を０．０４〜０．０８Ｐａとする
ものある。
【００８５】
【発明の実施の形態】以下、本願において使用する用語
の一般的意味について説明する。
の一般的意味について説明する。
【００８６】１．デバイス面とは、半導体ウエハの主面
であって、その面にフォトリソグラフィーにより、複数
のチップ領域に対応する集積回路パターンが形成される
面をいう。すなわち、「裏面」に対して、その反対側の
主面をいう。
であって、その面にフォトリソグラフィーにより、複数
のチップ領域に対応する集積回路パターンが形成される
面をいう。すなわち、「裏面」に対して、その反対側の
主面をいう。
【００８７】２．半導体集積回路ウエハまたは半導体ウ
エハとは、半導体集積回路の製造に用いるシリコン単結
晶基板（一般にほぼ円形）、サファイア基板、ガラス基
板その他の絶縁、反絶縁または半導体基板などならびに
それらの複合的基板をいう。また、「半導体集積回路装
置」（あるいは「電子装置」、「電子回路装置」など）
というときは、単結晶シリコン基板上に作られるものだ
けでなく、特にそうでない旨が明示された場合を除き、
上記した各種基板、あるいはさらにＳＯＩ(Silicon On
Insulator)基板、ＴＦＴ(Thin Film Transistor)液晶製
造用基板、ＳＴＮ(Super Twisted Nematic) 液晶製造用
基板などといった他の基板上に作られるものを含むもの
とする。
エハとは、半導体集積回路の製造に用いるシリコン単結
晶基板（一般にほぼ円形）、サファイア基板、ガラス基
板その他の絶縁、反絶縁または半導体基板などならびに
それらの複合的基板をいう。また、「半導体集積回路装
置」（あるいは「電子装置」、「電子回路装置」など）
というときは、単結晶シリコン基板上に作られるものだ
けでなく、特にそうでない旨が明示された場合を除き、
上記した各種基板、あるいはさらにＳＯＩ(Silicon On
Insulator)基板、ＴＦＴ(Thin Film Transistor)液晶製
造用基板、ＳＴＮ(Super Twisted Nematic) 液晶製造用
基板などといった他の基板上に作られるものを含むもの
とする。
【００８８】３．シリコンナイトライド、窒化ケイ素ま
たは窒化シリコンというときは、Ｓｉ3Ｎ4のみではな
く、シリコンの窒化物で類似組成の絶縁膜を含むものと
する。
たは窒化シリコンというときは、Ｓｉ3Ｎ4のみではな
く、シリコンの窒化物で類似組成の絶縁膜を含むものと
する。
【００８９】４．キャップ膜は、埋め込み配線の情報の
電気的接続部以外に形成される絶縁性および拡散バリア
性の高い絶縁膜で、一般に層間絶縁膜の主要部とは別の
材料、例えば窒化シリコン膜で形成される。
電気的接続部以外に形成される絶縁性および拡散バリア
性の高い絶縁膜で、一般に層間絶縁膜の主要部とは別の
材料、例えば窒化シリコン膜で形成される。
【００９０】５．「滞在時間（τ）」とは、τ＝Ｖ／Ｓ
＝Ｐ・Ｖ／Ｑで表すことができる時間である。上式のＶ
はプラズマ容積またはチャンバ（エッチング処理室）容
積、Ｓは真空ポンプの実効排気速度（チャンバとポンプ
と間の配管のコンダクタンスを考慮した値）、Ｐは処理
圧力、Ｑはガス流量である。したがって、Ｖをプラズマ
容積とするか、チャンバ容積とするかによって、それぞ
れプラズマ内滞在時間とチャンバ内（エッチング処理室
内）滞在時間の捉え方ができる。プラズマ内滞在時間
は、エッチング処理に際して流入ガス分子がプラズマ中
に留まっていられる時間である。また、チャンバ内滞在
時間は、エッチング処理に際して、流入ガス分子がチャ
ンバ内に留まっていられる時間である。
＝Ｐ・Ｖ／Ｑで表すことができる時間である。上式のＶ
はプラズマ容積またはチャンバ（エッチング処理室）容
積、Ｓは真空ポンプの実効排気速度（チャンバとポンプ
と間の配管のコンダクタンスを考慮した値）、Ｐは処理
圧力、Ｑはガス流量である。したがって、Ｖをプラズマ
容積とするか、チャンバ容積とするかによって、それぞ
れプラズマ内滞在時間とチャンバ内（エッチング処理室
内）滞在時間の捉え方ができる。プラズマ内滞在時間
は、エッチング処理に際して流入ガス分子がプラズマ中
に留まっていられる時間である。また、チャンバ内滞在
時間は、エッチング処理に際して、流入ガス分子がチャ
ンバ内に留まっていられる時間である。
【００９１】上式において、処理圧力、プラズマ容積
（またはチャンバ容積）およびガス流量を代入すること
により滞在時間を導出している。
（またはチャンバ容積）およびガス流量を代入すること
により滞在時間を導出している。
【００９２】上記処理圧力Ｐは、例えばエッチング装置
のチャンバ内の側壁に設置されたバラトン真空計の値を
用いている。また、ガス流量Ｑは、例えばマスフローコ
ントローラの値を用いている。
のチャンバ内の側壁に設置されたバラトン真空計の値を
用いている。また、ガス流量Ｑは、例えばマスフローコ
ントローラの値を用いている。
【００９３】プラズマ容積は、図４７に示すように、プ
ラズマを円柱と考えて導出している。この場合、プラズ
マ容積Ｖ＝π・ｒ2・（電極間隔）、と表すことができ
る。また、図４７の電極間隔（ｇａｐ）は、平行平板型
エッチング装置の上部電極と下部電極との間隔のことで
ある。
ラズマを円柱と考えて導出している。この場合、プラズ
マ容積Ｖ＝π・ｒ2・（電極間隔）、と表すことができ
る。また、図４７の電極間隔（ｇａｐ）は、平行平板型
エッチング装置の上部電極と下部電極との間隔のことで
ある。
【００９４】また、チャンバ容積Ｖは、バルブを全閉し
た状態においてチャンバ内にガスを流入させた場合の、
時間に対する圧力の増加の割合を測定することで求め
た。ガス流量の単位のｃｍ3／ｍｉｎは、標準状態（０
℃、１ａｔｍ）における１分当たりに流れるガスの体積
である。標準状態（０℃、１ａｔｍ）において１モルは
２２．４１４（Ｌ）（＝２２４１４（ｃｍ3））なの
で、１（ｃｍ3／ｍｉｎ）＝１／２２４１４（ｍｏｌ／
ｍｉｎ）＝４．４６×１０-5（ｍｏｌ／ｍｉｎ）とな
る。
た状態においてチャンバ内にガスを流入させた場合の、
時間に対する圧力の増加の割合を測定することで求め
た。ガス流量の単位のｃｍ3／ｍｉｎは、標準状態（０
℃、１ａｔｍ）における１分当たりに流れるガスの体積
である。標準状態（０℃、１ａｔｍ）において１モルは
２２．４１４（Ｌ）（＝２２４１４（ｃｍ3））なの
で、１（ｃｍ3／ｍｉｎ）＝１／２２４１４（ｍｏｌ／
ｍｉｎ）＝４．４６×１０-5（ｍｏｌ／ｍｉｎ）とな
る。
【００９５】これを用いて、Δｔの間にエッチング装置
のチャンバ内に流入したガスのモル数が求められ、それ
に伴う圧力の変化Δｐを用いれば（図４８参照）、気体
の状態方程式 Ｐ・Ｖ＝ｎ・Ｒ・Ｔを用いて、Δｐ・Ｖ
＝（Ｑ・Δｔ）・Ｒ・Ｔ、（Ｖ：チャンバ容積、Ｒ：気
体定数、Ｔ：温度、Ｑ：ガス流量）からチャンバ容積Ｖ
を求めることが可能である。その結果、本実施の形態で
用いたエッチング装置においては、チャンバ容積Ｖ＝７
４．９８（Ｌ）であった。
のチャンバ内に流入したガスのモル数が求められ、それ
に伴う圧力の変化Δｐを用いれば（図４８参照）、気体
の状態方程式 Ｐ・Ｖ＝ｎ・Ｒ・Ｔを用いて、Δｐ・Ｖ
＝（Ｑ・Δｔ）・Ｒ・Ｔ、（Ｖ：チャンバ容積、Ｒ：気
体定数、Ｔ：温度、Ｑ：ガス流量）からチャンバ容積Ｖ
を求めることが可能である。その結果、本実施の形態で
用いたエッチング装置においては、チャンバ容積Ｖ＝７
４．９８（Ｌ）であった。
【００９６】６．エッチングガスは、反応ガスと、希釈
ガスと、その他のガスとを有している。反応ガスは、主
としてエッチングと堆積との両方の反応に寄与するガス
であり、さらに、主反応ガスと、添加反応ガスとに分類
できる。ＳＡＣプロセスやＨＡＲＣプロセスに用いられ
る主反応ガスとしては、フロロカーボン系のガスがあ
り、添加反応ガスとしては酸素（Ｏ2）を含むガスがあ
る。そのフロロカーボン系のガスは、飽和型と不飽和型
に分類できる。
ガスと、その他のガスとを有している。反応ガスは、主
としてエッチングと堆積との両方の反応に寄与するガス
であり、さらに、主反応ガスと、添加反応ガスとに分類
できる。ＳＡＣプロセスやＨＡＲＣプロセスに用いられ
る主反応ガスとしては、フロロカーボン系のガスがあ
り、添加反応ガスとしては酸素（Ｏ2）を含むガスがあ
る。そのフロロカーボン系のガスは、飽和型と不飽和型
に分類できる。
【００９７】７．電極配線とは、電極または配線の総称
であって、電気信号の経路を形成する構成部材である。
であって、電気信号の経路を形成する構成部材である。
【００９８】以下、本発明の実施の形態を図面に基づい
て詳細に説明する。なお、実施の形態を説明するための
全図において、同一の機能を有する部材には同一の符号
を付し、その繰り返しの説明は省略する。また、以下の
実施の形態では、特に必要なとき以外は同一または同様
な部分の説明を原則として繰り返さない。
て詳細に説明する。なお、実施の形態を説明するための
全図において、同一の機能を有する部材には同一の符号
を付し、その繰り返しの説明は省略する。また、以下の
実施の形態では、特に必要なとき以外は同一または同様
な部分の説明を原則として繰り返さない。
【００９９】また、以下の実施の形態では、便宜上その
必要があるときは、複数のセクションまたは実施の形態
に分割して説明するが、特に明示した場合を除き、それ
らは互いに無関係なものではなく、一方は他方の一部ま
たは全部の変形例、詳細、補足説明などの関係にある。
必要があるときは、複数のセクションまたは実施の形態
に分割して説明するが、特に明示した場合を除き、それ
らは互いに無関係なものではなく、一方は他方の一部ま
たは全部の変形例、詳細、補足説明などの関係にある。
【０１００】また、以下の実施の形態において、要素の
数など（個数、数値、量、範囲などを含む）に言及する
場合、特に明示したときおよび原理的に明らかに特定の
数に限定されるときを除き、その特定の数に限定される
ものではなく、特定の数以上でも以下でもよい。
数など（個数、数値、量、範囲などを含む）に言及する
場合、特に明示したときおよび原理的に明らかに特定の
数に限定されるときを除き、その特定の数に限定される
ものではなく、特定の数以上でも以下でもよい。
【０１０１】さらに、以下の実施の形態において、その
構成要素（要素ステップなどを含む）は、特に明示した
場合および原理的に明らかに必須であると考えられる場
合を除き、必ずしも必須のものではないことは言うまで
もない。
構成要素（要素ステップなどを含む）は、特に明示した
場合および原理的に明らかに必須であると考えられる場
合を除き、必ずしも必須のものではないことは言うまで
もない。
【０１０２】同様に、以下の実施の形態において、構成
要素などの形状、位置関係などに言及するときは、特に
明示した場合および原理的に明らかにそうでないと考え
られる場合を除き、実質的にその形状などに近似または
類似するものなどを含むものとする。このことは、上記
数値および範囲についても同様である。
要素などの形状、位置関係などに言及するときは、特に
明示した場合および原理的に明らかにそうでないと考え
られる場合を除き、実質的にその形状などに近似または
類似するものなどを含むものとする。このことは、上記
数値および範囲についても同様である。
【０１０３】また、以下の実施の形態では、電界効果ト
ランジスタを代表するＭＩＳ・ＦＥＴ（Metal Insulato
r Semiconductor Field Effect Transistor）を単にＭ
ＩＳという。
ランジスタを代表するＭＩＳ・ＦＥＴ（Metal Insulato
r Semiconductor Field Effect Transistor）を単にＭ
ＩＳという。
【０１０４】まず、本実施の形態の説明に先立って、本
発明に到る経緯について説明する。
発明に到る経緯について説明する。
【０１０５】ＤＲＡＭ（Dynamic Random Access Memor
y）プロセスの微細化のキーテクノロジーである超高ア
スペクト酸化膜ドライエッチング技術においては、設計
ルールの微細化に伴うコンタクトホールの高アスペクト
化の為、従来のプロセス技術では、開口性とエッチング
マスクの選択比の確保とを両立させることは不可能であ
ることがわかった。そのため、高アスペクト化に対応し
たＳＡＣおよびＨＡＲＣ加工技術の開発が必須となっ
た。
y）プロセスの微細化のキーテクノロジーである超高ア
スペクト酸化膜ドライエッチング技術においては、設計
ルールの微細化に伴うコンタクトホールの高アスペクト
化の為、従来のプロセス技術では、開口性とエッチング
マスクの選択比の確保とを両立させることは不可能であ
ることがわかった。そのため、高アスペクト化に対応し
たＳＡＣおよびＨＡＲＣ加工技術の開発が必須となっ
た。
【０１０６】次に、本発明者らが行った実験について説
明する。
明する。
【０１０７】まず、今回の実験に用いたエッチング装置
について説明する。今回の実験に用いた酸化膜ドライエ
ッチング装置は、例えば図１に示すような二周波励起Ｒ
ＩＥ装置（東京エレクトロン社製のUNITY-IIS-85DI）１
である。駆動周波数とバイアス周波数を分けることで、
プラズマの生成及び解離と半導体ウエハ２に入射するイ
オンのエネルギーを独立に制御することが可能である。
この二周波励起ＲＩＥ装置のエッチングリアクターの断
面を図１に示す。上記従来の二周波励起ＲＩＥ装置（UN
ITY-II-85DI）では、駆動周波数２７ＭＨｚ、バイアス
周波数８００ｋＨｚであったが、それに対して図１の二
周波励起ＲＩＥ装置１では、それぞれ６０ＭＨｚと２Ｍ
Ｈｚに最適化を行なった。そのことにより、高アスペク
ト酸化膜エッチングプロセスに対応して、より低圧(〜
１Ｐａ)で高密度(〜１０11ｃｍ-3)なプラズマを安定生
成することが可能である。さらに、実験を進めていく過
程で大排気化改造（ターボ分子ポンプ排気速度：１３０
０（ｌ/s）を２２００（l/s）に改造）を行った。
について説明する。今回の実験に用いた酸化膜ドライエ
ッチング装置は、例えば図１に示すような二周波励起Ｒ
ＩＥ装置（東京エレクトロン社製のUNITY-IIS-85DI）１
である。駆動周波数とバイアス周波数を分けることで、
プラズマの生成及び解離と半導体ウエハ２に入射するイ
オンのエネルギーを独立に制御することが可能である。
この二周波励起ＲＩＥ装置のエッチングリアクターの断
面を図１に示す。上記従来の二周波励起ＲＩＥ装置（UN
ITY-II-85DI）では、駆動周波数２７ＭＨｚ、バイアス
周波数８００ｋＨｚであったが、それに対して図１の二
周波励起ＲＩＥ装置１では、それぞれ６０ＭＨｚと２Ｍ
Ｈｚに最適化を行なった。そのことにより、高アスペク
ト酸化膜エッチングプロセスに対応して、より低圧(〜
１Ｐａ)で高密度(〜１０11ｃｍ-3)なプラズマを安定生
成することが可能である。さらに、実験を進めていく過
程で大排気化改造（ターボ分子ポンプ排気速度：１３０
０（ｌ/s）を２２００（l/s）に改造）を行った。
【０１０８】次いで、今回の実験に用いた試料について
説明する。今回の高アスペクト酸化膜ドライエッチング
技術の開発においては、図２〜図４に示すような試料を
用いた。
説明する。今回の高アスペクト酸化膜ドライエッチング
技術の開発においては、図２〜図４に示すような試料を
用いた。
【０１０９】図２は、マイクロ・ローディング計測ダミ
ーの断面図を示している。ここでは、半導体基板（単結
晶シリコン等からなる半導体ウエハ）２Ｓ上に、厚さ
２．０μｍ程度の酸化膜３ａが形成され、さらにその上
に厚さ４００〜８００ｎｍ程度のホトレジスト４ａが形
成されている。ここで、酸化膜３ａに開口しようとして
いるホールの径は、０．１６−０．６μｍ程度である。
ーの断面図を示している。ここでは、半導体基板（単結
晶シリコン等からなる半導体ウエハ）２Ｓ上に、厚さ
２．０μｍ程度の酸化膜３ａが形成され、さらにその上
に厚さ４００〜８００ｎｍ程度のホトレジスト４ａが形
成されている。ここで、酸化膜３ａに開口しようとして
いるホールの径は、０．１６−０．６μｍ程度である。
【０１１０】図３は、直径０．１６μｍ、アスペクト比
１０のＳＡＣまたは直径０．１６μｍ、アスペクト比１
０のＨＡＲＣにおけるＳＡＣプロセスのダミーの断面図
を示している。ゲート絶縁膜５ａは、例えば酸化シリコ
ンからなり、その厚さは、二酸化シリコン換算膜厚で、
６ｎｍ程度である。ワード線ＷＬ（ゲート電極６ａ）
は、例えば低抵抗ポリシリコン膜上に窒化タングステン
を介してタングステンを設けて成り、その上にはキャッ
プ膜７ａが形成されている。キャップ膜７ａは、例えば
窒化シリコン膜からなる。ワード線ＷＬ（ゲート電極６
ａ）、キャップ膜７ａおよびワード線ＷＬから露出する
半導体基板２Ｓの表面は、厚さが４０〜６０ｎｍ程度の
薄い窒化シリコン膜８ａで覆われている。この窒化シリ
コン膜８ａ上には、酸化膜３ｂが堆積されている。隣接
するワード線ＷＬ（ゲート電極６ａ）間の酸化膜３ｂ１
の底面（酸化膜３ｂ１が窒化シリコン膜８ａに接する
面）から酸化膜３ｂ２の上面までの寸法Ｄ１は、例えば
６００ｎｍ程度である。酸化膜３ｂ２上には、厚さが５
０〜２００ｎｍ程度の反射防止膜９ａを介して、厚さが
２６０ｎｍ程度のホトレジスト膜４ｂが堆積されてい
る。ホトレジスト膜４ｂは、ＳＡＣプロセスにより孔を
形成するためのマスクである。反射防止膜９ａはホトレ
ジスト膜をマスクとして既にエッチング処理が施されて
いる。
１０のＳＡＣまたは直径０．１６μｍ、アスペクト比１
０のＨＡＲＣにおけるＳＡＣプロセスのダミーの断面図
を示している。ゲート絶縁膜５ａは、例えば酸化シリコ
ンからなり、その厚さは、二酸化シリコン換算膜厚で、
６ｎｍ程度である。ワード線ＷＬ（ゲート電極６ａ）
は、例えば低抵抗ポリシリコン膜上に窒化タングステン
を介してタングステンを設けて成り、その上にはキャッ
プ膜７ａが形成されている。キャップ膜７ａは、例えば
窒化シリコン膜からなる。ワード線ＷＬ（ゲート電極６
ａ）、キャップ膜７ａおよびワード線ＷＬから露出する
半導体基板２Ｓの表面は、厚さが４０〜６０ｎｍ程度の
薄い窒化シリコン膜８ａで覆われている。この窒化シリ
コン膜８ａ上には、酸化膜３ｂが堆積されている。隣接
するワード線ＷＬ（ゲート電極６ａ）間の酸化膜３ｂ１
の底面（酸化膜３ｂ１が窒化シリコン膜８ａに接する
面）から酸化膜３ｂ２の上面までの寸法Ｄ１は、例えば
６００ｎｍ程度である。酸化膜３ｂ２上には、厚さが５
０〜２００ｎｍ程度の反射防止膜９ａを介して、厚さが
２６０ｎｍ程度のホトレジスト膜４ｂが堆積されてい
る。ホトレジスト膜４ｂは、ＳＡＣプロセスにより孔を
形成するためのマスクである。反射防止膜９ａはホトレ
ジスト膜をマスクとして既にエッチング処理が施されて
いる。
【０１１１】図４の（ａ）,(ｂ)は、直径０．１６μ
ｍ、アスペクト比１０のＳＡＣまたは直径０．１６μ
ｍ、アスペクト比１０のＨＡＲＣにおけるＨＡＲＣプロ
セスのダミーの断面図を示している。半導体基板２Ｓ上
には、厚さが５０〜２００ｎｍ程度の窒化シリコン膜８
ｂを介して、厚さ２．０μｍ程度の酸化膜３ｃが堆積さ
れている。酸化膜３ｃ上には、厚さ２００〜３００ｎｍ
程度のドープトポリシリコン膜で構成されるハードマス
ク１０ａが形成されている。図４（ａ）において、ハー
ドマスク１０ａの開口寸法Ｄ２は、４５０ｎｍ程度であ
る。また、図４（ｂ）において、ハードマスク１０ａの
開口寸法Ｄ２は、１６０ｎｍ程度である。なお、図４
（ｂ）は（ａ）の断面に対して垂直な面であって、
（ａ）のＡ−Ａ線の断面図である。
ｍ、アスペクト比１０のＳＡＣまたは直径０．１６μ
ｍ、アスペクト比１０のＨＡＲＣにおけるＨＡＲＣプロ
セスのダミーの断面図を示している。半導体基板２Ｓ上
には、厚さが５０〜２００ｎｍ程度の窒化シリコン膜８
ｂを介して、厚さ２．０μｍ程度の酸化膜３ｃが堆積さ
れている。酸化膜３ｃ上には、厚さ２００〜３００ｎｍ
程度のドープトポリシリコン膜で構成されるハードマス
ク１０ａが形成されている。図４（ａ）において、ハー
ドマスク１０ａの開口寸法Ｄ２は、４５０ｎｍ程度であ
る。また、図４（ｂ）において、ハードマスク１０ａの
開口寸法Ｄ２は、１６０ｎｍ程度である。なお、図４
（ｂ）は（ａ）の断面に対して垂直な面であって、
（ａ）のＡ−Ａ線の断面図である。
【０１１２】次に、上記ダミーを用いたＳＡＣおよびＨ
ＡＲＣプロセスの評価方法について説明する。今回の実
験においては、例えば以下の第１〜第４について評価し
た。
ＡＲＣプロセスの評価方法について説明する。今回の実
験においては、例えば以下の第１〜第４について評価し
た。
【０１１３】第１に、酸化膜エッチングにおける開口性
を判断する尺度として、マイクロ・ローディング効果を
測定した。本実験では、エッチングを行い、０．１６μ
ｍと、０．５μｍのホール内のエッチング深さを測定
し、次式(1)に従ってマイクロ・ローディング効果を算
出した。数値が１００％に近いほど微小ホールでのエッ
チングレートの低下が少ないことを示す。 マイクロ・ローディング効果[％]＝(φ０．１６μｍのエッチング深さ)／(φ０ ．５μｍのエッチング深さ)×１００ ……………………………(1) 第２に、窒化シリコン膜のエッチング選択比を測定し
た。すなわち、酸化膜エッチング条件でエッチングを行
い、断面ＳＥＭ（Scanning Electron Microscope)を用
いて図５に示される部分の寸法Ｄ４，Ｄ５を測定し、次
式(2)に従い、酸化膜３ｂとゲート電極６ａ（ワード線
ＷＬ）肩部の窒化シリコン膜８ａとの選択比を算出し
た。寸法Ｄ４はゲート電極６ａ上の酸化膜３ｂの厚さで
あり、寸法Ｄ５はゲート電極６ａ上肩部の窒化シリコン
膜８ａの削れ量を示している。このエッチング処理の際
に用いる酸化膜３ｂのエッチングレートは、上記図１の
二周波励起ＲＩＥ装置（UNITY-IIS-85DI）１に組み込ま
れた終点検出器を用いて算出した。具体的には、プラズ
マ内の発光種の中で、供給ガスと酸化膜の反応生成物で
あるＳｉＦをモニタし、穴底の窒化シリコン膜８ａが露
出した時点での発光強度曲線の落ち込み時間を測定して
いる。 窒化シリコン膜の選択比＝((酸化膜のエッチングレート)×(エッチング時間)−( 寸法Ｄ４))／寸法Ｄ５ ……………………………………………(2) 第３に、ＨＡＲＣプロセスにおけるハードマスクの選択
比を測定した。すなわち、図６に示すように、酸化膜３
ｃエッチングを行う際のマスクとなるドープトポリシリ
コン膜の削れ量の寸法Ｄ６と、酸化膜３ｃのエッチング
深さ寸法Ｄ７を測定し、対ドープトポリシリコン選択比
を算出した。なお、ハードマスク１０ａ１は、酸化膜エ
ッチング処理後の前記図４のハードマスク１０ａの状態
を示している。
を判断する尺度として、マイクロ・ローディング効果を
測定した。本実験では、エッチングを行い、０．１６μ
ｍと、０．５μｍのホール内のエッチング深さを測定
し、次式(1)に従ってマイクロ・ローディング効果を算
出した。数値が１００％に近いほど微小ホールでのエッ
チングレートの低下が少ないことを示す。 マイクロ・ローディング効果[％]＝(φ０．１６μｍのエッチング深さ)／(φ０ ．５μｍのエッチング深さ)×１００ ……………………………(1) 第２に、窒化シリコン膜のエッチング選択比を測定し
た。すなわち、酸化膜エッチング条件でエッチングを行
い、断面ＳＥＭ（Scanning Electron Microscope)を用
いて図５に示される部分の寸法Ｄ４，Ｄ５を測定し、次
式(2)に従い、酸化膜３ｂとゲート電極６ａ（ワード線
ＷＬ）肩部の窒化シリコン膜８ａとの選択比を算出し
た。寸法Ｄ４はゲート電極６ａ上の酸化膜３ｂの厚さで
あり、寸法Ｄ５はゲート電極６ａ上肩部の窒化シリコン
膜８ａの削れ量を示している。このエッチング処理の際
に用いる酸化膜３ｂのエッチングレートは、上記図１の
二周波励起ＲＩＥ装置（UNITY-IIS-85DI）１に組み込ま
れた終点検出器を用いて算出した。具体的には、プラズ
マ内の発光種の中で、供給ガスと酸化膜の反応生成物で
あるＳｉＦをモニタし、穴底の窒化シリコン膜８ａが露
出した時点での発光強度曲線の落ち込み時間を測定して
いる。 窒化シリコン膜の選択比＝((酸化膜のエッチングレート)×(エッチング時間)−( 寸法Ｄ４))／寸法Ｄ５ ……………………………………………(2) 第３に、ＨＡＲＣプロセスにおけるハードマスクの選択
比を測定した。すなわち、図６に示すように、酸化膜３
ｃエッチングを行う際のマスクとなるドープトポリシリ
コン膜の削れ量の寸法Ｄ６と、酸化膜３ｃのエッチング
深さ寸法Ｄ７を測定し、対ドープトポリシリコン選択比
を算出した。なお、ハードマスク１０ａ１は、酸化膜エ
ッチング処理後の前記図４のハードマスク１０ａの状態
を示している。
【０１１４】第４に、エッチング処理時における半導体
ウエハ２の上面（デバイス面に相当）の温度を測定し
た。ここでは、半導体ウエハ２の上面において、中央
と、外周と、それらの間との３点にテンププレート（Ｗ
ａｈｌ社製）を添付し、その上にカプトンテープで覆っ
たものを各酸化膜エッチング条件のプラズマ中に２分間
さらし、各部で測定された温度の平均値で、その温度を
算出した。
ウエハ２の上面（デバイス面に相当）の温度を測定し
た。ここでは、半導体ウエハ２の上面において、中央
と、外周と、それらの間との３点にテンププレート（Ｗ
ａｈｌ社製）を添付し、その上にカプトンテープで覆っ
たものを各酸化膜エッチング条件のプラズマ中に２分間
さらし、各部で測定された温度の平均値で、その温度を
算出した。
【０１１５】次に、実験結果および検討結果を述べる。
【０１１６】前記したように、直径０．１５μｍプロセ
ス以降の高アスペクト酸化膜エッチングプロセスにおい
て、直径０．１８μｍプロセスで適用したＳＡＣおよび
ＨＡＲＣプロセスでは開口性と高選択比との両立ができ
ないため、さらなる高アスペクト化に対応したＳＡＣお
よびＨＡＲＣプロセスの開発が必要である。ＳＡＣプロ
セスでは、開口性と穴の底部にある窒化シリコン膜との
選択比の確保を両立することが要求される。また、ＨＡ
ＲＣプロセスでは、開口性とエッチングマスクとなるド
ープトポリシリコン膜との選択比の確保の両立が要求さ
れる。そのため、ＳＡＣプロセスとＨＡＲＣプロセスと
では選択比の要求される場所が穴底と半導体ウエハの表
面という相違があるため全く同一のプロセスを適用する
ことはできず、各プロセスにおける最適化が必要とな
る。本実験では、はじめにＳＡＣプロセスにおいて開口
性を向上させる方向を検討し、加えて高窒化シリコン選
択比を実現するプロセスの開発を行った。次に、開口性
の向上したプロセスを基にしてＨＡＲＣプロセスへの適
用を検討し、ドープトポリシリコン膜との選択比の確保
が可能なプロセスの開発を行った。
ス以降の高アスペクト酸化膜エッチングプロセスにおい
て、直径０．１８μｍプロセスで適用したＳＡＣおよび
ＨＡＲＣプロセスでは開口性と高選択比との両立ができ
ないため、さらなる高アスペクト化に対応したＳＡＣお
よびＨＡＲＣプロセスの開発が必要である。ＳＡＣプロ
セスでは、開口性と穴の底部にある窒化シリコン膜との
選択比の確保を両立することが要求される。また、ＨＡ
ＲＣプロセスでは、開口性とエッチングマスクとなるド
ープトポリシリコン膜との選択比の確保の両立が要求さ
れる。そのため、ＳＡＣプロセスとＨＡＲＣプロセスと
では選択比の要求される場所が穴底と半導体ウエハの表
面という相違があるため全く同一のプロセスを適用する
ことはできず、各プロセスにおける最適化が必要とな
る。本実験では、はじめにＳＡＣプロセスにおいて開口
性を向上させる方向を検討し、加えて高窒化シリコン選
択比を実現するプロセスの開発を行った。次に、開口性
の向上したプロセスを基にしてＨＡＲＣプロセスへの適
用を検討し、ドープトポリシリコン膜との選択比の確保
が可能なプロセスの開発を行った。
【０１１７】まず、ＳＡＣプロセスの基礎的な検討結果
を説明する。
を説明する。
【０１１８】本実験で用いたＣ5Ｆ8のようなフロロカー
ボン系のガスの場合、プラズマ中での解離によって生成
されたＣＦｘラジカル(主としてＣＦ2ラジカル)が穴底
の酸化膜（酸化シリコン膜）上にポリマー層として堆積
する。そこに入射したイオンがそのポリマー層を透過し
て酸化膜とポリマー層の界面にエネルギーを供給するこ
とで化学反応が起こり、酸化膜エッチングが進行する。
また、酸化膜上に堆積するポリマー層が酸化膜中に存在
するＯ(酸素)との反応によってＣＯもしくはＣＯＦxと
して除去されるのに対して、窒化シリコン膜上のポリマ
ー層は下地膜（窒化シリコン膜）からの酸素の供給がな
いため酸化膜上よりもポリマー層が厚くなっており窒化
シリコン膜はエッチングが進行し難い。そのため、ＣＦ
xラジカルフラックスが増加すると酸化膜上では反応が
促進されてエッチングレートは増加するが窒化シリコン
膜のエッチングレートはそれほど変化しない。しかしな
がら、穴底に到達するＣＦxラジカルフラックスが過剰
であると酸化膜上にもイオンが透過できないほどにポリ
マー層が厚くなりエッチングの進行が遅くなる。したが
って、開口性の向上及び高窒化シリコン選択比を実現さ
せるためには、酸化膜上と窒化シリコン膜上のポリマー
層の厚さを決定するＣＦxラジカルの生成と入射イオン
フラックス及びイオンエネルギーを適切に制御する必要
がある。
ボン系のガスの場合、プラズマ中での解離によって生成
されたＣＦｘラジカル(主としてＣＦ2ラジカル)が穴底
の酸化膜（酸化シリコン膜）上にポリマー層として堆積
する。そこに入射したイオンがそのポリマー層を透過し
て酸化膜とポリマー層の界面にエネルギーを供給するこ
とで化学反応が起こり、酸化膜エッチングが進行する。
また、酸化膜上に堆積するポリマー層が酸化膜中に存在
するＯ(酸素)との反応によってＣＯもしくはＣＯＦxと
して除去されるのに対して、窒化シリコン膜上のポリマ
ー層は下地膜（窒化シリコン膜）からの酸素の供給がな
いため酸化膜上よりもポリマー層が厚くなっており窒化
シリコン膜はエッチングが進行し難い。そのため、ＣＦ
xラジカルフラックスが増加すると酸化膜上では反応が
促進されてエッチングレートは増加するが窒化シリコン
膜のエッチングレートはそれほど変化しない。しかしな
がら、穴底に到達するＣＦxラジカルフラックスが過剰
であると酸化膜上にもイオンが透過できないほどにポリ
マー層が厚くなりエッチングの進行が遅くなる。したが
って、開口性の向上及び高窒化シリコン選択比を実現さ
せるためには、酸化膜上と窒化シリコン膜上のポリマー
層の厚さを決定するＣＦxラジカルの生成と入射イオン
フラックス及びイオンエネルギーを適切に制御する必要
がある。
【０１１９】本実験では、圧力、ガス流量をパラメータ
としてマイクロ・ローディング効果、テーパ角および窒
化シリコン選択比の測定を行い、開口性と高選択比とを
実現する方向を検討しその機構の解明を行った。
としてマイクロ・ローディング効果、テーパ角および窒
化シリコン選択比の測定を行い、開口性と高選択比とを
実現する方向を検討しその機構の解明を行った。
【０１２０】圧力２．６６Ｐａにおいて、Ｃ5Ｆ8／Ｏ2
比(＝８／９)を一定に保ったまま添加量をＣ5Ｆ8／Ｏ2
＝８／９、１６／１８ｃｍ3／ｍｉｎと増加させてアル
ゴンガス流量４００−８００ｃｍ3／ｍｉｎでマイクロ
・ローディング効果を測定した。結果を図７に示す。ア
ルゴンガス流量４００ｃｍ3／ｍｉｎの場合にはＣ5Ｆ8
／Ｏ2ガス流量の増加によって穴底に到達するＣＦxラジ
カルフラックスが過剰となり、酸化膜上に過剰なポリマ
ー層が形成されるため、マイクロ・ローディング効果は
大きくなる。アルゴンガス流量を６００、８００ｃｍ3
／ｍｉｎと増加させていくと、滞在時間の減少によって
過剰なポリマー層の形成が抑制され、圧力２．６６Ｐ
ａ、Ｃ5Ｆ8／Ｏ2／Ａｒ＝１６／１８／８００ｃｍ3／ｍ
ｉｎにすることでマイクロ・ローディング効果が９８％
まで改善された。このことからマイクロ・ローディング
効果は、滞在時間に大きく依存しており、滞在時間の短
い領域でＣＦxラジカル供給量の最適化を行えば改善で
きることがわかった。
比(＝８／９)を一定に保ったまま添加量をＣ5Ｆ8／Ｏ2
＝８／９、１６／１８ｃｍ3／ｍｉｎと増加させてアル
ゴンガス流量４００−８００ｃｍ3／ｍｉｎでマイクロ
・ローディング効果を測定した。結果を図７に示す。ア
ルゴンガス流量４００ｃｍ3／ｍｉｎの場合にはＣ5Ｆ8
／Ｏ2ガス流量の増加によって穴底に到達するＣＦxラジ
カルフラックスが過剰となり、酸化膜上に過剰なポリマ
ー層が形成されるため、マイクロ・ローディング効果は
大きくなる。アルゴンガス流量を６００、８００ｃｍ3
／ｍｉｎと増加させていくと、滞在時間の減少によって
過剰なポリマー層の形成が抑制され、圧力２．６６Ｐ
ａ、Ｃ5Ｆ8／Ｏ2／Ａｒ＝１６／１８／８００ｃｍ3／ｍ
ｉｎにすることでマイクロ・ローディング効果が９８％
まで改善された。このことからマイクロ・ローディング
効果は、滞在時間に大きく依存しており、滞在時間の短
い領域でＣＦxラジカル供給量の最適化を行えば改善で
きることがわかった。
【０１２１】次に、テーパ角向上について検討した結果
を説明する。
を説明する。
【０１２２】マイクロ・ローディング効果の測定と同様
に、圧力２．６６Ｐａにおいてアルゴンガス流量をパラ
メータとして直径０．１６μｍ、アスペクト比１０のＳ
ＡＣまたは直径０．１６μｍ、アスペクト比１０のＨＡ
ＲＣにおけるＳＡＣプロセスのダミーを酸化膜エッチン
グしたときのテーパー角およびゲート電極上の肩部にお
ける窒化シリコン選択比をそれぞれ図８（ａ），（ｂ）
に示す。Ｃ5Ｆ8／Ｏ2＝８／９，１６／１８ｃｍ3／ｍｉ
ｎとし、エッチング時間経過後、１０％オーバエッチン
グ処理を施したものである。
に、圧力２．６６Ｐａにおいてアルゴンガス流量をパラ
メータとして直径０．１６μｍ、アスペクト比１０のＳ
ＡＣまたは直径０．１６μｍ、アスペクト比１０のＨＡ
ＲＣにおけるＳＡＣプロセスのダミーを酸化膜エッチン
グしたときのテーパー角およびゲート電極上の肩部にお
ける窒化シリコン選択比をそれぞれ図８（ａ），（ｂ）
に示す。Ｃ5Ｆ8／Ｏ2＝８／９，１６／１８ｃｍ3／ｍｉ
ｎとし、エッチング時間経過後、１０％オーバエッチン
グ処理を施したものである。
【０１２３】Ｃ5Ｆ8／Ｏ2のガス流量を１６／１８ｃｍ3
／ｍｉｎとして、アルゴンガス流量を増加させると(図
８)、高窒化シリコン選択比とテーパ角の垂直性を両立
する結果が得られている。これは、Ｃ5Ｆ8／Ｏ2＝８／
９ｃｍ3／ｍｉｎの場合に、窒化シリコン選択比がアル
ゴンガス流量増加に伴って減少する結果とは逆の傾向で
ある。この結果からテーパ角は、圧力の低下とアルゴン
ガス流量の増加により滞在時間を短くすれば、より垂直
に近づくことが分かり、さらにＣ5Ｆ8ガス流量を増加さ
せることでマイクロ・ローディング効果の改善(９８
％)、垂直に近いテーパ角(８９度)および高窒化シリコ
ン選択比(８．８)を同時に満たすことができることがわ
かった。
／ｍｉｎとして、アルゴンガス流量を増加させると(図
８)、高窒化シリコン選択比とテーパ角の垂直性を両立
する結果が得られている。これは、Ｃ5Ｆ8／Ｏ2＝８／
９ｃｍ3／ｍｉｎの場合に、窒化シリコン選択比がアル
ゴンガス流量増加に伴って減少する結果とは逆の傾向で
ある。この結果からテーパ角は、圧力の低下とアルゴン
ガス流量の増加により滞在時間を短くすれば、より垂直
に近づくことが分かり、さらにＣ5Ｆ8ガス流量を増加さ
せることでマイクロ・ローディング効果の改善(９８
％)、垂直に近いテーパ角(８９度)および高窒化シリコ
ン選択比(８．８)を同時に満たすことができることがわ
かった。
【０１２４】次に、低圧、大流量条件のエッチング機構
の解析について説明する。
の解析について説明する。
【０１２５】これまでの検討によって、低圧力・大流量
条件にして滞在時間が短くなった状態でＣ5Ｆ8とＯ2ガ
ス流量を増加させると開口性、垂直形状および高窒化シ
リコン選択比を同時に満たせることが分かった。ここで
は、そのエッチング機構を解析した。
条件にして滞在時間が短くなった状態でＣ5Ｆ8とＯ2ガ
ス流量を増加させると開口性、垂直形状および高窒化シ
リコン選択比を同時に満たせることが分かった。ここで
は、そのエッチング機構を解析した。
【０１２６】図９に、これまでに測定したマイクロ・ロ
ーディング効果（ａ）、テーパ角（ｂ）および窒化シリ
コン選択比（ｃ）の滞在時間依存性を示す。Ｃ5Ｆ8とＯ
2とのガス流量に関係なく滞在時間の短い領域でマイク
ロ・ローディング効果は少なく(図９(a)参照)、テーパ
角は垂直に近くなっている(図９(b)参照)。滞在時間が
長くなるとＣ5Ｆ8の解離が促進されてＣラジカルやＣＦ
xラジカル密度が増加する。その結果、穴底の酸化膜上に
は過剰なポリマー層が形成され、穴底に到達できるイオ
ンが少ない高アスペクトな穴ではエッチングレートが減
少してマイクロ・ローディング効果が大きくなる。また
Ｃラジカルは吸着確率が高く、穴上部の側壁に付着する
ため、テーパ角が悪化すると考えられる。窒化シリコン
選択比に関しては、Ｃ5Ｆ8／Ｏ2＝８／９ｃｍ3／ｍｉｎ
の場合には測定領域において滞在時間の増加に伴い増加
しているが、１６／１８ｃｍ3／ｍｉｎの場合には滞在
時間の増加に伴い選択比は低下している(図９(c)参
照)。
ーディング効果（ａ）、テーパ角（ｂ）および窒化シリ
コン選択比（ｃ）の滞在時間依存性を示す。Ｃ5Ｆ8とＯ
2とのガス流量に関係なく滞在時間の短い領域でマイク
ロ・ローディング効果は少なく(図９(a)参照)、テーパ
角は垂直に近くなっている(図９(b)参照)。滞在時間が
長くなるとＣ5Ｆ8の解離が促進されてＣラジカルやＣＦ
xラジカル密度が増加する。その結果、穴底の酸化膜上に
は過剰なポリマー層が形成され、穴底に到達できるイオ
ンが少ない高アスペクトな穴ではエッチングレートが減
少してマイクロ・ローディング効果が大きくなる。また
Ｃラジカルは吸着確率が高く、穴上部の側壁に付着する
ため、テーパ角が悪化すると考えられる。窒化シリコン
選択比に関しては、Ｃ5Ｆ8／Ｏ2＝８／９ｃｍ3／ｍｉｎ
の場合には測定領域において滞在時間の増加に伴い増加
しているが、１６／１８ｃｍ3／ｍｉｎの場合には滞在
時間の増加に伴い選択比は低下している(図９(c)参
照)。
【０１２７】次に、この相違が生じる機構を検討した。
図１０に直径０．１６μｍ、アスペクト比１０のＳＡＣ
プロセスを用いたプロセスにおいてＣ5Ｆ8／Ｏ2＝８／
９ｃｍ3／ｍｉｎ（図１０（ａ）〜（ｃ））と、１６／
１８ｃｍ3／ｍｉｎ（図１０（ｄ）〜（ｆ））との場合
の酸化膜エッチングレート（図１０（ａ），（ｄ））、
ゲート電極上の肩部の窒化シリコンエッチングレート
（図１０（ｂ），（ｅ））および窒化シリコン選択比の
滞在時間（図１０（ｃ），（ｆ））依存性を示す。ま
た、図１１（ａ）〜（ｃ）にエッチング処理時における
酸化膜および窒化シリコン膜のエッチングモデルを示
す。図１１（ａ）はラジカル供給不足、（ｂ）はラジカ
ル供給適正、（ｃ）はラジカル供給過剰をそれぞれ示し
ている。
図１０に直径０．１６μｍ、アスペクト比１０のＳＡＣ
プロセスを用いたプロセスにおいてＣ5Ｆ8／Ｏ2＝８／
９ｃｍ3／ｍｉｎ（図１０（ａ）〜（ｃ））と、１６／
１８ｃｍ3／ｍｉｎ（図１０（ｄ）〜（ｆ））との場合
の酸化膜エッチングレート（図１０（ａ），（ｄ））、
ゲート電極上の肩部の窒化シリコンエッチングレート
（図１０（ｂ），（ｅ））および窒化シリコン選択比の
滞在時間（図１０（ｃ），（ｆ））依存性を示す。ま
た、図１１（ａ）〜（ｃ）にエッチング処理時における
酸化膜および窒化シリコン膜のエッチングモデルを示
す。図１１（ａ）はラジカル供給不足、（ｂ）はラジカ
ル供給適正、（ｃ）はラジカル供給過剰をそれぞれ示し
ている。
【０１２８】Ｃ5Ｆ8／Ｏ2＝８／９ｃｍ3／ｍｉｎの場合
には、滞在時間が〜８ｍｓで窒化シリコン選択比が最大
となり、Ｃ5Ｆ8／Ｏ2＝１６／１８ｃｍ3／ｍｉｎの場合
には〜３ｍｓで最大となる(図１０(ｃ),(ｆ)の領域I
I)。Ｃ5Ｆ8／Ｏ2＝８／９ｃｍ3／ｍｉｎの場合、図１０
(a)〜(c)に示す領域Ｉでは、滞在時間が短いために穴底
に到達するＣＦxラジカルが少なく、またアルゴンガス
の比率が高いためにアルゴンガスが電離して生成される
イオン密度が高い状態にあると考えられる。この場合、
酸化膜上のポリマー層は薄く酸化膜のエッチングはエッ
チャントとなるＣＦxラジカルの供給量に律速され、窒
化シリコン膜上のポリマー層も薄くイオンが十分に透過
できるため窒化シリコン膜もエッチングされやすい状態
であると考えられる(図１１(ａ))。
には、滞在時間が〜８ｍｓで窒化シリコン選択比が最大
となり、Ｃ5Ｆ8／Ｏ2＝１６／１８ｃｍ3／ｍｉｎの場合
には〜３ｍｓで最大となる(図１０(ｃ),(ｆ)の領域I
I)。Ｃ5Ｆ8／Ｏ2＝８／９ｃｍ3／ｍｉｎの場合、図１０
(a)〜(c)に示す領域Ｉでは、滞在時間が短いために穴底
に到達するＣＦxラジカルが少なく、またアルゴンガス
の比率が高いためにアルゴンガスが電離して生成される
イオン密度が高い状態にあると考えられる。この場合、
酸化膜上のポリマー層は薄く酸化膜のエッチングはエッ
チャントとなるＣＦxラジカルの供給量に律速され、窒
化シリコン膜上のポリマー層も薄くイオンが十分に透過
できるため窒化シリコン膜もエッチングされやすい状態
であると考えられる(図１１(ａ))。
【０１２９】この状態から滞在時間が増える(図１０の
領域II)にしたがいＣＦxラジカルフラックスが増加して
ポリマー層の形成が促進される。酸化膜上ではポリマー
層中の炭素（Ｃ）やＣＦxが酸化膜中の酸素（Ｏ）と反
応して除去されるため、ポリマー層は厚くならず、イオ
ンがポリマー層を透過して直接、酸化膜界面に到達でき
るほどの膜厚になっていると考えられる。それに対し
て、窒化シリコン膜上には、窒化シリコンからの酸素
（Ｏ）の供給が無いためにポリマー層の除去効果が少な
く、イオンの透過距離以上に厚いポリマー層が形成され
ていると考えられる。そのため、窒化シリコンのエッチ
ングレートは滞在時間が増加してＣＦxラジカルの供給
量が増えてもほとんど変化しない(図１１(ｂ))。その結
果、窒化シリコン選択比が向上していると考えられる。
さらに、滞在時間が長い領域(図１０III)になると、Ｃ
Ｆxラジカル供給量が過剰な状態になり酸化膜上にもイ
オンが透過できる膜厚以上のポリマー層が形成されるた
め、酸化膜のエッチングレートが低下し、窒化シリコン
選択比が低くなる（図１１（ｃ））。図１０の(d)〜(f)
に示すＣ5Ｆ8／Ｏ2＝１６／１８ｃｍ3／ｍｉｎの場合に
は、窒化シリコン選択比のピークが滞在時間の短い方向
にシフトしている。Ｃ5Ｆ8／Ｏ2＝８／９ｃｍ3／ｍｉｎ
の場合と異なり滞在時間が３ｍｓにおいて酸化膜エッチ
ングレートが速く、窒化シリコンエッチングレートが遅
くなっている。これはＣ5Ｆ8流量を増加したことによっ
てＣ5Ｆ8が解離して生成されるＣＦxラジカル密度が増
加し、滞在時間が短い領域で穴底に供給されるＣＦxラ
ジカルフラックスがＣ5Ｆ8／Ｏ2＝８／９ｃｍ3／ｍｉｎ
の場合の領域IIにおけるＣＦｘラジカルフラックスと同
等になるためだと考えられる。これにより、Ｃ5Ｆ8の過
剰な解離が抑制されてマイクロ・ローディング効果が少
なく、テーパ角が垂直形状になっている滞在時間の短い
領域で高窒化シリコン選択比が実現できていると考えら
れる。
領域II)にしたがいＣＦxラジカルフラックスが増加して
ポリマー層の形成が促進される。酸化膜上ではポリマー
層中の炭素（Ｃ）やＣＦxが酸化膜中の酸素（Ｏ）と反
応して除去されるため、ポリマー層は厚くならず、イオ
ンがポリマー層を透過して直接、酸化膜界面に到達でき
るほどの膜厚になっていると考えられる。それに対し
て、窒化シリコン膜上には、窒化シリコンからの酸素
（Ｏ）の供給が無いためにポリマー層の除去効果が少な
く、イオンの透過距離以上に厚いポリマー層が形成され
ていると考えられる。そのため、窒化シリコンのエッチ
ングレートは滞在時間が増加してＣＦxラジカルの供給
量が増えてもほとんど変化しない(図１１(ｂ))。その結
果、窒化シリコン選択比が向上していると考えられる。
さらに、滞在時間が長い領域(図１０III)になると、Ｃ
Ｆxラジカル供給量が過剰な状態になり酸化膜上にもイ
オンが透過できる膜厚以上のポリマー層が形成されるた
め、酸化膜のエッチングレートが低下し、窒化シリコン
選択比が低くなる（図１１（ｃ））。図１０の(d)〜(f)
に示すＣ5Ｆ8／Ｏ2＝１６／１８ｃｍ3／ｍｉｎの場合に
は、窒化シリコン選択比のピークが滞在時間の短い方向
にシフトしている。Ｃ5Ｆ8／Ｏ2＝８／９ｃｍ3／ｍｉｎ
の場合と異なり滞在時間が３ｍｓにおいて酸化膜エッチ
ングレートが速く、窒化シリコンエッチングレートが遅
くなっている。これはＣ5Ｆ8流量を増加したことによっ
てＣ5Ｆ8が解離して生成されるＣＦxラジカル密度が増
加し、滞在時間が短い領域で穴底に供給されるＣＦxラ
ジカルフラックスがＣ5Ｆ8／Ｏ2＝８／９ｃｍ3／ｍｉｎ
の場合の領域IIにおけるＣＦｘラジカルフラックスと同
等になるためだと考えられる。これにより、Ｃ5Ｆ8の過
剰な解離が抑制されてマイクロ・ローディング効果が少
なく、テーパ角が垂直形状になっている滞在時間の短い
領域で高窒化シリコン選択比が実現できていると考えら
れる。
【０１３０】以上の結果から０．１５μｍプロセス以降
の高アスペクト比酸化膜エッチングにおいては、低圧力
で大流量のガス条件が必須であり、０．１５μｍプロセ
スの開発からUNITY-IIS85-DIのターボ分子ポンプの排気
速度を１３００（ｌ／ｓ）から２２００（ｌ／ｓ）に変
更し、圧力２．６６Ｐａにおいてガス流量９００ｃｍ 3
／ｍｉｎでも十分に排気が可能になり、安定してエッチ
ングプロセスを行えるようにした。
の高アスペクト比酸化膜エッチングにおいては、低圧力
で大流量のガス条件が必須であり、０．１５μｍプロセ
スの開発からUNITY-IIS85-DIのターボ分子ポンプの排気
速度を１３００（ｌ／ｓ）から２２００（ｌ／ｓ）に変
更し、圧力２．６６Ｐａにおいてガス流量９００ｃｍ 3
／ｍｉｎでも十分に排気が可能になり、安定してエッチ
ングプロセスを行えるようにした。
【０１３１】次に、エッチング処理時の半導体ウエハ上
面の温度依存性について説明する。
面の温度依存性について説明する。
【０１３２】窒化シリコン選択比を向上させる手段とし
て、窒化シリコン膜上に保護膜となるポリマー層を厚く
堆積させる方法がある。半導体ウエハの温度を高くして
いったときの窒化シリコン選択比を調査した。その結
果、半導体ウエハの温度上昇に伴い、窒化シリコン選択
比は増加し、半導体ウエハの温度が１２３℃で、標準条
件（半導体ウエハの温度が６８℃）の７．７から１６．
１と２倍の選択比を実現した（図１２）。なお、半導体
ウエハの温度が９０℃で、選択比は９．５、半導体ウエ
ハの温度が１１２℃で、選択比は１３．２が得られた。
て、窒化シリコン膜上に保護膜となるポリマー層を厚く
堆積させる方法がある。半導体ウエハの温度を高くして
いったときの窒化シリコン選択比を調査した。その結
果、半導体ウエハの温度上昇に伴い、窒化シリコン選択
比は増加し、半導体ウエハの温度が１２３℃で、標準条
件（半導体ウエハの温度が６８℃）の７．７から１６．
１と２倍の選択比を実現した（図１２）。なお、半導体
ウエハの温度が９０℃で、選択比は９．５、半導体ウエ
ハの温度が１１２℃で、選択比は１３．２が得られた。
【０１３３】この機構は、半導体ウエハの温度が上がる
ことで、ＣＦxラジカルの吸着確率が減少し、穴上部で
側壁に堆積し難くなり、穴底まで輸送されて窒化シリコ
ン膜上での堆積量が増加すると考えられる。ここで、懸
念されるのは、半導体ウエハの温度が上がりＣＦxラジ
カルが穴底に輸送される量が増えて、酸化膜の開口性が
悪化することである。
ことで、ＣＦxラジカルの吸着確率が減少し、穴上部で
側壁に堆積し難くなり、穴底まで輸送されて窒化シリコ
ン膜上での堆積量が増加すると考えられる。ここで、懸
念されるのは、半導体ウエハの温度が上がりＣＦxラジ
カルが穴底に輸送される量が増えて、酸化膜の開口性が
悪化することである。
【０１３４】そこで、マイクロ・ローディング効果の半
導体ウエハ温度依存性を確認した(図１２)。半導体ウエ
ハ温度の上昇に対してマイクロ・ローディング効果の増
大は見られず、実用上問題ないといえる。また、半導体
ウエハの温度が１２３℃はホトレジストの融解の面から
も問題ないと考えられる。以上のことから、エッチング
処理時において半導体ウエハの温度を上げることは、窒
化シリコン選択比の向上に非常に有効な手段であり、Ｓ
ＡＣプロセスには、半導体ウエハの温度が１２３℃を適
用した。
導体ウエハ温度依存性を確認した(図１２)。半導体ウエ
ハ温度の上昇に対してマイクロ・ローディング効果の増
大は見られず、実用上問題ないといえる。また、半導体
ウエハの温度が１２３℃はホトレジストの融解の面から
も問題ないと考えられる。以上のことから、エッチング
処理時において半導体ウエハの温度を上げることは、窒
化シリコン選択比の向上に非常に有効な手段であり、Ｓ
ＡＣプロセスには、半導体ウエハの温度が１２３℃を適
用した。
【０１３５】今回開発した条件は、例えば直径０．１６
μｍ、アスペクト比が１０のＳＡＣプロセスを実現して
いるが、コンタクトホールエッチングにおいて致命的な
不良となる非開口を防ぐために、開口性の確認を行っ
た。サンプルとして、ＳＡＣプロセスにおけるダミーの
ゲート電極上に堆積する酸化膜の膜厚を変更して、アス
ペクト比を13にしたものを用いた。その結果、開口性と
テーパ角に関しては問題なく加工できている。
μｍ、アスペクト比が１０のＳＡＣプロセスを実現して
いるが、コンタクトホールエッチングにおいて致命的な
不良となる非開口を防ぐために、開口性の確認を行っ
た。サンプルとして、ＳＡＣプロセスにおけるダミーの
ゲート電極上に堆積する酸化膜の膜厚を変更して、アス
ペクト比を13にしたものを用いた。その結果、開口性と
テーパ角に関しては問題なく加工できている。
【０１３６】これまでの検討から、例えば直径０．１６
μｍ、アスペクト比１０のＳＡＣプロセス条件の一例を
図１３に示す。本工程では、酸化膜エッチング後、窒化
シリコン膜上のポリマー層を除去するための後処理およ
び窒化シリコンエッチングを行っている。
μｍ、アスペクト比１０のＳＡＣプロセス条件の一例を
図１３に示す。本工程では、酸化膜エッチング後、窒化
シリコン膜上のポリマー層を除去するための後処理およ
び窒化シリコンエッチングを行っている。
【０１３７】ＳＡＣプロセスにおいて特に問題となるの
はＳＡＣプロセスにより形成されたコンタクトホールと
ゲート電極（ワード線）とのショートであり、そのコン
タクトホールとゲート電極とのショートマージンを直径
０．１６μｍ、アスペクト比１０のＳＡＣプロセスと直
径０．１８μｍ、アスペクト比７のＳＡＣプロセスとで
比較した。直径０．１８μｍ、アスペクト比７のＳＡＣ
プロセス条件ではショートマージンは２７ｎｍと少な
い。それに対して、上記直径０．１６μｍ、アスペクト
比１０のＳＡＣプロセス適用条件の場合、酸化膜エッチ
ングにおける窒化シリコン膜の削れ量を低減したこと
で、直径０．１８μｍ、アスペクト比７のＳＡＣプロセ
ス条件に対して〜１０ｎｍのショートマージンの増加を
実現した。この結果から本条件のＳＡＣプロセスはショ
ートマージンが十分確保されており、量産可能なレベル
にあるといえる。
はＳＡＣプロセスにより形成されたコンタクトホールと
ゲート電極（ワード線）とのショートであり、そのコン
タクトホールとゲート電極とのショートマージンを直径
０．１６μｍ、アスペクト比１０のＳＡＣプロセスと直
径０．１８μｍ、アスペクト比７のＳＡＣプロセスとで
比較した。直径０．１８μｍ、アスペクト比７のＳＡＣ
プロセス条件ではショートマージンは２７ｎｍと少な
い。それに対して、上記直径０．１６μｍ、アスペクト
比１０のＳＡＣプロセス適用条件の場合、酸化膜エッチ
ングにおける窒化シリコン膜の削れ量を低減したこと
で、直径０．１８μｍ、アスペクト比７のＳＡＣプロセ
ス条件に対して〜１０ｎｍのショートマージンの増加を
実現した。この結果から本条件のＳＡＣプロセスはショ
ートマージンが十分確保されており、量産可能なレベル
にあるといえる。
【０１３８】高アスペクトＳＡＣプロセスにおいては、
低圧力で大流量な条件では高窒化シリコン選択比を確保
することが困難であり、主にＣ4Ｆ8といったＣ／Ｆ比の
低いフロロカーボン系のガスにＣＨ2Ｆ2を添加して使用
する等の化学反応の面から対応してきた。本実験では
０．１８μｍプロセスに適用したＣ5Ｆ8をそのまま用い
て反応系を変えることなく、しかも困難とされてきた低
圧力、大流量条件において高窒化シリコン選択比を確保
できるプロセスを構築した。このことは、今後一層設計
ルールの微細化に伴って高アスペクト化していく酸化膜
エッチングプロセスにおいて有効な技術であり、高性能
であり、かつ、信頼性の高い半導体集積回路装置を提供
できると考えられる。
低圧力で大流量な条件では高窒化シリコン選択比を確保
することが困難であり、主にＣ4Ｆ8といったＣ／Ｆ比の
低いフロロカーボン系のガスにＣＨ2Ｆ2を添加して使用
する等の化学反応の面から対応してきた。本実験では
０．１８μｍプロセスに適用したＣ5Ｆ8をそのまま用い
て反応系を変えることなく、しかも困難とされてきた低
圧力、大流量条件において高窒化シリコン選択比を確保
できるプロセスを構築した。このことは、今後一層設計
ルールの微細化に伴って高アスペクト化していく酸化膜
エッチングプロセスにおいて有効な技術であり、高性能
であり、かつ、信頼性の高い半導体集積回路装置を提供
できると考えられる。
【０１３９】次に、以上のようなＳＡＣプロセスの検討
結果に続いて、ＨＡＲＣプロセスの検討結果について説
明する。
結果に続いて、ＨＡＲＣプロセスの検討結果について説
明する。
【０１４０】ＨＡＲＣプロセス（情報蓄積用容量素子の
下部電極が形成される孔）は、アスペクト比が〜１３
(例えば深さ２．０μｍ／直径０．１６μｍ)の加工が要
求されると同時に、０．１６μｍという狭ピッチにおい
てエッチングマスクのハードマスク（ドープトポリシリ
コン）との選択比を確保しなければならない。そのた
め、ＳＡＣプロセスと同様に半導体ウエハ温度を上げる
方法では、半導体ウエハの上面のＣＦxラジカル堆積量
が減少し、ドープトポリシリコン選択比はむしろ低下し
てしまう。そこで、ＨＡＲＣプロセスでは、ＳＡＣプロ
セスとは異なったプロセス条件の最適化を行った。
下部電極が形成される孔）は、アスペクト比が〜１３
(例えば深さ２．０μｍ／直径０．１６μｍ)の加工が要
求されると同時に、０．１６μｍという狭ピッチにおい
てエッチングマスクのハードマスク（ドープトポリシリ
コン）との選択比を確保しなければならない。そのた
め、ＳＡＣプロセスと同様に半導体ウエハ温度を上げる
方法では、半導体ウエハの上面のＣＦxラジカル堆積量
が減少し、ドープトポリシリコン選択比はむしろ低下し
てしまう。そこで、ＨＡＲＣプロセスでは、ＳＡＣプロ
セスとは異なったプロセス条件の最適化を行った。
【０１４１】深さ２．０μｍのコンタクトホールを加工
するためには、穴底に十分なエネルギーを持ったイオン
フラックスの供給が必要であり、高プラズマ密度が要求
される。また、ドープトポリシリコン選択比の向上のた
めには、酸化膜エッチングレートを増加させる方法と、
ドープトポリシリコン自身の削れ量を低下させる方法の
二つがあるが、今回は、Ｃ5Ｆ8とＯ2ガス流量を増加し
てＣＦxラジカル供給量を増加させ、酸化膜エッチング
レートを向上させる方法をとった。
するためには、穴底に十分なエネルギーを持ったイオン
フラックスの供給が必要であり、高プラズマ密度が要求
される。また、ドープトポリシリコン選択比の向上のた
めには、酸化膜エッチングレートを増加させる方法と、
ドープトポリシリコン自身の削れ量を低下させる方法の
二つがあるが、今回は、Ｃ5Ｆ8とＯ2ガス流量を増加し
てＣＦxラジカル供給量を増加させ、酸化膜エッチング
レートを向上させる方法をとった。
【０１４２】次に、上記のようなＨＡＲＣプロセスによ
る加工形状について説明する。
る加工形状について説明する。
【０１４３】これまでの検討から決定された条件の開口
性のマージンを評価するために、酸化膜の膜厚を３．０
μｍにして評価した。その結果、アスペクト比〜１７
（深さ３．１／直径０．１８μｍ）のコンタクトホール
の形成を実現している。よって、アスペクト比〜１３
(深さ２．０／直径０．１６μｍ)のＨＡＲＣプロセスに
対して、本条件は開口性に関するマージンがあると判断
した。種々の検討から、直径０．１６μｍ、アスペクト
比１３のＨＡＲＣプロセスの条件の一例として図１４の
ようにした。
性のマージンを評価するために、酸化膜の膜厚を３．０
μｍにして評価した。その結果、アスペクト比〜１７
（深さ３．１／直径０．１８μｍ）のコンタクトホール
の形成を実現している。よって、アスペクト比〜１３
(深さ２．０／直径０．１６μｍ)のＨＡＲＣプロセスに
対して、本条件は開口性に関するマージンがあると判断
した。種々の検討から、直径０．１６μｍ、アスペクト
比１３のＨＡＲＣプロセスの条件の一例として図１４の
ようにした。
【０１４４】直径０．１８μｍ、アスペクト比７のＳＡ
Ｃまたは直径０．１８μｍ、アスペクト比９のＨＡＲＣ
におけるＨＡＲＣプロセスの条件においてジャスト・エ
ッチングで止めた段階で、ドープトポリシリコンが削れ
すぎており、特に半導体ウエハの周辺ではドープトポリ
シリコンがほとんど無くなり、穴上部で酸化膜がエッチ
ングされて穴が広がってしまう。穴底で細くなる形状を
改善するために、オーバーエッチングが必要であるがド
ープトポリシリコンの残膜が不足している。それに対し
て、直径０．１６μｍ、アスペクト比１０のＳＡＣまた
は直径０．１６μｍ、アスペクト比１０のＨＡＲＣに適
用した条件の場合、直径０．１８μｍ、アスペクト比７
のＳＡＣまたは直径０．１８μｍ、アスペクト比９のＨ
ＡＲＣの条件の場合と比較して垂直加工性もよく(テー
パ角８７．５°を８９°にできた)、また、肩部のドー
プトポリシリコン選択比も向上しており(８を１１にで
きた)、さらに寸法シフトも少なく加工できている(６９
ｍｍを２７ｍｍにできた)。
Ｃまたは直径０．１８μｍ、アスペクト比９のＨＡＲＣ
におけるＨＡＲＣプロセスの条件においてジャスト・エ
ッチングで止めた段階で、ドープトポリシリコンが削れ
すぎており、特に半導体ウエハの周辺ではドープトポリ
シリコンがほとんど無くなり、穴上部で酸化膜がエッチ
ングされて穴が広がってしまう。穴底で細くなる形状を
改善するために、オーバーエッチングが必要であるがド
ープトポリシリコンの残膜が不足している。それに対し
て、直径０．１６μｍ、アスペクト比１０のＳＡＣまた
は直径０．１６μｍ、アスペクト比１０のＨＡＲＣに適
用した条件の場合、直径０．１８μｍ、アスペクト比７
のＳＡＣまたは直径０．１８μｍ、アスペクト比９のＨ
ＡＲＣの条件の場合と比較して垂直加工性もよく(テー
パ角８７．５°を８９°にできた)、また、肩部のドー
プトポリシリコン選択比も向上しており(８を１１にで
きた)、さらに寸法シフトも少なく加工できている(６９
ｍｍを２７ｍｍにできた)。
【０１４５】次に、最小加工寸法が０．１６μｍ程度の
ＳＡＣおよびＨＡＲＣプロセスに本発明を適用した場合
を一例として説明する。
ＳＡＣおよびＨＡＲＣプロセスに本発明を適用した場合
を一例として説明する。
【０１４６】まず、本実施の形態で用いたエッチング装
置を図１５によって説明する。このエッチング装置は、
前記図１に示した二周波励起ＲＩＥ装置１と同じ装置で
ある。二周波励起ＲＩＥ装置１のエッチング処理室を形
成するチャンバ１ａは、例えば円筒形状に形成されたア
ルミニウムからなり、その表面にはアルマイト処理（陽
極酸化処理）が施されている。このチャンバ１ａは接地
されている。このチャンバ１ａの底部には、セラミック
等のような絶縁板を介して略円柱状のサセプタ支持台が
設けられており、さらに、その上には下部電極を構成す
るサセプタ１ｂが設けられている。
置を図１５によって説明する。このエッチング装置は、
前記図１に示した二周波励起ＲＩＥ装置１と同じ装置で
ある。二周波励起ＲＩＥ装置１のエッチング処理室を形
成するチャンバ１ａは、例えば円筒形状に形成されたア
ルミニウムからなり、その表面にはアルマイト処理（陽
極酸化処理）が施されている。このチャンバ１ａは接地
されている。このチャンバ１ａの底部には、セラミック
等のような絶縁板を介して略円柱状のサセプタ支持台が
設けられており、さらに、その上には下部電極を構成す
るサセプタ１ｂが設けられている。
【０１４７】上記サセプタ支持台の内部には、冷却室が
設けられており、この冷却室には、例えば液体窒素等の
ような冷媒が導入され循環され、その冷熱がサセプタ１
ｂを介して半導体ウエハ２に伝導されることにより、半
導体ウエハ２の主面（上記デバイス面に相当）が所望の
温度に制御されている。
設けられており、この冷却室には、例えば液体窒素等の
ような冷媒が導入され循環され、その冷熱がサセプタ１
ｂを介して半導体ウエハ２に伝導されることにより、半
導体ウエハ２の主面（上記デバイス面に相当）が所望の
温度に制御されている。
【０１４８】サセプタ１ｂは、その上面中央が凸状の円
板状に形成され、その上に半導体ウエハ２と平面形状が
略同形の静電チャック１ｃが設けられている。半導体ウ
エハ２は、この静電チャック１ｃの絶縁材の間に介在さ
れた電極に所定の直流電圧が印加されることにより、例
えばクーロン力によって静電吸着される。上記絶縁板、
サセプタ支持台、サセプタ１ｂ、さらには静電チャック
１ｃには、半導体ウエハ２の裏面に、例えばヘリウム
（Ｈｅ）ガス等のような伝熱媒体を供給するためのガス
通路が形成されており、その伝熱媒体を介してサセプタ
１ｂの冷熱が半導体ウエハ２に伝達され半導体ウエハ２
が所定の温度に維持されるようになっている。前記サセ
プタ１ｂの上面周縁部には、静電チャック１ｃ上の半導
体ウエハ２を取り囲むように、環状のフォーカスリング
が配置されている。このフォーカスリングは、半導体ウ
エハ２と同一材料のシリコン等からなり、半導体ウエハ
２の主面内のエッチングの均一性を向上させる機能を有
している。
板状に形成され、その上に半導体ウエハ２と平面形状が
略同形の静電チャック１ｃが設けられている。半導体ウ
エハ２は、この静電チャック１ｃの絶縁材の間に介在さ
れた電極に所定の直流電圧が印加されることにより、例
えばクーロン力によって静電吸着される。上記絶縁板、
サセプタ支持台、サセプタ１ｂ、さらには静電チャック
１ｃには、半導体ウエハ２の裏面に、例えばヘリウム
（Ｈｅ）ガス等のような伝熱媒体を供給するためのガス
通路が形成されており、その伝熱媒体を介してサセプタ
１ｂの冷熱が半導体ウエハ２に伝達され半導体ウエハ２
が所定の温度に維持されるようになっている。前記サセ
プタ１ｂの上面周縁部には、静電チャック１ｃ上の半導
体ウエハ２を取り囲むように、環状のフォーカスリング
が配置されている。このフォーカスリングは、半導体ウ
エハ２と同一材料のシリコン等からなり、半導体ウエハ
２の主面内のエッチングの均一性を向上させる機能を有
している。
【０１４９】サセプタ１ｂの上方には、このサセプタ１
ｂと平行に対向して上部電極１ｄが設けられている。こ
の上部電極１ｄは、絶縁材を介してチャンバ１ａの上部
に支持されており、電極板１ｄ１と、これを支持する電
極支持体１ｄ２とを有している。電極板１ｄ１は、例え
ばシリコン、炭化シリコン（ＳｉＣ）またはアモルファ
スカーボンからなり、サセプタ１ｂの対向面に配置さ
れ、多数の孔１ｄ３を有している。また、電極支持体１
ｄ２は、例えばアルミニウムからなり、その表面はアル
マイト処理が施されている。このエッチング装置では、
サセプタ１ｂ（下部電極）と上部電極１ｄとの間隔（以
下、電極間隔という）を、例えば１７ｍｍ〜６０ｍｍの
範囲で変更可能なようになっている。なお、電極板１ｄ
１の材料としては、上記材料の中でもスカベンジングが
可能なシリコンを用いることが好ましい。
ｂと平行に対向して上部電極１ｄが設けられている。こ
の上部電極１ｄは、絶縁材を介してチャンバ１ａの上部
に支持されており、電極板１ｄ１と、これを支持する電
極支持体１ｄ２とを有している。電極板１ｄ１は、例え
ばシリコン、炭化シリコン（ＳｉＣ）またはアモルファ
スカーボンからなり、サセプタ１ｂの対向面に配置さ
れ、多数の孔１ｄ３を有している。また、電極支持体１
ｄ２は、例えばアルミニウムからなり、その表面はアル
マイト処理が施されている。このエッチング装置では、
サセプタ１ｂ（下部電極）と上部電極１ｄとの間隔（以
下、電極間隔という）を、例えば１７ｍｍ〜６０ｍｍの
範囲で変更可能なようになっている。なお、電極板１ｄ
１の材料としては、上記材料の中でもスカベンジングが
可能なシリコンを用いることが好ましい。
【０１５０】上部電極１ｄにおける電極支持体１ｄ２の
中央には、ガス導入口が設けられ、そのガス導入口には
ガス供給管が接続されており、さらにそのガス供給管に
はバルブおよび上記マスフローコントローラを介して処
理ガス供給源が機械的に接続されている。この処理ガス
供給源からエッチングガスが供給される。このチャンバ
１ａの一部には、ガス排気管１ｅが設けられている。こ
のガス排気管１ｅは、例えばターボ分子ポンプ等のよう
な真空ポンプが備えられており、これにより、チャンバ
１ａ内を、所定の減圧雰囲気（例えば１〜１３．３Ｐ
ａ）まで真空可能なように構成されている。真空ポンプ
の排気速度は、例えば２２００（Ｌ／ｓ）であり、大排
気化が可能となっている。また、チャンバ１ａの側壁に
はゲートバルブが設けられている。半導体ウエハ２は、
そのゲートバルブを開いた状態で、チャンバ１ａと、そ
れに隣接するロードロック室との間で搬送されるように
なっている。
中央には、ガス導入口が設けられ、そのガス導入口には
ガス供給管が接続されており、さらにそのガス供給管に
はバルブおよび上記マスフローコントローラを介して処
理ガス供給源が機械的に接続されている。この処理ガス
供給源からエッチングガスが供給される。このチャンバ
１ａの一部には、ガス排気管１ｅが設けられている。こ
のガス排気管１ｅは、例えばターボ分子ポンプ等のよう
な真空ポンプが備えられており、これにより、チャンバ
１ａ内を、所定の減圧雰囲気（例えば１〜１３．３Ｐ
ａ）まで真空可能なように構成されている。真空ポンプ
の排気速度は、例えば２２００（Ｌ／ｓ）であり、大排
気化が可能となっている。また、チャンバ１ａの側壁に
はゲートバルブが設けられている。半導体ウエハ２は、
そのゲートバルブを開いた状態で、チャンバ１ａと、そ
れに隣接するロードロック室との間で搬送されるように
なっている。
【０１５１】上部電極１ｄには、第１の高周波電源１ｆ
が、整合器およびハイパスフィルタＨＰＦを介して電気
的に接続されている。この第１の高周波電源１ｆは、例
えば５０〜１５０ＭＨｚの範囲の周波数の設定が可能と
なっており、このように高い周波数の電圧を印加するこ
とによりチャンバ１ａ内に好ましい解離状態で、かつ、
高密度のプラズマを形成することができ、従来よりも低
圧条件下でのプラズマエッチング処理が可能となってい
る。この第１の高周波電源１ｆの周波数は、例えば５０
〜８０ＭＨｚが好ましく、典型的には、６０ＭＨｚまた
はその近傍の条件が採用される。
が、整合器およびハイパスフィルタＨＰＦを介して電気
的に接続されている。この第１の高周波電源１ｆは、例
えば５０〜１５０ＭＨｚの範囲の周波数の設定が可能と
なっており、このように高い周波数の電圧を印加するこ
とによりチャンバ１ａ内に好ましい解離状態で、かつ、
高密度のプラズマを形成することができ、従来よりも低
圧条件下でのプラズマエッチング処理が可能となってい
る。この第１の高周波電源１ｆの周波数は、例えば５０
〜８０ＭＨｚが好ましく、典型的には、６０ＭＨｚまた
はその近傍の条件が採用される。
【０１５２】下部電極としてのサセプタ１ｂには、第２
の高周波電源１ｇが、ローパスフィルタＬＰＦおよび整
合器を介して電気的に接続されている。この第２の高周
波電源１ｇは、例えば１〜４ＭＨｚの範囲の周波数の設
定が可能となっており、このような範囲の周波数の電圧
を印加することにより半導体ウエハ２に対してダメージ
を与えること無く適切なイオン作用を与えることができ
る。この第２の高周波電源１ｇの周波数は、例えば１〜
３ＭＨｚが好ましく、典型的には、２ＭＨｚまたはその
近傍の条件が採用される。
の高周波電源１ｇが、ローパスフィルタＬＰＦおよび整
合器を介して電気的に接続されている。この第２の高周
波電源１ｇは、例えば１〜４ＭＨｚの範囲の周波数の設
定が可能となっており、このような範囲の周波数の電圧
を印加することにより半導体ウエハ２に対してダメージ
を与えること無く適切なイオン作用を与えることができ
る。この第２の高周波電源１ｇの周波数は、例えば１〜
３ＭＨｚが好ましく、典型的には、２ＭＨｚまたはその
近傍の条件が採用される。
【０１５３】この二周波励起ＲＩＥ装置１において、本
明細書で開示される処理圧力は、上記したように、例え
ばバラトン真空計によって測定されている。このバラト
ン真空計は、チャンバ１ａ内の側壁に設けられ、上下電
極から若干離れている。このため、上記処理圧力は、互
いに対向する上部電極１ｄと、サセプタ１ｂ（下部電
極）との間の圧力と厳密には異なる。ただし、エッチン
グ装置は、上記ＲＩＥ装置を用いることに限定されるも
のではなく種々変更可能であり、他の平行平板型のエッ
チング装置を用いる場合においても本発明を適用するこ
とが可能である。
明細書で開示される処理圧力は、上記したように、例え
ばバラトン真空計によって測定されている。このバラト
ン真空計は、チャンバ１ａ内の側壁に設けられ、上下電
極から若干離れている。このため、上記処理圧力は、互
いに対向する上部電極１ｄと、サセプタ１ｂ（下部電
極）との間の圧力と厳密には異なる。ただし、エッチン
グ装置は、上記ＲＩＥ装置を用いることに限定されるも
のではなく種々変更可能であり、他の平行平板型のエッ
チング装置を用いる場合においても本発明を適用するこ
とが可能である。
【０１５４】次に、上記ＤＲＡＭの製造方法の一例を説
明する。図１６は、ＤＲＡＭの製造工程中における半導
体ウエハ２の平面図を示している。半導体ウエハ２は、
例えば平面略円形状に形成されており、その外周の一部
には、位置合わせ等に用いられる切り欠き２ａが設けら
れている。半導体ウエハ２の直径は、例えば２００ｍｍ
程度である。ただし、半導体ウエハ２の直径は、これに
限定されるものではなく種々変更可能であり、例えば直
径３００ｍｍの半導体ウエハを用いることもできる。半
導体ウエハ２の直径を変えた場合に、上記プラズマ容積
またはチャンバ容積が変わるときには、それに応じて上
記滞在時間も変わるので、酸化膜エッチング条件も変わ
る場合が生じる。なお、図１６においては、半導体ウエ
ハ２に仮想的にＸ軸とこれに垂直なＹ軸（上記切り欠き
２ａ上を通過するように配置）を当てはめている。図１
７以降の半導体ウエハ２の要部断面図において、Ｘ、Ｘ
と付してあるのは、この図１６のＸ軸方向に沿った断面
図を示し、Ｙ、Ｙと付してあるのは図１６のＹ軸方向に
沿った断面図を示している。
明する。図１６は、ＤＲＡＭの製造工程中における半導
体ウエハ２の平面図を示している。半導体ウエハ２は、
例えば平面略円形状に形成されており、その外周の一部
には、位置合わせ等に用いられる切り欠き２ａが設けら
れている。半導体ウエハ２の直径は、例えば２００ｍｍ
程度である。ただし、半導体ウエハ２の直径は、これに
限定されるものではなく種々変更可能であり、例えば直
径３００ｍｍの半導体ウエハを用いることもできる。半
導体ウエハ２の直径を変えた場合に、上記プラズマ容積
またはチャンバ容積が変わるときには、それに応じて上
記滞在時間も変わるので、酸化膜エッチング条件も変わ
る場合が生じる。なお、図１６においては、半導体ウエ
ハ２に仮想的にＸ軸とこれに垂直なＹ軸（上記切り欠き
２ａ上を通過するように配置）を当てはめている。図１
７以降の半導体ウエハ２の要部断面図において、Ｘ、Ｘ
と付してあるのは、この図１６のＸ軸方向に沿った断面
図を示し、Ｙ、Ｙと付してあるのは図１６のＹ軸方向に
沿った断面図を示している。
【０１５５】図１７および図１８は、本実施の形態のＤ
ＲＡＭの製造工程中における半導体ウエハ２のメモリセ
ル領域における上記Ｘ、ＸおよびＹ、Ｙの要部断面図を
示している。まず、例えばｐ型で比抵抗が１０Ωcm程度
の単結晶シリコンからなる半導体基板２Ｓ（この段階で
は平面が略円形状の半導体ウエハ２）の主面に分離部１
１を形成した後、半導体基板２ＳにｐウエルＰＷを形成
する。分離部１１は、素子分離領域の半導体基板２Ｓを
ドライエッチングして溝を形成した後、溝の内部を含む
半導体基板２Ｓ上にＣＶＤ（Chemical Vapor Depositio
n）法で酸化シリコン膜等からなる絶縁膜を堆積し、続
いて、その絶縁膜を化学機械研磨(Chemical Mechanical
Polishing;ＣＭＰ)法で研磨して溝の内部に残すことに
より形成する（トレンチアイソレーション）。また、ｐ
ウエルＰＷは、半導体基板２Ｓに、例えばホウ素（Ｂ）
等のような不純物をイオン打ち込みし、続いて半導体基
板２Ｓをアニール（熱処理）してその不純物を拡散させ
ることにより形成する。
ＲＡＭの製造工程中における半導体ウエハ２のメモリセ
ル領域における上記Ｘ、ＸおよびＹ、Ｙの要部断面図を
示している。まず、例えばｐ型で比抵抗が１０Ωcm程度
の単結晶シリコンからなる半導体基板２Ｓ（この段階で
は平面が略円形状の半導体ウエハ２）の主面に分離部１
１を形成した後、半導体基板２ＳにｐウエルＰＷを形成
する。分離部１１は、素子分離領域の半導体基板２Ｓを
ドライエッチングして溝を形成した後、溝の内部を含む
半導体基板２Ｓ上にＣＶＤ（Chemical Vapor Depositio
n）法で酸化シリコン膜等からなる絶縁膜を堆積し、続
いて、その絶縁膜を化学機械研磨(Chemical Mechanical
Polishing;ＣＭＰ)法で研磨して溝の内部に残すことに
より形成する（トレンチアイソレーション）。また、ｐ
ウエルＰＷは、半導体基板２Ｓに、例えばホウ素（Ｂ）
等のような不純物をイオン打ち込みし、続いて半導体基
板２Ｓをアニール（熱処理）してその不純物を拡散させ
ることにより形成する。
【０１５６】続いて、ｐウエルＰＷの表面をフッ酸（Ｈ
Ｆ）系の洗浄液を使って洗浄した後、半導体基板２Ｓを
ウェット酸化してｐウエルＰＷの表面に清浄なゲート絶
縁膜５ｂを形成する。このゲート絶縁膜５ｂは、例えば
酸化シリコンからなり、その厚さは、二酸化シリコン換
算膜厚で、例えば６ｎｍ程度である。
Ｆ）系の洗浄液を使って洗浄した後、半導体基板２Ｓを
ウェット酸化してｐウエルＰＷの表面に清浄なゲート絶
縁膜５ｂを形成する。このゲート絶縁膜５ｂは、例えば
酸化シリコンからなり、その厚さは、二酸化シリコン換
算膜厚で、例えば６ｎｍ程度である。
【０１５７】このゲート絶縁膜５ｂは、酸化シリコン膜
に代えて酸窒化シリコン膜で構成しても良い。すなわ
ち、酸窒化シリコン膜は、酸化シリコン膜に比べて膜中
における界面準位の発生を抑制したり、電子トラップを
低減したりする効果が高いので、ゲート絶縁膜５ｂを酸
窒化シリコン膜とすることにより、ゲート絶縁膜５ｂの
ホットキャリア耐性を向上でき、絶縁耐性を向上させる
ことができる。酸窒化シリコン膜を形成するには、例え
ば半導体基板２ＳをＮＯ、ＮＯ2またはＮＨ3といった含
窒素ガス雰囲気中で熱処理すれば良い。また、酸化シリ
コンからなるゲート絶縁膜５ｂを形成した後、半導体基
板２Ｓを上記した含窒素ガス雰囲気中で熱処理し、ゲー
ト絶縁膜５ｂと半導体基板２Ｓとの界面に窒素を偏析さ
せることによっても、上記と同様の効果を得ることがで
きる。
に代えて酸窒化シリコン膜で構成しても良い。すなわ
ち、酸窒化シリコン膜は、酸化シリコン膜に比べて膜中
における界面準位の発生を抑制したり、電子トラップを
低減したりする効果が高いので、ゲート絶縁膜５ｂを酸
窒化シリコン膜とすることにより、ゲート絶縁膜５ｂの
ホットキャリア耐性を向上でき、絶縁耐性を向上させる
ことができる。酸窒化シリコン膜を形成するには、例え
ば半導体基板２ＳをＮＯ、ＮＯ2またはＮＨ3といった含
窒素ガス雰囲気中で熱処理すれば良い。また、酸化シリ
コンからなるゲート絶縁膜５ｂを形成した後、半導体基
板２Ｓを上記した含窒素ガス雰囲気中で熱処理し、ゲー
ト絶縁膜５ｂと半導体基板２Ｓとの界面に窒素を偏析さ
せることによっても、上記と同様の効果を得ることがで
きる。
【０１５８】また、ゲート絶縁膜５ｂを、例えば窒化シ
リコン膜あるいは酸化シリコン膜と窒化シリコン膜との
複合絶縁膜で形成しても良い。酸化シリコンからなるゲ
ート絶縁膜５ｂが二酸化シリコン換算膜厚で５ｎｍ未
満、特に３ｎｍ未満まで薄くなると、直接トンネル電流
の発生やストレス起因のホットキャリア等による絶縁耐
圧の低下が顕在化する。窒化シリコン膜は、酸化シリコ
ン膜よりも誘電率が高いためにその実際の膜厚を二酸化
シリコン換算膜厚よりも厚くできる。すなわち、窒化シ
リコン膜を有する場合には、物理的に厚くても、相対的
に薄い二酸化シリコン膜と同等の容量を得ることができ
る。従って、ゲート絶縁膜５ｂを単一の窒化シリコン膜
あるいはそれと酸化シリコンとの複合膜で構成すること
により、その実効膜厚を、酸化シリコン膜で構成された
ゲート絶縁膜よりも厚くすることができるので、トンネ
ル漏れ電流の発生やホットキャリアによる絶縁耐圧の低
下を改善することができる。
リコン膜あるいは酸化シリコン膜と窒化シリコン膜との
複合絶縁膜で形成しても良い。酸化シリコンからなるゲ
ート絶縁膜５ｂが二酸化シリコン換算膜厚で５ｎｍ未
満、特に３ｎｍ未満まで薄くなると、直接トンネル電流
の発生やストレス起因のホットキャリア等による絶縁耐
圧の低下が顕在化する。窒化シリコン膜は、酸化シリコ
ン膜よりも誘電率が高いためにその実際の膜厚を二酸化
シリコン換算膜厚よりも厚くできる。すなわち、窒化シ
リコン膜を有する場合には、物理的に厚くても、相対的
に薄い二酸化シリコン膜と同等の容量を得ることができ
る。従って、ゲート絶縁膜５ｂを単一の窒化シリコン膜
あるいはそれと酸化シリコンとの複合膜で構成すること
により、その実効膜厚を、酸化シリコン膜で構成された
ゲート絶縁膜よりも厚くすることができるので、トンネ
ル漏れ電流の発生やホットキャリアによる絶縁耐圧の低
下を改善することができる。
【０１５９】その後、ゲート絶縁膜５ｂ上にゲート電極
６ｂ（ワード線ＷＬ）を形成し、続いてゲート電極６ｂ
の両側のｐウエルＰＷに低不純物濃度のｎ型半導体領域
１２ａ，１２ｂを形成する。このゲート電極６ｂ（ワー
ド線ＷＬ）は、例えばリンなどの不純物をドープした多
結晶シリコン膜を半導体基板１上にＣＶＤ法で堆積し、
次いでその上部にＷＮ（窒化タングステン）膜とＷ（タ
ングステン）膜とをスパッタリング法で堆積し、さらに
その上部に窒化シリコン膜等からなるキャップ膜７ｂを
ＣＶＤ法で堆積した後、ホトレジスト膜をマスクにして
これらの膜をドライエッチングすることにより形成す
る。このゲート電極６ｂを構成する多結晶シリコン膜の
厚さは、例えば５０〜１００ｎｍ程度であり、窒化タン
グステン膜の厚さは、例えば数ｎｍ程度、タングステン
膜の厚さは、例えば５０〜１００ｎｍ程度である。ま
た、キャップ膜７ｂは、厚さ２００ｎｍ程度の窒化シリ
コン膜を堆積してなる。また、ｎ型半導体領域１２ａ，
１２ｂは、ｐウエルＰＷに、例えばヒ素（Ａｓ）等のよ
うな不純物をイオン打ち込みして形成する。
６ｂ（ワード線ＷＬ）を形成し、続いてゲート電極６ｂ
の両側のｐウエルＰＷに低不純物濃度のｎ型半導体領域
１２ａ，１２ｂを形成する。このゲート電極６ｂ（ワー
ド線ＷＬ）は、例えばリンなどの不純物をドープした多
結晶シリコン膜を半導体基板１上にＣＶＤ法で堆積し、
次いでその上部にＷＮ（窒化タングステン）膜とＷ（タ
ングステン）膜とをスパッタリング法で堆積し、さらに
その上部に窒化シリコン膜等からなるキャップ膜７ｂを
ＣＶＤ法で堆積した後、ホトレジスト膜をマスクにして
これらの膜をドライエッチングすることにより形成す
る。このゲート電極６ｂを構成する多結晶シリコン膜の
厚さは、例えば５０〜１００ｎｍ程度であり、窒化タン
グステン膜の厚さは、例えば数ｎｍ程度、タングステン
膜の厚さは、例えば５０〜１００ｎｍ程度である。ま
た、キャップ膜７ｂは、厚さ２００ｎｍ程度の窒化シリ
コン膜を堆積してなる。また、ｎ型半導体領域１２ａ，
１２ｂは、ｐウエルＰＷに、例えばヒ素（Ａｓ）等のよ
うな不純物をイオン打ち込みして形成する。
【０１６０】次いで、半導体基板２Ｓ上にＣＶＤ法で窒
化シリコン膜等からなる絶縁膜８ｃを低圧ＣＶＤ法等に
より厚さ４０〜６０ｎｍ程度堆積する。この段階で絶縁
膜８ｃは、互いに隣接するワード線ＷＬ間を埋め込まな
いような状態で、半導体基板２Ｓの主面、ゲート電極５
ｂの側面およびキャップ膜７ｂの表面（上面および側
面）を被覆している。続いて、その上に、酸化膜３ｄを
堆積する。その上面を化学機械研磨法で平坦化する。こ
のようにして酸化膜３ｄを形成する。酸化膜３ｄの厚さ
を示す寸法Ｄ１は、上記と同じく、例えば６００ｎｍ程
度である。
化シリコン膜等からなる絶縁膜８ｃを低圧ＣＶＤ法等に
より厚さ４０〜６０ｎｍ程度堆積する。この段階で絶縁
膜８ｃは、互いに隣接するワード線ＷＬ間を埋め込まな
いような状態で、半導体基板２Ｓの主面、ゲート電極５
ｂの側面およびキャップ膜７ｂの表面（上面および側
面）を被覆している。続いて、その上に、酸化膜３ｄを
堆積する。その上面を化学機械研磨法で平坦化する。こ
のようにして酸化膜３ｄを形成する。酸化膜３ｄの厚さ
を示す寸法Ｄ１は、上記と同じく、例えば６００ｎｍ程
度である。
【０１６１】続いて、酸化膜３ｄ上に、例えば厚さ５０
〜２００ｎｍ程度の反射防止膜９ｂを回転塗布法等によ
って堆積した後、その上に、例えば厚さ４００〜８００
ｎｍ程度のホトレジスト膜４ｃを回転塗布法等によって
堆積する。ホトレジスト膜４ｃは、コンタクトホール形
成用のマスク膜であり、その開口部からコンタクトホー
ル形成領域が露出され、それ以外が覆われるように、上
記堆積処理後に通常の露光処理によってパターニングさ
れている。ホトレジスト膜４ｃの開口部の寸法Ｄ８ａ，
Ｄ８ｂおよびその開口部の隣接間隔の寸法Ｄ８ｃは、例
えば１６０ｎｍ程度である。
〜２００ｎｍ程度の反射防止膜９ｂを回転塗布法等によ
って堆積した後、その上に、例えば厚さ４００〜８００
ｎｍ程度のホトレジスト膜４ｃを回転塗布法等によって
堆積する。ホトレジスト膜４ｃは、コンタクトホール形
成用のマスク膜であり、その開口部からコンタクトホー
ル形成領域が露出され、それ以外が覆われるように、上
記堆積処理後に通常の露光処理によってパターニングさ
れている。ホトレジスト膜４ｃの開口部の寸法Ｄ８ａ，
Ｄ８ｂおよびその開口部の隣接間隔の寸法Ｄ８ｃは、例
えば１６０ｎｍ程度である。
【０１６２】その後、図１９および図２０に示すよう
に、上記したホトレジスト膜４ｃをマスクとして反射防
止膜９ｂをエッチング除去する。エッチング装置は、例
えば二周波励起平行平板型ＲＩＥ装置を用いた。
に、上記したホトレジスト膜４ｃをマスクとして反射防
止膜９ｂをエッチング除去する。エッチング装置は、例
えば二周波励起平行平板型ＲＩＥ装置を用いた。
【０１６３】次いで、本発明のＳＡＣプロセスを用い
て、図２１および図２２に示すように、ホトレジスト膜
４ｃをエッチングマスクとして、そこから露出する酸化
膜３ｄ部分をエッチング除去する。これにより、コンタ
クトホール１４ａ，１４ｂを形成する。ただし、このエ
ッチング処理後の段階では、コンタクトホール１４ａ，
１４ｂの底部に絶縁膜８ｃがエッチングストッパとして
残され、コンタクトホール１４ａ，１４ｂは完全には形
成されていない。このコンタクトホール１４ａ，１４ｂ
の下部の直径は、例えば６０ｎｍ程度である。したがっ
て、このコンタクトホール１４ａ，１４ｂのアスペクト
比は、上記酸化膜３ｄの厚さの寸法Ｄ１（図１７参照）
が６００ｎｍなので、深さ６００／幅６０＝１０程度で
ある。このコンタクトホール１４ａ，１４ｂ内における
酸化膜３ｄの表面（コンタクトホール１４ａ，１４ｂの
底面および側面（内面））には、薄いポリマー層１５が
被着されており、その酸化膜３ｄの表面が覆われてい
る。
て、図２１および図２２に示すように、ホトレジスト膜
４ｃをエッチングマスクとして、そこから露出する酸化
膜３ｄ部分をエッチング除去する。これにより、コンタ
クトホール１４ａ，１４ｂを形成する。ただし、このエ
ッチング処理後の段階では、コンタクトホール１４ａ，
１４ｂの底部に絶縁膜８ｃがエッチングストッパとして
残され、コンタクトホール１４ａ，１４ｂは完全には形
成されていない。このコンタクトホール１４ａ，１４ｂ
の下部の直径は、例えば６０ｎｍ程度である。したがっ
て、このコンタクトホール１４ａ，１４ｂのアスペクト
比は、上記酸化膜３ｄの厚さの寸法Ｄ１（図１７参照）
が６００ｎｍなので、深さ６００／幅６０＝１０程度で
ある。このコンタクトホール１４ａ，１４ｂ内における
酸化膜３ｄの表面（コンタクトホール１４ａ，１４ｂの
底面および側面（内面））には、薄いポリマー層１５が
被着されており、その酸化膜３ｄの表面が覆われてい
る。
【０１６４】このＳＡＣプロセスの際のエッチング条件
は、例えば次の通りである。エッチング装置は、上記図
１５に示した二周波励起ＲＩＥ装置１を用いた。エッチ
ング処理時のチャンバ内の処理圧力は、例えば２．６６
Ｐａ程度、高周波パワーは、例えば上部電極／下部電極
＝８００／７００Ｗ程度、エッチングガスは、例えばＣ
5Ｆ8／Ｏ2／Ａｒ＝１６／１８／８００ｃｍ3／ｍｉｎ程
度、電極温度は、例えば上部電極／下部電極＝６０／２
０℃程度、電極間隔は、例えば２１ｍｍ程度である。エ
ッチング時間は、プラズマからの発光のうち、λ＝４４
０ｎｍ（フッ化シリコン（ＳｉＦ））を観測し、波形の
落ち込みを酸化シリコン膜のエッチングが終了したジャ
スト時間としてオーバー・エッチング処理を１０％実施
した。
は、例えば次の通りである。エッチング装置は、上記図
１５に示した二周波励起ＲＩＥ装置１を用いた。エッチ
ング処理時のチャンバ内の処理圧力は、例えば２．６６
Ｐａ程度、高周波パワーは、例えば上部電極／下部電極
＝８００／７００Ｗ程度、エッチングガスは、例えばＣ
5Ｆ8／Ｏ2／Ａｒ＝１６／１８／８００ｃｍ3／ｍｉｎ程
度、電極温度は、例えば上部電極／下部電極＝６０／２
０℃程度、電極間隔は、例えば２１ｍｍ程度である。エ
ッチング時間は、プラズマからの発光のうち、λ＝４４
０ｎｍ（フッ化シリコン（ＳｉＦ））を観測し、波形の
落ち込みを酸化シリコン膜のエッチングが終了したジャ
スト時間としてオーバー・エッチング処理を１０％実施
した。
【０１６５】この場合、プラズマ内滞在時間は、例えば
２．１１ｍｓ程度、チャンバ内滞在時間で表すと、例え
ば１４２．１３ｍｓ程度である。Ｃ5Ｆ8分圧は、例えば
０．０５Ｐａである。また、ガス流量比（Ｏ2／Ｃ
5Ｆ8）は、例えば１．１２５である。また、（Ｃ5Ｆ8＋
Ｏ2）／Ａｒは、例えば０．０４２５程度である。ま
た、プラズマ密度は、例えば１０11／ｃｍ3の前半程度
である。
２．１１ｍｓ程度、チャンバ内滞在時間で表すと、例え
ば１４２．１３ｍｓ程度である。Ｃ5Ｆ8分圧は、例えば
０．０５Ｐａである。また、ガス流量比（Ｏ2／Ｃ
5Ｆ8）は、例えば１．１２５である。また、（Ｃ5Ｆ8＋
Ｏ2）／Ａｒは、例えば０．０４２５程度である。ま
た、プラズマ密度は、例えば１０11／ｃｍ3の前半程度
である。
【０１６６】また、エッチング処理中における半導体基
板２Ｓの温度は、エッチング装置のサセプタ１ｂ（図１
５参照）に設置されたガス通路より供給されるヘリウム
（Ｈｅ）の圧力と流量または静電電圧の設定により、例
えば１２０℃程度に設定されている。この半導体基板２
Ｓの温度は、エッチング処理中の半導体基板２Ｓの主面
の温度であり、熱は主としてプラズマから供給される。
この温度は、前記したように、半導体ウエハ２の主面上
の中央、外周およびそれらの間の３点に温度測定用のテ
ンププレートを貼り付け、３点の測定温度を平均するこ
とで得られたものである。
板２Ｓの温度は、エッチング装置のサセプタ１ｂ（図１
５参照）に設置されたガス通路より供給されるヘリウム
（Ｈｅ）の圧力と流量または静電電圧の設定により、例
えば１２０℃程度に設定されている。この半導体基板２
Ｓの温度は、エッチング処理中の半導体基板２Ｓの主面
の温度であり、熱は主としてプラズマから供給される。
この温度は、前記したように、半導体ウエハ２の主面上
の中央、外周およびそれらの間の３点に温度測定用のテ
ンププレートを貼り付け、３点の測定温度を平均するこ
とで得られたものである。
【０１６７】エッチング終了後、窒化シリコン膜に対す
る酸化シリコン膜の選択比を算出した。ここで選択比
は、図２３に例示するようにエッチングされた場合に、
（酸化シリコン膜（酸化膜３ｄ）のエッチングレート）
／（ゲート電極６ｂ上の肩部の窒化シリコン膜（絶縁膜
８ｃ）のエッチングレート）である。ゲート電極６ｂ上
の肩部の窒化シリコン膜のエッチングレートは、図２３
に示す垂直方向の削れが最大の部分の削れ寸法Ｄ９を基
にして算出した。その結果、比較例の上記選択比が７で
あったのに対して、本実施の形態の上記選択比は１６．
１であった。この結果から低圧力、エッチングガスの大
流量化および半導体基板２Ｓの温度の高温化により選択
比が２倍に向上した。すなわち、本実施の形態によれ
ば、アスペクト比の高いコンタクトホール１４ａ，１４
ｂを、選択比を充分に確保した状態で良好に開口させる
ことが可能となる。したがって、ＤＲＡＭの歩留まりお
よび信頼性を向上させることが可能となる。また、微細
化を推進できるので、ＤＲＡＭの性能および集積度の向
上を推進させることが可能となる。なお、図２３は、図
２１の要部拡大断面図である。図２３においては、図面
を見易くするために、図２１に示しているｎ型半導体領
域１２ａ，１２ｂ、ポリマー層１５、反射防止膜９ｂお
よびホトレジスト膜４ｃ等を図示していない。
る酸化シリコン膜の選択比を算出した。ここで選択比
は、図２３に例示するようにエッチングされた場合に、
（酸化シリコン膜（酸化膜３ｄ）のエッチングレート）
／（ゲート電極６ｂ上の肩部の窒化シリコン膜（絶縁膜
８ｃ）のエッチングレート）である。ゲート電極６ｂ上
の肩部の窒化シリコン膜のエッチングレートは、図２３
に示す垂直方向の削れが最大の部分の削れ寸法Ｄ９を基
にして算出した。その結果、比較例の上記選択比が７で
あったのに対して、本実施の形態の上記選択比は１６．
１であった。この結果から低圧力、エッチングガスの大
流量化および半導体基板２Ｓの温度の高温化により選択
比が２倍に向上した。すなわち、本実施の形態によれ
ば、アスペクト比の高いコンタクトホール１４ａ，１４
ｂを、選択比を充分に確保した状態で良好に開口させる
ことが可能となる。したがって、ＤＲＡＭの歩留まりお
よび信頼性を向上させることが可能となる。また、微細
化を推進できるので、ＤＲＡＭの性能および集積度の向
上を推進させることが可能となる。なお、図２３は、図
２１の要部拡大断面図である。図２３においては、図面
を見易くするために、図２１に示しているｎ型半導体領
域１２ａ，１２ｂ、ポリマー層１５、反射防止膜９ｂお
よびホトレジスト膜４ｃ等を図示していない。
【０１６８】続いて、上記酸化膜のエッチング処理後、
真空状態を破らずに連続して、上記ポリマー層１５を除
去する。これにより、図２４および図２５に示すよう
に、コンタクトホール１４ａ，１４ｂ内の表面（側面お
よび底面）から酸化膜３ｄを露出させる。この際の処理
条件は、ポリマー層のみが除去され、ホトレジスト膜が
除去されない条件としている。
真空状態を破らずに連続して、上記ポリマー層１５を除
去する。これにより、図２４および図２５に示すよう
に、コンタクトホール１４ａ，１４ｂ内の表面（側面お
よび底面）から酸化膜３ｄを露出させる。この際の処理
条件は、ポリマー層のみが除去され、ホトレジスト膜が
除去されない条件としている。
【０１６９】その後、真空状態を破らずに連続して、ホ
トレジスト膜４ｃをエッチングマスクとして、コンタク
トホール１４ａ，１４ｂの底部の絶縁膜８ｃをエッチン
グ除去する。これにより、図２６および図２７に示すよ
うに、コンタクトホール１４ａ，１４ｂの底面から半導
体基板２Ｓの主面の一部（ｎ型半導体領域１２ａ，１２
ｂ）を露出させ、コンタクトホール１４ａ，１４ｂを完
成する。エッチング装置は、上記酸化膜エッチングおよ
びその後の処理に用いた図１５の二周波励起ＲＩＥ装置
１を用いた。
トレジスト膜４ｃをエッチングマスクとして、コンタク
トホール１４ａ，１４ｂの底部の絶縁膜８ｃをエッチン
グ除去する。これにより、図２６および図２７に示すよ
うに、コンタクトホール１４ａ，１４ｂの底面から半導
体基板２Ｓの主面の一部（ｎ型半導体領域１２ａ，１２
ｂ）を露出させ、コンタクトホール１４ａ，１４ｂを完
成する。エッチング装置は、上記酸化膜エッチングおよ
びその後の処理に用いた図１５の二周波励起ＲＩＥ装置
１を用いた。
【０１７０】この結果、上記酸化膜３ｄのエッチング条
件（ＳＡＣプロセス）を採用した場合には、ゲート電極
６ｂとコンタクトホール１４ａ，１４ｂとのショートマ
ージンは、比較例が〜３０ｎｍ程度であるのに対して、
例えば〜４０ｎｍ程度に向上させることができた。この
ショートマージンは、ゲート電極６ｂとコンタクトホー
ル１４ａ，１４ｂ内に埋め込まれる導体膜との電気的お
よび物理的な分離が補償される程度に確保されているこ
とが好ましく、一般的には３０ｎｍ〜４０ｎｍ程度必要
とされている。本実施の形態においては、ショートマー
ジンを〜４０ｎｍ程度に向上できるので、上記一般的な
要求を満足している。もちろん、コンタクトホール１４
ａ，１４ｂが完全に開口されていないといった不具合も
生じない。したがって、高集積で高性能なＤＲＡＭの歩
留まりおよび信頼性を向上させることが可能となる。こ
のショートマージンは、図２８に例示されるゲート電極
６ｂと、コンタクトホール１４ａ，１４ｂとの距離が最
小の部分の寸法Ｄ10を測定した。なお、図２８は、図２
６の要部拡大断面図である。図２８においては、図面を
見易くするために、反射防止膜およびホトレジスト膜等
の各部を図示していない。
件（ＳＡＣプロセス）を採用した場合には、ゲート電極
６ｂとコンタクトホール１４ａ，１４ｂとのショートマ
ージンは、比較例が〜３０ｎｍ程度であるのに対して、
例えば〜４０ｎｍ程度に向上させることができた。この
ショートマージンは、ゲート電極６ｂとコンタクトホー
ル１４ａ，１４ｂ内に埋め込まれる導体膜との電気的お
よび物理的な分離が補償される程度に確保されているこ
とが好ましく、一般的には３０ｎｍ〜４０ｎｍ程度必要
とされている。本実施の形態においては、ショートマー
ジンを〜４０ｎｍ程度に向上できるので、上記一般的な
要求を満足している。もちろん、コンタクトホール１４
ａ，１４ｂが完全に開口されていないといった不具合も
生じない。したがって、高集積で高性能なＤＲＡＭの歩
留まりおよび信頼性を向上させることが可能となる。こ
のショートマージンは、図２８に例示されるゲート電極
６ｂと、コンタクトホール１４ａ，１４ｂとの距離が最
小の部分の寸法Ｄ10を測定した。なお、図２８は、図２
６の要部拡大断面図である。図２８においては、図面を
見易くするために、反射防止膜およびホトレジスト膜等
の各部を図示していない。
【０１７１】次いで、ホトレジスト膜４ｃおよび反射防
止膜９ａをアッシング処理によって除去した後、半導体
基板２Ｓの主面上に、例えばｎ型のドープトポリシリコ
ン膜をＣＶＤ法等によって堆積し、さらに、そのドープ
トポリシリコン膜をＣＭＰ法等によって研磨することに
より、図２９および図３０に示すように、コンタクトホ
ール１４ａ，１４ｂ内にドープトポリシリコンで形成さ
れるプラグ１６ａ，１６ｂを形成する。続いて、半導体
基板２Ｓに対して熱処理を施すことにより、プラグ１６
ａ，１６ｂ中の不純物（例えばリンまたはヒ素）を半導
体基板２Ｓに拡散させる。これにより、半導体基板２Ｓ
にｎ+型半導体領域１２ｃをソース・ドレイン用のｎ型
半導体領域１２ａ，１２ｂに重なるように自己整合的に
形成する。ここまでの工程により半導体基板２Ｓにメモ
リセル選択ＭＩＳＱｓを完成する。
止膜９ａをアッシング処理によって除去した後、半導体
基板２Ｓの主面上に、例えばｎ型のドープトポリシリコ
ン膜をＣＶＤ法等によって堆積し、さらに、そのドープ
トポリシリコン膜をＣＭＰ法等によって研磨することに
より、図２９および図３０に示すように、コンタクトホ
ール１４ａ，１４ｂ内にドープトポリシリコンで形成さ
れるプラグ１６ａ，１６ｂを形成する。続いて、半導体
基板２Ｓに対して熱処理を施すことにより、プラグ１６
ａ，１６ｂ中の不純物（例えばリンまたはヒ素）を半導
体基板２Ｓに拡散させる。これにより、半導体基板２Ｓ
にｎ+型半導体領域１２ｃをソース・ドレイン用のｎ型
半導体領域１２ａ，１２ｂに重なるように自己整合的に
形成する。ここまでの工程により半導体基板２Ｓにメモ
リセル選択ＭＩＳＱｓを完成する。
【０１７２】続いて、図３１および図３２に示すよう
に、酸化膜３ｄおよびプラグ１６ａ，１６ｂ上に、例え
ばＴＥＯＳガスを用いたプラズマＣＶＤ法等によって酸
化シリコン膜からなる絶縁膜１７を堆積する。その後、
その絶縁膜１７に、プラグ１６ａの一部が露出するよう
なスルーホールを穿孔した後、そのスルーホール内およ
び絶縁膜１７上に、例えばタングステン等のような金属
膜をスパッタリング法またはＣＶＤ法あるいはその両方
を用いて堆積し、さらに、その金属膜をスルーホール内
のみに残されるようにＣＭＰ法等によって研磨する。こ
れにより、スルーホール内にプラグを形成する。このプ
ラグは、プラグ１６ａと電気的に接続されている。
に、酸化膜３ｄおよびプラグ１６ａ，１６ｂ上に、例え
ばＴＥＯＳガスを用いたプラズマＣＶＤ法等によって酸
化シリコン膜からなる絶縁膜１７を堆積する。その後、
その絶縁膜１７に、プラグ１６ａの一部が露出するよう
なスルーホールを穿孔した後、そのスルーホール内およ
び絶縁膜１７上に、例えばタングステン等のような金属
膜をスパッタリング法またはＣＶＤ法あるいはその両方
を用いて堆積し、さらに、その金属膜をスルーホール内
のみに残されるようにＣＭＰ法等によって研磨する。こ
れにより、スルーホール内にプラグを形成する。このプ
ラグは、プラグ１６ａと電気的に接続されている。
【０１７３】次いで、その絶縁膜１７上に、例えば厚さ
５０ｎｍ程度の窒化シリコンからなる絶縁膜１８をＣＶ
Ｄ法等によって堆積した後に、その上に、例えばＴＥＯ
Ｓガスを用いたプラズマＣＶＤ法等によって酸化シリコ
ンからなる絶縁膜１９を堆積する。続いて、その絶縁膜
１８，１９にビット線形成用の溝を形成した後、その溝
内および絶縁膜１９上に、例えばタングステン等のよう
な金属膜をスパッタリング法等によって堆積し、さら
に、その金属膜を上記溝内のみに残されるようにＣＭＰ
法等によって研磨する。これにより、ビット線形成用の
溝内にタングステン等からなる埋め込みビット線ＢＬを
形成する。このビット線ＢＬは、上記絶縁膜１７に穿孔
されたスルーホール内のプラグを介してプラグ１６ａと
電気的に接続され、メモリセル選択ＭＩＳＱｓの一方の
ｎ型半導体領域１２ａ、ｎ+型半導体領域１２ｃと電気
的に接続している。その後、絶縁膜１９および埋め込み
ビット線ＢＬ上に、例えば窒化シリコンからなる絶縁膜
２０をプラズマＣＶＤ法等によって１００ｎｍ程度の厚
さで堆積する。
５０ｎｍ程度の窒化シリコンからなる絶縁膜１８をＣＶ
Ｄ法等によって堆積した後に、その上に、例えばＴＥＯ
Ｓガスを用いたプラズマＣＶＤ法等によって酸化シリコ
ンからなる絶縁膜１９を堆積する。続いて、その絶縁膜
１８，１９にビット線形成用の溝を形成した後、その溝
内および絶縁膜１９上に、例えばタングステン等のよう
な金属膜をスパッタリング法等によって堆積し、さら
に、その金属膜を上記溝内のみに残されるようにＣＭＰ
法等によって研磨する。これにより、ビット線形成用の
溝内にタングステン等からなる埋め込みビット線ＢＬを
形成する。このビット線ＢＬは、上記絶縁膜１７に穿孔
されたスルーホール内のプラグを介してプラグ１６ａと
電気的に接続され、メモリセル選択ＭＩＳＱｓの一方の
ｎ型半導体領域１２ａ、ｎ+型半導体領域１２ｃと電気
的に接続している。その後、絶縁膜１９および埋め込み
ビット線ＢＬ上に、例えば窒化シリコンからなる絶縁膜
２０をプラズマＣＶＤ法等によって１００ｎｍ程度の厚
さで堆積する。
【０１７４】次いで、絶縁膜１７〜２０にプラグ１６ｂ
の上面が露出するようなスルーホール２１をフォトリソ
グラフィ技術およびドライエッチング技術によって穿孔
する。スルーホール２１は、例えば平面略楕円形状に形
成されている。続いて、スルーホール２１内および絶縁
膜２０上に、例えばドープトポリシリコン膜をＣＶＤ法
等によって堆積した後、これをスルーホール２１内のみ
に残されるようにＣＭＰ法等によって研磨する。これに
より、スルーホール２１内にドープトポリシリコン膜か
らなるプラグ２２ａを形成する。プラグ２２ａは、プラ
グ１６ｂと電気的に接続されている。
の上面が露出するようなスルーホール２１をフォトリソ
グラフィ技術およびドライエッチング技術によって穿孔
する。スルーホール２１は、例えば平面略楕円形状に形
成されている。続いて、スルーホール２１内および絶縁
膜２０上に、例えばドープトポリシリコン膜をＣＶＤ法
等によって堆積した後、これをスルーホール２１内のみ
に残されるようにＣＭＰ法等によって研磨する。これに
より、スルーホール２１内にドープトポリシリコン膜か
らなるプラグ２２ａを形成する。プラグ２２ａは、プラ
グ１６ｂと電気的に接続されている。
【０１７５】続いて、絶縁膜２０上に、例えばＴＥＯＳ
ガスを用いたプラズマＣＶＤ法等によって酸化シリコン
膜からなる絶縁膜３ｅ（上記酸化膜に相当）を、例えば
２μｍ程度の厚さで堆積する。その後、絶縁膜３ｅ上
に、例えばドープトポリシリコン膜等からなるマスク形
成膜１０をＣＶＤ法等によって厚さ２００〜３００ｎｍ
程度堆積する。マスク形成膜１０の構成材料をドープト
ポリシリコンとすることにより、汚染を低減でき、ま
た、加工を容易にすることができる。マスク形成膜１０
の材料として、例えばタングステン等のような金属膜を
用いることもできる。この場合、固く削れ難い、また、
他の材料との選択比を取りやすいことから酸化膜の加工
精度を向上させることができる。
ガスを用いたプラズマＣＶＤ法等によって酸化シリコン
膜からなる絶縁膜３ｅ（上記酸化膜に相当）を、例えば
２μｍ程度の厚さで堆積する。その後、絶縁膜３ｅ上
に、例えばドープトポリシリコン膜等からなるマスク形
成膜１０をＣＶＤ法等によって厚さ２００〜３００ｎｍ
程度堆積する。マスク形成膜１０の構成材料をドープト
ポリシリコンとすることにより、汚染を低減でき、ま
た、加工を容易にすることができる。マスク形成膜１０
の材料として、例えばタングステン等のような金属膜を
用いることもできる。この場合、固く削れ難い、また、
他の材料との選択比を取りやすいことから酸化膜の加工
精度を向上させることができる。
【０１７６】次いで、マスク形成膜１０上に、例えば厚
さ５０〜２００ｎｍ程度の反射防止膜９ｃおよび厚さ４
００〜８００ｎｍ程度のホトレジスト膜４ｄを下層から
順に回転塗布法等によって堆積する。ホトレジスト膜４
ｄは、情報蓄積用容量素子の下部電極を形成するための
キャパシタ孔形成用のマスク膜であり、キャパシタ孔形
成領域が露出され、それ以外が覆われるように、上記堆
積処理後に通常の露光処理によってパターニングされて
いる。図３３は、この段階の半導体ウエハ２の要部平面
図を示している。図３３では、図面を見易くするため、
ホトレジスト膜４ｄに相対的に濃い網掛けのハッチング
を付し、反射防止膜９ｃに相対的に薄い網掛けのハッチ
ングを付す。図３３において、キャパシタ孔形成用の開
口部における長手方向の寸法Ｄ１１は、例えば４５０ｎ
ｍ程度、その幅方向の寸法Ｄ１２は、例えば１６０ｎｍ
程度、隣接するキャパシタ孔形成用の開口部の隣接寸法
Ｄ１３，Ｄ１４は、例えば１６０ｎｍ程度である。
さ５０〜２００ｎｍ程度の反射防止膜９ｃおよび厚さ４
００〜８００ｎｍ程度のホトレジスト膜４ｄを下層から
順に回転塗布法等によって堆積する。ホトレジスト膜４
ｄは、情報蓄積用容量素子の下部電極を形成するための
キャパシタ孔形成用のマスク膜であり、キャパシタ孔形
成領域が露出され、それ以外が覆われるように、上記堆
積処理後に通常の露光処理によってパターニングされて
いる。図３３は、この段階の半導体ウエハ２の要部平面
図を示している。図３３では、図面を見易くするため、
ホトレジスト膜４ｄに相対的に濃い網掛けのハッチング
を付し、反射防止膜９ｃに相対的に薄い網掛けのハッチ
ングを付す。図３３において、キャパシタ孔形成用の開
口部における長手方向の寸法Ｄ１１は、例えば４５０ｎ
ｍ程度、その幅方向の寸法Ｄ１２は、例えば１６０ｎｍ
程度、隣接するキャパシタ孔形成用の開口部の隣接寸法
Ｄ１３，Ｄ１４は、例えば１６０ｎｍ程度である。
【０１７７】続いて、図３４および図３５に示すよう
に、上記したホトレジスト膜４ｄをマスクとして反射防
止膜９ｃをエッチング除去する。この際のエッチング条
件は、例えば次の通りである。すなわち、エッチング装
置は、例えば上記反射防止膜９ｂのエッチング処理時に
使用したのと同じエッチング装置を用いた。処理圧力、
電極温度、電極間隔およびエッチング時間は、例えば上
記反射防止膜９ｂのエッチング処理時の条件と同じであ
る。
に、上記したホトレジスト膜４ｄをマスクとして反射防
止膜９ｃをエッチング除去する。この際のエッチング条
件は、例えば次の通りである。すなわち、エッチング装
置は、例えば上記反射防止膜９ｂのエッチング処理時に
使用したのと同じエッチング装置を用いた。処理圧力、
電極温度、電極間隔およびエッチング時間は、例えば上
記反射防止膜９ｂのエッチング処理時の条件と同じであ
る。
【０１７８】その後、ホトレジスト膜４ｄをエッチング
マスクとして、そこから露出するドープトポリシリコン
膜をエッチング除去することにより、図３６および図３
７に示すように、ハードマスク１０ｂをパターン形成す
る。
マスクとして、そこから露出するドープトポリシリコン
膜をエッチング除去することにより、図３６および図３
７に示すように、ハードマスク１０ｂをパターン形成す
る。
【０１７９】次いで、ホトレジスト膜４ｄを図３８およ
び図３９に示すようにアッシング処理等によって除去す
る。図４０は、この段階の半導体ウエハ２の要部平面図
である。図４０においては、図面を見易くするためハー
ドマスク１０ｂに網掛けのハッチングを付す。ハードマ
スク１０ｂには、平面角丸四角形状の複数の開口部が規
則的に並んで形成されている。その開口部からは絶縁膜
３ｅが露出されている。この開口部から露出する部分に
キャパシタ孔が形成される。
び図３９に示すようにアッシング処理等によって除去す
る。図４０は、この段階の半導体ウエハ２の要部平面図
である。図４０においては、図面を見易くするためハー
ドマスク１０ｂに網掛けのハッチングを付す。ハードマ
スク１０ｂには、平面角丸四角形状の複数の開口部が規
則的に並んで形成されている。その開口部からは絶縁膜
３ｅが露出されている。この開口部から露出する部分に
キャパシタ孔が形成される。
【０１８０】続いて、本発明のＨＡＲＣプロセスを用い
て、図４１および図４２に示すように、ハードマスク１
０ｂをエッチングマスクとして、そこから露出する絶縁
膜３ｅ部分をエッチング除去する。これにより、キャパ
シタ孔２３を形成する。キャパシタ孔２３のアスペクト
比は、例えば１３である（絶縁膜３ｅの厚さ２０００ｎ
ｍ／幅１６０ｎｍ）。このエッチング処理後のハードマ
スク１０ｂは、その上部がエッチング処理前に比べて削
られている。そして、ハードマスク１０ｂは、その厚さ
がキャパシタ孔２３に近づくにつれて薄くなるように削
られている。図４３は、この処理後の半導体ウエハ２の
要部平面図を示している。図４３においては、図面を見
易くするため、ハードマスク１０ｂに濃い網掛けのハッ
チングを付す。キャパシタ孔２３の底面からは、プラグ
２２上部および絶縁膜２０が露出されている。
て、図４１および図４２に示すように、ハードマスク１
０ｂをエッチングマスクとして、そこから露出する絶縁
膜３ｅ部分をエッチング除去する。これにより、キャパ
シタ孔２３を形成する。キャパシタ孔２３のアスペクト
比は、例えば１３である（絶縁膜３ｅの厚さ２０００ｎ
ｍ／幅１６０ｎｍ）。このエッチング処理後のハードマ
スク１０ｂは、その上部がエッチング処理前に比べて削
られている。そして、ハードマスク１０ｂは、その厚さ
がキャパシタ孔２３に近づくにつれて薄くなるように削
られている。図４３は、この処理後の半導体ウエハ２の
要部平面図を示している。図４３においては、図面を見
易くするため、ハードマスク１０ｂに濃い網掛けのハッ
チングを付す。キャパシタ孔２３の底面からは、プラグ
２２上部および絶縁膜２０が露出されている。
【０１８１】このＨＡＲＣプロセスの際のエッチング条
件は、例えば次の通りである。エッチング装置は、上記
図１５に示した二周波励起ＲＩＥ装置１を用いた。エッ
チング処理時のチャンバ内の処理圧力は、例えば２．６
６Ｐａ程度、高周波パワーは、例えば上部電極／下部電
極＝１８００／１５００Ｗ程度、エッチングガスは、例
えばＣ5Ｆ8／Ｏ2／Ａｒ＝２４／２８／７００ｃｍ3／ｍ
ｉｎ程度、電極温度は、例えば上部電極／下部電極＝６
０／２０℃程度、電極間隔は、例えば１９ｍｍ程度であ
る。エッチング時間は、プラズマからの発光のうち、窒
化炭素（ＣＮ）を観測し、下地の窒化シリコン等からな
る絶縁膜２０が露出した際の波形の立ち上がりを酸化シ
リコン膜（絶縁膜３ｅ）のエッチングが終了したジャス
ト時間としてオーバー・エッチング処理を３０％実施し
た。
件は、例えば次の通りである。エッチング装置は、上記
図１５に示した二周波励起ＲＩＥ装置１を用いた。エッ
チング処理時のチャンバ内の処理圧力は、例えば２．６
６Ｐａ程度、高周波パワーは、例えば上部電極／下部電
極＝１８００／１５００Ｗ程度、エッチングガスは、例
えばＣ5Ｆ8／Ｏ2／Ａｒ＝２４／２８／７００ｃｍ3／ｍ
ｉｎ程度、電極温度は、例えば上部電極／下部電極＝６
０／２０℃程度、電極間隔は、例えば１９ｍｍ程度であ
る。エッチング時間は、プラズマからの発光のうち、窒
化炭素（ＣＮ）を観測し、下地の窒化シリコン等からな
る絶縁膜２０が露出した際の波形の立ち上がりを酸化シ
リコン膜（絶縁膜３ｅ）のエッチングが終了したジャス
ト時間としてオーバー・エッチング処理を３０％実施し
た。
【０１８２】この場合、プラズマ内滞在時間は、例えば
２．３４ｍｓ程度、チャンバ内滞在時間で表すと、例え
ば１５７．６３ｍｓ程度である。Ｃ5Ｆ8分圧は、例えば
０．０９Ｐａである。また、ガス流量比（Ｏ2／Ｃ
5Ｆ8）は、例えば１．１６７である。また、（Ｃ5Ｆ8＋
Ｏ2）／Ａｒは、例えば０．０７４３程度である。ま
た、プラズマ密度は、例えば５×１０11／ｃｍ3の前半
程度である。
２．３４ｍｓ程度、チャンバ内滞在時間で表すと、例え
ば１５７．６３ｍｓ程度である。Ｃ5Ｆ8分圧は、例えば
０．０９Ｐａである。また、ガス流量比（Ｏ2／Ｃ
5Ｆ8）は、例えば１．１６７である。また、（Ｃ5Ｆ8＋
Ｏ2）／Ａｒは、例えば０．０７４３程度である。ま
た、プラズマ密度は、例えば５×１０11／ｃｍ3の前半
程度である。
【０１８３】上記のＨＡＲＣプロセス条件において、高
周波パワーをＳＡＣプロセスの場合よりも上げているの
は、アスペクト比がＳＡＣプロセスの場合よりも高いの
で、深い穴底でも良好なエッチング処理が行われるよう
に、よりプラズマ密度を高める必要性があったためであ
る。また、Ｃ5Ｆ8／Ｏ2の流量をＳＡＣプロセスの場合
よりも上げているのも、アスペクト比がＳＡＣプロセス
の場合よりも高いので、深い穴底までエッチングガスが
良好に供給されるようにするためである。さらに、電極
間隔を短くしているのは、半導体ウエハ２の主面内にお
けるエッチングの均一性を向上させるためである。
周波パワーをＳＡＣプロセスの場合よりも上げているの
は、アスペクト比がＳＡＣプロセスの場合よりも高いの
で、深い穴底でも良好なエッチング処理が行われるよう
に、よりプラズマ密度を高める必要性があったためであ
る。また、Ｃ5Ｆ8／Ｏ2の流量をＳＡＣプロセスの場合
よりも上げているのも、アスペクト比がＳＡＣプロセス
の場合よりも高いので、深い穴底までエッチングガスが
良好に供給されるようにするためである。さらに、電極
間隔を短くしているのは、半導体ウエハ２の主面内にお
けるエッチングの均一性を向上させるためである。
【０１８４】このようなエッチングの終了後、ポリシリ
コン膜に対する酸化シリコン膜の選択比を算出した。こ
こで選択比は、図４４に例示するようにエッチングされ
た場合に、（酸化シリコン膜（酸化膜３ｅ）のエッチン
グレート）／（ポリシリコン膜（ハードマスク１０ｂ）
の肩部のエッチングレート）である。ポリシリコン膜
（ハードマスク１０ｂ）の肩部のエッチングレートは、
図４４に示す削れが最大の部分の寸法Ｄ１５を基にして
算出した。その結果、アスペクト比が１３のキャパシタ
孔２３をテーパ角が８９°で開口し、比較例の上記選択
比が８であったのに対して、本実施の形態の上記選択比
は１１であった。この結果から低圧力、エッチングガス
の大流量化により、開口性を確保したまま、選択比を向
上させることができた。したがって、ＤＲＡＭの歩留ま
りおよび信頼性を向上させることが可能となる。また、
キャパシタ孔２３の微細化およびそれによる高集積化を
推進できるので、ＤＲＡＭの性能向上を推進させること
が可能となる。
コン膜に対する酸化シリコン膜の選択比を算出した。こ
こで選択比は、図４４に例示するようにエッチングされ
た場合に、（酸化シリコン膜（酸化膜３ｅ）のエッチン
グレート）／（ポリシリコン膜（ハードマスク１０ｂ）
の肩部のエッチングレート）である。ポリシリコン膜
（ハードマスク１０ｂ）の肩部のエッチングレートは、
図４４に示す削れが最大の部分の寸法Ｄ１５を基にして
算出した。その結果、アスペクト比が１３のキャパシタ
孔２３をテーパ角が８９°で開口し、比較例の上記選択
比が８であったのに対して、本実施の形態の上記選択比
は１１であった。この結果から低圧力、エッチングガス
の大流量化により、開口性を確保したまま、選択比を向
上させることができた。したがって、ＤＲＡＭの歩留ま
りおよび信頼性を向上させることが可能となる。また、
キャパシタ孔２３の微細化およびそれによる高集積化を
推進できるので、ＤＲＡＭの性能向上を推進させること
が可能となる。
【０１８５】図４５および図４６は、キャパシタ孔２３
内に、情報蓄積用容量素子２４を形成した際の断面図を
示している。情報蓄積用容量素子２４は、下部電極２４
ａと、その表面に形成された容量絶縁膜２４ｂと、プレ
ート電極２４ｃとを有している。下部電極２４ａは、例
えばドープトポリシリコン膜からなり、プラグ２２ａ，
１６ｂを通じてメモリセル選択ＭＩＳＱｓの一方のｎ型
半導体領域１２ｂ、ｎ +型半導体領域１２ｃと電気的に
接続されている。容量絶縁膜２４ｂは、例えば窒化シリ
コン膜、窒化シリコン膜と酸化シリコン膜との積層膜あ
るいは酸化タンタル（ＴａＯ5）等からなる。プレート
電極２４ｃは、チタンナイトライド等のような金属膜か
らなる。
内に、情報蓄積用容量素子２４を形成した際の断面図を
示している。情報蓄積用容量素子２４は、下部電極２４
ａと、その表面に形成された容量絶縁膜２４ｂと、プレ
ート電極２４ｃとを有している。下部電極２４ａは、例
えばドープトポリシリコン膜からなり、プラグ２２ａ，
１６ｂを通じてメモリセル選択ＭＩＳＱｓの一方のｎ型
半導体領域１２ｂ、ｎ +型半導体領域１２ｃと電気的に
接続されている。容量絶縁膜２４ｂは、例えば窒化シリ
コン膜、窒化シリコン膜と酸化シリコン膜との積層膜あ
るいは酸化タンタル（ＴａＯ5）等からなる。プレート
電極２４ｃは、チタンナイトライド等のような金属膜か
らなる。
【０１８６】ところで、以上の本実施の形態におけるＳ
ＡＣおよびＨＡＲＣプロセスの各種エッチング条件は、
本発明者らが行ったものの中で最も良好な条件の組合せ
の一例である。上記各種条件は、一方の値を変えると他
方の値も変わるというように互いに密接な関係にあるも
のであり、上記のものに限定されるものではなく種々変
更可能である。
ＡＣおよびＨＡＲＣプロセスの各種エッチング条件は、
本発明者らが行ったものの中で最も良好な条件の組合せ
の一例である。上記各種条件は、一方の値を変えると他
方の値も変わるというように互いに密接な関係にあるも
のであり、上記のものに限定されるものではなく種々変
更可能である。
【０１８７】そこで、上記ＳＡＣおよびＨＡＲＣプロセ
スの各種エッチング条件について、本発明者らの検討結
果について説明する。まず、滞在時間について説明す
る。プラズマ内滞在時間は、例えば１〜１０ｍｓ程度
（チャンバ内滞在時間にすると、例えば５０〜７００ｍ
ｓ程度）、または、プラズマ内滞在時間は、例えば１〜
５ｍｓ程度（チャンバ内滞在時間にすると、例えば５０
〜３５０ｎｍ程度）、好ましくは、プラズマ内滞在時間
は、例えば２〜４ｍｓ程度（チャンバ内滞在時間にする
と、例えば１００〜２００ｍｓ程度）である。
スの各種エッチング条件について、本発明者らの検討結
果について説明する。まず、滞在時間について説明す
る。プラズマ内滞在時間は、例えば１〜１０ｍｓ程度
（チャンバ内滞在時間にすると、例えば５０〜７００ｍ
ｓ程度）、または、プラズマ内滞在時間は、例えば１〜
５ｍｓ程度（チャンバ内滞在時間にすると、例えば５０
〜３５０ｎｍ程度）、好ましくは、プラズマ内滞在時間
は、例えば２〜４ｍｓ程度（チャンバ内滞在時間にする
と、例えば１００〜２００ｍｓ程度）である。
【０１８８】次に、エッチング処理時の圧力について説
明する。エッチング処理に際して、イオン、電子および
ガス原子の平均自由工程（他の原子と１回衝突してから
次に衝突するまでに移動可能な距離）は処理圧力によっ
て変化する。衝突が多いほど、軌道はランダムになる。
高アスペクト比のコンタクトホールを加工する際には、
イオンが半導体ウエハの主面に対して垂直に入射するこ
とが要求される。そのためには、イオンの平均自由工程
が長く、衝突による散乱がないことが必要となり、低圧
力での処理が望ましい。しかし、圧力が低すぎると、衝
突が少ないために電子が拡散によってプラズマから逃げ
てしまうために、電子密度（プラズマ密度）が低くなっ
てしまう。その結果、プラズマを維持し難くなるととも
に、ガス分子の解離の減少およびエッチングの進行に要
するエネルギーを供給するイオンの減少が生じ、酸化膜
のエッチングレートが低下してしまう。また、イオンの
平均自由工程が長くなることでイオンの有するエネルギ
ーが高くなりすぎるため、エッチングマスク（主として
ホトレジスト膜）や窒化シリコン膜との選択比が低下し
てしまう。一方、圧力が高すぎる場合には、前述したよ
うに、イオンの入射方向が一様でなくなるために、高ア
スペクト比のコンタクトホールの孔底までイオンが到達
できずエネルギーを供給できないためにエッチングがス
トップしたり、加工形状が劣化してしまう。以上のこと
から、上記の滞在時間を実現するには、エッチング処理
時の処理圧力を、例えば０．７〜７Ｐａ程度、好ましく
は、例えば１．３〜４Ｐａ程度とすることが望ましい。
明する。エッチング処理に際して、イオン、電子および
ガス原子の平均自由工程（他の原子と１回衝突してから
次に衝突するまでに移動可能な距離）は処理圧力によっ
て変化する。衝突が多いほど、軌道はランダムになる。
高アスペクト比のコンタクトホールを加工する際には、
イオンが半導体ウエハの主面に対して垂直に入射するこ
とが要求される。そのためには、イオンの平均自由工程
が長く、衝突による散乱がないことが必要となり、低圧
力での処理が望ましい。しかし、圧力が低すぎると、衝
突が少ないために電子が拡散によってプラズマから逃げ
てしまうために、電子密度（プラズマ密度）が低くなっ
てしまう。その結果、プラズマを維持し難くなるととも
に、ガス分子の解離の減少およびエッチングの進行に要
するエネルギーを供給するイオンの減少が生じ、酸化膜
のエッチングレートが低下してしまう。また、イオンの
平均自由工程が長くなることでイオンの有するエネルギ
ーが高くなりすぎるため、エッチングマスク（主として
ホトレジスト膜）や窒化シリコン膜との選択比が低下し
てしまう。一方、圧力が高すぎる場合には、前述したよ
うに、イオンの入射方向が一様でなくなるために、高ア
スペクト比のコンタクトホールの孔底までイオンが到達
できずエネルギーを供給できないためにエッチングがス
トップしたり、加工形状が劣化してしまう。以上のこと
から、上記の滞在時間を実現するには、エッチング処理
時の処理圧力を、例えば０．７〜７Ｐａ程度、好ましく
は、例えば１．３〜４Ｐａ程度とすることが望ましい。
【０１８９】次に、ガス流量について説明する。希釈ガ
スの量によってガス分子の解離、解離により生成された
エッチャントおよび反応生成物のプラズマ中での滞在時
間が制御される。アルゴンガス流量が少なすぎる場合に
は、滞在時間が長くなりすぎてしまい、過剰な解離と過
剰なエッチャント（ＣxＦy）の供給が発生し、酸化膜上
に過剰な堆積物が生成される結果、エッチングが進行し
難くなり、エッチングがストップする場合もある。一
方、アルゴンガスが多すぎる場合は、滞在時間が短くな
りすぎてしまい、解離不足とエッチャント供給不足が生
じ、酸化膜上ではエッチャント供給不足によるエッチン
グレートの低下、窒化シリコン膜上では堆積物の不足に
よるエッチングレートの増加（選択性が損なわれる）が
生じてしまう。以上のことから、上記の滞在時間を実現
するには、アルゴンガス（希釈ガス）の流量を、例えば
２００〜１０００ｃｍ3／ｍｉｎ程度、好ましくは、例
えば４００〜８００ｃｍ3／ｍｉｎ程度とすることが望
ましい。エッチングガスが大流量であるという場合、特
に、エッチングガス流量の大部分は希釈ガス（例えばア
ルゴンガス）であることから大流量をエッチングガス中
における希釈ガスの流量で表現することもできる。
スの量によってガス分子の解離、解離により生成された
エッチャントおよび反応生成物のプラズマ中での滞在時
間が制御される。アルゴンガス流量が少なすぎる場合に
は、滞在時間が長くなりすぎてしまい、過剰な解離と過
剰なエッチャント（ＣxＦy）の供給が発生し、酸化膜上
に過剰な堆積物が生成される結果、エッチングが進行し
難くなり、エッチングがストップする場合もある。一
方、アルゴンガスが多すぎる場合は、滞在時間が短くな
りすぎてしまい、解離不足とエッチャント供給不足が生
じ、酸化膜上ではエッチャント供給不足によるエッチン
グレートの低下、窒化シリコン膜上では堆積物の不足に
よるエッチングレートの増加（選択性が損なわれる）が
生じてしまう。以上のことから、上記の滞在時間を実現
するには、アルゴンガス（希釈ガス）の流量を、例えば
２００〜１０００ｃｍ3／ｍｉｎ程度、好ましくは、例
えば４００〜８００ｃｍ3／ｍｉｎ程度とすることが望
ましい。エッチングガスが大流量であるという場合、特
に、エッチングガス流量の大部分は希釈ガス（例えばア
ルゴンガス）であることから大流量をエッチングガス中
における希釈ガスの流量で表現することもできる。
【０１９０】次に、Ｃ5Ｆ8分圧について説明する。Ｃ5
Ｆ8分圧が低すぎる場合、Ｃ5Ｆ8の解離によるＣxＦ
y（主としてＣＦ2）の生成量が不足するため、反応モデ
ル（図１１（ａ）参照）に示した領域Ｉのように、酸化
膜（ＳｉＯ2）３上ではエッチャントの供給量不足とな
りエッチングレートが低く、窒化シリコン膜８上では体
積膜が薄いためにエッチングレートが高くなる。その結
果、窒化シリコン選択比が低くなってしまう。一方、Ｃ
5Ｆ8分圧が高すぎる場合、Ｃ5Ｆ8の解離によるＣxＦyの
生成量が過剰となり、反応モデルにおける領域ＩＩＩ
（図１１（ｃ）参照）のように酸化膜３上にも堆積膜が
厚くなってしまい、イオンが透過できなくなるためにエ
ッチングレートが低下してしまう。その結果、窒化シリ
コン選択比が低下してしまう。以上のことを考慮する
と、Ｃ5Ｆ8分圧は、例えば０．０２〜０．２Ｐａ程度
（上記ＳＡＣプロセスで好ましい範囲）、または、例え
ば０．０４〜０．１Ｐａ程度、あるいは、例えば０．０
４〜０．０８Ｐａ程度にすることが好ましい。
Ｆ8分圧が低すぎる場合、Ｃ5Ｆ8の解離によるＣxＦ
y（主としてＣＦ2）の生成量が不足するため、反応モデ
ル（図１１（ａ）参照）に示した領域Ｉのように、酸化
膜（ＳｉＯ2）３上ではエッチャントの供給量不足とな
りエッチングレートが低く、窒化シリコン膜８上では体
積膜が薄いためにエッチングレートが高くなる。その結
果、窒化シリコン選択比が低くなってしまう。一方、Ｃ
5Ｆ8分圧が高すぎる場合、Ｃ5Ｆ8の解離によるＣxＦyの
生成量が過剰となり、反応モデルにおける領域ＩＩＩ
（図１１（ｃ）参照）のように酸化膜３上にも堆積膜が
厚くなってしまい、イオンが透過できなくなるためにエ
ッチングレートが低下してしまう。その結果、窒化シリ
コン選択比が低下してしまう。以上のことを考慮する
と、Ｃ5Ｆ8分圧は、例えば０．０２〜０．２Ｐａ程度
（上記ＳＡＣプロセスで好ましい範囲）、または、例え
ば０．０４〜０．１Ｐａ程度、あるいは、例えば０．０
４〜０．０８Ｐａ程度にすることが好ましい。
【０１９１】次に、ガス流量比（Ｏ2／Ｃ5Ｆ8）につい
て説明する。エッチングガス中の酸素（Ｏ2）は、被エ
ッチング膜表面上の堆積膜の生成を抑制する機能を有し
ている。そのため、酸化膜（ＳｉＯ2）の開口性の向
上、孔の垂直形状の実現に寄与するが、窒化シリコン膜
上においても、エッチングを抑制する堆積膜を除去して
しまうので、窒化シリコン選択比の低下につながる。こ
のガス流量比が小さすぎる（Ｏ2ガス流量が相対的に少
ない）場合、堆積膜の生成の抑制の効果が少なくなり、
酸化膜上でも堆積膜が厚くなり、エッチングが進行しな
くなる。また、孔の側壁の堆積膜も除去され難くなるた
め、形状が劣化する。一方、上記ガス流量比が大きすぎ
る場合、窒化シリコン膜上の堆積膜が薄くなってしまい
窒化シリコン膜のエッチングが進行する。その結果、窒
化シリコン選択比が低下する。以上のことを考慮するか
らガス流量比（Ｏ2／Ｃ5Ｆ8）は、例えば他の条件要素
を工夫することで０．５〜２、または、例えば０．８〜
１．５（上記ＳＡＣおよびＨＡＲＣプロセスの両方を含
む範囲）、好ましくは、例えば１〜１．２とすることが
望ましい。
て説明する。エッチングガス中の酸素（Ｏ2）は、被エ
ッチング膜表面上の堆積膜の生成を抑制する機能を有し
ている。そのため、酸化膜（ＳｉＯ2）の開口性の向
上、孔の垂直形状の実現に寄与するが、窒化シリコン膜
上においても、エッチングを抑制する堆積膜を除去して
しまうので、窒化シリコン選択比の低下につながる。こ
のガス流量比が小さすぎる（Ｏ2ガス流量が相対的に少
ない）場合、堆積膜の生成の抑制の効果が少なくなり、
酸化膜上でも堆積膜が厚くなり、エッチングが進行しな
くなる。また、孔の側壁の堆積膜も除去され難くなるた
め、形状が劣化する。一方、上記ガス流量比が大きすぎ
る場合、窒化シリコン膜上の堆積膜が薄くなってしまい
窒化シリコン膜のエッチングが進行する。その結果、窒
化シリコン選択比が低下する。以上のことを考慮するか
らガス流量比（Ｏ2／Ｃ5Ｆ8）は、例えば他の条件要素
を工夫することで０．５〜２、または、例えば０．８〜
１．５（上記ＳＡＣおよびＨＡＲＣプロセスの両方を含
む範囲）、好ましくは、例えば１〜１．２とすることが
望ましい。
【０１９２】次に、プラズマ密度について説明する。プ
ラズマ密度が低すぎる場合、エッチングガスの解離によ
るエッチャント（ＣxＦy）の生成量が不足し、また、エ
ッチャントと被エッチング膜（酸化膜（ＳｉＯ2））の
反応に要するエネルギーを供給するイオンの供給量が不
足する。その結果、被エッチング膜（酸化膜（Ｓｉ
Ｏ 2））のエッチングレートが低くなり、エッチングが
ストップすることもある。一方、プラズマ密度が高すぎ
る場合、エッチングガスが過剰解離してしまい、被エッ
チング膜（酸化膜（ＳｉＯ2））上の堆積膜が厚くなり
すぎるため、エッチングが進行しなくなる。
ラズマ密度が低すぎる場合、エッチングガスの解離によ
るエッチャント（ＣxＦy）の生成量が不足し、また、エ
ッチャントと被エッチング膜（酸化膜（ＳｉＯ2））の
反応に要するエネルギーを供給するイオンの供給量が不
足する。その結果、被エッチング膜（酸化膜（Ｓｉ
Ｏ 2））のエッチングレートが低くなり、エッチングが
ストップすることもある。一方、プラズマ密度が高すぎ
る場合、エッチングガスが過剰解離してしまい、被エッ
チング膜（酸化膜（ＳｉＯ2））上の堆積膜が厚くなり
すぎるため、エッチングが進行しなくなる。
【０１９３】エッチングガスが解離してエッチャントと
なるためには、ＣxＦyのように炭素（Ｃ）とフッ素
（Ｆ）とが結合した分子であることが必要である。解離
が進行しすぎると、炭素、フッ素単体になってしまい、
単体では、酸化膜（ＳｉＯ2）のエッチングは進行しな
い。例：ＳｉＯ2＋２ＣＦ2 → ＳｉＦ4＋２ＣＯ以上
のことを考慮すると、プラズマ密度は、例えば１０10〜
１０13／ｃｍ3程度、また、好ましくは、例えば１０10
〜１０12／ｃｍ3程度、あるいは、５×１０10〜５×１
０11／ｃｍ3程度とすることが望ましい。
なるためには、ＣxＦyのように炭素（Ｃ）とフッ素
（Ｆ）とが結合した分子であることが必要である。解離
が進行しすぎると、炭素、フッ素単体になってしまい、
単体では、酸化膜（ＳｉＯ2）のエッチングは進行しな
い。例：ＳｉＯ2＋２ＣＦ2 → ＳｉＦ4＋２ＣＯ以上
のことを考慮すると、プラズマ密度は、例えば１０10〜
１０13／ｃｍ3程度、また、好ましくは、例えば１０10
〜１０12／ｃｍ3程度、あるいは、５×１０10〜５×１
０11／ｃｍ3程度とすることが望ましい。
【０１９４】次に、エッチング装置の電極間隔について
説明する。この電極間隔は、上記プラズマ密度を制御す
る機能を有している。例えば電極間隔が４０ｍｍ以上と
なると、プラズマ密度およびプラズマの均一性が低下す
る。そこで、上記したプラズマ密度を考慮すると、上記
電極間隔は、例えば１７〜３０ｍｍ程度がプラズマ密度
および均一性の面から好ましい。
説明する。この電極間隔は、上記プラズマ密度を制御す
る機能を有している。例えば電極間隔が４０ｍｍ以上と
なると、プラズマ密度およびプラズマの均一性が低下す
る。そこで、上記したプラズマ密度を考慮すると、上記
電極間隔は、例えば１７〜３０ｍｍ程度がプラズマ密度
および均一性の面から好ましい。
【０１９５】次に、エッチング処理中における半導体ウ
エハ２の温度について説明する。半導体ウエハ２の温度
が高いほど、Ｃ5Ｆ8が解離して生成されたＣxＦyの吸着
確率が低下し、孔上部で吸着せず、孔の底部にまで輸送
される。そのため、ＳＡＣプロセスにおいては、孔（コ
ンタクトホール１４ａ，１４ｂ）の底部の窒化シリコン
膜（絶縁膜８ｃ）上の堆積膜が厚くなり、その窒化シリ
コン膜のエッチングが進行しなくなるため、選択比が向
上する。一方で、孔底部の酸化膜（ＳｉＯ2）上におい
ても、半導体ウエハ２の温度の上昇に伴い、堆積膜とな
るＣxＦyの供給量が増加する。そのため、半導体ウエハ
２の温度が高すぎると、酸化膜（ＳｉＯ 2）上の堆積膜
が厚くなりすぎてしまい、エッチングレートが低下し、
窒化シリコン選択比の低下、場合によってはエッチング
がストップする。また、半導体ウエハ２の温度が高すぎ
ると、ホトレジストマスクが融解する恐れがあり、その
場合、ホトレジスト膜のパターン形状の崩れ、ホトレジ
スト膜の焼き付きという不具合が生じる。また、半導体
ウエハ２の温度が低すぎると、窒化シリコン選択比が下
がってしまう。
エハ２の温度について説明する。半導体ウエハ２の温度
が高いほど、Ｃ5Ｆ8が解離して生成されたＣxＦyの吸着
確率が低下し、孔上部で吸着せず、孔の底部にまで輸送
される。そのため、ＳＡＣプロセスにおいては、孔（コ
ンタクトホール１４ａ，１４ｂ）の底部の窒化シリコン
膜（絶縁膜８ｃ）上の堆積膜が厚くなり、その窒化シリ
コン膜のエッチングが進行しなくなるため、選択比が向
上する。一方で、孔底部の酸化膜（ＳｉＯ2）上におい
ても、半導体ウエハ２の温度の上昇に伴い、堆積膜とな
るＣxＦyの供給量が増加する。そのため、半導体ウエハ
２の温度が高すぎると、酸化膜（ＳｉＯ 2）上の堆積膜
が厚くなりすぎてしまい、エッチングレートが低下し、
窒化シリコン選択比の低下、場合によってはエッチング
がストップする。また、半導体ウエハ２の温度が高すぎ
ると、ホトレジストマスクが融解する恐れがあり、その
場合、ホトレジスト膜のパターン形状の崩れ、ホトレジ
スト膜の焼き付きという不具合が生じる。また、半導体
ウエハ２の温度が低すぎると、窒化シリコン選択比が下
がってしまう。
【０１９６】以上のことを考慮すると、エッチング処理
中の半導体ウエハ２の温度は、例えば３０〜１８０℃、
または、例えば６０〜１４０℃、あるいは好ましくは、
例えば１００〜１３０℃である。
中の半導体ウエハ２の温度は、例えば３０〜１８０℃、
または、例えば６０〜１４０℃、あるいは好ましくは、
例えば１００〜１３０℃である。
【０１９７】次に、エッチングガスについて説明する。
フロロカーボン系のガスは、飽和型と不飽和型に分類で
きる。飽和型は、炭素（Ｃ）原子が全て単結合のもので
あり、エッチングガスとして、例えばＣＦ4、ＣＨＦ3、
ＣＨ2Ｆ2、ＣＨ3Ｆ、Ｃ2Ｆ6、Ｃ3Ｆ8、Ｃ4Ｆ8を用いる
ことができる。また、不飽和型は、炭素（Ｃ）原子が二
重もしくは三重結合を有するものであり、エッチングガ
スとして、例えばＣ5Ｆ8またはＣ4Ｆ6を用いることがで
きる。
フロロカーボン系のガスは、飽和型と不飽和型に分類で
きる。飽和型は、炭素（Ｃ）原子が全て単結合のもので
あり、エッチングガスとして、例えばＣＦ4、ＣＨＦ3、
ＣＨ2Ｆ2、ＣＨ3Ｆ、Ｃ2Ｆ6、Ｃ3Ｆ8、Ｃ4Ｆ8を用いる
ことができる。また、不飽和型は、炭素（Ｃ）原子が二
重もしくは三重結合を有するものであり、エッチングガ
スとして、例えばＣ5Ｆ8またはＣ4Ｆ6を用いることがで
きる。
【０１９８】上記本実施の形態において、主反応ガスと
してＣ5Ｆ8を採用したのは、例えば次の理由からであ
る。まず、炭素の数が多いほど，堆積物（ＣxＦy）のデ
ポ性を良好にでき、窒化シリコン選択比を向上させるこ
とができるからである。また、その窒化シリコン選択比
と孔の垂直形状（孔の側壁の保護性を堆積膜（ＣxＦy）
により向上できる）とを向上させることができ、エッチ
ング反応と堆積反応とのバランスが良い。また、ホトレ
ジスト膜上に堆積膜（ＣxＦy）が被着することでホトレ
ジスト膜の保護性を向上させることができるので、孔の
加工形状および加工寸法を向上させることができるから
である。さらに、Ｃ5Ｆ8ガスは地球温暖化ポテンシャル
(GWP)(90〜100)、大気中での寿命(1年)が、ＣＦ4(GWP;6
500,寿命;50000年)、Ｃ4Ｆ8(GWP;870,寿命;3200年)等と
比べて極めて低い。しかも、可燃性、爆発性、毒性の面
でも特に問題とはならない。ただし、Ｃ5Ｆ8単独で用い
ずに、上記したＣＦ4、ＣＨＦ3、ＣＨ2Ｆ2、Ｃ4Ｆ8を添
加しても良い。すなわち、フッ素（Ｆ）を有するガスを
添加することで、上記した堆積物（ＣxＦy）を除去し、
デポ性を抑えることが可能となる。
してＣ5Ｆ8を採用したのは、例えば次の理由からであ
る。まず、炭素の数が多いほど，堆積物（ＣxＦy）のデ
ポ性を良好にでき、窒化シリコン選択比を向上させるこ
とができるからである。また、その窒化シリコン選択比
と孔の垂直形状（孔の側壁の保護性を堆積膜（ＣxＦy）
により向上できる）とを向上させることができ、エッチ
ング反応と堆積反応とのバランスが良い。また、ホトレ
ジスト膜上に堆積膜（ＣxＦy）が被着することでホトレ
ジスト膜の保護性を向上させることができるので、孔の
加工形状および加工寸法を向上させることができるから
である。さらに、Ｃ5Ｆ8ガスは地球温暖化ポテンシャル
(GWP)(90〜100)、大気中での寿命(1年)が、ＣＦ4(GWP;6
500,寿命;50000年)、Ｃ4Ｆ8(GWP;870,寿命;3200年)等と
比べて極めて低い。しかも、可燃性、爆発性、毒性の面
でも特に問題とはならない。ただし、Ｃ5Ｆ8単独で用い
ずに、上記したＣＦ4、ＣＨＦ3、ＣＨ2Ｆ2、Ｃ4Ｆ8を添
加しても良い。すなわち、フッ素（Ｆ）を有するガスを
添加することで、上記した堆積物（ＣxＦy）を除去し、
デポ性を抑えることが可能となる。
【０１９９】また、希釈ガスは、プラズマ中で電離して
イオンとなりエッチャントと被エッチング膜の反応を促
進させることに加えて、エッチングガス中の反応ガス濃
度を希釈して過剰なエッチングおよび堆積反応が生じな
いようにする機能を有している。希釈ガスとしてアルゴ
ンガスを使用したのは、不活性ガスであるため化学反応
によって他のガスとの反応生成物を生じないためであ
る。また、アルゴンガスにヘリウムガス等を添加するこ
とで反応を制御することも可能である。また、アルゴン
ガスに代えてヘリウムガス等の不活性ガスを用いること
もできる。
イオンとなりエッチャントと被エッチング膜の反応を促
進させることに加えて、エッチングガス中の反応ガス濃
度を希釈して過剰なエッチングおよび堆積反応が生じな
いようにする機能を有している。希釈ガスとしてアルゴ
ンガスを使用したのは、不活性ガスであるため化学反応
によって他のガスとの反応生成物を生じないためであ
る。また、アルゴンガスにヘリウムガス等を添加するこ
とで反応を制御することも可能である。また、アルゴン
ガスに代えてヘリウムガス等の不活性ガスを用いること
もできる。
【０２００】このように本実施の形態によれば、例えば
以下の効果が得られる。 （１）．低圧力、アルゴンガス流量を大流量(>800ｃｍ3
／ｍｉｎ)にした滞在時間が短い領域において酸化膜の
エッチング処理を施すことにより、開口性(例えばマイ
クロ・ローディング効果98%)、テーパ角(例えば８９°)
および高窒化シリコン選択比を同時に実現できることが
可能となる。 （２）．ＳＡＣプロセスにおいて、上記のエッチング条
件を基に、エッチング処理中における半導体ウエハ２の
温度を上昇させることにより、アスペクト比（例えば１
３）の開口性と、高窒化シリコン選択比(例えば１６．
１)を実現することが可能となる。 （３）．上記（２）により、ＳＡＣプロセスにおけるシ
ョートマージンを拡大することが可能となる。 （４）．ＨＡＲＣプロセスにおいて、上記エッチング条
件を基に、高周波パワー、電極間隔、Ｃ5Ｆ8ガス流量お
よび半導体ウエハの温度等の最適化を行うことにより、
アスペクト比が例えば１７の開口と、ドープトポリシリ
コン選択比（例えば１１）およびびテーパ角（例えば８
９°）を実現することが可能となる。 （５）．上記（１）、（２）、（３）または（４）によ
り、ＤＲＡＭの歩留まりを向上させることが可能とな
る。 （６）．上記（１）、（２）、（３）または（４）によ
り、ＤＲＡＭの信頼性を向上させることが可能となる。 （７）．上記（１）、（２）、（３）または（４）によ
り、ＤＲＡＭの量産性を向上させることが可能となる。 （８）．上記（１）、（２）、（３）または（４）によ
り、ＤＲＡＭの性能を向上させることが可能となる。 （９）．上記（１）、（２）、（３）または（４）によ
り、ＤＲＡＭの容量を向上させることが可能となる。
以下の効果が得られる。 （１）．低圧力、アルゴンガス流量を大流量(>800ｃｍ3
／ｍｉｎ)にした滞在時間が短い領域において酸化膜の
エッチング処理を施すことにより、開口性(例えばマイ
クロ・ローディング効果98%)、テーパ角(例えば８９°)
および高窒化シリコン選択比を同時に実現できることが
可能となる。 （２）．ＳＡＣプロセスにおいて、上記のエッチング条
件を基に、エッチング処理中における半導体ウエハ２の
温度を上昇させることにより、アスペクト比（例えば１
３）の開口性と、高窒化シリコン選択比(例えば１６．
１)を実現することが可能となる。 （３）．上記（２）により、ＳＡＣプロセスにおけるシ
ョートマージンを拡大することが可能となる。 （４）．ＨＡＲＣプロセスにおいて、上記エッチング条
件を基に、高周波パワー、電極間隔、Ｃ5Ｆ8ガス流量お
よび半導体ウエハの温度等の最適化を行うことにより、
アスペクト比が例えば１７の開口と、ドープトポリシリ
コン選択比（例えば１１）およびびテーパ角（例えば８
９°）を実現することが可能となる。 （５）．上記（１）、（２）、（３）または（４）によ
り、ＤＲＡＭの歩留まりを向上させることが可能とな
る。 （６）．上記（１）、（２）、（３）または（４）によ
り、ＤＲＡＭの信頼性を向上させることが可能となる。 （７）．上記（１）、（２）、（３）または（４）によ
り、ＤＲＡＭの量産性を向上させることが可能となる。 （８）．上記（１）、（２）、（３）または（４）によ
り、ＤＲＡＭの性能を向上させることが可能となる。 （９）．上記（１）、（２）、（３）または（４）によ
り、ＤＲＡＭの容量を向上させることが可能となる。
【０２０１】以上、本発明者によってなされた発明を実
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。
【０２０２】また、以上の説明では主として本発明者に
よってなされた発明をその背景となった利用分野である
ＤＲＡＭに適用した場合について説明したが、それに限
定されるものではなく、例えばＳＲＡＭ（Static Rando
m Access Memory）またはフラッシュメモリ（ＥＥＰＲ
ＯＭ；Electric Erasable Programmable Read Only Mem
ory）等のようなメモリ回路を有する半導体集積回路装
置の製造方法、ＣＭＩＳ（Complementary MIS：相補型
電界効果トランジスタ）回路を有する半導体集積回路装
置の製造方法またはマイクロプロセッサ等のような論理
回路を有する半導体集積回路装置の製造方法、あるいは
メモリ回路と論理回路とを同一半導体基板に設けている
混載型の半導体集積回路装置の製造方法にも適用でき
る。
よってなされた発明をその背景となった利用分野である
ＤＲＡＭに適用した場合について説明したが、それに限
定されるものではなく、例えばＳＲＡＭ（Static Rando
m Access Memory）またはフラッシュメモリ（ＥＥＰＲ
ＯＭ；Electric Erasable Programmable Read Only Mem
ory）等のようなメモリ回路を有する半導体集積回路装
置の製造方法、ＣＭＩＳ（Complementary MIS：相補型
電界効果トランジスタ）回路を有する半導体集積回路装
置の製造方法またはマイクロプロセッサ等のような論理
回路を有する半導体集積回路装置の製造方法、あるいは
メモリ回路と論理回路とを同一半導体基板に設けている
混載型の半導体集積回路装置の製造方法にも適用でき
る。
【０２０３】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。 (1).本発明によれば、半導体基板に対して、フロロカー
ボン系のガス、酸素および希釈ガスを有するエッチング
ガスを用いてプラズマエッチング処理を施すことによ
り、前記半導体基板上の酸化シリコン系の絶縁膜を加工
する際に、低圧化およびエッチングガスの大流量化によ
りエッチングガスのエッチング処理室内滞在時間を、窒
化シリコン系の絶縁膜に対する選択性が向上する領域に
設定した状態でエッチング処理を施すことにより、前記
酸化シリコン系の絶縁膜の開口性および窒化膜に対する
選択性を向上させることが可能となる。 (2).本発明によれば、半導体基板に対して、フロロカー
ボン系のガス、酸素および希釈ガスを有するエッチング
ガスを用いてプラズマエッチング処理を施すことによ
り、前記半導体基板上の酸化シリコン系の絶縁膜を、そ
の酸化シリコン系の絶縁膜上に形成されたハードマスク
をエッチングマスクとして加工する際に、低圧化および
エッチングガスの大流量化によりエッチングガスのエッ
チング処理室内滞在時間を、前記ハードマスクに対する
選択性が向上する領域に設定した状態でエッチング処理
を施すことにより、前記酸化シリコン系の絶縁膜の開口
性および窒化膜に対する選択性を向上させることが可能
となる。
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。 (1).本発明によれば、半導体基板に対して、フロロカー
ボン系のガス、酸素および希釈ガスを有するエッチング
ガスを用いてプラズマエッチング処理を施すことによ
り、前記半導体基板上の酸化シリコン系の絶縁膜を加工
する際に、低圧化およびエッチングガスの大流量化によ
りエッチングガスのエッチング処理室内滞在時間を、窒
化シリコン系の絶縁膜に対する選択性が向上する領域に
設定した状態でエッチング処理を施すことにより、前記
酸化シリコン系の絶縁膜の開口性および窒化膜に対する
選択性を向上させることが可能となる。 (2).本発明によれば、半導体基板に対して、フロロカー
ボン系のガス、酸素および希釈ガスを有するエッチング
ガスを用いてプラズマエッチング処理を施すことによ
り、前記半導体基板上の酸化シリコン系の絶縁膜を、そ
の酸化シリコン系の絶縁膜上に形成されたハードマスク
をエッチングマスクとして加工する際に、低圧化および
エッチングガスの大流量化によりエッチングガスのエッ
チング処理室内滞在時間を、前記ハードマスクに対する
選択性が向上する領域に設定した状態でエッチング処理
を施すことにより、前記酸化シリコン系の絶縁膜の開口
性および窒化膜に対する選択性を向上させることが可能
となる。
【図１】本発明者らが実験で用いたエッチング装置の説
明図である。
明図である。
【図２】本発明者らが実験で用いたマイクロ・ローディ
ングを計測するためのダミー（試料）の断面図である。
ングを計測するためのダミー（試料）の断面図である。
【図３】本発明者らが実験で用いたＳＡＣプロセスのた
めのダミー（試料）の断面図である。
めのダミー（試料）の断面図である。
【図４】（ａ）は本発明者らが実験で用いたＨＡＲＣプ
ロセスのためのダミー（試料）の断面図、（ｂ）は
（ａ）に垂直な面の断面図である。
ロセスのためのダミー（試料）の断面図、（ｂ）は
（ａ）に垂直な面の断面図である。
【図５】本発明者らが実験で用いた試料の酸化シリコン
膜とゲート電極肩部上の窒化シリコン膜との選択比の算
出方法を説明するための試料の要部断面図である。
膜とゲート電極肩部上の窒化シリコン膜との選択比の算
出方法を説明するための試料の要部断面図である。
【図６】本発明者らが実験で用いた試料の酸化シリコン
膜とポリシリコン膜との選択比の算出方法を説明するた
め試料の要部断面図である。
膜とポリシリコン膜との選択比の算出方法を説明するた
め試料の要部断面図である。
【図７】本発明者らが行った実験におけるマイクロ・ロ
ーディング効果のアルゴンガス流量依存性を示すグラフ
図である。
ーディング効果のアルゴンガス流量依存性を示すグラフ
図である。
【図８】（ａ），（ｂ）は、本発明者らが行った実験に
おける窒化シリコン膜選択比とテーパ角とのアルゴンガ
ス流量依存性を示すグラフ図である。
おける窒化シリコン膜選択比とテーパ角とのアルゴンガ
ス流量依存性を示すグラフ図である。
【図９】（ａ）は本発明者らが行った実験におけるマイ
クロ・ローディング効果の滞在時間依存性を示すグラフ
図、（ｂ）は本発明者らが行った実験におけるテーパ角
の滞在時間依存性を示すグラフ図、（ｃ）は本発明者ら
が行った実験における窒化シリコン膜選択比の滞在時間
依存性を示すグラフ図である。
クロ・ローディング効果の滞在時間依存性を示すグラフ
図、（ｂ）は本発明者らが行った実験におけるテーパ角
の滞在時間依存性を示すグラフ図、（ｃ）は本発明者ら
が行った実験における窒化シリコン膜選択比の滞在時間
依存性を示すグラフ図である。
【図１０】（ａ）〜（ｆ）は本発明者らが行った実験に
おける酸化シリコン膜のエッチングレート、肩部の窒化
シリコン膜のエッチングレートおよび窒化シリコン膜選
択比の滞在時間依存性を示すグラフ図である。
おける酸化シリコン膜のエッチングレート、肩部の窒化
シリコン膜のエッチングレートおよび窒化シリコン膜選
択比の滞在時間依存性を示すグラフ図である。
【図１１】（ａ）〜（ｃ）は本発明者らによる酸化シリ
コン膜および窒化シリコン膜のエッチングモデルを示す
説明図である。
コン膜および窒化シリコン膜のエッチングモデルを示す
説明図である。
【図１２】本発明者らが行った実験における窒化シリコ
ン膜選択比およびマイクロ・ローディング効果の半導体
ウエハ温度依存性を示すグラフ図である。
ン膜選択比およびマイクロ・ローディング効果の半導体
ウエハ温度依存性を示すグラフ図である。
【図１３】本発明者らが行った実験によって得られたＳ
ＡＣプロセス条件の一例の説明図である。
ＡＣプロセス条件の一例の説明図である。
【図１４】本発明者らが行った実験によって得られたＨ
ＡＲＣプロセス条件の一例の説明図である。
ＡＲＣプロセス条件の一例の説明図である。
【図１５】本発明の一実施の形態である半導体集積回路
装置の製造方法で用いたエッチング装置の一例の説明図
である。
装置の製造方法で用いたエッチング装置の一例の説明図
である。
【図１６】半導体ウエハの平面図である。
【図１７】本発明の一実施の形態である半導体集積回路
装置の製造工程中の要部断面図である。
装置の製造工程中の要部断面図である。
【図１８】図１７と同じ半導体集積回路装置の製造工程
中における図１７に垂直な面の要部断面図である。
中における図１７に垂直な面の要部断面図である。
【図１９】図１７に続く半導体集積回路装置の製造工程
中の要部断面図である。
中の要部断面図である。
【図２０】図１９と同じ半導体集積回路装置の製造工程
中における図１９に垂直な面の要部断面図である。
中における図１９に垂直な面の要部断面図である。
【図２１】図１９に続く半導体集積回路装置の製造工程
中の要部断面図である。
中の要部断面図である。
【図２２】図２１と同じ半導体集積回路装置の製造工程
中における図２２に垂直な面の要部断面図である。
中における図２２に垂直な面の要部断面図である。
【図２３】図２１の半導体集積回路装置の製造工程中の
要部拡大断面図である。
要部拡大断面図である。
【図２４】図２１に続く半導体集積回路装置の製造工程
中の要部断面図である。
中の要部断面図である。
【図２５】図２４と同じ半導体集積回路装置の製造工程
中における図３８に垂直な面の要部断面図である。
中における図３８に垂直な面の要部断面図である。
【図２６】図２４に続く半導体集積回路装置の製造工程
中の要部断面図である。
中の要部断面図である。
【図２７】図２６と同じ半導体集積回路装置の製造工程
中における図２６に垂直な面の要部断面図である。
中における図２６に垂直な面の要部断面図である。
【図２８】図２６の半導体集積回路装置の製造工程中の
要部拡大断面図である。
要部拡大断面図である。
【図２９】図２６に続く半導体集積回路装置の製造工程
中の要部断面図である。
中の要部断面図である。
【図３０】図２９と同じ半導体集積回路装置の製造工程
中における図２９に垂直な面の要部断面図である。
中における図２９に垂直な面の要部断面図である。
【図３１】図２９に続く半導体集積回路装置の製造工程
中の要部断面図である。
中の要部断面図である。
【図３２】図３１と同じ半導体集積回路装置の製造工程
中における図３１に垂直な面の要部断面図である。
中における図３１に垂直な面の要部断面図である。
【図３３】図３１および図３２の半導体集積回路装置の
製造工程中における半導体ウエハの要部平面図である。
製造工程中における半導体ウエハの要部平面図である。
【図３４】図３１に続く半導体集積回路装置の製造工程
中の要部断面図である。
中の要部断面図である。
【図３５】図３４と同じ半導体集積回路装置の製造工程
中における図３４に垂直な面の要部断面図である。
中における図３４に垂直な面の要部断面図である。
【図３６】図３４に続く半導体集積回路装置の製造工程
中の要部断面図である。
中の要部断面図である。
【図３７】図３６と同じ半導体集積回路装置の製造工程
中における図３６に垂直な面の要部断面図である。
中における図３６に垂直な面の要部断面図である。
【図３８】図３６に続く半導体集積回路装置の製造工程
中の要部断面図である。
中の要部断面図である。
【図３９】図３８と同じ半導体集積回路装置の製造工程
中における図３８に垂直な面の要部断面図である。
中における図３８に垂直な面の要部断面図である。
【図４０】図３８および図３９の半導体集積回路装置の
製造工程中における半導体ウエハの要部平面図である。
製造工程中における半導体ウエハの要部平面図である。
【図４１】図３８に続く半導体集積回路装置の製造工程
中の要部断面図である。
中の要部断面図である。
【図４２】図４１と同じ半導体集積回路装置の製造工程
中における図４１に垂直な面の要部断面図である。
中における図４１に垂直な面の要部断面図である。
【図４３】図４１および図４２の半導体集積回路装置の
製造工程中における半導体ウエハの要部平面図である。
製造工程中における半導体ウエハの要部平面図である。
【図４４】図４１の半導体集積回路装置の製造工程中の
要部拡大断面図である。
要部拡大断面図である。
【図４５】図４１に続く半導体集積回路装置の製造工程
中の要部断面図である。
中の要部断面図である。
【図４６】図４５と同じ半導体集積回路装置の製造工程
中における図４５に垂直な面の要部断面図である。
中における図４５に垂直な面の要部断面図である。
【図４７】滞在時間の説明図である。
【図４８】滞在時間の説明図である。
１ 二周波励起ＲＩＥ装置 １ａ チャンバ １ｂ サセプタ １ｃ 静電チャック １ｄ 上部電極 １ｄ１ 電極板 １ｄ２ 電極支持体 １ｄ３ 孔 １ｅ ガス排気管 １ｆ 第１の高周波電源 １ｇ 第２の高周波電源 ２ 半導体ウエハ ２ａ 切り欠き ２Ｓ 半導体基板 ３，３ａ〜３ｄ 酸化膜 ３ｅ 絶縁膜 ４ａ〜４ｄ ホトレジスト膜 ５ａ ゲート絶縁膜 ５ｂ ゲート絶縁膜 ６ａ ゲート電極 ６ｂ ゲート電極 ７ａ キャップ膜 ７ｂ キャップ絶縁膜 ８，８ａ 窒化シリコン膜 ８ｂ プラズマ窒化シリコン膜 ９ａ〜９ｃ 反射防止膜 １０ マスク形成膜 １０ａ，１０ｂ ハードマスク １０ａ１ ハードマスク １１ 分離部 １２ａ，１２ｂ ｎ型半導体領域 １２ｃ ｎ+型半導体領域 １４ａ，１４ｂ コンタクトホール １５ ポリマー層 １６ａ，１６ｂ プラグ １７ 絶縁膜 １８ 絶縁膜 １９ 絶縁膜 ２０ 絶縁膜 ２１ スルーホール ２２ａ プラグ ２２ａ１ シリサイド膜 ２３ キャパシタ孔 ２４ａ 下部電極 ２４ｂ 容量絶縁膜 ２４ｃ プレート電極 ＷＬ ワード線 ＨＰＦ ハイパスフィルタ ＬＰＦ ローパスフィルタ ＰＷ ｐウエル Ｑｓ メモリセル選択ＭＩＳ・ＦＥＴ
フロントページの続き (72)発明者 塩屋 雅弘 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 (72)発明者 児島 雅之 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 池田 武信 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 4M104 AA01 AA09 AA10 BB01 BB18 CC01 DD02 DD08 DD12 DD16 DD17 DD22 DD37 DD43 DD55 DD66 DD67 DD71 DD75 DD78 DD92 FF07 GG08 GG16 HH14 5F004 AA05 BA04 BB13 CA02 CA04 DA00 DA23 DA26 DB03 EB01 5F033 GG02 HH19 JJ04 JJ19 KK01 MM02 PP06 PP15 QQ02 QQ09 QQ11 QQ13 QQ15 QQ25 QQ35 QQ37 QQ48 QQ73 QQ79 QQ96 RR04 RR06 SS04 SS11 SS15 WW04 WW05 WW06 XX04 5F083 AD24 JA04 JA05 JA22 JA53 KA01 MA02 MA06 MA17 NA01 PR03 PR21 PR33 PR40
Claims (40)
- 【請求項１】 （ａ）半導体基板上に窒化シリコン系の
絶縁膜を堆積する工程、（ｂ）前記窒化シリコン系の絶
縁膜上に酸化シリコン系の絶縁膜を堆積する工程、
（ｃ）前記半導体基板に対して、フロロカーボン系のガ
ス、酸素および希釈ガスを有するエッチングガスを用い
てプラズマエッチング処理を施すことにより、前記酸化
シリコン系の絶縁膜を加工する工程を有し、 前記エッチングガスのエッチング処理室内滞在時間が５
０〜７００ｍｓであることを特徴とする半導体集積回路
装置の製造方法。 - 【請求項２】 請求項１記載の半導体集積回路装置の製
造方法において、 前記プラズマエッチング処理中のエッチング処理室内の
圧力が０．７〜７Ｐａであることを特徴とする半導体集
積回路装置の製造方法。 - 【請求項３】 請求項１記載の半導体集積回路装置の製
造方法において、前記エッチング処理室内に流入される
エッチングガスの総流量が２００〜１０００ｃｍ3／ｍ
ｉｎであることを特徴とする半導体集積回路装置の製造
方法。 - 【請求項４】 請求項１記載の半導体集積回路装置の製
造方法において、前記エッチング処理室内に流入される
エッチングガスの総流量が７００ｃｍ3／ｍｉｎ以上で
あることを特徴とする半導体集積回路装置の製造方法。 - 【請求項５】 請求項１記載の半導体集積回路装置の製
造方法において、 前記プラズマエッチング処理中のエッチング処理室内の
圧力が１．３〜４Ｐａであり、前記エッチング処理室内
に流入されるエッチングガスの総流量が７００ｃｍ3／
ｍｉｎ以上であることを特徴とする半導体集積回路装置
の製造方法。 - 【請求項６】 請求項１記載の半導体集積回路装置の製
造方法において、 前記希釈ガスの流量が、前記フロロカーボン系のガスお
よび酸素の流量よりも多いことを特徴とする半導体集積
回路装置の製造方法。 - 【請求項７】 請求項１記載の半導体集積回路装置の製
造方法において、 前記プラズマエッチング処理中の半導体基板の温度が、
６０〜１４０℃であることを特徴とする半導体集積回路
装置の製造方法。 - 【請求項８】 請求項１記載の半導体集積回路装置の製
造方法において、 前記プラズマエッチング処理中の半導体基板の温度が、
１００〜１３０℃であることを特徴とする半導体集積回
路装置の製造方法。 - 【請求項９】 請求項１記載の半導体集積回路装置の製
造方法において、 前記プラズマエッチング処理中のプラズマ密度が、１×
１０10〜１×１０13／ｃｍ3であることを特徴とする半
導体集積回路装置の製造方法。 - 【請求項１０】 請求項１記載の半導体集積回路装置の
製造方法において、 前記プラズマエッチング処理中のプラズマ密度が、１×
１０10〜１×１０12／ｃｍ3であることを特徴とする半
導体集積回路装置の製造方法。 - 【請求項１１】 請求項１記載の半導体集積回路装置の
製造方法において、 前記フロロカーボン系のガスがＣ5Ｆ8であり、前記希釈
ガスがアルゴンであることを特徴とする半導体集積回路
装置の製造方法。 - 【請求項１２】 請求項１１記載の半導体集積回路装置
の製造方法において、 前記アルゴンガスの流量が２００〜１０００ｃｍ3／ｍ
ｉｎであることを特徴とする半導体集積回路装置の製造
方法。 - 【請求項１３】 請求項１１記載の半導体集積回路装置
の製造方法において、 前記アルゴンガスの流量が４００〜８００ｃｍ3／ｍｉ
ｎであることを特徴とする半導体集積回路装置の製造方
法。 - 【請求項１４】 請求項１１記載の半導体集積回路装置
の製造方法において、 前記酸素とＣ5Ｆ8とのガス流量比（酸素／Ｃ5Ｆ8）が、
０．８〜１．５であることを特徴とする半導体集積回路
装置の製造方法。 - 【請求項１５】 請求項１１記載の半導体集積回路装置
の製造方法において、 前記酸素とＣ5Ｆ8とのガス流量比（酸素／Ｃ5Ｆ8）が、
１〜１．２であることを特徴とする半導体集積回路装置
の製造方法。 - 【請求項１６】 請求項１１記載の半導体集積回路装置
の製造方法において、 前記Ｃ5Ｆ8の分圧が、０．０２〜０．２Ｐａであること
を特徴とする半導体集積回路装置の製造方法。 - 【請求項１７】 請求項１１記載の半導体集積回路装置
の製造方法において、 前記Ｃ5Ｆ8の分圧が、０．０４〜０．１Ｐａであること
を特徴とする半導体集積回路装置の製造方法。 - 【請求項１８】 （ａ）半導体基板上に窒化シリコン系
の絶縁膜を堆積する工程、（ｂ）前記窒化シリコン系の
絶縁膜上に酸化シリコン系の絶縁膜を堆積する工程、
（ｃ）前記半導体基板に対して、フロロカーボン系のガ
ス、酸素および希釈ガスを有するエッチングガスを用い
てプラズマエッチング処理を施すことにより、前記酸化
シリコン系の絶縁膜を加工する工程を有し、 前記エッチングガスのエッチング処理室内滞在時間が５
０〜３５０ｍｓであることを特徴とする半導体集積回路
装置の製造方法。 - 【請求項１９】 （ａ）半導体基板上に窒化シリコン系
の絶縁膜を堆積する工程、（ｂ）前記窒化シリコン系の
絶縁膜上に酸化シリコン系の絶縁膜を堆積する工程、
（ｃ）前記半導体基板に対して、フロロカーボン系のガ
ス、酸素および希釈ガスを有するエッチングガスを用い
てプラズマエッチング処理を施すことにより、前記酸化
シリコン系の絶縁膜を加工する工程を有し、 前記エッチングガスのエッチング処理室内滞在時間が１
００〜２００ｍｓであることを特徴とする半導体集積回
路装置の製造方法。 - 【請求項２０】 （ａ）半導体基板上に窒化シリコン系
の絶縁膜を堆積する工程、 （ｂ）前記窒化シリコン系の絶縁膜上に酸化シリコン系
の絶縁膜を堆積する工程、（ｃ）前記酸化シリコン系の
絶縁膜に対して、フロロカーボン系のガス、酸素および
希釈ガスを有するエッチングガスを用いてプラズマエッ
チング処理を施すことにより、前記酸化シリコン系の絶
縁膜を加工する工程を有し、 前記プラズマエッチング処理中のエッチング処理室内の
圧力が０．７〜７Ｐａであり、前記エッチング処理室内
に流入されるエッチングガスの総流量が７００ｃｍ3／
ｍｉｎ以上であることを特徴とする半導体集積回路装置
の製造方法。 - 【請求項２１】 （ａ）半導体基板上に窒化シリコン系
の絶縁膜を堆積する工程、（ｂ）前記窒化シリコン系の
絶縁膜上に酸化シリコン系の絶縁膜を堆積する工程、
（ｃ）前記酸化シリコン系の絶縁膜に対して、フロロカ
ーボン系のガス、酸素および希釈ガスを有するエッチン
グガスを用いてプラズマエッチング処理を施すことによ
り、前記酸化シリコン系の絶縁膜を加工する工程を有
し、 前記プラズマエッチング処理中のエッチング処理室内の
圧力が１．３〜４Ｐａであり、前記エッチング処理室内
に流入されるエッチングガスの総流量が７００ｃｍ3／
ｍｉｎ以上であることを特徴とする半導体集積回路装置
の製造方法。 - 【請求項２２】 （ａ）半導体基板上に酸化シリコン系
の絶縁膜を堆積する工程、（ｂ）前記酸化シリコン系の
絶縁膜上にハードマスクを形成する工程、（ｃ）前記ハ
ードマスクをエッチングマスクとして、前記半導体基板
に対して、フロロカーボン系のガス、酸素および希釈ガ
スを有するエッチングガスを用いてプラズマエッチング
処理を施すことにより、前記酸化シリコン系の絶縁膜を
加工する工程を有し、 前記エッチングガスのエッチング処理室内滞在時間が５
０〜７００ｍｓであることを特徴とする半導体集積回路
装置の製造方法。 - 【請求項２３】 請求項２２記載の半導体集積回路装置
の製造方法において、 前記プラズマエッチング処理中の処理室内の圧力が０．
７〜７Ｐａであることを特徴とする半導体集積回路装置
の製造方法。 - 【請求項２４】 請求項２２記載の半導体集積回路装置
の製造方法において、前記処理室内に流入されるエッチ
ングガスの総流量が２００〜１０００ｃｍ3／ｍｉｎ以
上であることを特徴とする半導体集積回路装置の製造方
法。 - 【請求項２５】 請求項２２記載の半導体集積回路装置
の製造方法において、前記処理室内に流入されるエッチ
ングガスの総流量が７００ｃｍ3／ｍｉｎ以上であるこ
とを特徴とする半導体集積回路装置の製造方法。 - 【請求項２６】 請求項２２記載の半導体集積回路装置
の製造方法において、 前記プラズマエッチング処理中の処理室内の圧力が１．
３〜４Ｐａであり、前記処理室内に流入されるエッチン
グガスの総流量が７００ｃｍ3／ｍｉｎ以上であること
を特徴とする半導体集積回路装置の製造方法。 - 【請求項２７】 請求項２２記載の半導体集積回路装置
の製造方法において、 前記希釈ガスの流量が、前記フロロカーボン系のガスお
よび酸素の流量よりも多いことを特徴とする半導体集積
回路装置の製造方法。 - 【請求項２８】 請求項２２記載の半導体集積回路装置
の製造方法において、 前記プラズマエッチング処理中のプラズマ密度が、１×
１０10〜１×１０13／ｃｍ3であることを特徴とする半
導体集積回路装置の製造方法。 - 【請求項２９】 請求項２２記載の半導体集積回路装置
の製造方法において、 前記プラズマエッチング処理中のプラズマ密度が、１×
１０10〜１×１０12／ｃｍ3であることを特徴とする半
導体集積回路装置の製造方法。 - 【請求項３０】 請求項２２記載の半導体集積回路装置
の製造方法において、 前記フロロカーボン系のガスがＣ5Ｆ8であり、前記希釈
ガスがアルゴンであることを特徴とする半導体集積回路
装置の製造方法。 - 【請求項３１】 請求項３０記載の半導体集積回路装置
の製造方法において、 前記アルゴンガスの流量が２００〜１０００ｃｍ3／ｍ
ｉｎであることを特徴とする半導体集積回路装置の製造
方法。 - 【請求項３２】 請求項３０記載の半導体集積回路装置
の製造方法において、 前記アルゴンガスの流量が４００〜８００ｃｍ3／ｍｉ
ｎであることを特徴とする半導体集積回路装置の製造方
法。 - 【請求項３３】 請求項３０記載の半導体集積回路装置
の製造方法において、 前記酸素とＣ5Ｆ8とのガス流量比（酸素／Ｃ5Ｆ8）が、
０．８〜１．５であることを特徴とする半導体集積回路
装置の製造方法。 - 【請求項３４】 請求項３０記載の半導体集積回路装置
の製造方法において、 前記酸素とＣ5Ｆ8とのガス流量比（酸素／Ｃ5Ｆ8）が、
１〜１．２であることを特徴とする半導体集積回路装置
の製造方法。 - 【請求項３５】 請求項３０記載の半導体集積回路装置
の製造方法において、 前記Ｃ5Ｆ8の分圧が、０．０２〜０．２Ｐａであること
を特徴とする半導体集積回路装置の製造方法。 - 【請求項３６】 請求項３０記載の半導体集積回路装置
の製造方法において、 前記Ｃ5Ｆ8の分圧が、０．０４〜０．１Ｐａであること
を特徴とする半導体集積回路装置の製造方法。 - 【請求項３７】 （ａ）半導体基板上に酸化シリコン系
の絶縁膜を堆積する工程、（ｂ）前記酸化シリコン系の
絶縁膜上にハードマスクを形成する工程、（ｃ）前記ハ
ードマスクをエッチングマスクとして、前記半導体基板
に対して、フロロカーボン系のガス、酸素および希釈ガ
スを有するエッチングガスを用いてプラズマエッチング
処理を施すことにより、前記酸化シリコン系の絶縁膜を
加工する工程を有し、 前記エッチングガスのエッチング処理室内滞在時間が５
０〜３５０ｍｓであることを特徴とする半導体集積回路
装置の製造方法。 - 【請求項３８】 （ａ）半導体基板上に酸化シリコン系
の絶縁膜を堆積する工程、（ｂ）前記酸化シリコン系の
絶縁膜上にハードマスクを形成する工程、（ｃ）前記ハ
ードマスクをエッチングマスクとして、前記半導体基板
に対して、フロロカーボン系のガス、酸素および希釈ガ
スを有するエッチングガスを用いてプラズマエッチング
処理を施すことにより、前記酸化シリコン系の絶縁膜を
加工する工程を有し、 前記エッチングガスのエッチング処理室内滞在時間が１
００〜２００ｍｓであることを特徴とする半導体集積回
路装置の製造方法。 - 【請求項３９】 （ａ）半導体基板上に酸化シリコン系
の絶縁膜を堆積する工程、（ｂ）前記酸化シリコン系の
絶縁膜上にハードマスクを形成する工程、（ｃ）前記ハ
ードマスクをエッチングマスクとして、前記半導体基板
に対して、フロロカーボン系のガス、酸素および希釈ガ
スを有するエッチングガスを用いてプラズマエッチング
処理を施すことにより、前記酸化シリコン系の絶縁膜を
加工する工程を有し、 前記プラズマエッチング処理中のエッチング処理室内の
圧力が０．７〜７Ｐａであり、前記エッチング処理室内
に流入されるエッチングガスの総流量が７００ｃｍ3／
ｍｉｎ以上であることを特徴とする半導体集積回路装置
の製造方法。 - 【請求項４０】 （ａ）半導体基板上に酸化シリコン系
の絶縁膜を堆積する工程、（ｂ）前記酸化シリコン系の
絶縁膜上にハードマスクを形成する工程、（ｃ）前記ハ
ードマスクをエッチングマスクとして、前記半導体基板
に対して、フロロカーボン系のガス、酸素および希釈ガ
スを有するエッチングガスを用いプラズマエッチング処
理を施すことにより、前記酸化シリコン系の絶縁膜を加
工する工程を有し、 前記プラズマエッチング処理中のエッチング処理室内の
圧力が１．３〜４Ｐａであり、前記エッチング処理室内
に流入されるエッチングガスの総流量が７００ｃｍ3／
ｍｉｎ以上であることを特徴とする半導体集積回路装置
の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000200986A JP2002025979A (ja) | 2000-07-03 | 2000-07-03 | 半導体集積回路装置の製造方法 |
| TW090115438A TW533502B (en) | 2000-07-03 | 2001-06-26 | Manufacturing method of semiconductor integrated circuit device |
| US09/893,577 US6838388B2 (en) | 2000-07-03 | 2001-06-29 | Fabrication method of semiconductor integrated circuit device |
| KR1020010038927A KR100689916B1 (ko) | 2000-07-03 | 2001-06-30 | 반도체 집적 회로 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000200986A JP2002025979A (ja) | 2000-07-03 | 2000-07-03 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002025979A true JP2002025979A (ja) | 2002-01-25 |
Family
ID=18698763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000200986A Pending JP2002025979A (ja) | 2000-07-03 | 2000-07-03 | 半導体集積回路装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6838388B2 (ja) |
| JP (1) | JP2002025979A (ja) |
| KR (1) | KR100689916B1 (ja) |
| TW (1) | TW533502B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003081656A1 (fr) * | 2002-03-25 | 2003-10-02 | Tokyo Electron Limited | Procede de gravure par plasma |
| JP5354383B2 (ja) * | 2007-09-11 | 2013-11-27 | 国立大学法人東北大学 | 電子装置の製造方法 |
| JP2015043386A (ja) * | 2013-08-26 | 2015-03-05 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| WO2018071181A1 (en) * | 2016-10-11 | 2018-04-19 | Lam Research Corporation | Method for selectively etching with reduced aspect ratio dependence |
| US10541147B2 (en) | 2015-07-07 | 2020-01-21 | Tokyo Electron Limited | Etching method |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002187231A (ja) * | 2000-10-13 | 2002-07-02 | Dainippon Printing Co Ltd | バリア性フィルムおよびその製造法 |
| JP4153708B2 (ja) * | 2002-03-12 | 2008-09-24 | 東京エレクトロン株式会社 | エッチング方法 |
| US7367114B2 (en) * | 2002-08-26 | 2008-05-06 | Littelfuse, Inc. | Method for plasma etching to manufacture electrical devices having circuit protection |
| US7452201B2 (en) * | 2003-09-12 | 2008-11-18 | Injectnotech Inc. | Injection molding valve gate system and activating mechanism |
| US7078337B2 (en) * | 2003-09-30 | 2006-07-18 | Agere Systems Inc. | Selective isotropic etch for titanium-based materials |
| JP2007180311A (ja) * | 2005-12-28 | 2007-07-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| US7910489B2 (en) * | 2006-02-17 | 2011-03-22 | Lam Research Corporation | Infinitely selective photoresist mask etch |
| US7608195B2 (en) * | 2006-02-21 | 2009-10-27 | Micron Technology, Inc. | High aspect ratio contacts |
| US20080014755A1 (en) * | 2006-07-12 | 2008-01-17 | Tokyo Electron Limited | Plasma etching method and computer-readable storage medium |
| JP5046639B2 (ja) * | 2006-08-23 | 2012-10-10 | 富士フイルム株式会社 | カラーフィルタの製造方法 |
| KR100886641B1 (ko) * | 2006-09-29 | 2009-03-04 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| US8507385B2 (en) * | 2008-05-05 | 2013-08-13 | Shanghai Lexvu Opto Microelectronics Technology Co., Ltd. | Method for processing a thin film micro device on a substrate |
| US8338205B2 (en) * | 2009-08-31 | 2012-12-25 | Shanghai Lexvu Opto Microelectronics Technology Co., Ltd. | Method of fabricating and encapsulating MEMS devices |
| JP5709505B2 (ja) * | 2010-12-15 | 2015-04-30 | 東京エレクトロン株式会社 | プラズマ処理装置、プラズマ処理方法、および記憶媒体 |
| US8765613B2 (en) | 2011-10-26 | 2014-07-01 | International Business Machines Corporation | High selectivity nitride etch process |
| JP6315809B2 (ja) * | 2014-08-28 | 2018-04-25 | 東京エレクトロン株式会社 | エッチング方法 |
| CN105810579B (zh) | 2015-01-16 | 2019-12-06 | 东京毅力科创株式会社 | 蚀刻方法 |
| JP6504827B2 (ja) | 2015-01-16 | 2019-04-24 | 東京エレクトロン株式会社 | エッチング方法 |
| CN105810581B (zh) * | 2015-01-16 | 2019-12-10 | 东京毅力科创株式会社 | 蚀刻方法 |
| JP2016136606A (ja) * | 2015-01-16 | 2016-07-28 | 東京エレクトロン株式会社 | エッチング方法 |
| JP2016157793A (ja) | 2015-02-24 | 2016-09-01 | 東京エレクトロン株式会社 | エッチング方法 |
| US10163719B2 (en) * | 2015-12-15 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming self-alignment contact |
| JP6851217B2 (ja) * | 2017-02-16 | 2021-03-31 | 東京エレクトロン株式会社 | プラズマ処理方法及びプラズマ処理装置 |
| TWI759754B (zh) * | 2020-06-03 | 2022-04-01 | 台灣奈米碳素股份有限公司 | 製作半導體裝置的溝槽結構的乾式蝕刻製程 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3323530B2 (ja) | 1991-04-04 | 2002-09-09 | 株式会社日立製作所 | 半導体装置の製造方法 |
| US6238588B1 (en) * | 1991-06-27 | 2001-05-29 | Applied Materials, Inc. | High pressure high non-reactive diluent gas content high plasma ion density plasma oxide etch process |
| US5282925A (en) * | 1992-11-09 | 1994-02-01 | International Business Machines Corporation | Device and method for accurate etching and removal of thin film |
| JPH0845917A (ja) | 1995-07-07 | 1996-02-16 | Hitachi Ltd | プラズマ処理装置およびプラズマ処理方法 |
| US6159862A (en) * | 1997-12-27 | 2000-12-12 | Tokyo Electron Ltd. | Semiconductor processing method and system using C5 F8 |
| JPH11317392A (ja) | 1998-04-30 | 1999-11-16 | Nippon Zeon Co Ltd | 選択ドライエッチング方法 |
| JP4230029B2 (ja) | 1998-12-02 | 2009-02-25 | 東京エレクトロン株式会社 | プラズマ処理装置およびエッチング方法 |
| US6136643A (en) * | 1999-02-11 | 2000-10-24 | Vanguard International Semiconductor Company | Method for fabricating capacitor-over-bit-line dynamic random access memory (DRAM) using self-aligned contact etching technology |
| US6675137B1 (en) * | 1999-09-08 | 2004-01-06 | Advanced Micro Devices, Inc. | Method of data compression using principal components analysis |
| US6432318B1 (en) * | 2000-02-17 | 2002-08-13 | Applied Materials, Inc. | Dielectric etch process reducing striations and maintaining critical dimensions |
| US6403491B1 (en) * | 2000-11-01 | 2002-06-11 | Applied Materials, Inc. | Etch method using a dielectric etch chamber with expanded process window |
-
2000
- 2000-07-03 JP JP2000200986A patent/JP2002025979A/ja active Pending
-
2001
- 2001-06-26 TW TW090115438A patent/TW533502B/zh not_active IP Right Cessation
- 2001-06-29 US US09/893,577 patent/US6838388B2/en not_active Expired - Fee Related
- 2001-06-30 KR KR1020010038927A patent/KR100689916B1/ko not_active IP Right Cessation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003081656A1 (fr) * | 2002-03-25 | 2003-10-02 | Tokyo Electron Limited | Procede de gravure par plasma |
| JP5354383B2 (ja) * | 2007-09-11 | 2013-11-27 | 国立大学法人東北大学 | 電子装置の製造方法 |
| JP2015043386A (ja) * | 2013-08-26 | 2015-03-05 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| US10541147B2 (en) | 2015-07-07 | 2020-01-21 | Tokyo Electron Limited | Etching method |
| WO2018071181A1 (en) * | 2016-10-11 | 2018-04-19 | Lam Research Corporation | Method for selectively etching with reduced aspect ratio dependence |
| US10037890B2 (en) | 2016-10-11 | 2018-07-31 | Lam Research Corporation | Method for selectively etching with reduced aspect ratio dependence |
| US10541141B2 (en) | 2016-10-11 | 2020-01-21 | Lam Research Corporation | Method for selectively etching with reduced aspect ratio dependence |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020001963A1 (en) | 2002-01-03 |
| TW533502B (en) | 2003-05-21 |
| US6838388B2 (en) | 2005-01-04 |
| KR20020003294A (ko) | 2002-01-12 |
| KR100689916B1 (ko) | 2007-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002025979A (ja) | 半導体集積回路装置の製造方法 | |
| KR100757652B1 (ko) | 반도체 집적 회로 장치의 제조 방법 | |
| US10186428B2 (en) | Removal methods for high aspect ratio structures | |
| US9773695B2 (en) | Integrated bit-line airgap formation and gate stack post clean | |
| US10541246B2 (en) | 3D flash memory cells which discourage cross-cell electrical tunneling | |
| US6168726B1 (en) | Etching an oxidized organo-silane film | |
| JP2009530851A (ja) | 低誘電率材料のイン・サイチュの裏側ポリマー除去を含むプラズマ誘電エッチング方法 | |
| WO1999016110A2 (en) | Plasma process for selectively etching oxide using fluoropropane or fluoropropylene | |
| JP2009267432A (ja) | 半導体集積回路装置の製造方法 | |
| JP4645167B2 (ja) | フォーカスリング、プラズマエッチング装置及びプラズマエッチング方法。 | |
| TW200818301A (en) | Dry etching method of insulating film | |
| WO2021204289A1 (zh) | 半导体结构及其形成方法 | |
| JP4577328B2 (ja) | 半導体装置の製造方法 | |
| JP4515309B2 (ja) | エッチング方法 | |
| US7132368B2 (en) | Method for repairing plasma damage after spacer formation for integrated circuit devices | |
| JP2002289554A (ja) | 半導体装置及びその製造方法 | |
| US11715780B2 (en) | High performance and low power semiconductor device | |
| JP3570903B2 (ja) | 半導体装置の製造方法 | |
| US11380697B2 (en) | Raised pad formations for contacts in three-dimensional structures on microelectronic workpieces | |
| JPH09148429A (ja) | 半導体装置の製造方法 | |
| KR20240101508A (ko) | 에칭 방법 | |
| TW202412087A (zh) | 高選擇性氧化矽移除之方法 | |
| JPH05267247A (ja) | ドライエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050315 |