JP2009530851A - 低誘電率材料のイン・サイチュの裏側ポリマー除去を含むプラズマ誘電エッチング方法 - Google Patents

低誘電率材料のイン・サイチュの裏側ポリマー除去を含むプラズマ誘電エッチング方法 Download PDF

Info

Publication number
JP2009530851A
JP2009530851A JP2009501458A JP2009501458A JP2009530851A JP 2009530851 A JP2009530851 A JP 2009530851A JP 2009501458 A JP2009501458 A JP 2009501458A JP 2009501458 A JP2009501458 A JP 2009501458A JP 2009530851 A JP2009530851 A JP 2009530851A
Authority
JP
Japan
Prior art keywords
process gas
polymer
workpiece
hydrogen
electrostatic chuck
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009501458A
Other languages
English (en)
Other versions
JP2009530851A5 (ja
Inventor
ジェラード エー デルガディーノ
リチャード ハグボーグ
ダグラス エー ジュニア ブッフバーガー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2009530851A publication Critical patent/JP2009530851A/ja
Publication of JP2009530851A5 publication Critical patent/JP2009530851A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02082Cleaning product to be cleaned
    • H01L21/0209Cleaning of wafer backside
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

イン・サイチュでの裏側ポリマー除去のプラズマエッチングプロセスは、多孔性又は非多孔性カーボンドープされた酸化ケイ素誘電体層とフォトレジストマスクを表面に有するワークピースで開始される。ワークピースは、エッチングリアクタチャンバにおいて静電チャック上にクランプされる。このプロセスには、フルオロ−カーボンベースのプロセスガスを導入し、RFバイアス電力を静電チャックに、RFソース電力をオーバーヘッド電極に印加して、誘電体層の露出した部分をエッチングし、一方で、保護フルオロ−カーボンポリマーをフォトレジストマスク上に堆積することが含まれる。このプロセスには、フルオロ−カーボンベースのプロセスガスを除去し、水素ベースのプロセスガスを導入し、RFソース電力をオーバーヘッド電極に印加することが更に含まれる。静電チャックのリフトピンを伸ばして、静電チャックの上にワークピースを上昇し、ワークピースの裏側をリアクタチャンバのプラズマに露出して、ポリマーが裏側から除去されるまで、裏側に以前に堆積したポリマーを還元する。

Description

発明の背景
集積回路の性能は、デバイス切り替え速度を増大し、相互接続密度を増大し、近接する導体間のクロストークを減少することにより、絶えず改良されている。低誘電率の新しい誘電性薄膜材料、例えば、多孔性カーボンドープ二酸化ケイ素を用いることにより、切り替え速度は増大し、クロストークは減少している。相互接続された導電性層の数を増やし、フィーチャーサイズ(例えば、線幅、穴直径)を減らすことにより、相互接続は増大している。かかる深い層間の接続には、高アスペクト比(深く狭い)の導体開口部又は「ビア」が必要である。かかる微細なフィーチャーには、短い波長に適合できるフォトレジスト(フォトリソグラフィー用)が必要である。かかるフォトレジストは、より薄くなる傾向があり、誘電エッチングプロセス中、ピンホールやストライエーションといった欠陥が形成される傾向がある。この問題は、誘電体内層絶縁フィルムのプラズマエッチング中、フルオロ−カーボン化学物質を用いて、保護フルオロ−カーボンポリマーを、フォトレジスト上に堆積することにより対処されている。エッチングプロセス後、ウェハに実施しなければならない後のプロセスを汚染するのを避けるために、ポリマーは、ウェハから除去されなければならない。従って、ポストエッチングポリマー除去ステップが実施される。しかしながら、ポストエッチングポリマー除去ステップにおいては、堆積したポリマーの全てを除去するのは難しい。これは、ポリマーの一部が、ウェハ端部と、ウェハ台座周囲のリングカラープロセスキットの間の間隙を通って、周囲でウェハ裏側に堆積するからである。かかる間隙は、静電チャック(ESC)への妨害を避けるのに必要である。静電チャックは、ウェハを冷却表面に強制的にクランプして、プラズマエッチングプロセスの温度制御要件に適合するものである。ウェハ端部とリングカラーの間隙は、ポストエッチングポリマー除去ステップ中、ポリマーをウェハ裏側に通し、そこから除去するには、プラズマには狭すぎる。従って、この問題に対する従来のやり方では、ポストエッチングポリマーの除去ステップにおいて酸素プラズマを用い、カーボン含有材料(ポリマー及びフォトレジスト等)を酸化した後、ウェハを液体HF酸に浸漬するものである。このステップでは、単純なリモートプラズマ源による比較的高いウェハ温度(例えば、300度以上)が可能な加熱ウェハサポート台座を有する別個の比較的安価な「アッシング」チャンバを用いる。このプロセスは、強固な材料である二酸化ケイ素のような従来の誘電体材料に悪影響を及ぼすものではない。しかしながら、かかる酸化プロセスは、多孔性カーボンドープ二酸化ケイ素のような新しい低誘電率絶縁材料には、大変な悪影響を及ぼす。ポストエッチングクリーニングステップの酸化化学物質は、カーボンをカーボンドープ二酸化ケイ素誘電体材料から除去し、最終的に、カーボンは大気中の水と入れ替わる。これによって、絶縁体の誘電率が増大し、主たる利点が失われる。かかる損傷は、断面画像で見ると、誘電体層側壁のアンダーカットとして明白である。このアンダーカットは、ポストエッチングクリーニングステップ後に、ウェハを希釈酸に浸漬することにより明らかになる。他の問題は、我々の調査によれば、かかる酸化プロセスでは、60秒後でも、裏側ポリマーが完全に除去されないことである。
従って、余計なプロセス時間を必要とせずに、低誘電率絶縁材料に損傷を与えない、ウェハ裏側からポリマーを完全且つ迅速に除去する方法が求められている。
発明の概要
イン・サイチュ(in−situ:その場で)での裏側ポリマー除去のプラズマエッチングプロセスは、多孔性カーボンドープ二酸化ケイ素誘電体層を有するワークピースと、ワークピース表面のフォトレジストマスクで開始される。ワークピースは、エッチングリアクタチャンバにおいて、静電チャックにクランプされる。このプロセスには、フルオロ−カーボンベースのプロセスガスを導入し、RFバイアス電力を静電チャックに、且つ/又は、RFソース電力をオーバーヘッド電極に印加して、誘電体層の露出した部分をエッチングし、一方で、保護フルオロ−カーボンポリマーをフォトレジストマスク上に堆積することが含まれる。このプロセスには、フルオロ−カーボンベースのプロセスガスを除去し、水素ベースのプロセスガスを導入し、RFソース電力をオーバーヘッド電極に印加することが更に含まれる。静電チャックのリフトピンを伸ばして、静電チャックの上にワークピースを上昇し、ワークピースの裏側をリアクタチャンバのプラズマに露出して、ポリマーが裏側から除去されるまで、裏側に以前に堆積したポリマーを除去する。
発明の詳細な説明
本発明は、ポストエッチングポリマー除去ステップを含む、低誘電率材料のエッチングプロセスの知見に基づくものであり、低誘電率絶縁層(例えば、多孔性カーボンドープ二酸化ケイ素)を損傷せずに、裏側ポリマーを、60秒未満以内に完全に除去するものである。本発明を具体化するエッチングプロセスを図1に示す。図2には、図1のプロセスを用いて形成することのできる薄膜構造の一例を示す。図2に示すフォトレジストマスク10は、誘電体層12上に堆積されており、マスク10は、誘電体層12にエッチングされるフィーチャー18に対応するアパーチャ10aを有している。これは、図1のブロック70のステップに対応する。フィーチャーは、狭いビア18でよい。ビア18は、誘電体層12及びバリア層20を通して延在していて、銅線22の上部表面を露出している。誘電体層は、低誘電率材料、例えば、多孔性カーボンドープ二酸化ケイ素や多孔性有機シリケート材料である。バリア層20は、薄膜構造を通して金属(銅)原子の拡散をブロックできる低誘電率材料、例えば、窒素ドープ炭化ケイ素である。図1のブロック72のステップでは、フルオロ−カーボン含有プロセスガスのプラズマを用いて、フォトレジスト層10の開口部下にある誘電体材料12の部分をエッチングして除去することにより、図2のビア18が形成される。このステップは、プラズマエッチングリアクタ、例えば、ウェハ28を処理するための、図3に図示したタイプの容量結合プラズマエッチングリアクタで実施される。図3のエッチングリアクタは、側壁30、インピーダンス整合33bを通して、RFプラズマソース電力生成器33aにより、ガスパネル32a及びRF駆動により供給されるオーバーヘッド電極/ガスシャワーヘッド32、直流チャッキング電圧コントローラ36aにより制御され、インピーダンス整合37bを通して、RFバイアス生成器37aにより駆動される内部電極36を備えた静電チャック34、及びチャック34の下に延在するウェハ28の周囲部分の下にあるリングカラー38又はプロセスキットを有している。ウェハ28は、通常のリフトピン58により、静電チャック34に上げ(図3の点線ウェハ28)下げ(図3の実線ウェハ28)される。直流チャッキング電圧が電極36に印加された時の静電チャック34のウェハクランプ機能により、ウェハ28が、静電チャック34にクランプされている間、カラー38とウェハ28の裏側の間の間隙39が、カラー38による妨害を防ぐ。図1のブロック72のエッチングステップ中、フルオロ−カーボンプロセスガスは、単純なフルオロ−カーボンエッチング種と、重い、カーボンリッチなポリマー形成種に解離されて、図2のフォトレジスト10に保護層11を形成する。ポリマー形成種は、ウェハ−カラー間隙を通って移動して、ウェハ28の裏側に環形裏側ポリマー層40を形成する。
次のステップ、図1のブロック74で、フルオロ−カーボンプロセスガスを、エッチングリアクタチャンバから除去し、水蒸気の割合の少ない水素プロセスガスと置換する。プラズマソース電力(例えば、162MHz RF電力)を、天井電極32に印加する(図1のブロック76)。ソース電力を印加する前に、リフトピン58を伸ばして、ウェハ28を静電チャック34の上に上げて、ウェハ裏側を露出する(図1のブロック78)。(或いは、ブロック76と78のステップの順番は逆にしてもよい。)その結果、還元プラズマが、チャンバに生成されて、裏側ポリマーフィルム40のカーボンを還元して、このフィルムを除去する。還元剤は水素である。水素プロセスガスに、水蒸気を含めるのが好ましい。水素を更に添加するよりも、水を添加した方が、チャンバ中のフリー水素の数が増えることが分かったからである。この現象は、発光分析により観察した。それによれば、水素線は、水蒸気の添加に逆比例して増大しているのが示されている。エッチングリアクタチャンバにおける水素のこの増大により、ポリマーが還元される速度が増大する。
ウェハ28は、非常に短い時間(例えば、60秒)、還元プラズマ中で、リフトピン58により持ち上げられた位置に保持される。その間に、全ての裏側ポリマーフィルム40が完全に除去される。
還元化学物質(即ち、水素プロセスガス)を用いると、60秒以内に、裏側ポリマーが完全に除去されることが、本発明により知見された。明らかに、プロセスガス中の水素は、ハイドロ−カーボン化合物を形成することにより、ポリマー中のカーボンを還元するが、多孔性カーボンドープ二酸化ケイ素誘電体材料中のカーボンは殆ど、又は全く還元しない(図2の絶縁層12)。
図4の急な曲線は、ウェハ裏側の初期の状態に対応しており、大量の裏側ポリマーを示している。図4の平坦な曲線は、ポリマー除去ステップ後に得られたものであり、還元化学物質を、図3のエッチングリアクタで用い、ウェハ28をエッチングリアクタから移動することなく、全ての裏側ポリマーの完全な除去を示している。このように、還元化学物質が、外部熱源(加熱基板等)なしで、効率的に作用することは、意外な結果である。還元化学物質によって、低誘電率絶縁材料12への損傷が観察されないことは他の意外な結果である(これに対し、酸化化学物質だと、低誘電率絶縁材料に大きな損傷を与える)。カーボンドープ二酸化ケイ素薄膜に対する損傷は、誘電体エッチングステップを実施し、裏側ポリマー除去ステップを実施し、最後に、希釈HFにウェハを浸漬することにより、我々の調査で確認された。その後、各断面の走査電子顕微鏡画像を得た。従来の酸化ポスト−エッチングポリマー除去技術を用いて処理されたウェハについては、エッチング断面画像から、エッチングされた構造に大きなアンダーカットがあることが分かった。しかしながら、ポストエッチング裏側ポリマー除去ステップで還元化学物質を用いたウェハについては、多孔性カーボンドープ二酸化ケイ素のアンダーカット又は損傷は、エッチング断面のSEM画像から、アンダーカットは2nm以下(無視できる量)と非常に少なかった。水素ガス及び水蒸気を用いたポリマー除去プロセスは、全ての裏側ポリマー層40を、比較的低温で、効率的に除去することは(例えば、40〜60秒以内に)、最も意外な結果である。ゲラルドA.デルガディーノらにより「低誘電率材料のエクス・サイチュの裏側ポリマー除去を含むプラズマ誘電体エッチングプロセス」の名称で出願され、本譲渡人に譲渡された、関連する同時係属中の米国特許出願(本出願と同時に出願したため、出願番号は不明)では、高温が必要であることが予測されるように、ウェハを高温(例えば、100〜400℃)まで加熱した後、裏側ポリマーを除去するのに、水素及び水蒸気プロセスガスを用いて実施されている。しかしながら、本発明では、低誘電率絶縁体フィルムを、前のステップでエッチングしておき、エッチングリアクタにおいて、水素及び水蒸気の化学反応によりポリマー裏側除去ステップを実施する。かかるエッチングリアクタは、低温(例えば、60〜100℃)でバルクウェハ温度を維持できなければならない。従って、その静電チャック34は、60度より高くウェハを加熱できず、実際は、ウェハを冷却するのが好適である。従って、図1のブロック78のリフトピンを上げるステップを行って、ウェハを静電チャック34の上に上げる時、ウェハは比較的低温である。従来の予想では、水素と水蒸気のプラズマの化学反応には、裏側ポリマーフィルム40を除去するのに長い時間が必要か、それを完全に除去することはできないというものであった。我々の知見によれば、プロセスは非常に効率的であり、僅か40〜60秒以内で、全ての裏側ポリマーフィルム40が除去されるという意外な結果が得られる。1つの理由は、ポリマー還元(水素ベース)の化学反応が、低ウェハ温度であるにも関わらず、効率的で、図3のオーバーヘッド電極32に印加されたRFソース電力が、非常に高い周波数(VHF)範囲、即ち、27MHz〜400MHz、本実施例において、具体的には、162MHzであり、その電力の大部分(約90%)が、プラズマ中のイオン解離に寄与する傾向があり、従って、極めて高度なプラズマイオン解離及び大量のフリー水素が得られるからである。他の理由は、裏側ポリマー除去ステップを、後述するように、比較的低圧(例えば、500mT)で実施して、低圧と高解離の組み合わせによって、プロセスが促進され、ウェハを加熱する必要が排除されるからである。従来のポリマー除去プロセスでは、非常に高いチャンバ圧(例えば、2トル)と共に、非常に高いウェハ温度が用いられてきた。このように、従来のやり方とは異なる我々のプロセスによれば、低チャンバ圧及び比較的低いウェハ温度で操作することにより、意外な成果が得られた。
ブロック74、76及び78の裏側ポリマー除去ステップの一例において、2000ワットのRFソース電力(例えば、162MHz)を、図3のエッチングリアクタの天井電極32に印加し、2000sccmの水素ガス及び100sccmの水蒸気を、500mTのチャンバ圧で、ガスパネル32aにより供給した。このプロセスにより、全ての裏側ポリマーフィルム(図3)が、60秒で除去された。フィルム40の除去前の厚さは400オングストロームあった。我々は、300mTが理想的な圧力(我々の実験によれば、低圧だと解離が増大することが示されているため)であり、チャンバ圧を900mTと高く上げたり、30mT未満に減じると、悪い結果となることを見出した。通常、プロセスガスは、主に、純粋な水素ガスであり、その大部分がフリー水素へと解離する。水蒸気含量は、プロセスガスの水素含量の一部であり、発光分析により示されるガスのフリー水素含量が最大となるように調節する。水蒸気フローレートは、典型的に、水素ガスフローレートの僅か一部であり、水素フローレートの10分の一又は12分の一と少ない(上記の実施例のように)。水蒸気をプロセスガスから排除することができるが、かかる選択は好ましくない。
図3の全ての裏側ポリマーフィルム40が除去された後(例えば、約40〜60秒後)、リフトピン58を縮めてウェハ28を静電チャック34に戻し、ウェハ28を静電的にチャック34にクランプする(図1のブロック80)。プロセスステップを更に実施して、裏側ポリマー除去ステップ中に除去されなかったフォトレジストを除去する。水素−水プロセスガスを、アンモニアプロセスガスと交換し、RFバイアス電力を、図3のRFバイアス電力生成器37aにより静電チャック34に印加する(図1のブロック82)。このステップを、全てのフォトレジストが除去されるまで続ける(図1のブロック84)このステップにより、ウェハから残ったフォトレジストを除去する。図1のブロック74、76及び78の裏側ポリマー除去ステップにより、裏側ポリマー40とフォトレジスト10の両方が除去されたことが分かった場合には、ブロック80、82及び84のフォトレジスト除去ステップを省いてもよい。
本発明のプロセスは、多孔性と非多孔性の両方をエッチングするのに有用である。本発明のプロセスは、多孔性と非多孔性のカーボンドープ材料(例えば、カーボン−ドープケイ素)の両方をエッチングするのに有用である。多孔性酸化物(例えば、多孔性二酸化ケイ素)のような他の低k誘電性材料をエッチングするのにも有用である。エッチングプロセスは、ビア、トレンチ又はこの2つの組み合わせを形成するものであってもよい。
本発明を実施するプロセスを示すブロックフロー図である。 図1のプロセスにより形成された装置を示す図である。 本発明を実施するための好ましいプラズマエッチングリアクタを示す図である。 本発明で得られたもの(平坦線)と、ポリマー除去工程の前(曲線)のポリマー厚さの動径分布を示すグラフである。

Claims (20)

  1. イン・サイチュの裏側ポリマー除去を含むプラズマエッチング方法であって、
    カーボンドープされた酸化ケイ素誘電体層を有するワークピースを提供する工程と、
    前記ワークピースの表面にフォトレジストマスクを画定する工程と、
    前記ワークピースを、エッチングリアクタチャンバにおいて静電チャック上にクランプする工程と、
    フルオロ−カーボンベースのプロセスガスを導入し、RFバイアス電力を前記静電チャックへ、RFソース電力をオーバーヘッド電極へ印加して、前記誘電体層の露出した部分をエッチングし、一方で、保護フルオロ−カーボンポリマーを前記フォトレジストマスクに堆積する工程と、
    前記フルオロ−カーボンベースのプロセスガスを除去し、水素ベースのプロセスガスを導入し、前記静電チャックのリフトピンを伸ばして、前記静電チャック上に前記ワークピースを上昇し、前記ワークピースの裏側をリアクタチャンバのプラズマに露出し、ポリマーが前記裏側から除去されるまで、RFソース電力を前記オーバーヘッド電極に適用して、前記裏側に以前に堆積したポリマーを還元する工程とを含む方法。
  2. 前記水素ベースのプロセスガスの導入の際に、前記オーバーヘッド電極に印加された前記RFソース電力がVHF周波数である請求項1記載の方法。
  3. 前記VHF周波数が約162MHzである請求項2記載の方法。
  4. 約数百ミリトルの低チャンバ圧で前記裏側から前記ポリマーを除去する間、チャンバ圧を維持する工程を含む請求項2記載の方法。
  5. 前記チャンバ圧が約500ミリトルである請求項4記載の方法。
  6. 前記リフトピンを伸ばす工程の直前に、約60〜100℃より低いウェハ温度を設定する工程を含む請求項4記載の方法。
  7. 前記水素ベースのプロセスガスを除去してフォトレジスト除去プロセスガスを導入する工程と、RFバイアス電力を前記静電チャックに印加して、全てのフォトレジストを前記ワークピースから除去する工程を含む請求項1記載の方法。
  8. 前記水素プロセスガスが純粋な水素を含有する請求項1記載の方法。
  9. 前記水素プロセスガスが水素ガスと水蒸気の両方を含有する請求項1記載の方法。
  10. 水素ベースのプロセスガスを導入する工程が、水素ガスを第1の速度で、水蒸気を第2の速度で、プラズマ生成領域に流す工程を含み、前記第1の速度が前記第2の速度より早い請求項1記載の方法。
  11. 前記第1の速度が前記第2の速度の10倍以上である請求項10記載の方法。
  12. 前記第1の速度が前記第2の速度の20倍以上である請求項10記載の方法。
  13. 前記ワークピースの前記裏側からポリマーを除去している間に印加される前記RFソース電力が、約2000ワットである請求項2記載の方法。
  14. イン・サイチュの裏側ポリマー除去を含むプラズマエッチング方法であって、
    カーボンドープされた酸化ケイ素誘電体層を有するワークピースを提供する工程と、
    前記ワークピースの表面にフォトレジストマスクを画定する工程と、
    前記ワークピースを、エッチングリアクタチャンバにおいて静電チャック上にクランプする工程と、
    フルオロ−カーボンベースのプロセスガスを導入し、RFバイアス電力を前記静電チャックへ、RFソース電力をオーバーヘッド電極へ印加して、前記誘電体層の露出した部分をエッチングし、一方で、保護フルオロ−カーボンポリマーを前記フォトレジストマスクに堆積する工程と、
    前記フルオロ−カーボンベースのプロセスガスを除去し、水素ガスと少量の水蒸気の水素ベースのプロセスガスを導入し、前記静電チャックのリフトピンを伸ばして、前記静電チャック上に前記ワークピースを上昇し、前記ワークピースの裏側をリアクタチャンバのプラズマに露出し、ポリマーが前記裏側から除去されるまで、VHF周波数および数千ワットの電力レベルのRFソース電力を前記オーバーヘッド電極に適用し、約数百ミリトルの低チャンバ圧を維持し、一方で、バルクウェハ温度を約60〜100℃未満に設定して、前記裏側に以前に堆積したポリマーを還元する工程とを含む方法。
  15. 前記水素ベースのプロセスガスを除去してフォトレジスト除去プロセスガスを導入する工程と、RFバイアス電力を前記静電チャックに印加して、全てのフォトレジストを前記ワークピースから除去する工程を含む請求項14記載の方法。
  16. 前記フォトレジスト除去プロセスガスがアンモニアである請求項15記載の方法。
  17. 水素ベースのプロセスガスを導入する工程が、水素ガスを第1の速度で、水蒸気を第2の速度でプラズマ生成領域に流す工程を含み、前記第1の速度が前記第2の速度より早い請求項14記載の方法。
  18. 前記第1の速度が前記第2の速度の10倍以上である請求項17記載の方法。
  19. 前記第1の速度が前記第2の速度の20倍以上である請求項17記載の方法。
  20. 前記ワークピースの前記裏側からポリマーを除去している間に印加される前記RFソース電力が約2000ワットであり、前記VHF周波数が約162MHzである請求項14記載の方法。
JP2009501458A 2006-03-22 2007-03-14 低誘電率材料のイン・サイチュの裏側ポリマー除去を含むプラズマ誘電エッチング方法 Pending JP2009530851A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/386,428 US7432209B2 (en) 2006-03-22 2006-03-22 Plasma dielectric etch process including in-situ backside polymer removal for low-dielectric constant material
PCT/US2007/006449 WO2007111837A2 (en) 2006-03-22 2007-03-14 Plasma dielectric etch process including in-situ backside polymer removal for low-dielectric constant material

Publications (2)

Publication Number Publication Date
JP2009530851A true JP2009530851A (ja) 2009-08-27
JP2009530851A5 JP2009530851A5 (ja) 2010-04-30

Family

ID=38534046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009501458A Pending JP2009530851A (ja) 2006-03-22 2007-03-14 低誘電率材料のイン・サイチュの裏側ポリマー除去を含むプラズマ誘電エッチング方法

Country Status (7)

Country Link
US (1) US7432209B2 (ja)
EP (1) EP1997127A4 (ja)
JP (1) JP2009530851A (ja)
KR (1) KR101019931B1 (ja)
CN (1) CN101536155B (ja)
TW (1) TW200741861A (ja)
WO (1) WO2007111837A2 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7390755B1 (en) 2002-03-26 2008-06-24 Novellus Systems, Inc. Methods for post etch cleans
US7288484B1 (en) 2004-07-13 2007-10-30 Novellus Systems, Inc. Photoresist strip method for low-k dielectrics
US8193096B2 (en) 2004-12-13 2012-06-05 Novellus Systems, Inc. High dose implantation strip (HDIS) in H2 base chemistry
US8129281B1 (en) 2005-05-12 2012-03-06 Novellus Systems, Inc. Plasma based photoresist removal system for cleaning post ash residue
CN1978351A (zh) * 2005-12-02 2007-06-13 鸿富锦精密工业(深圳)有限公司 一种模仁保护膜的去除装置及方法
US7740768B1 (en) 2006-10-12 2010-06-22 Novellus Systems, Inc. Simultaneous front side ash and backside clean
JP4755963B2 (ja) * 2006-10-30 2011-08-24 株式会社東芝 半導体装置の製造方法
US20080141509A1 (en) * 2006-12-19 2008-06-19 Tokyo Electron Limited Substrate processing system, substrate processing method, and storage medium
US8083963B2 (en) * 2007-02-08 2011-12-27 Applied Materials, Inc. Removal of process residues on the backside of a substrate
US8435895B2 (en) 2007-04-04 2013-05-07 Novellus Systems, Inc. Methods for stripping photoresist and/or cleaning metal regions
US9732416B1 (en) 2007-04-18 2017-08-15 Novellus Systems, Inc. Wafer chuck with aerodynamic design for turbulence reduction
US20080260946A1 (en) * 2007-04-20 2008-10-23 United Microelectronics Corp. Clean method for vapor deposition process
US8329593B2 (en) * 2007-12-12 2012-12-11 Applied Materials, Inc. Method and apparatus for removing polymer from the wafer backside and edge
US8419964B2 (en) 2008-08-27 2013-04-16 Novellus Systems, Inc. Apparatus and method for edge bevel removal of copper from silicon wafers
US8591661B2 (en) 2009-12-11 2013-11-26 Novellus Systems, Inc. Low damage photoresist strip method for low-K dielectrics
US8094428B2 (en) * 2008-10-27 2012-01-10 Hermes-Microvision, Inc. Wafer grounding methodology
CN102064106B (zh) * 2009-11-18 2013-04-17 无锡华润上华半导体有限公司 孔刻蚀中预去除聚合物的方法
KR101770008B1 (ko) 2009-12-11 2017-08-21 노벨러스 시스템즈, 인코포레이티드 고주입량 주입 박리 전에 실리콘을 보호하기 위한 개선된 패시베이션 공정
US20110143548A1 (en) 2009-12-11 2011-06-16 David Cheung Ultra low silicon loss high dose implant strip
KR101131740B1 (ko) * 2011-06-20 2012-04-05 주식회사 테라텍 원격 플라즈마 발생장치를 이용한 웨이퍼 뒷면 건식 식각 방법
US9613825B2 (en) 2011-08-26 2017-04-04 Novellus Systems, Inc. Photoresist strip processes for improved device integrity
KR101276318B1 (ko) * 2011-10-12 2013-06-18 주식회사 테라텍 원격 플라즈마 발생장치를 이용한 웨이퍼 뒷면 건식 식각 방법
US9881788B2 (en) 2014-05-22 2018-01-30 Lam Research Corporation Back side deposition apparatus and applications
US9514954B2 (en) 2014-06-10 2016-12-06 Lam Research Corporation Peroxide-vapor treatment for enhancing photoresist-strip performance and modifying organic films
CN106920727B (zh) * 2015-12-24 2018-04-20 中微半导体设备(上海)有限公司 等离子体处理装置及其清洗方法
KR102528559B1 (ko) 2016-07-26 2023-05-04 삼성전자주식회사 대면적 기판 제조 장치
CN111341657A (zh) * 2018-12-19 2020-06-26 夏泰鑫半导体(青岛)有限公司 等离子体处理方法
CN109727857B (zh) * 2018-12-29 2021-06-15 上海华力集成电路制造有限公司 干法刻蚀方法
CN113031409A (zh) * 2021-03-03 2021-06-25 苏州子山半导体科技有限公司 一种氧化钒热成像芯片制造中的聚酰亚胺光刻胶去除方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004281528A (ja) * 2003-03-13 2004-10-07 Tokyo Electron Ltd プラズマ処理方法及びプラズマ処理装置
JP2005327957A (ja) * 2004-05-17 2005-11-24 Sony Corp 半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539609A (en) * 1992-12-02 1996-07-23 Applied Materials, Inc. Electrostatic chuck usable in high density plasma
JP2833946B2 (ja) 1992-12-08 1998-12-09 日本電気株式会社 エッチング方法および装置
US5834371A (en) * 1997-01-31 1998-11-10 Tokyo Electron Limited Method and apparatus for preparing and metallizing high aspect ratio silicon semiconductor device contacts to reduce the resistivity thereof
US7001848B1 (en) * 1997-11-26 2006-02-21 Texas Instruments Incorporated Hydrogen plasma photoresist strip and polymeric residue cleanup process for oxygen-sensitive materials
JP3253604B2 (ja) 1998-11-13 2002-02-04 セイコーエプソン株式会社 半導体装置の製造方法
US7141757B2 (en) * 2000-03-17 2006-11-28 Applied Materials, Inc. Plasma reactor with overhead RF source power electrode having a resonance that is virtually pressure independent
US6733594B2 (en) 2000-12-21 2004-05-11 Lam Research Corporation Method and apparatus for reducing He backside faults during wafer processing
US6991739B2 (en) * 2001-10-15 2006-01-31 Applied Materials, Inc. Method of photoresist removal in the presence of a dielectric layer having a low k-value
US6680164B2 (en) * 2001-11-30 2004-01-20 Applied Materials Inc. Solvent free photoresist strip and residue removal processing for post etching of low-k films
US6777334B2 (en) 2002-07-03 2004-08-17 Taiwan Semiconductor Manufacturing Co., Ltd Method for protecting a wafer backside from etching damage
JP2004079664A (ja) * 2002-08-13 2004-03-11 Seiko Epson Corp エッチング装置および反応生成物の除去方法
US7597816B2 (en) * 2004-09-03 2009-10-06 Lam Research Corporation Wafer bevel polymer removal
US7276447B1 (en) 2006-04-11 2007-10-02 Applied Materials, Inc. Plasma dielectric etch process including ex-situ backside polymer removal for low-dielectric constant material

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004281528A (ja) * 2003-03-13 2004-10-07 Tokyo Electron Ltd プラズマ処理方法及びプラズマ処理装置
JP2005327957A (ja) * 2004-05-17 2005-11-24 Sony Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
CN101536155A (zh) 2009-09-16
WO2007111837A2 (en) 2007-10-04
CN101536155B (zh) 2012-03-21
US20070224826A1 (en) 2007-09-27
TW200741861A (en) 2007-11-01
EP1997127A2 (en) 2008-12-03
KR20080106474A (ko) 2008-12-05
WO2007111837A3 (en) 2008-10-09
EP1997127A4 (en) 2010-06-02
KR101019931B1 (ko) 2011-03-08
US7432209B2 (en) 2008-10-07

Similar Documents

Publication Publication Date Title
JP2009530851A (ja) 低誘電率材料のイン・サイチュの裏側ポリマー除去を含むプラズマ誘電エッチング方法
KR101036087B1 (ko) 낮은 유전상수 물질에 대한 익스-시튜 후면 폴리머 제거를 포함하는 플라즈마 유전체 식각 프로세스
US6777344B2 (en) Post-etch photoresist strip with O2 and NH3 for organosilicate glass low-K dielectric etch applications
US8058178B1 (en) Photoresist strip method for low-k dielectrics
US8383519B2 (en) Etching method and recording medium
JP5911068B2 (ja) ワークピース上の誘電体層から材料を除去する方法および装置、並びに、ワークピース上の誘電体層から材料を除去する段階を備える集積回路を製造する方法
JP4825911B2 (ja) 介在チャンバでの脱フッ素化及びウェハ脱フッ素化ステップによるプラズマエッチング及びフォトレジストストリッププロセス
TWI610364B (zh) 圖案化低k介電膜的方法
KR20030024717A (ko) 유기실리케이트 유전층을 포함하는 반도체 웨이퍼에서에칭 후에 수소로 포토레지스트를 박리하는 방법
US6325861B1 (en) Method for etching and cleaning a substrate
WO2006057236A1 (ja) 基板処理方法および半導体装置の製造方法
JP2003023000A (ja) 半導体装置の製造方法
JPH06177092A (ja) 半導体装置の製造方法
KR102435643B1 (ko) 마이크로전자 워크피스의 처리를 위한 금속 하드 마스크 층
KR101179111B1 (ko) 에칭 방법 및 기억 매체
JP4515309B2 (ja) エッチング方法
US7387743B2 (en) Etching method and apparatus, computer program and computer readable storage medium
JP2007251034A (ja) プラズマ処理方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100311

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100312

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120104

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120112

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120204

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120213

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120302

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120309

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120710