KR20080106474A - 낮은 유전상수 물질에 대한 인-시튜 후면 폴리머 제거를 포함하는 플라즈마 유전체 식각 프로세스 - Google Patents

낮은 유전상수 물질에 대한 인-시튜 후면 폴리머 제거를 포함하는 플라즈마 유전체 식각 프로세스 Download PDF

Info

Publication number
KR20080106474A
KR20080106474A KR1020087025399A KR20087025399A KR20080106474A KR 20080106474 A KR20080106474 A KR 20080106474A KR 1020087025399 A KR1020087025399 A KR 1020087025399A KR 20087025399 A KR20087025399 A KR 20087025399A KR 20080106474 A KR20080106474 A KR 20080106474A
Authority
KR
South Korea
Prior art keywords
polymer
process gas
hydrogen
backside
electrostatic chuck
Prior art date
Application number
KR1020087025399A
Other languages
English (en)
Other versions
KR101019931B1 (ko
Inventor
게라르도 에이. 델가디노
리차드 하그보르그
더글라스 에이. 주니어 부치버거
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20080106474A publication Critical patent/KR20080106474A/ko
Application granted granted Critical
Publication of KR101019931B1 publication Critical patent/KR101019931B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/0209—Cleaning of wafer backside
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

인-시튜로 후면 폴리머를 제거하는 플라즈마 식각 프로세스는 다공성 또는 비다공성 탄소-도핑된 이산화 실리콘 유전체층을 포함하는 반도체 소재(workpiece), 및 반도체 소재의 표면 상의 포토레지스트 마스크에 의해 시작된다. 반도체 소재는 식각 반응기 챔버의 정전 척에 클램프된다. 프로세스는 탄화불소 기질의 프로세스 가스를 유입시키는 단계, 및 RF 바이어스 전력을 상기 정전 척에 인가 및/또는 RF 소스 전력을 오버헤드 전극에 인가하여, 포토레지스트 마스크 상에 보호성 탄화불소 폴리머를 증착하면서 유전체층의 노출 부분들을 식각하는 단계를 포함한다. 프로세스는 상기 탄화불소 기질의 프로세스 가스를 제거하는 단계, 및 수소-기질의 프로세스 가스를 유입시키고 상기 오버헤드 전극에 RF 소스 전력을 인가하는 단계를 추가로 포함한다. 정전 척의 리프트 핀들은 정전 척 상부로 반도체 소재를 상승시켜서 반도체 소재의 후면을 반응기 챔버내의 플라즈마에 노출시키도록 연장되어, 폴리머가 후면으로부터 제거될 때까지 후면 상에 이전에 증착된 폴리머를 환원시킨다.

Description

낮은 유전상수 물질에 대한 인-시튜 후면 폴리머 제거를 포함하는 플라즈마 유전체 식각 프로세스{PLASMA DIELECTRIC ETCH PROCESS INCLUDING IN-SITU BACKSIDE POLYMER REMOVAL FOR LOW DIELECTRIC CONSTANT MATERIAL}
본 발명은 낮은 유전상수 물질에 대한 인-시튜 폴리머 제거를 포함하는 플라즈마 유전체 식각 프로세스에 관한 것이다.
집적회로 성능은 소자 스위칭 속도를 증가시키고, 상호접속 밀도를 증가시키며, 인접 전도체들 간의 누화(cross-talk)를 감소시킴으로써, 지속적으로 개선되고 있다. 다공성 탄소-도핑된 이산화 실리콘과 같은 낮은 유전상수를 갖는 새로운 유전체 박막 물질을 사용함으로써 스위칭 속도가 증가되었고 누화가 감소되었다. 상호접속들은 상호접속된 전도층들의 수를 증가시키고 피쳐 크기(예, 라인 폭, 홀 직경)를 감소시킴으로써 증가되었다. 그러한 깊은 층들 간의 접속은 높은 종횡비(깊고 좁은) 전도체 개구들 또는 "비아들(vias)"을 필요로 한다. 그러한 미세한 피쳐들은 보다 짧은 파장들에 적용가능한 포토레지스트(포토리소그래피를 위한)를 요구하였다. 그러한 포토레지스트는 보다 얇아지는 경향이 있고 유전체 식각 프로세스 동안 핀 홀들 또는 줄무늬와 같은 결함들을 형성하기 쉽다. 이러한 문제는 포토레지스트 상에 보호성 탄화불소 폴리머를 증착하기 위해, 유전체 삽입층 절연 막의 플라즈마 식각 동안 탄화불소 화학제를 사용함으로써 해결된다. 폴리머는 웨이퍼 상에 수행되어야 하는 오염있는 이후의 프로세스 단계들을 방지하기 위해 식각 프로세스 이후에 웨이퍼로부터 제거되어야 한다. 따라서, 사후-식각 폴리머 제거 단계가 수행된다. 그러나, 사후-식각 폴리머 제거 단계에서, 증착된 모든 폴리머를 제거하기는 어렵다. 이는 일부 폴리머가 웨이퍼 엣지와 웨이퍼 페디스털 주변의 링 칼라(ring collar) 프로세스 키트 사이의 갭을 통과하여 주변의 웨이퍼 후면 상에 축적되기 때문이다. 그러한 갭은 플라즈마 식각 프로세스의 온도 제어 요구조건들을 충족시키도록 냉각된 표면에 웨이퍼를 가압 클램핑하는 정전척(ESC)과의 간섭을 방지하기 위해 요구된다. 웨이퍼 엣지-대-링 칼라 갭은 플라즈마가 관통하여 사후-식각 폴리머 제거 단계 동안 웨이퍼 후면으로부터 폴리머를 제거하기에는 너무 좁다. 따라서, 이러한 문제에 대한 종래의 방법은 탄소-함유 물질들(폴리머 및 포토레지스트와 같은)을 산화시키기 위해 사후-식각 폴리머 제거 단계에서 산소 플라즈마를 사용한 다음, 액체 HF 산에 웨이퍼를 딥핑하는 것이였다. 이러한 단계는 간단한 원격 플라즈마 소스에 의해 상대적으로 높은 웨이퍼 온도들(예, 300℃ 이상)을 가질 수 있는 가열된 웨이퍼 지지 페디스털을 구비한 비교적 저렴한 별도의 "애슁" 챔버를 이용할 수 있다. 이러한 프로세스는 강력한 물질인 이산화 실리콘과 같은 종래의 유전체 물질에 유해하지 않다. 그러나, 그러한 산화 프로세스는 다공성 탄소-도핑된 이산화 실리콘과 같은 보다 새로운 낮은 유전상수 절연체 물질들에 매우 유해하다. 사후-식각 세정 단계의 산화 화학제는 탄소-도핑된 이산화 실리콘 유전체 물질로부터 탄소를 제거하고, 탄소는 대기로부터의 물로 대체된다. 이는 절연체의 유전상수를 크게 증가시키서, 그 주요한 장점이 없어진다. 그러한 손상은 프로파일 이미지에서 보여지는 유전체층 측벽들의 언더컷팅(undercutting)으로서 명백하다. 이러한 언더컷팅은 사후-식각 세정 단계 이후에 희석 산에 웨이퍼를 딥핑할 때 나타난다. 다른 문제는 본 출원인의 조사에 따르면 그러한 산화 프로세스가 60초 이후에도 후면 폴리머를 완전히 제거하지 못한다는 점이다.
따라서, 임의의 연장 프로세스 시간을 요구함이 없이 낮은 유전상수 절연체 물질을 손상시키지 않으면서 웨이퍼 후면으로부터 폴리머를 신속하고 완전하게 제거하는 방법이 필요하다.
인-시튜 후면 폴리머를 제거하는 플라즈마 식각 프로세스는 다공성 탄소-도핑된 이산화 실리콘 유전체층을 포함하는 반도체 소재(workpiece), 및 반도체소재의 표면 상의 포토레지스트 마스크에 의해 시작된다. 반도체 소재는 식각 반응기 챔버의 정전 척에 클램프된다. 프로세스는 탄화불소 기질의 프로세스 가스를 유입시키는 단계, 및 RF 바이어스 전력을 상기 정전 척에 인가 및/또는 RF 소스 전력을 오버헤드 전극에 인가하여, 포토레지스트 마스크 상에 보호성 탄화불소 폴리머를 증착하면서 유전체층의 노출 부분들을 식각하는 단계를 포함한다. 프로세스는 상기 탄화불소 기질의 프로세스 가스를 제거하는 단계, 및 수소-기질의 프로세스 가스를 유입시키고 상기 오버헤드 전극에 RF 소스 전력을 인가하는 단계를 추가로 포함한다. 정전 척의 리프트 핀들은 정전 척 상부로 반도체 소재를 상승시켜서 반도체 소재의 후면을 반응기 챔버내의 플라즈마에 노출시키도록 연장되어, 폴리머가 후면으로부터 제거될 때까지 후면 상에 이전에 증착된 폴리머를 환원시킨다.
도 1은 본 발명에 따른 프로세스를 도시한 블럭 흐름도이다.
도 2는 도 1의 프로세스에 의해 형성된 소자를 도시한다.
도 3은 본 발명을 실시하기 위한 바람직한 플라즈마 식각 반응기를 도시한다.
도 4는 본 발명(직선) 및 폴리머 제거 단계 이전(곡선)에서 획득된 폴리머 두께의 방사상 분포를 도시하는 그래프이다.
본 발명은 사후 식각 폴리머 제거 단계를 포함하는 낮은 유전상수 물질에 대한 식각 프로세스의 발견을 기반으로 하며, 사후 식각 폴리머 제거 단계는 낮은 유전상수 절연층(예, 다공성 탄소-도핑된 이산화 실리콘)에 대한 손상 없이 후면 폴리머를 60초 미만에서 완전히 제거한다. 본 발명에 따른 식각 프로세스는 도 1에 도시되고, 도 2는 도 1의 프로세스를 이용하여 형성될 수 있는 박막 구조물의 일 예를 도시한다. 도 2에 도시된 포토레지스트 마스크(10)는 유전체층(12)상에 증착되고, 마스크(10)는 유전체층(12)에서 식각될 피쳐(18)에 대응되는 개구(10a)를 갖는다. 이는 도 1의 블럭(70)의 단계에 해당한다. 피쳐는 좁은 비아(18)일 수 있다. 비아(18)는 유전체층(12)과 배리어층(20)을 통해 연장하여 구리 라인(22)의 최상부면을 노출시킨다. 유전체층은 다공성 탄소-도핑된 이산화 실리콘 또는 다공성 유기-실리케이트 물질과 같은 낮은 유전상수 물질이다. 배리어층(20)은 박막 구조물을 통한 금속(구리) 원자들의 확산을 차단할 수 있는 질소 도핑된 탄화 실리콘과 같은 낮은 유전상수 물질일 수 있다. 도 1의 블럭(72)의 단계에서, 도 2의 비아(18)는 탄화불소-함유 프로세스 가스의 플라즈마를 이용하여, 포토레지스트 층(10)의 개구 아래에 놓이는 유전체 물질(12)의 부분을 식각함으로써 형성된다. 이러한 단계는 웨이퍼(28)를 처리하기 위한 도 3에 도시된 타입의 용량성 결합된 플라즈마 식각 반응기와 같은, 플라즈마 식각 반응기에서 수행된다. 도 3의 식각 반응기는, 측벽(30); 가스 패널(32a)에 의해 공급되고, 임피던스 정합(33b)을 통해 RF 플라즈마 소스 전력 생성기(33a)에 의해 RF-구동되는, 오버헤드 전극/가스 샤워헤드(32); DC 척킹 전압 제어기(36a)에 의해 제어되고, 임피던스 정합(37b)을 통해 RF 바이어스 생성기(37a)에 의해 구동되는, 내부 전극(36)을 구비한 정전 척(34); 및 척(34) 넘어로 연장하는 웨이퍼(28)의 주변 부분 아래에 놓이는 링 칼라(38) 또는 프로세스 키트를 포함한다. 웨이퍼(28)는 종래의 리프트 핀들(58)에 의해 정전 척(34) 상에서 승강(도 3의 점선 웨이퍼(28)) 및 하강(도 3의 실선 웨이퍼(28))될 수 있다. 웨이퍼(28)가 정전 척(34)에 클램핑되는 동안, 칼라(38)와 웨이퍼(28)의 후면 사이의 갭(39)은 DC 척킹 전압이 전극(36)에 인가될 때 정전 척(34)의 웨이퍼-클램핑 기능에 의해 칼라(38)에 의한 간섭을 방지한다. 도 1의 블럭(72)의 식각 단계 동안, 탄화불소 프로세스 가스는 간단한 탄화불소 식각 종들(species), 및 보다 무거운 또는 고탄소(carbon 폴리머 형성 종으로 분해되어, 도 2의 포토레지스트(10)상에 보호층(11)을 형성한다. 폴리머-형성 종들은 웨이퍼-칼라 갭을 통해 이동하여 웨이퍼(28)의 후면 상에 환형 후면 폴리머 층(40)을 형성한다.
다음 단계인 도 1의 블럭(74)에서, 탄화불소 프로세스 가스는 식각 반응기 챔버로부터 제거되고, 작은 양의 수증기와 함께 수소 프로세스 가스로 대체된다. 플라즈마 소스 전력(예, 162 MHz RF 전력)은 실링 전극(32)에 인가된다(도 1의 블럭(76)). 소스 전력이 인가되기 이전에, 리프트 핀들(58)은 정전 척(34) 상부의 웨이퍼(28)를 승강하도록 연장되어 웨이퍼 후면을 노출시킨다(도 1의 블럭(78)). 대안적으로, 블럭들(76, 78)의 단계들의 순서는 반대가 될 수 있다. 결과적으로, 환원 플라즈마가 챔버에 생성되어, 후면 폴리머 막(40)의 탄소를 환원시켜서 이러한 막을 제거한다. 환원제는 수소이다. 챔버내의 자유 수소의 집단은 추가적인 수소의 첨가에 의해서 보다는 물의 첨가에 의해 보다 증가되는 것이 발견되었기 때문에, 수소 프로세스 가스에 수증기를 포함시키는 것이 바람직하다. 본 발명에서 수증기의 첨가에 의한 수소 라인 크기의 불균형한 증가를 나타내는 이러한 현상을 광 방출 분광계를 통해 관찰하였다. 식각 반응기 챔버 내의 이러한 수소 증가는 폴리머가 환원되는 비율을 증가시킨다.
웨이퍼(28)는 매우 짧은 시간 주기(예, 60초) 동안 리프트 핀들(58)에 의한 승강 위치에서 환원 플라즈마에 유지되며, 그 동안 모든 후면 폴리머 막(40)이 완전히 제거된다.
본 발명에서 환원 화학제(즉, 수소 프로세스 가스)가 60초 미만에서 후면 폴리머를 완전히 제거하는데 사용될 수 있다는 것을 발견했다. 명백하게, 프로세스 가스의 수소는 탄화불소 화합물들을 형성함으로써 폴리머에서 탄소를 환원시키지만, 다공성 탄소-도핑된 이산화 실리콘 유전체 물질(도 2의 절연층(12))에서 탄소 의 환원은 없거나 매우 적다.
도 4의 급경사진 곡선은 웨이퍼 후면의 초기 조건에 대응되고, 많은 양의 후면 폴리머를 나타낸다. 도 4의 평탄한 곡선은 환원 화학제가 도 3의 식각 반응기에 사용되는 폴리머 제거 단계 이후에 획득된 것으로서, 식각 반응기로부터 웨이퍼(28)의 이송을 요구함이 없이 모든 후면 폴리머의 완전한 제거를 나타낸다. 따라서, 하나의 놀라운 결과는 외부 열 소스(가열된 기판과 같은) 없이 환원 화학제가 효과적으로 작용한다는 것이다. 다른 놀라운 결과는 환원 화학제가 낮은 유전상수 절연체 물질(12)에 대한 손상이 전혀 관찰되지 않는다는 점이다(반면에, 산화 화학제는 낮은 유전상수 절연체 물질에 대한 큰 손상을 초래한다). 다공성 탄소-도핑된 이산화 실리콘 유전체 박막에 대한 손상은 유전체 식각 단계를 수행한 다음, 후면 폴리머 제거 단계를 수행하고 희석 HF에 웨이퍼를 최종적으로 딥핑함으로써 본 발명의 검사들에서 확인되었다. 그 이후에, 식각 프로파일의 스캐닝 전자 현미경 이미지가 획득되었다. 종래의 산화 사후-식각 폴리머 제거 기술을 이용하여 처리되는 웨이퍼들에 대하여, 식각 프로파일 이미지들은 식각된 구조물들의 많은 언더컷팅을 나타내었다. 그러나, 사후 식각 후면 폴리머 제거 단계에서 환원 화학제를 사용하는 그러한 웨이퍼들에 대하여, 다공성 탄소-도핑된 이산화 실리콘에 대한 손상 또는 언더컷팅은 식각 프로파일의 SEM 이미지들에서 거의 보이지 않았고, 언더컷팅은 겨우 2nm 이하(무시할 수 있을 정도의 양)이다. 가장 놀라운 결과는 수소 가스와 수증기를 이용한 폴리머 제거 프로세스는 비교적 낮은 온도에서 전체 후면 폴리머 층(40)을 효율적으로 제거한다는 점이다(예, 40초 내지 60초 내 에서). 본 출원인에게 양도된 Gerardo A. Delgadino 외의 "PLASMA DIELECTRIC ETCH PROCESS INCLUDING EX-SITU BACKSIDE POLYMER REMOVAL FOR LOW-DIELECTRIC CONSTANT MATERIAL" 란 발명의 명칭의 관련 공동-계류중인 미국 출원(본 출원과 동시에 제출된 출원으로서 일련번호가 공지되지 않음)에서, 후면 폴리머 제거에 있어서 수소와 수증기 프로세스 가스의 사용은 고온이 요구된다는 것으로 예상되기 때문에, 웨이퍼를 가열한 이후에 고온(예, 100℃ 내지 400℃)으로 수행된다. 그러나, 본 발명은 낮은 유전상수 절연체 막이 이전의 단계에서 식각된 식각 반응기에서 수소와 수증기 화학제로 폴리머 후면 제거 단계를 수행한다. 그러한 식각 반응기는 저온(예, 60℃-100℃ 아래)에서 벌크 웨이퍼 온도를 유지할 수 있어야 하고, 이에 따라 정전 척(34)은 웨이퍼를 60도를 초과하여 가열할 수 없으며, 사실상 웨이퍼를 냉각시키기에 적합하다. 따라서, 도 1의 블럭(78)의 리프트 핀 연장 단계에서 정전 척(34) 상부로 웨이퍼를 승강시키는 것을 수행할 때, 웨이퍼는 비교적 냉각 온도에 있다. 종래의 예상은 수소와 수증기 플라즈마 화학제가 후면 폴리머 막(40)을 제거하기 위해 과도한 양의 시간을 요구하거나, 이를 완전히 제거할 수 없다는 것이다. 본 발명의 발견은 프로세스가 단지 40초 내지 60초 내에서 모든 후면 폴리머 막(40)을 매우 효율적으로 제거한다는 것으로서, 이는 놀라운 결과이다. 폴리머 환원(수소-기질) 화학제가 낮은 웨이퍼 온도에도 불구하고 이와 같이 효율적인 한가지 이유는 도 3의 오버헤드 전극(32)에 인가되는 RF 소스 전력이 초고주파(VHF) 범위 또는 27 MHz 내지 400 MHz로서 본 예에서 162 MHz이고, 이는 매우 큰 비율의 전력(약 90%)이 플라즈마 내의 이온 분해에 기여하는 경향이 있으므 로, 매우 높은 플라즈마 이온 분해도와 많은 양의 자유 수소를 달성하기 때문일 수 있다. 다른 이유는 후면 폴리머 제거 단계가 이하에서 논의되는 것처럼 비교적 낮은 압력(예, 500 mT)에서 수행되어, 낮은 압력과 높은 분해의 조합에 의해 프로세스를 촉진시켜서, 웨이퍼를 가열할 임의의 필요성을 제거하기 때문일 수 있다. 종래의 폴리머 제거 프로세스들은 매우 높은 챔버 압력들(예, 2 Torr)과 조합하여 매우 높은 웨이퍼 온도들을 사용하였다. 따라서, 본 발명의 프로세스는 종래의 방식과는 상이한 것으로서, 낮은 챔버 압력과 비교적 낮은 웨이퍼 온도로 작동함으로써 놀라운 성공을 달성한다.
블럭들(74, 76, 78)의 후면 폴리머 제거 단계의 일 예에서, 2000 Watts의 RF 소스 전력(예, 162 MHz)이 도 3의 식각 반응기의 실링 전극(32)에 인가되면서, 500 mT의 챔버 압력에서 2000 sccm의 수소 가스와 100 sccm의 수증기가 가스 패널(32a)에 의해 공급된다. 이러한 프로세스는 60초에서 전체 후면 폴리머 막(40)(도 3)을 제거하였으며, 막(40)은 제거 이전에 400Å의 두께였다. 본 발명은 300 mT가 이상적인 압력이고(본 발명의 실험들은 보다 낮은 압력이 분해를 증가시키는 것을 나타내기 때문에), 900 mT 만큼 높게 챔버 압력을 증가시키거나 30 mT 아래로 챔버 압력을 감소시키면 보다 못한 결과들을 나타낸다는 것을 발견했다. 일반적으로, 프로세스 가스는 많은 부분이 자유 수소로 분해되는 주로 순수(pure) 수소 가스이다. 수증기 함량은 프로세스 가스의 수소 함량의 분율(fraction)로서, 광 방출 분광계에 의해 나타나는 것처럼, 가스의 자유 수소 함량을 최대화하도록 조절된다. 수증기 유속은 전형적으로 단지 수소 유속의 1/10 또는 1/20만큼 적은, 수소 가스 유속 의 분율이다(상기 예에서처럼). 이러한 선택이 바람직한 것은 아니지만, 프로세스 가스로부터 수증기를 제거할 수도 있다.
도 3의 모든 후면 폴리머 막(40)이 제거된 이후(예, 약 40초 내지 약 60초 이후), 리프트 핀들(58)은 웨이퍼(28)를 정전 척(34)으로 복귀시키도록 수축되고, 그 다음, 웨이퍼(28)가 척(34)에 정전기적으로 클램핑된다(도 1의 블럭(80)). 그 다음, 추가적인 프로세스 단계가 수행되어 후면 폴리머 제거 단계 동안 제거되지 않은 포토레지스트를 제거한다. 수소-물 프로세스 가스는 암모니아 프로세스 가스로 대체되고, RF 바이어스 전력이 도 3의 RF 바이어스 전력 생성기(37a)에 의해 정전 척(34)에 인가된다(도 1의 블럭(82)). 이러한 단계는 모든 포토레지스트가 제거될 때까지 계속된다(도 1의 블럭(84)). 이러한 단계는 임의의 잔류 포토레지스트를 웨이퍼로부터 제거한다. 도 1의 블럭들(74, 76, 78)의 후면 폴리머 제거 단계가 후면 폴리머(40)와 포토레지스트(10)를 둘 다 제거한 것으로 관찰되면, 블럭들(80, 82, 84)의 포토레지스트 제거 단계들은 생략될 수 있다.
본 발명의 프로세스는 본 발명이 다공성 및 비다공성 탄소 도핑 물질들(탄소-도핑된 실리콘과 같은)을 식각하기 위해 적합하다면 다공성 및 비다공성 물질을 식각하는데 유용할 수 있다. 또한, 본 발명은 다공성 산화물(예, 다공성 이산화 실리콘)과 같은 다른 낮은 k 유전체 물질들을 식각하기 위해 유용하다. 식각 프로세스는 비아, 트렌치, 또는 이 둘의 조합물을 형성하기 위한 식각 프로세스일 수 있다.

Claims (20)

  1. 인-시튜 후면 폴리머 제거를 포함하는 플라즈마 식각 프로세스로서,
    탄소-도핑된 이산화 실리콘 유전체층을 갖는 반도체 소재(workpiece)를 제공하는 단계;
    상기 반도체 소재의 표면 상에 포토레지스트 마스크를 형성하는 단계;
    식각 반응기 챔버의 정전 척에 상기 반도체 소재를 클램핑하는 단계;
    상기 포토레지스트 마스크 상에 보호성 탄화불소 폴리머를 증착하면서 상기 유전체층의 노출 부분들을 식각하기 위해, 탄화불소 기질의 프로세스 가스를 유입시키고, RF 바이어스 전력을 상기 정전 척에 인가하며 RF 소스 전력을 오버헤드 전극에 인가하는 단계; 및
    상기 탄화불소 기질의 프로세스 가스를 제거하고 수소-기질의 프로세스 가스를 유입시키며, 상기 정전 척에서 리프트 핀들을 연장하여 상기 반도체 소재를 상기 정전 척 상부로 상승시켜서 상기 반도체 소재의 후면을 상기 반응기 챔버내의 플라즈마에 노출시키고, RF 소스 전력을 상기 오버헤드 전극에 인가함으로써, 상기 폴리머가 상기 후면으로부터 제거될 때까지, 상기 후면 상에 이전에 증착된 폴리머를 환원(reduce)시키는 단계
    를 포함하는 플라즈마 식각 프로세스.
  2. 제 1 항에 있어서,
    상기 수소-기질의 프로세스 가스를 유입시킬 때 상기 오버헤드 전극에 인가되는 상기 RF 소스 전력은 VHF 주파수인 것을 특징으로 하는 플라즈마 식각 프로세스.
  3. 제 2 항에 있어서,
    상기 VHF 주파수는 약 162 MHz인 것을 특징으로 하는 플라즈마 식각 프로세스.
  4. 제 2 항에 있어서,
    수백 mTorr 크기의 낮은 챔버 압력에서 상기 후면으로부터 상기 폴리머를 제거하는 동안 챔버 압력을 유지시키는 단계를 더 포함하는 것을 특징으로 하는 플라즈마 식각 프로세스.
  5. 제 4 항에 있어서,
    상기 챔버 압력은 약 500 mTorr의 크기인 것을 특징으로 하는 플라즈마 식각 프로세스.
  6. 제 4 항에 있어서,
    상기 리프트 핀들을 연장하는 단계 직전에 웨이퍼 온도를 약 60℃-100℃ 아래로 설정하는 단계를 더 포함하는 것을 특징으로 하는 플라즈마 식각 프로세스.
  7. 제 1 항에 있어서,
    상기 수소-기질의 프로세스 가스를 제거하고 포토레지스트 제거 프로세스 가스를 유입시키는 단계; 및
    상기 반도체 소재로부터 모든 포토레지스트를 제거하기 위해, RF 바이어스 전력을 상기 정전 척에 인가하는 단계
    를 더 포함하는 것을 특징으로 하는 플라즈마 식각 프로세스.
  8. 제 1 항에 있어서,
    상기 수소-기질의 프로세스 가스는 순수(pure) 수소를 포함하는 것을 특징으로 하는 플라즈마 식각 프로세스.
  9. 제 1 항에 있어서,
    상기 수소-기질의 프로세스 가스는 수소 가스와 수증기를 포함하는 것을 특징으로 하는 플라즈마 식각 프로세스.
  10. 제 1 항에 있어서,
    상기 수소-기질의 프로세스 가스를 유입시키는 단계는 플라즈마 생성 영역에 제 1 비율(rate)로 수소 가스를 유동시키고 제 2 비율로 수증기를 유동시키는 단계를 포함하고, 상기 제 1 비율은 상기 제 2 비율을 초과하는 것을 특징으로 하는 플 라즈마 식각 프로세스.
  11. 제 10 항에 있어서,
    상기 제 1 비율은 상기 제 2 비율의 10배 보다 큰 것을 특징으로 하는 플라즈마 식각 프로세스.
  12. 제 10 항에 있어서,
    상기 제 1 비율은 상기 제 2 비율의 20배 보다 큰 것을 특징으로 하는 플라즈마 식각 프로세스.
  13. 제 2 항에 있어서,
    상기 반도체 소재의 상기 후면으로부터 폴리머의 제거 동안 인가되는 상기 RF 소스 전력은 약 2000 Watts의 크기인 것을 특징으로 하는 플라즈마 식각 프로세스.
  14. 인-시튜 후면 폴리머 제거를 포함하는 플라즈마 식각 프로세스로서,
    탄소-도핑된 이산화 실리콘 유전체층을 갖는 반도체 소재를 제공하는 단계;
    상기 반도체 소재의 표면 상에 포토레지스트 마스크를 형성하는 단계;
    상기 반도체 소재를 식각 반응기 챔버의 정전 척에 클램핑하는 단계;
    상기 포토레지스트 마스크 상에 보호성 탄화불소 폴리머를 증착하면서 상기 유전체층의 노출 부분들을 식각하기 위해, 탄화불소 기질의 프로세스 가스를 유입시키고 RF 바이어스 전력을 상기 정전 척에 인가하며 RF 소스 전력을 오버헤드 전극에 인가하는 단계; 및
    상기 탄화불소 기질의 프로세스 가스를 제거하고, 수소 가스 및 부분 첨가량의 수증기로 이루어진 수소-기질의 프로세스 가스를 유입시키며, 상기 정전 척의 리프트 핀들을 연장하여 상기 반도체 소재를 상기 정전 척 상부로 상승시켜서 상기 반도체 소재의 후면을 상기 반응기 챔버내의 플라즈마에 노출시키고, 수천 Watts 크기의 전력 레벨과 VHF 주파수의 RF 소스 전력을 상기 오버헤드 전극에 인가하며, 벌크 웨이퍼 온도를 약 60℃-100℃ 미만으로 설정하면서 수백 mTorr 크기의 낮은 챔버 압력을 유지함으로써, 상기 폴리머가 상기 후면으로부터 제거될 때까지, 상기 후면 상에 이전에 증착된 폴리머를 환원시키는 단계
    를 포함하는 플라즈마 식각 프로세스.
  15. 제 14 항에 있어서,
    상기 수소-기질의 프로세스 가스를 제거하고, 포토레지스트 제거 프로세스 가스를 유입시키는 단계; 및
    상기 반도체 소재로부터 모든 포토레지스트를 제거하기 위해, RF 바이어스 전력을 상기 정전 척에 인가하는 단계
    를 더 포함하는 것을 특징으로 하는 플라즈마 식각 프로세스.
  16. 제 15 항에 있어서,
    상기 포토레지스트 제거 프로세스 가스는 암모니아인 것을 특징으로 하는 플라즈마 식각 프로세스.
  17. 제 14 항에 있어서,
    상기 수소-기질의 프로세스 가스를 유입시키는 단계는 플라즈마 생성 영역에 제 1 비율로 수소 가스를 유동시키고 제 2 비율로 수증기를 유동시키는 단계를 포함하며, 상기 제 1 비율은 상기 제 2 비율을 초과하는 것을 특징으로 하는 플라즈마 식각 프로세스.
  18. 제 17 항에 있어서,
    상기 제 1 비율은 상기 제 2 비율의 10배 보다 큰 것을 특징으로 하는 플라즈마 식각 프로세스.
  19. 제 17 항에 있어서,
    상기 제 1 비율은 상기 제 2 비율의 20배 보다 큰 것을 특징으로 하는 플라즈마 식각 프로세스.
  20. 제 14 항에 있어서,
    상기 반도체 소재의 상기 후면으로부터 폴리머의 제거 동안 인가되는 상기 RF 소스 전력은 약 2000 Watts의 크기이고, 상기 VHF 주파수는 약 162 MHz인 것을 특징으로 하는 플라즈마 식각 프로세스.
KR1020087025399A 2006-03-22 2007-03-14 낮은 유전상수 물질에 대한 인-시튜 후면 폴리머 제거를 포함하는 플라즈마 유전체 식각 프로세스 KR101019931B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/386,428 2006-03-22
US11/386,428 US7432209B2 (en) 2006-03-22 2006-03-22 Plasma dielectric etch process including in-situ backside polymer removal for low-dielectric constant material

Publications (2)

Publication Number Publication Date
KR20080106474A true KR20080106474A (ko) 2008-12-05
KR101019931B1 KR101019931B1 (ko) 2011-03-08

Family

ID=38534046

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087025399A KR101019931B1 (ko) 2006-03-22 2007-03-14 낮은 유전상수 물질에 대한 인-시튜 후면 폴리머 제거를 포함하는 플라즈마 유전체 식각 프로세스

Country Status (7)

Country Link
US (1) US7432209B2 (ko)
EP (1) EP1997127A4 (ko)
JP (1) JP2009530851A (ko)
KR (1) KR101019931B1 (ko)
CN (1) CN101536155B (ko)
TW (1) TW200741861A (ko)
WO (1) WO2007111837A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101131740B1 (ko) * 2011-06-20 2012-04-05 주식회사 테라텍 원격 플라즈마 발생장치를 이용한 웨이퍼 뒷면 건식 식각 방법
KR101276318B1 (ko) * 2011-10-12 2013-06-18 주식회사 테라텍 원격 플라즈마 발생장치를 이용한 웨이퍼 뒷면 건식 식각 방법

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7390755B1 (en) 2002-03-26 2008-06-24 Novellus Systems, Inc. Methods for post etch cleans
US7288484B1 (en) 2004-07-13 2007-10-30 Novellus Systems, Inc. Photoresist strip method for low-k dielectrics
US8193096B2 (en) 2004-12-13 2012-06-05 Novellus Systems, Inc. High dose implantation strip (HDIS) in H2 base chemistry
US8129281B1 (en) 2005-05-12 2012-03-06 Novellus Systems, Inc. Plasma based photoresist removal system for cleaning post ash residue
CN1978351A (zh) * 2005-12-02 2007-06-13 鸿富锦精密工业（深圳）有限公司 一种模仁保护膜的去除装置及方法
US7740768B1 (en) 2006-10-12 2010-06-22 Novellus Systems, Inc. Simultaneous front side ash and backside clean
JP4755963B2 (ja) * 2006-10-30 2011-08-24 株式会社東芝 半導体装置の製造方法
US20080141509A1 (en) * 2006-12-19 2008-06-19 Tokyo Electron Limited Substrate processing system, substrate processing method, and storage medium
US8083963B2 (en) * 2007-02-08 2011-12-27 Applied Materials, Inc. Removal of process residues on the backside of a substrate
US8435895B2 (en) 2007-04-04 2013-05-07 Novellus Systems, Inc. Methods for stripping photoresist and/or cleaning metal regions
US9732416B1 (en) 2007-04-18 2017-08-15 Novellus Systems, Inc. Wafer chuck with aerodynamic design for turbulence reduction
US20080260946A1 (en) * 2007-04-20 2008-10-23 United Microelectronics Corp. Clean method for vapor deposition process
US8329593B2 (en) * 2007-12-12 2012-12-11 Applied Materials, Inc. Method and apparatus for removing polymer from the wafer backside and edge
US8419964B2 (en) 2008-08-27 2013-04-16 Novellus Systems, Inc. Apparatus and method for edge bevel removal of copper from silicon wafers
US8591661B2 (en) 2009-12-11 2013-11-26 Novellus Systems, Inc. Low damage photoresist strip method for low-K dielectrics
US8094428B2 (en) * 2008-10-27 2012-01-10 Hermes-Microvision, Inc. Wafer grounding methodology
CN102064106B (zh) * 2009-11-18 2013-04-17 无锡华润上华半导体有限公司 孔刻蚀中预去除聚合物的方法
KR101770008B1 (ko) 2009-12-11 2017-08-21 노벨러스 시스템즈, 인코포레이티드 고주입량 주입 박리 전에 실리콘을 보호하기 위한 개선된 패시베이션 공정
US20110143548A1 (en) 2009-12-11 2011-06-16 David Cheung Ultra low silicon loss high dose implant strip
US9613825B2 (en) 2011-08-26 2017-04-04 Novellus Systems, Inc. Photoresist strip processes for improved device integrity
US9881788B2 (en) 2014-05-22 2018-01-30 Lam Research Corporation Back side deposition apparatus and applications
US9514954B2 (en) 2014-06-10 2016-12-06 Lam Research Corporation Peroxide-vapor treatment for enhancing photoresist-strip performance and modifying organic films
CN106920727B (zh) * 2015-12-24 2018-04-20 中微半导体设备(上海)有限公司 等离子体处理装置及其清洗方法
KR102528559B1 (ko) 2016-07-26 2023-05-04 삼성전자주식회사 대면적 기판 제조 장치
CN111341657A (zh) * 2018-12-19 2020-06-26 夏泰鑫半导体(青岛)有限公司 等离子体处理方法
CN109727857B (zh) * 2018-12-29 2021-06-15 上海华力集成电路制造有限公司 干法刻蚀方法
CN113031409A (zh) * 2021-03-03 2021-06-25 苏州子山半导体科技有限公司 一种氧化钒热成像芯片制造中的聚酰亚胺光刻胶去除方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539609A (en) * 1992-12-02 1996-07-23 Applied Materials, Inc. Electrostatic chuck usable in high density plasma
JP2833946B2 (ja) 1992-12-08 1998-12-09 日本電気株式会社 エッチング方法および装置
US5834371A (en) * 1997-01-31 1998-11-10 Tokyo Electron Limited Method and apparatus for preparing and metallizing high aspect ratio silicon semiconductor device contacts to reduce the resistivity thereof
US7001848B1 (en) * 1997-11-26 2006-02-21 Texas Instruments Incorporated Hydrogen plasma photoresist strip and polymeric residue cleanup process for oxygen-sensitive materials
JP3253604B2 (ja) 1998-11-13 2002-02-04 セイコーエプソン株式会社 半導体装置の製造方法
US7141757B2 (en) * 2000-03-17 2006-11-28 Applied Materials, Inc. Plasma reactor with overhead RF source power electrode having a resonance that is virtually pressure independent
US6733594B2 (en) 2000-12-21 2004-05-11 Lam Research Corporation Method and apparatus for reducing He backside faults during wafer processing
US6991739B2 (en) * 2001-10-15 2006-01-31 Applied Materials, Inc. Method of photoresist removal in the presence of a dielectric layer having a low k-value
US6680164B2 (en) * 2001-11-30 2004-01-20 Applied Materials Inc. Solvent free photoresist strip and residue removal processing for post etching of low-k films
US6777334B2 (en) 2002-07-03 2004-08-17 Taiwan Semiconductor Manufacturing Co., Ltd Method for protecting a wafer backside from etching damage
JP2004079664A (ja) * 2002-08-13 2004-03-11 Seiko Epson Corp エッチング装置および反応生成物の除去方法
JP4656364B2 (ja) * 2003-03-13 2011-03-23 東京エレクトロン株式会社 プラズマ処理方法
JP4380414B2 (ja) * 2004-05-17 2009-12-09 ソニー株式会社 半導体装置の製造方法
US7597816B2 (en) * 2004-09-03 2009-10-06 Lam Research Corporation Wafer bevel polymer removal
US7276447B1 (en) 2006-04-11 2007-10-02 Applied Materials, Inc. Plasma dielectric etch process including ex-situ backside polymer removal for low-dielectric constant material

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101131740B1 (ko) * 2011-06-20 2012-04-05 주식회사 테라텍 원격 플라즈마 발생장치를 이용한 웨이퍼 뒷면 건식 식각 방법
KR101276318B1 (ko) * 2011-10-12 2013-06-18 주식회사 테라텍 원격 플라즈마 발생장치를 이용한 웨이퍼 뒷면 건식 식각 방법

Also Published As

Publication number Publication date
CN101536155A (zh) 2009-09-16
WO2007111837A2 (en) 2007-10-04
CN101536155B (zh) 2012-03-21
US20070224826A1 (en) 2007-09-27
TW200741861A (en) 2007-11-01
EP1997127A2 (en) 2008-12-03
JP2009530851A (ja) 2009-08-27
WO2007111837A3 (en) 2008-10-09
EP1997127A4 (en) 2010-06-02
KR101019931B1 (ko) 2011-03-08
US7432209B2 (en) 2008-10-07

Similar Documents

Publication Publication Date Title
KR101019931B1 (ko) 낮은 유전상수 물질에 대한 인-시튜 후면 폴리머 제거를 포함하는 플라즈마 유전체 식각 프로세스
KR101036087B1 (ko) 낮은 유전상수 물질에 대한 익스-시튜 후면 폴리머 제거를 포함하는 플라즈마 유전체 식각 프로세스
US8058178B1 (en) Photoresist strip method for low-k dielectrics
JP5911068B2 (ja) ワークピース上の誘電体層から材料を除去する方法および装置、並びに、ワークピース上の誘電体層から材料を除去する段階を備える集積回路を製造する方法
US6777344B2 (en) Post-etch photoresist strip with O2 and NH3 for organosilicate glass low-K dielectric etch applications
US6805139B1 (en) Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing
US8383519B2 (en) Etching method and recording medium
US20050079717A1 (en) Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing
US7244313B1 (en) Plasma etch and photoresist strip process with intervening chamber de-fluorination and wafer de-fluorination steps
US20070193602A1 (en) Systems and Methods for Photoresist Strip and Residue Treatment in Integrated Circuit Manufacturing
US6325861B1 (en) Method for etching and cleaning a substrate
JP2014090192A (ja) 通常の低ｋ誘電性材料および／または多孔質の低ｋ誘電性材料の存在下でのレジスト剥離のための方法
KR20040009506A (ko) 반도체 소자의 금속배선 형성 후의 감광막 제거방법
KR20060075792A (ko) 반도체 장치 제조용 식각 챔버의 시즈닝 방법
JP2007251034A (ja) プラズマ処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee