CN107919264A - 有关有机掩模的用于选择性地蚀刻氧化硅的方法 - Google Patents

有关有机掩模的用于选择性地蚀刻氧化硅的方法 Download PDF

Info

Publication number
CN107919264A
CN107919264A CN201710941778.6A CN201710941778A CN107919264A CN 107919264 A CN107919264 A CN 107919264A CN 201710941778 A CN201710941778 A CN 201710941778A CN 107919264 A CN107919264 A CN 107919264A
Authority
CN
China
Prior art keywords
phase
etch
gas
phase gas
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710941778.6A
Other languages
English (en)
Other versions
CN107919264B (zh
Inventor
巴斯卡·纳加布海拉瓦
阿达什·巴萨瓦林加帕
王彭
波罗跋枷罗·卡帕拉达苏
迈克尔·葛斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN107919264A publication Critical patent/CN107919264A/zh
Application granted granted Critical
Publication of CN107919264B publication Critical patent/CN107919264B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了有关有机掩模的用于选择性地蚀刻氧化硅的方法，具体提供了一种用于利用具有通孔塞的有机平坦化层选择性地蚀刻含氧化硅的层中的沟槽的方法。处理氧化硅层包括多个工艺循环，其中每个蚀刻循环包括沉积阶段和蚀刻阶段，沉积阶段包括提供包括具有一定氟碳比的含碳氟化合物或氢氟碳化合物的气体的沉积阶段气体的流，提供恒定的RF功率，其将沉积阶段气体形成等离子体，并停止沉积阶段，所述蚀刻阶段包括提供包括氟碳比高于所述沉积阶段气体的氟碳比的含碳氟化合物或氢氟碳化合物的气体的蚀刻阶段气体的流，提供脉冲RF功率，其将蚀刻阶段气体形成等离子体，并停止蚀刻阶段。

Description

有关有机掩模的用于选择性地蚀刻氧化硅的方法
技术领域
本发明涉及在半导体晶片上形成半导体器件的方法。更具体地，本公开涉及蚀刻介电层中的特征。
背景技术
在形成半导体器件中，蚀刻层可被蚀刻以形成双镶嵌特征。通孔第一工艺首先蚀刻通孔，然后蚀刻沟槽。
发明内容
为了实现上述内容并且根据本公开的目的，提供了一种用于利用具有通孔塞的有机平坦化层选择性地蚀刻含氧化硅的层的沟槽的方法。将含氧化硅的层置于处理室中。处理氧化硅层包括多个工艺循环，其中每个蚀刻循环包括沉积阶段和蚀刻阶段，沉积阶段包括提供沉积阶段气体的流到所述处理室中，所述沉积阶段气体包括具有氟碳比的含碳氟化合物或氢氟碳化合物的气体，提供具有至少60MHz的RF频率的恒定RF功率，其将所述沉积阶段气体形成为等离子体，以及通过停止沉积阶段气体的流进入处理室来停止所述沉积阶段，所述蚀刻阶段包括提供蚀刻阶段气体的流到所述处理室中，所述蚀刻阶段气体流包括氟碳比高于所述沉积阶段气体的氟碳比的含碳氟化合物或氢氟碳化合物的气体，提供具有至少60MHz的RF频率的脉冲RF功率，其将所述蚀刻阶段气体形成为等离子体，以及通过停止蚀刻阶段气体进入所述处理室来停止所述蚀刻阶段。
具体而言，本发明的一些方面可以阐述如下：
1.一种用于利用具有通孔塞的有机平坦化层选择性地蚀刻含氧化硅的层中的沟槽的方法，其包括：
将所述含氧化硅的层放置在处理室中；
处理所述氧化硅层包括多个工艺循环，其中每个蚀刻循环包括：
沉积阶段，其包括：
提供沉积阶段气体的流到所述处理室中，所述沉积阶段气体包括具有氟碳比的含碳氟化合物或氢氟碳化合物的气体；
提供具有至少60MHz的RF频率的RF功率，其将所述沉积阶段气体形成为等离子体；以及
停止所述沉积阶段；以及
蚀刻阶段，其包括：
提供蚀刻阶段气体的流到所述处理室中，所述蚀刻阶段气体流包括氟碳比高于所述沉积阶段气体的氟碳比的含碳氟化合物或氢氟碳化合物的气体；
提供具有至少60MHz的RF频率的脉冲RF功率，其将所述蚀刻阶段气体形成为等离子体；以及
停止所述蚀刻阶段。
2.根据条款1所述的方法，其中每个蚀刻阶段持续少于10秒的时间段，并且其中每个沉积阶段持续少于10秒的时间段。
3.根据条款2所述的方法，其中所述蚀刻阶段气体包括CF4、NF3、CHF3、O2、Ar或N2中的至少一种，并且其中所述沉积阶段气体包括C4F6、C4F8、CH2F2、或CO中的至少一种。
4.根据条款3所述的方法，其中所述有机掩模具有小于100nm的厚度。
5.根据条款4所述的方法，其中所述有机掩模在位于EUV掩模下的SiARC层下。
6.根据条款5所述的方法，其中所述有机掩模形成隔离和致密区域。
7.根据条款6所述的方法，其中在所述蚀刻阶段期间提供的RF功率大于在所述沉积阶段期间提供的RF功率。
8.根据条款7所述的方法，其中在所述蚀刻阶段期间的RF功率更大，因为在所述蚀刻阶段期间具有至少60MHz的频率的脉冲RF功率大于在所述沉积阶段期间具有至少60MHz的RF频率的恒定RF功率。
9.根据条款7所述的方法，其中所述沉积阶段气体的氟碳比小于1:1，并且所述蚀刻阶段气体的氟碳比大于1:1。
10.根据条款1所述的方法，其中在沉积期间的RF功率是恒定的。
11.根据条款1所述的方法，其中所述蚀刻阶段气体包括CF4、NF3、CHF3、O2、Ar或N2中的至少一种，并且其中所述沉积阶段气体包括C4F6，C4F8、CH2F2、或CO中的至少一种。
12.根据条款1所述的方法，其中所述有机掩模具有小于100nm的厚度。
13.根据条款1所述的方法，其中所述有机掩模在位于EUV掩模下的SiARC层下。
14.根据条款1所述的方法，其中所述有机掩模形成隔离和致密区域。
15.根据条款1所述的方法，其中在所述蚀刻阶段期间提供的RF功率大于在所述沉积阶段期间提供的RF功率。
16.根据条款15所述的方法，其中在所述蚀刻阶段期间的RF功率更大，因为在所述蚀刻阶段期间具有至少60MHz的频率的脉冲RF功率大于在所述沉积阶段期间具有至少60MHz的RF频率的恒定RF功率。
17.根据条款15所述的方法，其中在小于60Hz的频率下不提供RF功率。
18.根据条款15所述的方法，其中在所述蚀刻阶段期间提供额外的偏置RF功率。
19.根据条款1所述的方法，其中所述沉积阶段气体的氟碳比小于1:1，并且所述蚀刻阶段气体的氟碳比大于1:1。
20.根据条款1所述的方法，其中所述蚀刻阶段气体的氟碳比比所述沉积阶段气体的氟碳比的比率大于2:1。
本发明的这些特征和其它特征将在下面在本发明的详细描述中并结合以下附图进行更详细的描述。
附图说明
在附图中以示例而非限制的方式示出了本公开，并且附图中相同的附图标记表示相似的元件，其中：
图1是一种实施方式的高阶流程图。
图2是蚀刻沟槽的步骤的较详细的流程图。
图3A-E是根据一种实施方式处理的堆叠的示意性横截面图。
图4是可以在一种实施方式中使用的等离子体处理室的示意图。
图5是可以用于实施一种实施方式的计算机系统的示意图。
图6是根据现有技术处理的堆叠的示意性横截面图。
图7A-B是根据现有技术处理的另一堆叠的示意性横截面图。
具体实施方式
现在将参考附图中所示的几个优选实施方式来详细描述本发明。在下面的描述中，阐述了许多具体细节以便提供对本发明的彻底理解。然而，对于本领域技术人员显而易见的是，本发明可以在没有这些具体细节中的一些或全部的情况下实施。在其他情况下，未详细描述公知的工艺步骤和/或结构，以免不必要地使本发明不清楚。
图1是一种实施方式的高阶流程图。在该实施方式中，在蚀刻层中形成通孔(步骤104)。在蚀刻层上形成平坦化层，从而形成通孔中的通孔塞(步骤108)。在平坦化层上形成沟槽掩模(步骤112)。打开平坦化层(步骤116)。将沟槽蚀刻到蚀刻层中(步骤120)。图2是将沟槽蚀刻到蚀刻层中的步骤的更详细的流程图。将具有蚀刻层的堆叠放置在等离子体处理室中(步骤204)。提供蚀刻工艺(步骤208)，其中蚀刻工艺包括多个循环，其中每个循环包括沉积阶段(步骤212)和蚀刻阶段(步骤216)。在蚀刻工艺完成之后，将堆叠从室中移除(步骤220)。剥离平坦化层(步骤124)。在各种实施方式中，可以在将堆叠放置在室中之后打开平坦化层，并且可以在将堆叠从室中移除之前剥离平坦化层。
实施例
在本发明的优选实施方式中，在蚀刻层中形成通孔(步骤104)。图3A是具有衬底304的堆叠300的示意性横截面图，衬底304具有设置在通孔图案化掩模312下方的含氧化硅的蚀刻层308。在该示例中，可以在衬底304和含氧化硅的蚀刻层308之间或含氧化硅的蚀刻层308和通孔图案化掩模312之间设置一个或多个层。通孔图案化掩模312已被用于选择性地将通孔316蚀刻到氧化硅蚀刻层308下面的层间触头320上。层间触头320是可以放置在另一个介电层324内的导电触头。可以在通孔316的蚀刻期间去除通孔图案化掩模312，但是为了清晰起见，在此示出。如果通孔图案化掩模312在蚀刻通孔316之后保留，则可以随后去除通孔图案化掩模312。
提供平坦化层(步骤108)。优选地，平坦化层是有机材料，例如旋涂碳、无定形碳(ACL)，光学分散层(ODL)或旋涂有机硬掩模(SOH)。在该示例中，平坦化层是旋涂碳。在平坦化层上形成沟槽掩模(步骤112)。在该示例中，沟槽掩模是极紫外(EUV)掩模。由于沟槽掩模是EUV掩模，所以在氧化硅蚀刻层308的顶部上的平坦化层的厚度优选小于100nm。图3B是形成平坦化层328和EUV沟槽掩模332之后的堆叠300的示意性横截面图。含硅抗反射涂层(SiARC)334位于EUV沟槽掩模332和平坦化层328之间，并且用于图案化EUV沟槽掩模332。平坦化层的厚度被指定为“T”。
打开平坦化层(步骤116)。相对于EUV掩模332和/或SiARC 334选择性地蚀刻平坦化层328。用于打开平坦化层的配方的实例提供900sccm H2和750sccm N2的平坦化气体。在60MHz提供600瓦，以将平坦化气体形成为等离子体。图3C是平坦化层328被打开之后的堆叠300的示意性横截面图。在该示例中，在平坦化层328的打开期间去除了EUV沟槽掩模。在去除EUV沟槽掩模和SiARC之前，平坦化层328足够薄以使其充分打开。保留在通孔中的平坦化层的部分形成通孔塞336。
将沟槽蚀刻到含氧化硅的蚀刻层308中(步骤120)。根据图2，蚀刻含氧化硅的蚀刻层308的更详细的流程图，将该堆叠放置在等离子体处理室中(步骤204)。
图4是可以在一个实施方式中使用的等离子体处理室的示意图。在一个或多个实施方式中，等离子体处理室400包括气体分配板406，其在处理室449内设置气体入口和静电吸盘(ESC)408，处理室449由室壁450包围。在处理室449内，衬底304位于ESC 408的顶部。ESC 408可以提供来自ESC源448的偏压。气体源410通过分配板406连接到处理室449。在该实施方式中，气体源410包括CF4气体源412、C4F6气体源416和一个或多个另外的气体源418。每种气体源可以包括多个气体源。ESC温度控制器451连接到ESC 408，并且提供对ESC 408的温度控制。在该示例中，第一连接件413用于向内部加热器411供电以加热ESC 408的内部区域，第二连接件414用于向外部加热器412供电以加热ESC 408的外部区域。RF源430向下部电极434和上部电极提供RF功率，在该实施方式中，上部电极为气体分配板406。在优选的实施方式中，2MHz、60MHz和可选的27MHz功率源组成RF源430和ESC源448。在该实施方式中，针对每个频率提供一个发生器。在其他实施方式中，发生器可以在单独的RF源中，或者单独的RF发生器可以连接到不同的电极。例如，上部电极可以具有连接到不同RF源的内电极和外电极。在其他实施方式中可以使用RF源和电极的其它布置，例如在另一个实施方式中，上部电极可以接地。控制器435可控地连接到RF源430、ESC源448、排气泵420和蚀刻气体源410。这种蚀刻室的一个例子是由Lam Research Corporation(Fremont，CA)制造的ExelanFlexTM蚀刻系统。处理室可以是CCP(电容耦合等离子体)反应器或ICP(感应耦合等离子体)反应器。
图5是示出适用于实现在本发明的实施方式中使用的控制器435的计算机系统500的高级框图。计算机系统可以具有从集成电路、印刷电路板和小型手持设备到超大型计算机的许多物理形式。计算机系统500包括一个或多个处理器502，并且还可以包括电子显示设备504(用于显示图形、文本和其他数据)、主存储器506(例如随机存取存储器(RAM))，存储设备508(例如，硬盘驱动器)、可移动存储设备510(例如，光盘驱动器)、用户界面设备512(例如，键盘、触摸屏、小键盘、鼠标或其他指点设备等)和通信接口514(例如，无线网络接口)。通信接口514允许通过链路在计算机系统500和外部设备之间传送软件和数据。系统还可以包括与上述设备/模块连接的通信基础设施516(例如，通信总线、交叉连接条或网络)。
经由通信接口514传送的信息可以是例如电子、电磁、光学之类的信号形式或能够经由通信链路由通信接口514接收的其它信号，通信链路携带信号并可以使用导线或电缆、光纤、电话线、蜂窝电话链路、射频链路和/或其他通信信道实现。利用这样的通信接口，可以预期一个或多个处理器502可以在执行上述方法步骤的过程中从网络接收信息，或者可以向网络输出信息。此外，本发明的方法实施方式可以仅在处理器上执行，或者可以通过诸如因特网之类的网络与共享处理的一部分的远程处理器一起执行。
术语“非瞬态计算机可读介质”通常用于指代介质，诸如主存储器、辅助存储器、可移动存储设备、和存储设备，诸如硬盘、闪存存储器、磁盘驱动存储器、CD-ROM以及其他形式的持久性存储器，并且不应当被解释为涵盖瞬态标的物，如载波或信号。计算机代码的例子包括诸如由编译器产生的机器代码，和含有由计算机使用解释器执行的较高级代码的文档。计算机可读介质也可以是由包含在载波中的计算机数据信号发送的并且代表能由处理器执行的指令序列的计算机代码。
在堆叠已经被放置到等离子体处理室400中之后，可以提供蚀刻工艺(步骤208)。蚀刻工艺包括多个循环，其中每个循环包括沉积阶段(步骤212)和蚀刻阶段(步骤216)。沉积阶段的一个实例提供了沉积阶段气体，其包括含一定氟碳比的碳氟化合物或氢氟碳化合物气体。在该实施例中，使2sccm C4F6、301sccm Ar和40sccm CO的沉积阶段气体流入处理室449。沉积阶段气体形成为原位等离子体。在该实施例中，通过提供具有至少60MHz的RF频率的连续RF功率，将沉积阶段气体形成为等离子体。在该示例中，提供了100瓦的RF功率。处理室449保持在15mTorr的压强下。4秒后，停止沉积阶段(步骤212)。在该实施例中，通过停止沉积阶段气体的流来停止沉积阶段(步骤212)。蚀刻阶段的实例提供了蚀刻阶段气体，其包氟碳比高于沉积阶段气体的氟碳比的含氟碳或含氢氟碳化合物的气体。在该示例中，使100sccm CF4和243sccm Ar的蚀刻阶段气体流入处理室449。蚀刻阶段气体形成为原位等离子体。在该示例中，通过提供具有至少60MHz的RF频率的脉冲RF功率将蚀刻阶段气体形成为等离子体。在这个实施例中，提供了150瓦的RF功率。另外，提供RF频率为2MHz的50瓦的RF功率。在本实施方式中，占空比为10％。在各种实施方式中，可以改变沉积和蚀刻阶段中的RF占空比以实现更好的蚀刻选择性和图案打开能力。4秒后，停止蚀刻阶段(步骤216)。在该示例中，通过停止蚀刻阶段气体的流来停止蚀刻阶段(步骤216)。在多个循环之后，停止蚀刻工艺。将该堆叠从等离子体处理室中移出(步骤220)。图3D是蚀刻工艺完成之后的堆叠300的示意性横截面图。已经蚀刻了沟槽340，而通孔由通孔塞336保护。其它特征344也可以被蚀刻。
剥离平坦化层(步骤124)。用于剥离平坦化层的配方的一个例子使2000sccm O2的剥离气体流入处理室449。提供60MHz的600瓦RF功率，以将剥离气体转化成等离子体，从而剥离剩余的平坦化层。处理室压强保持在450mTorr。图3E是在剥离平坦化层之后的堆叠300的示意性横截面图。所得到的结构导致比使用现有技术形成的结构更少的缺陷。
图6是使用现有技术方法处理过的堆叠的示意性横截面图。在该示例中，通孔塞636被蚀刻太快，导致角部的倒角652。这可能是由于在平坦化层的打开过程中通孔塞过多的蚀刻引起的。此外，蚀刻依赖于深宽比，其中在该示例中，具有较高的高度与宽度比率的较高深宽比特征644相比于较低深宽比沟槽640蚀刻得慢。倒角652和依赖深宽比的蚀刻速率增加了器件故障。例如，倒角可能会导致泄漏问题。深宽比依赖性可能导致较高或较低的接触电阻。
图7A是使用其他现有技术方法处理过的堆叠的示意性横截面图。在该示例中，通孔塞736在平坦化层的打开期间被蚀刻的量没有前述示例中那么多，以避免倒角。结果，在蚀刻沟槽之后，通孔塞736具有高于沟槽740的底部的高度。此外，在该示例中，蚀刻是依赖于深宽比的，其中在该示例中，具有较高的高度与宽度比的较高深宽比沟槽744相比于较低深宽比沟槽740蚀刻得慢。图7B是在通孔塞被剥离之后的堆叠的示意性横截面图。在蚀刻过程中较高的通孔塞会形成栅栏752。虽然这种方法防止了倒角，但是它会导致栅栏752的形成。栅栏752和依赖深宽比的蚀刻速率增加了器件故障。例如，栅栏可能会增加金属空隙的形成。
实施方式避免了倒角(chamfering)、栅栏(fencing)和依赖深宽比的蚀刻。已经发现实施方式允许改进的倒角轮廓控制和减少栅栏，同时增加含氧化硅的蚀刻层相对于平坦化层的蚀刻选择性，这允许较薄的平坦化层。此外，已经发现实施方式降低深宽比依赖性。在到小型器件的迁移中，使用更脆弱和更薄的抗蚀剂掩模，例如EUV掩模。更脆弱和更薄的掩模需要增加选择性，这是由实施方式提供的。各种实施方式使用小于100nm的有机平坦化层来选择性地蚀刻基本上纯的氧化硅。基本上纯的氧化硅基本上由氧化硅和可能的一些其它掺杂剂组成。
不受理论的约束，实施方式的混合模式脉冲允许具有较少聚合物的贫化学物质。已经发现，C4F6和CO在一个循环相对于蚀刻特征的底部选择性地沉积在掩模上。贫蚀刻气体有助于去除掩模上的一些聚合物沉积物，以避免夹断。因此，在一些实施方式中，沉积气体包括C4F6，而蚀刻气体包括CF4。更优选地，沉积气体不含有CF4。更优选地，蚀刻气体不含有C4F6。沉积和蚀刻之间的循环允许掩模选择性、深宽比依赖性滞后、倒角和栅栏的解耦，允许减弱深宽比依赖性滞后、倒角和栅栏。如实施方式中所述，气体和功率脉冲通过在另一个入射离子脉冲引起反应之前使反应物有时间到达表面和蚀刻副产物有时间被移除而使深宽比依赖性蚀刻最小化。
在其它实施方式中，沉积气体包括具有C4F6，C4F8，CH2F2或CO中的至少一种的聚合化学物质。蚀刻气体包括具有CF4，NF3，CHF3，O2，Ar或N2中的至少一种的贫化学物质。贫化学物质定义为具有较高的氟碳比或较低的碳氟比。由各种实施方式提供的一些调谐控制是阶段时间，沉积阶段气体，蚀刻阶段气体，RF功率占空比和RF功率。在该实施方式中，沉积阶段气体的氟碳比为1:4或0.25:1。蚀刻阶段气体的氟碳比为4:1。通常，沉积阶段气体的氟碳比小于1:1，并且蚀刻阶段气体的氟碳比大于1:1。此外，蚀刻阶段气体的氟碳比比沉积阶段气体的氟碳比的比率大于2:1。在一些实施方式中，沉积阶段气体包括碳氟化合物，而蚀刻阶段气体包括碳氟化合物。
在一些实施方式中，蚀刻阶段少于10秒，并且沉积阶段少于10秒。
虽然已经根据几个优选实施方式描述了本发明，但是存在落在本发明的范围内的改变、修改、置换和各种替代等同方案。还应当注意，存在实现本发明的方法和装置的许多替代方式。因此，以下所附权利要求旨在被解释为包括落在本发明的真实精神和范围内的所有这样的改变、修改、置换和各种替代等同方案。

Claims (10)

1.一种用于利用具有通孔塞的有机平坦化层选择性地蚀刻含氧化硅的层中的沟槽的方法，其包括：
将所述含氧化硅的层放置在处理室中；
处理所述氧化硅层包括多个工艺循环，其中每个蚀刻循环包括：
沉积阶段，其包括：
提供沉积阶段气体的流到所述处理室中，所述沉积阶段气体包括具有氟碳比的含碳氟化合物或氢氟碳化合物的气体；
提供具有至少60MHz的RF频率的RF功率，其将所述沉积阶段气体形成为等离子体；以及
停止所述沉积阶段；以及
蚀刻阶段，其包括：
提供蚀刻阶段气体的流到所述处理室中，所述蚀刻阶段气体流包括氟碳比高于所述沉积阶段气体的氟碳比的含碳氟化合物或氢氟碳化合物的气体；
提供具有至少60MHz的RF频率的脉冲RF功率，其将所述蚀刻阶段气体形成为等离子体；以及
停止所述蚀刻阶段。
2.根据权利要求1所述的方法，其中每个蚀刻阶段持续少于10秒的时间段，并且其中每个沉积阶段持续少于10秒的时间段。
3.根据权利要求2所述的方法，其中所述蚀刻阶段气体包括CF4、NF3、CHF3、O2、Ar或N2中的至少一种，并且其中所述沉积阶段气体包括C4F6、C4F8、CH2F2、或CO中的至少一种。
4.根据权利要求3所述的方法，其中所述有机掩模具有小于100nm的厚度。
5.根据权利要求4所述的方法，其中所述有机掩模在位于EUV掩模下的SiARC层下。
6.根据权利要求5所述的方法，其中所述有机掩模形成隔离和致密区域。
7.根据权利要求6所述的方法，其中在所述蚀刻阶段期间提供的RF功率大于在所述沉积阶段期间提供的RF功率。
8.根据权利要求7所述的方法，其中在所述蚀刻阶段期间的RF功率更大，因为在所述蚀刻阶段期间具有至少60MHz的频率的脉冲RF功率大于在所述沉积阶段期间具有至少60MHz的RF频率的恒定RF功率。
9.根据权利要求7所述的方法，其中所述沉积阶段气体的氟碳比小于1:1，并且所述蚀刻阶段气体的氟碳比大于1:1。
10.根据权利要求1所述的方法，其中在沉积期间的RF功率是恒定的。
CN201710941778.6A 2016-10-11 2017-10-11 有关有机掩模的用于选择性地蚀刻氧化硅的方法 Active CN107919264B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/290,890 US10002773B2 (en) 2016-10-11 2016-10-11 Method for selectively etching silicon oxide with respect to an organic mask
US15/290,890 2016-10-11

Publications (2)

Publication Number Publication Date
CN107919264A true CN107919264A (zh) 2018-04-17
CN107919264B CN107919264B (zh) 2020-05-19

Family

ID=61829072

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710941778.6A Active CN107919264B (zh) 2016-10-11 2017-10-11 有关有机掩模的用于选择性地蚀刻氧化硅的方法

Country Status (3)

Country Link
US (1) US10002773B2 (zh)
KR (1) KR20180040084A (zh)
CN (1) CN107919264B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112789710A (zh) * 2018-10-03 2021-05-11 朗姆研究公司 纳米线的选择性蚀刻
CN113454763A (zh) * 2019-02-14 2021-09-28 朗姆研究公司 使用牺牲性掩模的选择性蚀刻

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020096808A1 (en) * 2018-11-05 2020-05-14 Lam Research Corporation Method for etching an etch layer
US11101175B2 (en) * 2018-11-21 2021-08-24 International Business Machines Corporation Tall trenches for via chamferless and self forming barrier
US11227774B2 (en) * 2019-12-05 2022-01-18 Tokyo Electron Limited Methods and systems for etching silicon cyanide (SiCN) with multi-color selectivity
US11342195B1 (en) * 2021-02-04 2022-05-24 Tokyo Electron Limited Methods for anisotropic etch of silicon-based materials with selectivity to organic materials

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101715604A (zh) * 2007-06-18 2010-05-26 朗姆研究公司 深硅刻蚀上掩膜底切的最小化
CN101969020A (zh) * 2009-07-27 2011-02-09 奥拓股份有限公司 沉积设备和使用沉积设备制造半导体装置的方法
CN103594351A (zh) * 2012-08-15 2014-02-19 朗姆研究公司 利用混合模式脉冲的蚀刻

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4059077B2 (ja) 2002-12-26 2008-03-12 ソニー株式会社 チャージポンプ及びそれを用いたｐｌｌ回路
US7294580B2 (en) * 2003-04-09 2007-11-13 Lam Research Corporation Method for plasma stripping using periodic modulation of gas chemistry and hydrocarbon addition
US7501355B2 (en) * 2006-06-29 2009-03-10 Applied Materials, Inc. Decreasing the etch rate of silicon nitride by carbon addition
US8133349B1 (en) 2010-11-03 2012-03-13 Lam Research Corporation Rapid and uniform gas switching for a plasma etch process
US8603921B2 (en) * 2011-07-25 2013-12-10 Applied Materials, Inc. Maintaining mask integrity to form openings in wafers
US8883028B2 (en) 2011-12-28 2014-11-11 Lam Research Corporation Mixed mode pulsing etching in plasma processing systems
US8551877B2 (en) 2012-03-07 2013-10-08 Tokyo Electron Limited Sidewall and chamfer protection during hard mask removal for interconnect patterning
KR20170135896A (ko) * 2015-04-02 2017-12-08 도쿄엘렉트론가부시키가이샤 듀얼 주파수 용량성 결합 플라즈마(ccp)를 사용한 euv 내성이 있는 트렌치 및 홀 패터닝

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101715604A (zh) * 2007-06-18 2010-05-26 朗姆研究公司 深硅刻蚀上掩膜底切的最小化
CN101969020A (zh) * 2009-07-27 2011-02-09 奥拓股份有限公司 沉积设备和使用沉积设备制造半导体装置的方法
CN103594351A (zh) * 2012-08-15 2014-02-19 朗姆研究公司 利用混合模式脉冲的蚀刻

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112789710A (zh) * 2018-10-03 2021-05-11 朗姆研究公司 纳米线的选择性蚀刻
CN113454763A (zh) * 2019-02-14 2021-09-28 朗姆研究公司 使用牺牲性掩模的选择性蚀刻

Also Published As

Publication number Publication date
KR20180040084A (ko) 2018-04-19
CN107919264B (zh) 2020-05-19
US20180102257A1 (en) 2018-04-12
US10002773B2 (en) 2018-06-19

Similar Documents

Publication Publication Date Title
TWI774742B (zh) 矽氮化物之原子層蝕刻
TWI353019B (en) Method of preventing damage to porous low-k materi
CN107919264A (zh) 有关有机掩模的用于选择性地蚀刻氧化硅的方法
KR101573949B1 (ko) 산화물 스페이서를 이용한 피치 감소
TW201841256A (zh) 氫活化原子層蝕刻
CN101523567B (zh) 去氟化工艺
CN109994380A (zh) 用于在堆叠层中蚀刻特征的方法
KR102178834B1 (ko) 유전체 층들 내 피처들을 에칭하기 위한 방법
TWI735522B (zh) 混合式階梯蝕刻
US9263331B2 (en) Method for forming self-aligned contacts/vias with high corner selectivity
CN101292197A (zh) 具有减小的线条边缘粗糙度的蚀刻特征
CN107768233A (zh) 用于半导体处理的硅基沉积
WO2009099812A2 (en) Reducing damage to low-k materials during photoresist stripping
CN110249412A (zh) 介电触点蚀刻
US20110097904A1 (en) Method for repairing low-k dielectric damage
CN109804460A (zh) 深宽比依赖性降低的选择性蚀刻的方法
KR102264411B1 (ko) 저-k 필름에 대해 감소된 손상으로 유기 마스크를 박리하는 방법
TW201707087A (zh) 梯階結構之形成方法
JP2016032117A (ja) タングステン含有層をエッチングする方法
KR20220025891A (ko) 선택적 패시베이션을 위해 타깃 증착 (targeted deposition) 을 사용하여 피처들을 에칭하기 위한 방법
KR20140105567A (ko) 실리콘 온 인슐레이터 에칭
TW201828360A (zh) 高深寬比蝕刻
KR102626483B1 (ko) 반도체 프로세싱을 위한 실리콘-기반 증착

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant