CN101278381A - 垂直形貌修整 - Google Patents

垂直形貌修整 Download PDF

Info

Publication number
CN101278381A
CN101278381A CNA2006800369132A CN200680036913A CN101278381A CN 101278381 A CN101278381 A CN 101278381A CN A2006800369132 A CNA2006800369132 A CN A2006800369132A CN 200680036913 A CN200680036913 A CN 200680036913A CN 101278381 A CN101278381 A CN 101278381A
Authority
CN
China
Prior art keywords
sidewall
pattern
photoresist
gas
feature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800369132A
Other languages
English (en)
Inventor
S·M·列扎·萨贾迪
彼得·西里格利亚诺
金智洙
黄志松
埃里克·A·赫德森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN101278381A publication Critical patent/CN101278381A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70475Stitching, i.e. connecting image fields to produce a device field, the field occupied by a device such as a memory chip, processor chip, CCD, flat panel display
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

提供一种在蚀刻层中蚀刻特征的方法。在该蚀刻层上形成具有光刻胶特征的图案化光刻胶掩模,该光刻胶特征具有侧壁,其中该光刻胶特征的侧壁具有沿该光刻胶特征深度的不规则形貌。修正沿该光刻胶特征侧壁的光刻胶特征深度的不规则形貌,该修正包括至少一个循环,其中每个循环包括侧壁沉积阶段和形貌成形阶段。穿过该光刻胶特征将特征蚀刻入该蚀刻层。去除该掩模。

Description

垂直形貌修整
技术领域
本发明涉及半导体器件的形成。
背景技术
在半导体晶片处理期间,使用公知的图案化和蚀刻工艺在该晶片中限定半导体器件的特征。在这些工艺中,将光刻胶(PR)材料沉积在晶片上,然后将其暴露于由中间掩模过滤的光线。该中间掩模通常是玻璃平板,玻璃平板上图案化有模版特征几何图形,该几何图形阻止光线传播穿过中间掩模。
在穿过中间掩模之后,光线接触光刻胶材料的表面。该光线改变光刻胶材料的化学组成,这样显影剂能够去除该光刻胶材料的一部分。在正光刻胶材料的情况下,去除暴露的区域。而在负光刻胶材料的情况下,去除未暴露的区域。此后,蚀刻该晶片,以从不再受到光刻胶材料保护的区域去除下层材料,并由此在该晶片中限定需要的特征。
这样的工艺会导致掩模特征具有不规则的垂直形貌。
发明内容
为了实现前述的以及根据本发明的目的,提供了一种用于在蚀刻层中蚀刻特征(feature,特征结构)的方法。在该蚀刻层之上形成具有光刻胶特征的图案化光刻胶掩模,该掩模的光刻胶特征具有侧壁,其中光刻胶特征的侧壁具有沿光刻胶特征的深度的不规则的形貌(profile)。修正沿该光刻胶特征侧壁的该光刻胶特征的深度的不规则形貌,该修正包括至少一个循环,其中每个循环包括侧壁沉积阶段和形貌成形阶段。穿过这些光刻胶特征将特征蚀刻入该蚀刻层。去除该掩模。
在本发明的另一个表现形式中,提供一种用于在蚀刻层内蚀刻具有垂直形貌侧壁的特征的方法。在该蚀刻层之上形成具有光刻胶特征的图案化光刻胶掩模,该掩模的光刻胶特征具有侧壁,其中光刻胶特征的侧壁具有非垂直形貌侧壁。修正该非垂直形貌侧壁以形成具有垂直形貌侧壁的光刻胶特征,该修正包括多个循环,其中每个循环包括侧壁沉积阶段和形貌成形阶段。穿过这些光刻胶特征将具有垂直形貌侧壁的特征蚀刻到该蚀刻层中。去除该掩模。
在本发明另一个表现形式中,提供一种用于在蚀刻层中蚀刻特征的设备,该蚀刻层在具有光刻胶特征的光刻胶掩模下方,该光刻胶特征具有沿光刻胶特征深度的不规则形貌。提供等离子体处理室,包括形成等离子体处理室腔(enclosure)的室壁、用于在等离子体处理室腔内支撑基片的基片支撑件、用于调节该等离子体处理室腔内压力的压力调节器、至少一个向该等离子体处理室腔供电以维持等离子体的电极、用于向该等离子体处理室腔内提供气体的气体入口、以及从该等离子体处理室腔排出气体的气体出口。与该气体入口流体连接的气体源,其中该气体源包括光刻胶特征侧壁沉积气体源、形貌成形气体源和蚀刻层蚀刻气体源。控制器可控地连接到该气体源和该至少一个电极,包括至少一个处理器和计算机可读介质。该计算机可读介质包括用于修正该不规则形貌的计算机可读代码,该修正包括多个循环,其中每个循环包括用于从沉积气体源提供沉积气体的计算机可读代码,用于从该沉积气体产生等离子体的计算机可读代码,用于停止来自该沉积气体源的沉积气体的计算机可读代码,用于从形貌成形气体源提供形貌成形气体的计算机可读代码,用于从该形貌成形气体产生等离子体的计算机可读代码,以及用于停止来自该形貌成形气体源的形貌成形气体的计算机可读代码。该计算机可读介质进一步包括用于蚀刻该蚀刻层的计算机可读代码以及用于去除该光刻胶掩模的计算机可读代码。
本发明的这些和其它特征将在本发明下面的详细描述中结合附图更详细地说明。
附图说明
在附图中,本发明作为实例而不是限制来说明,其中相同的参考标号表示相同的元件,并且其中:
图1是可用在本发明实施方式中的工艺的高层流程图;
图2A-D是根据本发明的实施方式处理的叠层的横截面示意图;
图3是修正该光刻胶掩模垂直形貌的步骤的更详细的流程图;
图4是可用来实现本发明的等离子体处理室的示意图;
图5A-B示出了一种计算机系统,其适于实现用在本发明的实施方式中的控制器;
图6A-C是根据本发明一个实例处理的叠层的横截面示意图;
图7A-C是根据本发明另一个实例处理的叠层的横截面示意图;
图8A-B是根据本发明另一个实例处理的叠层的横截面示意图。
具体实施方式
现在本发明将根据其如附图中示出的几个优选实施方式详细描述。在下面的描述中,阐述了许多具体细节以提供对本发明的彻底理解。然而,对于本领域的技术人员来说,显然,本发明可不使用这些具体细节的一些或全部而实现。在有的情况下,公知的工艺步骤和/或结构没有详细描述,以避免不必要地混淆本发明。
为了便于理解,图1是可用在本发明一个实施方式中的工艺的高层流程图。提供图案化的光刻胶掩模(步骤104)。图2A是在基片204上待蚀刻的层208的横截面示意图,具有特征214的图案化光刻胶掩模212,其在ARL 210上,该ARL 210又在蚀刻层208上,它们形成叠层200。然后,图案化该光刻胶层,以形成具有光刻胶侧壁的光刻胶特征。该图案化处理工艺可导致该光刻胶特征的侧壁213具有不规则的垂直形貌。如图2A所示的,在垂直方向的该光刻胶特征不规则侧壁形貌是倾斜的。在说明书和权利要求中,垂直方向定义为沿该光刻胶特征深度“d”的方向,如图2A所示,与该光刻胶特征的周界附近的不规则性相对,从而该光刻胶特征具有非垂直侧壁形貌。所以,沿该光刻胶特征垂直方向的不规则形貌是沿该光刻胶特征深度的不规则形貌。
修正在该光刻胶特征垂直方向的不规则形貌(步骤108)。图2B是该图案化光刻胶掩模212的横截面示意图,其中该光刻胶特征的侧壁215具有在垂直方向修正的形貌。图3是该用于修正该光刻胶特征侧壁在垂直方向的形貌的多步骤处理工艺(步骤108)更详细的流程图。在这个实例中,该掩模侧壁在垂直方向上的形貌的修正在两阶段循环过程中执行。该循环处理的一个阶段是在该侧壁上沉积(步骤304),而另一个阶段是形貌成形。额外的阶段可增加到每个循环。优选地,这个步骤执行1到20个循环。更优选地,这个步骤执行2到10个循环。
更优选地,该侧壁沉积阶段(步骤304)使用的沉积气体包括CF4和H2的组合或者CH3F和N2的组合或者CxFy或者CxHyFz(带有如氢、氮或氧的氧化或还原添加剂)中的至少一种。更概括地说,该沉积气体包括碳氢化合物、碳氟化合物和氢氟碳化合物的至少一种。更优选地,该沉积气体进一步包括运载气体(carrier gas),如氩气或氙气。更优选地,该沉积气体进一步包括氧化添加剂和还原添加剂中的至少一种,如O2、H2或NH3。该形貌成形阶段使用形貌成形气体,包括CxFy和NF3以及CxHyFz的至少一种。更优选地,该形貌成形气体进一步包括运载气体,如氩气或氙气。更优选地,该形貌成形气体进一步包括氧化添加剂和还原添加剂中的至少一种,如O2、H2或NH3
然后穿过该修正的光刻胶掩模将特征蚀刻入该蚀刻层208(步骤112)。图2C显示出蚀刻入该蚀刻层208的特征232。
然后剥除该光刻胶(步骤116)。图2D显示出在去除光刻胶掩模之后的叠层。可执行额外的成形步骤(步骤124)。例如,其后可在该特征中形成接触部240。为了提供双镶嵌结构(damascenestructure),可在该接触部形成之前蚀刻沟槽。在该接触部形成之后,可执行额外的处理。
修正倾斜侧壁的实例
在一个实例中,使用多步骤处理工艺来形成碳氢化合物层。形成该图案化光刻胶层(步骤104)。在这个实例中,光刻胶特征214的侧壁215在垂直方向上具有不规则形状,因为侧壁是倾斜的,如图2A所示。具有蚀刻层208、ARC层210和图案化光刻胶掩模212的基片204设在蚀刻室中。
图4是处理室400的示意图,该处理室400可用来在垂直方向上成形该光刻胶掩模特征的形貌、蚀刻以及剥除该光刻胶掩模。该等离子体处理室400包括限制环402、上部电极404、下部电极408、通过气体入口连接的气体源410和连接到气体出口的排气泵420。该气体源410包括沉积气体源412和形貌成形气体源416。该气体源410可包括额外的气体源,如蚀刻气体源418。在等离子体处理室400内,该基片204设在下部电极408上。下部电极408结合适合的基片卡紧机构(例如,静电、机械夹具等)以固定基片204。反应器顶部428结合直接相对下部电极408设置的上部电极404。上部电极404、下部电极408和限制环402限定受限等离子体容积。通过气体源410向该受限等离子体容积提供气体,并且由排气泵420通过限制环402和排气口从受限等离子体容积排出气体。第一RF源444与上部电极404电连接。第二RF源448与下部电极408电连接。室壁452围绕限制环402、上部电极404和该下部电极408。第一RF源444和第二RF源448均可包括27MHz功率源和2MHz功率源。将RF功率连接到该电极的不同组合是可能的。在LamResearch Corporation的双频电容(DFC)系统(其由Fremont,California的LAM Research CorporationTM制造,可用在本发明的优选实施方式中),该27MHz和2MHz功率源均构成连接到该下部电极的第二RF功率源448,而该上部电极接地。控制器435可控地连接到RF源444、448、排气泵420和该气体源410。该DFC系统在待蚀刻层208为介电层(如二氧化硅或有机的硅酸盐玻璃)时使用。
图5A和5B示出了一种计算机系统,其适于实现用在本发明的实施方式中的控制器425。图5A显示出该计算机系统一种可能的物理形式。当然,该计算机系统可具有许多物理形式,其范围从集成电路、印刷电路板以及小型手持设备到巨形超级计算机。计算机系统1300包括监视器1302、显示器1304、机箱1306、磁盘驱动器1308、键盘1310和鼠标1312。磁盘1314是用来从计算机系统1300传递数据以及向计算机系统1300传递数据的计算机可读介质。
图5B是用于计算机系统1300的方框图的实例。连接到系统总线1320的是多种多样的子系统。一个或多个处理器1322(也称为中央处理器,或CPU)连接到存储设备,包括存储器1324。存储器1324包括随机存取存储器(RAM)和只读存储器(ROM)。如本领域所公知的,ROM向CPU单向地传输数据和指令,而RAM一般用来以双向方式传输数据和指令。这两种类型的存储器均可包括下述任何合适的计算机可读介质。固定磁盘1326也双向连接到CPU 1322;其提供额外的数据存储能力并且可包括任何下述计算机可读介质。固定磁盘1326可用来存储程序、数据等,并且一般是次级存储介质(如硬盘),其比主存储器慢。可以理解的是,在适合的情况下,保留在固定磁盘1326内的信息可作为虚拟存储器以标准的方式结合入存储器1324。可移动磁盘1314可采用下述任何计算机可读介质的形式。
CPU 1322也连接到多种输入/输出设备,如显示器1304、键盘1310、鼠标1312和扬声器1330。通常,输入/输出设备可以是下列任意设备:视频显示器、跟踪球、鼠标、键盘、麦克风、触摸显示器、传感读卡器、磁带或纸带阅读器、书写板、书写笔、语音或手写识别器、生物读出器或其它计算机。CPU 1322可选地使用网络接口1340连接到另一台计算机或连接到电信网络。利用该网络接口,预期CPU可在执行上述方法步骤过程中从网络接收信息,或者向该网络输出信息。此外,本发明的方法实施方式可单独在CPU1322上执行或可在如Internet的网络上与远程CPU协同执行,该远程CPU共享该处理的一部分。
另外,本发明的实施方式进一步涉及具有计算机可读介质的计算机存储产品,在其上有用于执行多种计算机实现的操作的计算机代码。该介质和该计算机代码可以是那些为本发明的目的专门设计和构成的,或者它们可以是对于计算机软件领域的技术人员来说公知的和可以得到的类型。计算机可读介质的实例包括,但不限于:磁介质,如硬盘、软盘和磁带;光介质,如CD-ROM和全息设备;磁-光介质,如光磁软盘(floptical disk);以及为存储和执行程序代码专门配置的硬件设备,例如专用集成电路(ASIC),可编程逻辑设备(PLD)和ROM及RAM设备。计算机代码的实例包括如由编译器生成的机器代码和包含高级代码的文件,该高级代码可由计算机使用解释器执行。计算机可读介质还可包括由以载波形式体现的计算机数据信号传输并代表可由处理器执行的一系列指令的计算机代码。
多循环多阶段工艺用来修正该光刻胶掩模的垂直形貌(步骤108)。在该侧壁上沉积阶段(步骤304)的一个实例提供150sccmCH3F、75sccm N2和100sccm Ar的流量。压力设到80mTorr。基片维持在20℃的温度。该第二RF源448以27MHz频率提供400瓦特以及以2MHz频率提供0瓦特。
形貌成形阶段(步骤308)的一个实例提供含卤素(即,氟、溴、氯)气体,如100sccm CF4。在这个实例中,CF4是在形貌成形阶段提供的唯一气体。向该室提供20mTorr的压力。该第二RF源448以27MHz频率提供600瓦特以及以2MHz频率提供0瓦特。
在其它实施方式中,每个循环可进一步包括额外的沉积和/或形貌成形阶段。
优选地,修正的形貌的垂直侧壁是从侧壁的底部到顶部与特征底部成88°到90°角的侧壁。
待蚀刻层的一个实例可以是常规的蚀刻层,如SiN、SiC、氧化物或低-k电介质。可使用传统的蚀刻制法来蚀刻待蚀刻层。
为了剥除光刻胶和侧壁层(步骤116),可使用氧灰化(oxygenashing)处理工艺。
如果没有修正在垂直方向上的不规则形貌,具有倾斜侧壁的掩模会导致得到的特征具有倾斜的侧壁。对侧壁在垂直方向上的不规则形貌的修正提供具有垂直形貌的特征。
退化侧壁的实例
在一个实例中,形成带有光刻胶特征614的图案化光刻胶掩模612(步骤104),其光刻胶特征614具有在垂直方向上的不规则形貌,该形貌是退化的(retrograde)侧壁615,如图6A所示。光刻胶掩模612设在ARL 610上,ARL 610设在蚀刻层608上,蚀刻层608设在基片604上。该叠层600设在如图4所示的蚀刻室内。
多循环多阶段处理工艺用来修正在该光刻胶掩模垂直方向上的形貌(步骤108),如图6B所示。对于该沉积阶段(步骤304),可使用在先前实例中使用的沉积制法。形貌成形阶段(步骤308)的一个实例可使用先前实例中的制法。改变多种不同的参数,如沉积阶段的沉积时间与形貌成形阶段的形貌成形时间的比率,可用来修正垂直方向上的不同的不规则成形的形貌。
在其它实施方式中,每个循环可进一步包括额外的沉积和/或形貌成形阶段。
待蚀刻层的实例可以是常规的蚀刻层,如SiN、SiC、氧化物或低-k电介质。可使用常规的蚀刻制法将特征620蚀刻入该蚀刻层608,如图6C所示。
为剥除光刻胶和该侧壁层(步骤116),可使用氧灰化处理工艺。
如果没有修正该特征,具有退化侧壁的掩模可使得到的特征具有倾斜的侧壁。对该侧壁垂直形貌的修正提供具有垂直形貌的特征。
驻波侧壁的实例
在一个实例中,利用驻波变形来形成图案化光刻胶掩模712(步骤104),其光刻胶特征714具有侧壁715,如图7A所示。不希望受限于理论,相信光刻胶特征尺寸产生光驻波。结果,该光刻胶特征的侧壁根据该驻波而变形。光刻胶掩模712设在ARL 710,ARL710设在蚀刻层708上,蚀刻层708设在基片704上。叠层700设在如图4所示的蚀刻室中。
多循环多阶段工艺被用来修正该光刻胶掩模在垂直方向上的形貌(步骤108),如图7B所示。对于该沉积阶段(步骤304),可使用在先前实例中使用的沉积制法。该形貌成形阶段(步骤308)的一个实例可使用先前实例中的制法。改变多个不同的参数,如该沉积阶段的沉积时间与该形貌成形阶段的形貌成形时间的比率,可用来修正在该垂直方向不同的不规则成形的形貌。改变多个不同的参数,如该沉积阶段的沉积时间与该形貌成形阶段的形貌成形时间的比率,可用来修正在该垂直方向不同的不规则成形的形貌。
在其它实施方式中,每个循环可进一步包括额外的沉积和/或形貌成形阶段。
待蚀刻层的一个实例可以是常规的蚀刻层,如SiN、SiC、氧化物或低-k电介质。可使用常规的蚀刻制法将具有垂直形貌侧壁720的特征蚀刻入蚀刻层708,如图7C所示。
为了剥除该光刻胶和该侧壁层(步骤116),可使用氧灰化处理工艺。
颈状化侧壁的实例
在一个实例中,形成图案化光刻胶掩模812(步骤104),其光刻胶特征814具有在垂直方向的不规则形貌,该形貌为颈状化(necked)的侧壁815,如图8A所示。光刻胶掩模812设在ARL 810上,ARL 810设在蚀刻层808上,蚀刻层808设在基片804上。叠层800设在如图4所示的蚀刻室中。
多循环多阶段处理工艺被用来修正在该光刻胶掩模垂直方向上的形貌(步骤108),如图8B所示。
本发明修正光刻胶特征的侧壁,其具有沿该特征深度的不规则的形貌,如倾斜的、退化的、驻波和颈状侧壁中的至少一种。这些不规则中的至少一种包括这些不规则的组合,如离底部较近的退化与顶部附近的颈状化侧壁的组合,其提供弓形的或者酒杯形的侧壁。
尽管根据多个优选实施方式描述了本发明,但是存在对其的变型、修正、置换和多种代替的等同方式,其落在本发明的范围内。还应当注意的是有许多实现本发明的方法和装置的可选方式。所以,所附的权利要求应当解释为包括所有落入本发明的主旨和范围内的变型、修正、置换及多种代替的等同方式。

Claims (17)

1.一种用于在蚀刻层中蚀刻特征的方法,包括:
在所述蚀刻层上形成具有光刻胶特征的图案化光刻胶掩模,所述光刻胶特征具有侧壁,其中所述光刻胶特征的所述侧壁具有沿所述光刻胶特征的深度的不规则形貌;
修正沿所述光刻胶特征的所述侧壁的所述光刻胶特征的深度的所述不规则形貌,所述修正包括至少一个循环,其中每个循环包括:
侧壁沉积阶段;以及
形貌成形阶段;
穿过所述光刻胶特征将特征蚀刻入所述蚀刻层;以及
去除所述掩模。
2.根据权利要求1所述的方法,其中所述不规则形貌是倾斜侧壁、颈状收缩的侧壁、退化侧壁和驻波变形侧壁中的至少一种。
3.根据权利要求1-2中任一项所述的方法,其中所述侧壁沉积阶段包括:
提供沉积气体,所述沉积气体包括碳氢化合物、碳氟化合物和氢氟碳化合物中的至少一种;
从所述沉积气体形成等离子体;以及
停止所述沉积气体的流动。
4.根据权利要求1-3中任一项所述的方法,其中所述形貌成形阶段包括:
提供形貌成形气体,所述形貌成形气体包括CxFy、NF3和CxHyFz中的至少一种;
从所述形貌成形气体形成等离子体;以及
停止所述形貌成形气体的流动。
5.根据权利要求1-4中任一项所述的方法,其中对沿所述光刻胶特征的深度的不规则形貌的修正将所述光刻胶特征的侧壁转变为垂直形貌侧壁。
6.根据权利要求5所述的方法,其中所述垂直形貌侧壁是从底部到顶部与所述光刻胶特征的底部成88°到90°角的侧壁。
7.根据权利要求3-6中任一项所述的方法,其中所述沉积气体进一步包括氧化添加剂和还原添加剂中的至少一种。
8.根据权利要求3-7中任一项所述的方法,其中所述沉积气体进一步包括运载气体。
9.根据权利要求4-8中任一项所述的方法,其中所述形貌成形气体进一步包括氧化添加剂和还原添加剂中的至少一种。
10.根据权利要求4-9中任一项所述的方法,其中所述形貌成形气体进一步包括运载气体。
11.根据权利要求1-10中任一项所述的方法,其中所述修正所述不规则形貌包括多个循环。
12.一种通过权利要求1-11中任一项所述的方法制造的半导体器件。
13.一种用于在蚀刻层中蚀刻具有垂直形貌侧壁的特征的方法,包括:
在所述蚀刻层上形成具有光刻胶特征的图案化光刻胶掩模,所述光刻胶特征具有侧壁,其中所述光刻胶特征的所述侧壁具有非垂直形貌侧壁;
修正所述非垂直形貌侧壁以形成具有垂直形貌侧壁的光刻胶特征,所述修正包括多个循环,其中每个循环包括:
侧壁沉积阶段;以及
形貌成形阶段;
穿过所述光刻胶特征将具有垂直形貌侧壁的特征蚀刻入所述蚀刻层;以及
去除所述掩模。
14.根据权利要求13所述的方法,其中所述侧壁沉积阶段包括:
提供沉积气体,所述沉积气体包括碳氢化合物、碳氟化合物和氢氟碳化合物中的至少一种以及氧化添加剂和还原添加剂中的至少一种;
从所述沉积气体形成等离子体;以及
停止所述沉积气体的流动。
15.根据权利要求13-14中任一项所述的方法,其中所述形貌成形阶段包括:
提供形貌成形气体,所述形貌成形气体包括CxFy、NF3和CxHyFz中的至少一种以及氧化添加剂和还原添加剂中的至少一种;
从所述形貌成形气体形成等离子体;以及
停止所述形貌成形气体的流动。
16.根据权利要求13-15中任一项所述的方法,其中对沿所述光刻胶特征的深度的非垂直形貌的修正将所述光刻胶特征的侧壁转变为垂直形貌侧壁。
17.一种用于在蚀刻层中蚀刻特征的装置,所述蚀刻层在具有光刻胶特征的光刻胶掩模的下方,所述光刻胶特征具有沿所述光刻胶特征的深度的不规则形貌,所述装置包括:
等离子体处理室,包括:
形成等离子体处理室腔的室壁;
用于在所述等离子体处理室腔中支撑基片的基片支撑件;
用于调节所述等离子体处理室腔中压力的压力调节器;
至少一个用于向所述等离子体处理室腔供电以维持等离子体的电极;
用于向所述等离子体处理室腔中提供气体的气体入口;以及
用于从所述等离子体处理室腔排出气体的气体出口;
与所述气体入口流体连接的气体源,包括:
光刻胶特征侧壁沉积气体源;
形貌成形气体源;以及
蚀刻层蚀刻气体源;
可控地连接到所述气体源和所述至少一个电极的控制器,包括:
至少一个处理器;以及
计算机可读介质,其包括:
用于修正所述不规则形貌的计算机可读代码,
其包括多个循环,其中每个循环包括:
用于从所述沉积气体源提供沉积气体的计算机可读代码;
用于从所述沉积气体产生等离子体的计算机可读代码;
用于停止来自所述沉积气体源的所述沉积气体的计算机可读代码;
用于从所述形貌成形气体源提供形貌成形气体的计算机可读代码;
用于从所述形貌成形气体产生等离子体的计算机可读代码;以及
用于停止来自所述形貌成形气体源的所述形貌成形气体的计算机可读代码;
用于蚀刻所述蚀刻层的计算机可读代码;以及
用于去除所述光刻胶掩模的计算机可读代码。
CNA2006800369132A 2005-10-05 2006-09-29 垂直形貌修整 Pending CN101278381A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/244,870 2005-10-05
US11/244,870 US7682516B2 (en) 2005-10-05 2005-10-05 Vertical profile fixing

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201410571349.0A Division CN104392906A (zh) 2005-10-05 2006-09-29 垂直形貌修整

Publications (1)

Publication Number Publication Date
CN101278381A true CN101278381A (zh) 2008-10-01

Family

ID=37622200

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2006800369132A Pending CN101278381A (zh) 2005-10-05 2006-09-29 垂直形貌修整
CN201410571349.0A Pending CN104392906A (zh) 2005-10-05 2006-09-29 垂直形貌修整

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201410571349.0A Pending CN104392906A (zh) 2005-10-05 2006-09-29 垂直形貌修整

Country Status (5)

Country Link
US (1) US7682516B2 (zh)
KR (1) KR20080059626A (zh)
CN (2) CN101278381A (zh)
TW (1) TWI424490B (zh)
WO (1) WO2007041423A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105023835A (zh) * 2015-06-17 2015-11-04 泰科天润半导体科技(北京)有限公司 介质掩膜的制造方法、利用该掩膜刻蚀或离子注入的方法
CN106495087A (zh) * 2015-09-08 2017-03-15 北京北方微电子基地设备工艺研究中心有限责任公司 二氧化硅基片的刻蚀方法
CN107978554A (zh) * 2016-10-21 2018-05-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7449348B1 (en) * 2004-06-02 2008-11-11 Advanced Micro Devices, Inc. Feedback control of imprint mask feature profile using scatterometry and spacer etchback
US7695632B2 (en) * 2005-05-31 2010-04-13 Lam Research Corporation Critical dimension reduction and roughness control
US8177990B2 (en) * 2006-03-31 2012-05-15 Tokyo Electron Limited Etching method, plasma processing system and storage medium
US7838426B2 (en) * 2007-08-20 2010-11-23 Lam Research Corporation Mask trimming
US7785484B2 (en) * 2007-08-20 2010-08-31 Lam Research Corporation Mask trimming with ARL etch
US20090068767A1 (en) * 2007-09-12 2009-03-12 Lam Research Corporation Tuning via facet with minimal rie lag
US8734245B2 (en) * 2007-11-02 2014-05-27 Bally Gaming, Inc. Game related systems, methods, and articles that combine virtual and physical elements
US7846645B2 (en) * 2007-12-14 2010-12-07 Tokyo Electron Limited Method and system for reducing line edge roughness during pattern etching
CN101903977A (zh) * 2007-12-21 2010-12-01 朗姆研究公司 光刻胶两次图案化
US8795540B2 (en) * 2011-12-22 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Selective bias compensation for patterning steps in CMOS processes
KR101983672B1 (ko) * 2012-11-07 2019-05-30 삼성전자 주식회사 반도체 장치의 제조 방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5342481A (en) * 1991-02-15 1994-08-30 Sony Corporation Dry etching method
US6121154A (en) 1997-12-23 2000-09-19 Lam Research Corporation Techniques for etching with a photoresist mask
US6103596A (en) * 1998-02-19 2000-08-15 Taiwan Semiconductor Manufacturing Company Process for etching a silicon nitride hardmask mask with zero etch bias
US6211092B1 (en) * 1998-07-09 2001-04-03 Applied Materials, Inc. Counterbore dielectric plasma etch process particularly useful for dual damascene
US6217786B1 (en) * 1998-12-31 2001-04-17 Lam Research Corporation Mechanism for bow reduction and critical dimension control in etching silicon dioxide using hydrogen-containing additive gases in fluorocarbon gas chemistry
KR100327346B1 (ko) * 1999-07-20 2002-03-06 윤종용 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법
US20010045527A1 (en) * 2000-04-05 2001-11-29 Wissman Barry Dean Electron-beam cured polymer mask for DRIE micro-machining
US20030235998A1 (en) * 2002-06-24 2003-12-25 Ming-Chung Liang Method for eliminating standing waves in a photoresist profile
US6884727B2 (en) * 2002-08-21 2005-04-26 Freescale Semiconductor, Inc. Semiconductor fabrication process for modifying the profiles of patterned features
US7169695B2 (en) * 2002-10-11 2007-01-30 Lam Research Corporation Method for forming a dual damascene structure
US6872513B2 (en) * 2002-11-26 2005-03-29 Intel Corporation Photoresist edge correction
US7294580B2 (en) * 2003-04-09 2007-11-13 Lam Research Corporation Method for plasma stripping using periodic modulation of gas chemistry and hydrocarbon addition
US7250371B2 (en) * 2003-08-26 2007-07-31 Lam Research Corporation Reduction of feature critical dimensions
US7199046B2 (en) * 2003-11-14 2007-04-03 Tokyo Electron Ltd. Structure comprising tunable anti-reflective coating and method of forming thereof
US20060134917A1 (en) 2004-12-16 2006-06-22 Lam Research Corporation Reduction of etch mask feature critical dimensions
US7271107B2 (en) 2005-02-03 2007-09-18 Lam Research Corporation Reduction of feature critical dimensions using multiple masks
US7491647B2 (en) 2005-03-08 2009-02-17 Lam Research Corporation Etch with striation control
US7241683B2 (en) * 2005-03-08 2007-07-10 Lam Research Corporation Stabilized photoresist structure for etching process
US7695632B2 (en) * 2005-05-31 2010-04-13 Lam Research Corporation Critical dimension reduction and roughness control
US7271108B2 (en) * 2005-06-28 2007-09-18 Lam Research Corporation Multiple mask process with etch mask stack
US7427458B2 (en) * 2005-06-30 2008-09-23 Lam Research Corporation System and method for critical dimension reduction and pitch reduction
US7273815B2 (en) * 2005-08-18 2007-09-25 Lam Research Corporation Etch features with reduced line edge roughness
US7560388B2 (en) * 2005-11-30 2009-07-14 Lam Research Corporation Self-aligned pitch reduction
US7485581B2 (en) * 2005-11-30 2009-02-03 Lam Research Corporation Device with gaps for capacitance reduction
US7910489B2 (en) * 2006-02-17 2011-03-22 Lam Research Corporation Infinitely selective photoresist mask etch
US7429533B2 (en) * 2006-05-10 2008-09-30 Lam Research Corporation Pitch reduction

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105023835A (zh) * 2015-06-17 2015-11-04 泰科天润半导体科技(北京)有限公司 介质掩膜的制造方法、利用该掩膜刻蚀或离子注入的方法
CN106495087A (zh) * 2015-09-08 2017-03-15 北京北方微电子基地设备工艺研究中心有限责任公司 二氧化硅基片的刻蚀方法
CN107978554A (zh) * 2016-10-21 2018-05-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置

Also Published As

Publication number Publication date
WO2007041423A9 (en) 2014-12-04
WO2007041423A1 (en) 2007-04-12
CN104392906A (zh) 2015-03-04
US7682516B2 (en) 2010-03-23
TW200729332A (en) 2007-08-01
KR20080059626A (ko) 2008-06-30
US20070075038A1 (en) 2007-04-05
TWI424490B (zh) 2014-01-21

Similar Documents

Publication Publication Date Title
CN101278381A (zh) 垂直形貌修整
KR101711669B1 (ko) 측벽 형성 공정
US7491647B2 (en) Etch with striation control
KR101353239B1 (ko) 피치 감소
CN101317248B (zh) 在蚀刻层中提供特征的方法和装置
KR20190049482A (ko) 스택 내에 피처들을 에칭하기 위한 방법
KR20070092282A (ko) 에칭 마스크 피쳐 임계 치수의 감축
CN101292197A (zh) 具有减小的线条边缘粗糙度的蚀刻特征
CN101371336B (zh) 鳍结构成形
KR101528947B1 (ko) 유전체 에칭에서의 프로파일 제어
US20130267097A1 (en) Method and apparatus for forming features with plasma pre-etch treatment on photoresist
JP2012175105A (ja) 疑似ハードマスクのためのウィグリング制御
TWI405265B (zh) 均勻控制的蝕刻
CN101971301A (zh) 利用稀有气体等离子的线宽粗糙度改进
US20070181530A1 (en) Reducing line edge roughness
KR102615854B1 (ko) 다공성 로우-k (low-k) 유전체 에칭
US8946091B2 (en) Prevention of line bending and tilting for etch with tri-layer mask
KR102139380B1 (ko) 제어된 위글링에 의한 에칭을 위한 방법
CN101060080B (zh) 在介电层中蚀刻特征的方法
TW201338035A (zh) 絕緣層上矽蝕刻
KR20120122908A (ko) 3 중층 마스크를 이용하는 에칭에 대한 라인 벤딩 및 틸팅 예방
WO2019168535A1 (en) Silicon-based deposition for semiconductor processing

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20081001