KR101983672B1 - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR101983672B1
KR101983672B1 KR1020120125596A KR20120125596A KR101983672B1 KR 101983672 B1 KR101983672 B1 KR 101983672B1 KR 1020120125596 A KR1020120125596 A KR 1020120125596A KR 20120125596 A KR20120125596 A KR 20120125596A KR 101983672 B1 KR101983672 B1 KR 101983672B1
Authority
KR
South Korea
Prior art keywords
region
substrate
carbon atoms
based solvent
resist film
Prior art date
Application number
KR1020120125596A
Other languages
English (en)
Other versions
KR20140059022A (ko
Inventor
이형래
케이타 카토
아츠시 나카무라
강율
홍석구
김재호
이동준
이시영
Original Assignee
삼성전자 주식회사
후지필름 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 후지필름 가부시키가이샤 filed Critical 삼성전자 주식회사
Priority to KR1020120125596A priority Critical patent/KR101983672B1/ko
Priority to US14/017,833 priority patent/US8987118B2/en
Publication of KR20140059022A publication Critical patent/KR20140059022A/ko
Application granted granted Critical
Publication of KR101983672B1 publication Critical patent/KR101983672B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0045—Photosensitive materials with organic non-macromolecular light-sensitive compounds not otherwise provided for, e.g. dissolution inhibitors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0046—Photosensitive materials with perfluoro compounds, e.g. for dry lithography
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/039—Macromolecular compounds which are photodegradable, e.g. positive electron resists
    • G03F7/0392—Macromolecular compounds which are photodegradable, e.g. positive electron resists the macromolecular compound being present in a chemically amplified positive photoresist composition
    • G03F7/0397—Macromolecular compounds which are photodegradable, e.g. positive electron resists the macromolecular compound being present in a chemically amplified positive photoresist composition the macromolecular compound having an alicyclic moiety in a side chain
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • G03F7/32—Liquid compositions therefor, e.g. developers
    • G03F7/325—Non-aqueous compositions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

반도체 장치의 제조방법이 제공된다. 반도체 장치의 제조방법은 제1 영역과 제2 영역을 포함하는 기판과, 기판의 제1 및 제2 영역 상에 형성된 다수의 게이트 전극을 제공하고, 기판의 제1 영역을 노출시키고 제2 영역을 덮도록 형성되며, 기판의 제1 영역과 제2 영역의 경계에서 네거티브 측면 프로파일을 갖는 마스크막을 형성하고, 마스크막 및 게이트 전극을 마스크로 기판의 제1 영역을 식각하여 기판의 제1 영역에 시그마 트렌치를 형성하고, 시그마 트렌치 내부에 에피택셜 층을 형성하는 것을 포함한다.

Description

반도체 장치의 제조 방법{Method for fabricating semiconductor device}
본 발명은 반도체 장치의 제조 방법에 관한 것이다.
고집적 반도체 장치를 제조하는데 있어서, 장치의 성능 향상을 위해 채널 내부에서 캐리어(carrier)의 이동도(mobility)를 증가시키는 방법이 연구되고 있다. 캐리어의 이동도를 증가시키는 방법으로는 예를 들어, 장치 내에 응력층을 형성하여 채널 영역을 인장(tensile) 또는 압축(compressive)시키는 방법을 들 수 있다.
한편, 반도체 장치의 크기가 소형화 됨에 따라 소자 패턴이 지속적으로 미세화됨으로 인해, 반도체 장치를 제조 하는 과정에서 이러한 응력층을 형성하는 것이 점점 어려워져 가고 있다.
본 발명이 해결하고자 하는 기술적 과제는 반도체 장치의 제조 과정에서 신뢰성 있는 응력층 형성이 가능한 반도체 장치의 제조 방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법은, 제1 영역과 제2 영역을 포함하는 기판과, 기판의 제1 및 제2 영역 상에 형성된 다수의 게이트 전극을 제공하고, 기판의 제1 영역을 노출시키고 제2 영역을 덮도록 형성되며, 기판의 제1 영역과 제2 영역의 경계에서 네거티브 측면 프로파일을 갖는 마스크막을 형성하고, 마스크막 및 게이트 전극을 마스크로 기판의 제1 영역을 식각하여 기판의 제1 영역에 시그마 트렌치를 형성하고, 시그마 트렌치 내부에 에피택셜 층을 형성하는 것을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 반도체 장치의 제조 방법은, 제1 영역과 제2 영역을 포함하는 기판과, 기판의 제1 및 제2 영역 상에 형성된 다수의 게이트 전극을 제공하고, 기판의 제1 및 제2 영역에 포지티브(positive) 레지스트 필름을 형성하고, 기판의 제2 영역에 형성된 포지티브 레지스트 필름에 광을 조사하고, 포지티브 레지스트 필름에 네거티브(negative) 현상액을 도포하여 기판의 제1 영역을 노출시키고, 포지티브 레지스트 필름 및 게이트 전극을 마스크로 기판의 제1 영역을 식각하여 기판의 제1 영역에 시그마 트렌치를 형성하고, 시그마 트렌치 내부에 에피택셜 층을 형성하는 것을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 실시예들에 따른 반도체 장치의 제조 방법의 순서도이다.
도 2 내지 도 9는 본 발명의 실시예들에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간단계 도면들이다.
도 10은 본 발명의 실시예들에 따른 반도체 장치의 제조 방법의 효과를 설명하기 위한 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 구성도를 참고하여 설명될 것이다. 따라서, 제조 기술 등에 의해 구성도의 형태나 구조가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 그로부터 변형된 형태도 포함하는 것이다. 즉, 도시된 구성은 본 발명의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하 도 1 내지 도 9를 참조하여, 본 발명의 실시예들에 따른 반도체 장치의 제조 방법에 대해 설명한다.
도 1은 본 발명의 실시예들에 따른 반도체 장치의 제조 방법의 순서도이다. 도 2 내지 도 9는 본 발명의 실시예들에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간단계 도면들이다. 특히, 도 3 내지 도 9는 도 2의 P-P′ 및 Q-Q′를 따라 절단한 단면도들이다.
도 1을 참조하면, 기판 및 게이트 전극을 제공한다(S100). 구체적으로, 제1 영역과 제2 영역을 포함하는 기판과, 기판의 제1 및 제2 영역 상에 형성된 다수의 게이트 전극을 제공한다.
보다 구체적으로, 도 2 및 도 3을 참조하여 설명하면, 기판(100)은 제1 영역(I)과 제2 영역(II)을 포함할 수 있다. 여기서, 기판(100)의 제1 영역(I)은 예를 들어, PMOS 소자가 형성되는 PMOS 영역일 수 있고, 제2 영역(II)은 예를 들어, NMOS 소자가 형성되는 NMOS 영역일 수 있다.
기판(100)에는 제1 방향(예를 들어, Y방향)으로 연장되어 형성된 소자 분리막(105)이 형성될 수 있고, 이러한 소자 분리막(105)과 나란하게 제1 방향(예를 들어, Y방향)으로 연장되어 형성된 액티브 영역(108)이 형성될 수 있다. 소자 분리막(105)과 액티브 영역(108)은 도시된 것과 같이 제1 방향(예를 들어, Y방향)으로 연장되되, 제2 방향(예를 들어, X방향)으로 번갈아 배치될 수 있다.
한편, 도면에는 소자 분리막(105)의 상면이 기판(100)의 상면과 동일 높이로 형성된 것이 도시되어 있으나, 본 발명이 이에 제한되는 것은 아니다. 필요에 따라, 소자 분리막(105)의 상면은 기판(100)의 상면보다 높게 형성될 수도 있고, 더 낮게 형성될 수도 있다.
액티브 영역(108) 상에는 다수의 게이트 전극(110)이 형성될 수 있다. 이러한 다수의 게이트 전극(110)은 제1 방향(예를 들어, Y방향)으로 서로 이격되어 형성될 수 있고, 제2 방향(예를 들어, X방향)으로는 소자 분리막(105)을 사이에 두고 서로 이격되어 형성될 수 있다.
게이트 전극(110)의 측면에는 게이트 스페이서(120)가 형성될 수 있다. 이러한 게이트 스페이서(120)는 도시된 것과 같이 게이트 전극(110)의 양 측벽에 형성될 수 있으며, 도시된 형상에 제한되지 않는다. 즉, 게이트 스페이서(120)의 형상은 도시된 형상과 달리 ′L′자형 등으로 변형될 수 있으며, 필요에 따라서는 생략될 수도 있다.
다음, 다시 도 1을 참조하면, 네거티브 측면 프로파일을 갖는 마스크막을 형성한다(S110). 구체적으로, 기판의 제1 영역을 노출시키고 제2 영역을 덮도록 형성되며, 기판의 제1 영역과 제2 영역의 경계에서 네거티브 측면 프로파일을 갖는 마스크막을 형성할 수 있다.
이하, 도 4 내지 도 6을 참조하여, 이에 대해 보다 구체적으로 설명하도록 한다.
먼저 도 4를 참조하면, 기판(100)의 제1 및 제2 영역(I, II)에 레지스트 필름(200)을 형성한다. 본 실시예에서, 이러한 레지스트 필름(200)은, 광이 조사되는 영역이 포지티브(positive) 현상액에 대해 가용 영역이 되는 포지티브(positive) 레지스트 필름일 수 있다. 특히, 본 실시예에서, 레지스트 필름(200)은 폴리머(A)와 화합물(B)을 포함하는 레지스트 조성물을 포함할 수 있다.
구체적으로, 여기서, 폴리머(A)는 하기 화학식 1-a 또는 하기 화학식 1-b 로 표현되는 제1 반복단위(repeating unit)(a)와, 하기 화학식 2로 표현되는 제2 반복단위(b)를 포함하고, 알코올성 히드록시기를 포함하는 반복단위를 포함하지 않을 수 있다.
<화학식 1>
Figure 112012091576713-pat00001
(여기서, R1은 수소 원자 또는 탄소수 1 내지 10의 알킬기이며, R2 는 각각 독립적으로(q가 2 이상인 경우) 탄소수 1 내지 10의 알킬기이고, R3는 수소 원자 또는 탄소수 1 내지 10의 알킬기이며, q 는 0 내지 3의 정수이고, s 는 1 내지 3의 정수일 수 있다. 여기서 탄소수 1 내지 10의 알킬기는 탄소수 1 내지 10의 메틸기를 포함할 수 있다.)
<화학식 2>
Figure 112012091576713-pat00002
(여기서, R4는 수소 원자 또는 탄소수 1 내지 10의 알킬기이며, R5, R6, 및 R7은 각각 독립적으로 탄소수 1 내지 10의 알킬기 또는 탄소수 6 내지 20의 단일환 시클로알킬기이며, R5, R6, 및 R7중 2개는 서로 결합하여 단일환 고리를 형성할 수 있다. 여기서 탄소수 1 내지 10의 알킬기는 탄소수 1 내지 10의 메틸기를 포함할 수 있다.)
한편, 본 발명의 몇몇 실시예에서, 폴리머(A)는 제2 반복단위(b)와 상이하고, 산의 작용에 의해 분해될 수 있는 작용기를 갖는 제3 반복단위(c)를 더 포함할 수도 있다.
이 때, 제3 반복단위(c)는 하기 화학식 4로 표현될 수 있다.
<화학식 4>
Figure 112012091576713-pat00003
(여기서, R8은 수소 원자 또는 탄소수 1 내지 10의 알킬기이며, R9, R10 및 R11은 각각 독립적으로 탄소수 1 내지 10의 알킬기 또는 탄소수 3 내지 15의 시클로알킬기이며, R9, R10 및 R11 중 적어도 하나는 다환 시클로알킬기이며, R9, R10 및 R11 중 2개는 서로 결합하여 다환 탄화수소 구조를 형성할 수 있다. 여기서 탄소수 1 내지 10의 알킬기는 탄소수 1 내지 10의 메틸기를 포함할 수 있다.))
한편, 본 발명의 몇몇 실시예에서, 폴리머(A)는 제1 반복단위(a) 30 내지 55 mol%, 제2 반복단위(b) 30 내지 65 mol%, 및 제3 반복단위(c) 5 내지 30 mol%를 포함할 수 있다. 또한, 한편, 본 발명의 몇몇 실시예에서 폴리머(A)의 수평균 분자량은 5000 내지 30000일 수 있다.
한편, 화합물(B)은 하기 화학식 3-a 또는 하기 화학식 3-b 로 표현될 수 있다.
<화학식 3>
Figure 112012091576713-pat00004
(여기서 m 은 1 내지 5 정수이며, r 은 0 내지 3의 정수이며, RA 및 RB는 각각 독립적으로 탄소수 1 내지 10의 알킬기이며, RA 및 RB는 서로 결합하여 고리를 형성할 수 있으며, P는 1 내지 5의 정수이다. 여기서 탄소수 1 내지 10의 알킬기는 탄소수 1 내지 10의 메틸기를 포함할 수 있다.)
한편, 본 발명의 몇몇 실시예에서, 레지스트 필름(200)은 화학 방사선(actinic lay) 또는 방사선(radiation)의 조사에 의해 하기 화학식 5로 표현되는 화합물을 생성할 수 있는 화합물을 더 포함할 수 있다.
<화학식 5>
Figure 112012091576713-pat00005
(여기서, R1 및 R2 는 각각 독립적으로 1가의 유기 작용기를 나타내며, R1 및 R2 중 적어도 하나는 양성자 받개 작용기(proton acceptor functional group)이며, R1 및 R2는 결합하여 고리를 형성할 수 있으며, 상기 고리는 양성자 받개 작용기를 가질 수 있으며, 상기 X1 및 X2 는 각각 독립적으로 -CO- 또는 -SO2-이다)
다음 도 5를 참조하면, 기판(100)의 제2 영역(II)에 형성된 레지스트 필름(200)에 광을 조사한다. 구체적으로, 도시된 것과 같이 기판(100)의 제1 영역(I)은 차광 패턴(300)으로 차단하여 기판(100)의 제1 영역(I)에 형성된 레지스트 필름(200)에 광이 조사되는 것을 방지하며, 기판(100)의 제2 영역(II)은 차광 패턴(300)으로 차단하지 않음으로써, 기판(100)의 제2 영역(II)에 배치된 레지스트 필름(200)을 노광(exposure)한다.
이와 같은 노광 공정에 의해, 기판(100)의 제2 영역(II)에 배치된 레지스트 필름 영역(R)은 광에 의해 화학 작용이 발생하여, 포지티브(positive) 현상액에 대해서는 가용인 상태가 되며, 네거티브(negative) 현상액에 대해서는 불용인 상태가 된다. 이와 반대로, 기판(100)의 제1 영역(I)에 배치된 레지스트 필름 영역(S)은 포지티브 현상액에 대해서는 불용인 상태가 되며, 네거티브 현상액에 대해서는 가용인 상태가 된다.
다음 도 6을 참조하면, 레지스트 필름(200)에 현상액을 도포한다. 본 실시예에서, 이러한 현상액은 네거티브 현상액일 수 있다. 이러한 네거티브 현상액으로는, Ketone-based solvent, Ester-based solvent, Alcohol-based solvent, Amide-based solvent, Ether-based solvent 등을 들 수 있으나, 본 발명이 이에 제한되는 것은 아니다.
이러한 네거티브 현상액을 레지스트 필름(200)에 도포하면, 기판(100)의 제2 영역(II)에 배치된 레지스트 필름 영역(R)은 네거티브현상액에 대해서 불용인 상태인 바 제거되지 않고 남아있게 되며, 기판(100)의 제1 영역(I)에 배치된 레지스트 필름 영역(S)은 네거티브 현상액에 대해서 가용인 상태이므로 제거되게 된다. 이렇게 기판(100)의 제1 영역(I)에 배치된 레지스트 필름 영역(S)이 제거되면, 기판(100)의 제1 영역(I) 및 제1 영역(I)에 형성된 다수의 게이트 전극(110)이 노출되게 된다.
특히, 본 실시예에서, 마스크막(즉, 잔존하는 레지스트 필름 영역(R))은 기판(100)의 제1 영역(I)과 제2 영역(II)의 경계에서 도시된 것과 같이 네거티브 측면 프로파일(N)을 가질 수 있다. 즉, 마스크막(즉, 잔존하는 레지스트 필름 영역(R))에 의해 형성된 개구부(T)의 폭이 기판(100)으로부터 멀어질수록 작아지는 형상으로 기판(100)의 제1 영역(I)이 노출될 수 있다. 보다 자세히 후술하겠으나, 이러한 마스크막의 형상에 의해 다수의 게이트 전극(110) 사이에 시그마 트렌치(도 8의 140)를 형성하는 공정이 순조롭게 진행될 수 있다.
다음 본 발명의 몇몇 실시예에서, 선택적으로(optionally) 현상액을 도포한 후, 현상액과 다른 조성으로 이루어진 세정액으로 기판(100)을 세정할 수 있다. 이러한 세정액의 예로서는, Hydrocarbon-based solvent, Ketone-based solvent, Ester-based solvent, Alcohol-based solvent, Amide-based solvent, Ether-based solvent 등을 들 수 있으나, 본 발명이 이에 제한되는 것은 아니다.
다음 다시 도 1을 참조하면, 시그마 트렌치를 형성한다(S120). 구체적으로, 마스크막 및 게이트 전극을 마스크로 기판의 제1 영역을 식각하여 기판의 제1 영역에 시그마 트렌치를 형성할 수 있다.
이하, 도 7 및 도 8을 참조하여 이에 대해 보다 구체적으로 설명한다.
도 7을 참조하면, 마스크막(잔존하는 레지스트 필름 영역(R)) 및 게이트 전극(110)을 마스크로 기판(100)의 제1 영역(I)을 건식 식각(dry etching)한다. 이러한 건식 식각 공정에 의해, 기판(100)의 제1 영역(I)의 노출된 액티브 영역(108)에는 도시된 것과 같이 볼 트렌치(ball trench)(130)가 형성될 수 있다. 이러한 볼 트렌치(130)는 게이트 전극(110)을 사이에 두고 제1 방향(예를 들어, 도 2의 Y방향)으로 이격되어 형성될 수 있다.
이어서 도 8을 참조하면, 마스크막(잔존하는 레지스트 필름 영역(R)) 및 게이트 전극(110)을 마스크로 기판(100)의 제1 영역(I)을 습식 식각(wet etching)한다. 이러한 습식 식각 공정에 의해, 기판(100)의 제1 영역(I)의 노출된 볼 트렌치(도 7의 130)가 식각되어 도시된 것과 같은 시그마 트렌치(sigma trench)(140)가 형성될 수 있다. 마찬가지로 이러한 시그마 트렌치(130) 역시 게이트 전극(110)을 사이에 두고 제1 방향(예를 들어, 도 2의 Y방향)으로 이격되어 형성될 수 있다.
다음 다시 도 1을 참조하면, 시그마 트렌치 내부에 에피택셜 층을 형성한다(S130).
구체적으로, 도 9를 참조하면, 기판(100)의 제1 영역(I)에 PMOS 소자가 형성될 경우, 채널 영역에 압축 응력(compressive stress)을 가하기 위해 시그마 트렌치(도 8의 140) 내부에 SiGe 에피택셜 층(400)을 형성할 수 있다.
다음 도 10을 참조하여, 본 발명의 효과에 대해 설명하도록 한다.
도 10은 본 발명의 실시예들에 따른 반도체 장치의 제조 방법의 효과를 설명하기 위한 도면이다.
도 10을 참조하면, 도 10에는 기판(100)의 제1 영역(I)과 제2 영역(II)의 경계에서 포지티브 측면 프로파일(PP)을 갖는 마스크막이 형성된 것이 도시되어 있다. 즉, 앞서 설명한 본 발명의 실시예들과 달리, 마스크막(즉, 잔존하는 레지스트 필름 영역(R))에 의해 형성된 개구부(U)의 폭이 기판(100)으로부터 멀어질수록 커지는 형상으로 기판(100)의 제1 영역(I)이 노출된다. 다시 말해, 기판(100)의 제1 영역(I)과 제2 영역(II)의 경계가 마스크막(즉, 잔존하는 레지스트 필름 영역(R))에 의해 덮이게 된다.
이처럼, 기판(100)의 제1 영역(I)과 제2 영역(II)의 경계가 마스크막(즉, 잔존하는 레지스트 필름 영역(R))에 의해 덮일 경우, 이러한 마스크막과 게이트 전극(110)을 마스크로 볼 트렌치(도 7의 130) 및 시그마 트렌치(도 8의 140)를 형성하는 것이 용이하지 않을 수 있다. 이렇게 마스크막(즉, 잔존하는 레지스트 필름 영역(R))의 일부가 노출된 액티브 영역(108)의 표면 중 일부를 덮을 경우, 노출된 기판(100)의 액티브 영역(108)으로 식각액의 침투가 용이하지 않을 수 있기 때문이다. 이처럼 완전히 노출되지 않은 기판(100)의 액티브 영역(108)을 식각할 경우, 정상적인 볼 트렌치(도 7의 130) 및 시그마 트렌치(도 8의 140)가 형성되지 않고, 기판(100)의 일부만 식각 되거나(170 참조), 아예 트렌치의 형상이 형성되지 않을 수 있다.
이러한 문제점은 반도체 장치의 소자 크기가 더 작아질수록 더 빈번하게 발생할 수 있는데, 이는 소자의 크기가 작아질수록 노출시켜야 하는 영역(예를 들어, 본 실시예의 기판(100)의 제1 영역(I))의 폭이 점차 줄어들기 때문이다.
앞서 설명한 본 발명의 실시예들에서는, 기판(100)의 제1 영역(I))을 노출할 시, 포지티브 레지스트 필름에 네거티브 현상액을 사용함으로써, 마스크막이 기판(100)의 제1 영역(I)과 제2 영역(II)의 경계에서 네거티브 측면 프로파일을 갖도록 형성한다. 따라서, 응력층 형성을 위한 트렌치를 신뢰성있게 식각할 수 있게 되며, 나아가 신뢰성 있는 응력층 형성이 가능하게 된다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 기판 105: 소자 분리막
108: 액티브 영역 110: 게이트 전극
120: 게이트 스페이서 103: 볼 트렌치
140: 시그마 트렌치
S100~S130: 반도체 장치의 제조방법

Claims (10)

  1. 제1 영역과 제2 영역을 포함하는 기판과, 상기 기판의 제1 및 제2 영역 상에 형성된 다수의 게이트 전극을 제공하고,
    상기 기판의 상기 제1 영역을 노출시키고 상기 제2 영역을 덮도록 형성되며, 상기 기판의 제1 영역과 제2 영역의 경계에서 네거티브 측면 프로파일을 갖는 마스크막을 형성하고,
    상기 마스크막 및 상기 게이트 전극을 마스크로 상기 기판의 제1 영역을 제1 식각하여 상기 기판의 제1 영역에 볼 트렌치를 형성하고,
    상기 볼 트렌치를 제2 식각하여 시그마 트렌치를 형성하고,
    상기 시그마 트렌치 내부에 에피택셜 층을 형성하는 것을 포함하는 반도체 장치의 제조 방법.
  2. 제 1항에 있어서,
    상기 마스크막을 형성하는 것은,
    상기 기판의 제1 및 제2 영역에 레지스트 필름을 형성하고,
    상기 기판의 제2 영역에 형성된 상기 레지스트 필름에 광을 조사하고,
    상기 레지스트 필름에 현상액을 도포하는 것을 포함하는 반도체 장치의 제조 방법.
  3. 제 2항에 있어서,
    상기 레지스트 필름은,
    하기 화학식 1-a 또는 하기 화학식 1-b 로 표현되는 제1 반복단위(repeating unit)(a)와,
    하기 화학식 2로 표현되는 제2 반복단위(b)를 포함하고,
    알코올성 히드록시기를 포함하는 반복단위를 포함하지 않는 폴리머(A); 및
    하기 화학식 3-a 또는 하기 화학식 3-b 로 표현되는 화합물(B)을 포함하는 레지스트 조성물을 포함하는 반도체 장치의 제조 방법.
    <화학식 1>
    Figure 112012091576713-pat00006

    (상기 R1은 수소 원자 또는 탄소수 1 내지 10의 알킬기이며,
    상기 R2 는 각각 독립적으로(q가 2 이상인 경우) 탄소수 1 내지 10의 알킬기이며,
    상기 R3는 수소 원자 또는 탄소수 1 내지 10의 알킬기이며,
    상기 q 는 0 내지 3의 정수이고,
    상기 s 는 1 내지 3의 정수이다)
    <화학식 2>
    Figure 112012091576713-pat00007

    (상기 R4는 수소 원자 또는 탄소수 1 내지 10의 알킬기이며,
    상기 R5, R6, 및 R7은 각각 독립적으로 탄소수 1 내지 10의 알킬기 또는 탄소수 6 내지 20의 단일환 시클로알킬기이며,
    상기 R5, R6, 및 R7중 2개는 서로 결합하여 단일환 고리를 형성할 수 있다)
    <화학식 3>
    Figure 112012091576713-pat00008

    (상기 m 은 1 내지 5 정수이며,
    상기 r 은 0 내지 3의 정수이며,
    상기 RA 및 RB는 각각 독립적으로 탄소수 1 내지 10의 알킬기이며, RA 및 RB는 서로 결합하여 고리를 형성할 수 있으며,
    P는 1 내지 5의 정수이다)
  4. 제 3항에 있어서,
    상기 폴리머(A)는 제2 반복단위(b)와 상이하고, 산의 작용에 의해 분해될 수 있는 작용기를 갖는 제3 반복단위(c)를 더 포함하는 반도체 장치의 제조 방법.
  5. 제 4항에 있어서,
    상기 제3 반복단위(c)는 하기 화학식 4로 표현되는 반도체 장치의 제조 방법.
    <화학식 4>
    Figure 112012091576713-pat00009

    (상기 R8은 수소 원자 또는 탄소수 1 내지 10의 알킬기이며,
    상기 R9, R10 및 R11은 각각 독립적으로 탄소수 1 내지 10의 알킬기 또는 탄소수 3 내지 15의 시클로알킬기이며, 상기 R9, R10 및 R11 중 적어도 하나는 다환 시클로알킬기이며,
    R9, R10 및 R11 중 2개는 서로 결합하여 다환 탄화수소 구조를 형성할 수 있다)
  6. 제 2항에 있어서,
    상기 현상액은 Ketone-based solvent, Ester-based solvent, Alcohol-based solvent, Amide-based solvent, Ether-based solvent 중 적어도 어느 하나를 포함하는 반도체 장치의 제조 방법.
  7. 제 2항에 있어서,
    상기 현상액을 도포한 후, 상기 현상액과 다른 조성을 포함하는 세정액으로 상기 기판을 세정하는 것을 더 포함하는 반도체 장치의 제조 방법.
  8. 제 7항에 있어서,
    상기 세정액은 Hydrocarbon-based solvent, Ketone-based solvent, Ester-based solvent, Alcohol-based solvent, Amide-based solvent, Ether-based solvent 중 적어도 어느 하나를 포함하는 반도체 장치의 제조 방법.
  9. 삭제
  10. 제1 영역과 제2 영역을 포함하는 기판과, 상기 기판의 제1 및 제2 영역 상에 형성된 다수의 게이트 전극을 제공하고,
    상기 기판의 제1 및 제2 영역에 포지티브(positive) 레지스트 필름을 형성하고,
    상기 기판의 제2 영역에 형성된 상기 포지티브 레지스트 필름에 광을 조사하고,
    상기 포지티브 레지스트 필름에 네거티브(negative) 현상액을 도포하여 상기 기판의 제1 영역을 노출시키고,
    상기 포지티브 레지스트 필름 및 상기 게이트 전극을 마스크로 상기 기판의 제1 영역을 식각하여 상기 기판의 제1 영역에 시그마 트렌치를 형성하고,
    상기 시그마 트렌치 내부에 에피택셜 층을 형성하는 것을 포함하는 반도체 장치의 제조 방법.
KR1020120125596A 2012-11-07 2012-11-07 반도체 장치의 제조 방법 KR101983672B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120125596A KR101983672B1 (ko) 2012-11-07 2012-11-07 반도체 장치의 제조 방법
US14/017,833 US8987118B2 (en) 2012-11-07 2013-09-04 Method of fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120125596A KR101983672B1 (ko) 2012-11-07 2012-11-07 반도체 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20140059022A KR20140059022A (ko) 2014-05-15
KR101983672B1 true KR101983672B1 (ko) 2019-05-30

Family

ID=50621553

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120125596A KR101983672B1 (ko) 2012-11-07 2012-11-07 반도체 장치의 제조 방법

Country Status (2)

Country Link
US (1) US8987118B2 (ko)
KR (1) KR101983672B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107664916A (zh) * 2017-09-30 2018-02-06 德淮半导体有限公司 半导体装置及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100622809B1 (ko) * 2004-10-13 2006-09-19 동부일렉트로닉스 주식회사 반도체 소자의 세정 방법
US20070075038A1 (en) * 2005-10-05 2007-04-05 Lam Research Corporation Vertical profile fixing
US20110284968A1 (en) * 2010-05-19 2011-11-24 Kwang-Wook Lee Semiconductor devices including gate structure and method of fabricating the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4933303A (en) 1989-07-25 1990-06-12 Standard Microsystems Corporation Method of making self-aligned tungsten interconnection in an integrated circuit
EP0512607B1 (en) 1991-05-03 1997-07-16 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device using ion implantation
JPH0536599A (ja) 1991-07-30 1993-02-12 Oki Electric Ind Co Ltd パターン形成方法
EP0559934A1 (en) 1992-03-11 1993-09-15 International Business Machines Corporation Method and apparatus for deep UV image reversal patterning
KR19990041569A (ko) 1997-11-22 1999-06-15 구본준 반도체장치의 소자격리방법
US6358856B1 (en) 2000-11-21 2002-03-19 Advanced Micro Devices, Inc. Bright field image reversal for contact hole patterning
KR20070003021A (ko) 2005-06-30 2007-01-05 주식회사 하이닉스반도체 반도체소자의 제조 방법
KR20080088923A (ko) 2007-03-30 2008-10-06 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
US7838372B2 (en) 2008-05-22 2010-11-23 Infineon Technologies Ag Methods of manufacturing semiconductor devices and structures thereof
KR101821704B1 (ko) * 2010-12-13 2018-01-25 주식회사 동진쎄미켐 감광성 고분자, 이를 포함하는 포토레지스트 조성물 및 이를 이용한 레지스트 패턴 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100622809B1 (ko) * 2004-10-13 2006-09-19 동부일렉트로닉스 주식회사 반도체 소자의 세정 방법
US20070075038A1 (en) * 2005-10-05 2007-04-05 Lam Research Corporation Vertical profile fixing
US20110284968A1 (en) * 2010-05-19 2011-11-24 Kwang-Wook Lee Semiconductor devices including gate structure and method of fabricating the same

Also Published As

Publication number Publication date
US20140124834A1 (en) 2014-05-08
US8987118B2 (en) 2015-03-24
KR20140059022A (ko) 2014-05-15

Similar Documents

Publication Publication Date Title
US10629744B2 (en) Electronic device and method for fabricating the same
US9257508B2 (en) Transistors and methods of manufacturing the same
US20140144480A1 (en) Stretchable substrate, stretchable photovoltaic apparatus, and stretchable device
WO2016034043A1 (zh) Ldmos器件的制作方法
KR101983672B1 (ko) 반도체 장치의 제조 방법
US9391167B1 (en) Method for manufacturing semiconductor device
CN115547836A (zh) Spst场效应管制备方法及spst场效应管
KR100951740B1 (ko) 반도체 소자의 제조 방법
US7060567B1 (en) Method for fabricating trench power MOSFET
US20140287563A1 (en) Method of manufacturing semiconductor device
KR102127740B1 (ko) 전계 효과 트랜지스터의 제조 방법 및 그래핀 소자에서 pmma를 제거하는 방법
JP2013145882A (ja) インプラントフリー量子井戸トランジスタ、そのようなインプラントフリー量子井戸トランジスタの作製方法、およびそのようなインプラントフリー量子井戸トランジスタの使用
CN107978528B (zh) 一种改善锗硅源漏极形貌的制备方法
KR20210016274A (ko) 접착력이 향상된 반도체 구조물의 패터닝 공정
US20100087054A1 (en) Method for forming deep well of power device
KR100744088B1 (ko) 벌브 리세스 게이트를 갖는 반도체 소자의 제조방법
KR100798010B1 (ko) 반도체 기판의 제조 방법 및 반도체 장치의 제조 방법,포토마스크
CN105573045B (zh) 光掩膜、半导体器件的制作方法及半导体器件
US8785277B2 (en) Method of manufacturing the trench power semiconductor structure
US9171930B2 (en) Method of manufacturing semiconductor device
KR101382316B1 (ko) 반도체 소자의 제조 방법
CN108878364A (zh) 半导体器件及其形成方法
KR101128708B1 (ko) 반도체 소자의 제조방법
US20150187794A1 (en) Method for forming deep trench isolation for rf devices on soi
Chui et al. Heterogeneous integration of epitaxial nanostructures: Strategies and application drivers

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right