CN115547836A - Spst场效应管制备方法及spst场效应管 - Google Patents

Spst场效应管制备方法及spst场效应管 Download PDF

Info

Publication number
CN115547836A
CN115547836A CN202211227732.5A CN202211227732A CN115547836A CN 115547836 A CN115547836 A CN 115547836A CN 202211227732 A CN202211227732 A CN 202211227732A CN 115547836 A CN115547836 A CN 115547836A
Authority
CN
China
Prior art keywords
layer
type
groove
gate
shielding region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211227732.5A
Other languages
English (en)
Inventor
张爱忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Zhixin Microelectronics Co ltd
Original Assignee
Shenzhen Zhixin Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Zhixin Microelectronics Co ltd filed Critical Shenzhen Zhixin Microelectronics Co ltd
Priority to CN202211227732.5A priority Critical patent/CN115547836A/zh
Publication of CN115547836A publication Critical patent/CN115547836A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Abstract

本申请提供一种SPST场效应管制备方法及SPST场效应管，属于半导体技术领域。该方法包括：对样品的外延层注入P型杂质，形成P‑well层；在P‑well层中注入N型杂质，形成N型源区；在N型源区上进行沟槽蚀刻，形成栅极沟槽；在栅极沟槽中注入P型杂质，形成P型屏蔽区；其中，P型屏蔽区包覆栅极沟槽的底部和栅极沟槽的侧壁，P型屏蔽区的掺杂浓度大于P‑well层的掺杂浓度；在栅极沟槽中沉积栅氧化层和填充层，形成槽栅；对样品进行后端工艺处理，得到SPST场效应管。通过在槽栅的底部和侧壁注入比P‑well层掺杂浓度更高的P型杂质，形成P型屏蔽区保护槽栅，提高了场效应管的抗短路能力。

Description

SPST场效应管制备方法及SPST场效应管
技术领域
本申请涉及半导体技术领域，尤其涉及一种SPST场效应管制备方法及SPST场效应管。
背景技术
相关技术中，常规场效应管的槽栅位置易出现高电场，在没有有效屏蔽的情况下栅氧化层容易被击穿，抗短路能力较差。
发明内容
本申请实施例的主要目的在于提出一种SPST场效应管制备方法，通过在槽栅的底部和侧壁注入比P-well层掺杂浓度更高的P型杂质，形成P型屏蔽区保护槽栅，提高了场效应管的抗短路能力。
为实现上述目的，本申请实施例的第一方面提出了SPST场效应管制备方法，所述方法包括：
对样品的外延层注入P型杂质，形成P-well层；
在所述P-well层中注入N型杂质，形成N型源区；
在所述N型源区上进行沟槽蚀刻，形成栅极沟槽；其中，所述栅极沟槽的深度大于所述P-well层的深度；
在所述栅极沟槽中注入P型杂质，形成P型屏蔽区；其中，所述P型屏蔽区包覆所述栅极沟槽的底部和所述栅极沟槽的侧壁，所述P型屏蔽区的掺杂浓度大于所述P-well层的掺杂浓度；
在所述栅极沟槽中沉积栅氧化层和填充层，形成槽栅；
对所述样品进行后端工艺处理，得到SPST场效应管。
在一些实施例中，所述在所述P-well层中注入N型杂质，形成N型源区的步骤，包括：
在所述P-well层上淀积一层硬掩膜，得到第一掩膜层；
对所述第一掩膜层进行光刻，得到N型窗口：
向所述N型窗口注入N型杂质，形成所述N型源区；
采用腐蚀工艺去除所述第一掩膜层。
在一些实施例中，所述在所述N型源区上进行沟槽蚀刻，形成栅极沟槽的步骤，包括：
在所述N型源区上沉积一层硬掩膜，得到第二硬掩膜；
对所述第二硬掩膜进行光刻，得到沟槽窗口；
基于所述沟槽窗口对所述N型源区进行沟槽蚀刻，形成所述栅极沟槽。
在一些实施例中，所述P型屏蔽区包括槽底屏蔽区和侧墙屏蔽区，所述槽底屏蔽区设置于所述栅极沟槽的底部，所述侧墙屏蔽区设置于所述栅极沟槽两侧的侧壁，所述侧墙屏蔽区连接所述槽底屏蔽区；所述在所述栅极沟槽中注入P型杂质，形成P型屏蔽区的步骤，包括：
向所述沟槽窗口注入P型杂质，形成所述槽底屏蔽区；
采用蚀刻工艺去除所述第二硬掩膜；
在所述槽底屏蔽区和所述N型源区上沉积一层硬掩膜，得到第三硬掩膜；
对所述第三硬掩膜进行光刻，得到侧墙窗口；
基于所述侧墙窗口对所述P-well层进行沟槽蚀刻，形成侧墙沟槽；其中，所述侧墙沟槽的深度大于或等于所述P-well层的深度；
在所述侧墙窗口注入P型杂质，形成所述侧墙屏蔽区。
在一些实施例中，所述在所述栅极沟槽中沉积栅氧化层和填充层，形成槽栅的步骤，包括：
在所述样品的表面沉积氧化层，得到初始氧化层；
在所述初始氧化层上沉积填充层以填满所述栅极沟槽；
对所述栅极沟槽之外的所述初始氧化层和所述填充层进行蚀刻以得到所述栅氧化层，形成所述槽栅。
在一些实施例中，所述在所述N型源区上进行沟槽蚀刻，形成栅极沟槽的步骤之前，还包括：
在所述P-well层中注入P型杂质，形成P+层；其中，所述P+层的掺杂浓度大于所述P-well层的掺杂浓度，所述P+层设置于所述N型源区的两侧。
在一些实施例中，所述在所述P-well层中注入P型杂质，形成P+层的步骤，包括：
在所述P-well层上淀积一层硬掩膜，得到第四掩膜层；
对所述第四掩膜层进行光刻，得到P+窗口；
向所述P+窗口注入P型杂质，形成所述P+层；
采用腐蚀工艺去除所述第四掩膜层。
在一些实施例中，所述对所述样品进行后端工艺处理，得到SPST场效应管的步骤，包括：
在所述槽栅上沉积介质层；
在所述介质层和所述P-well层上制备金属层，得到所述SPST场效应管。
为实现上述目的，本申请的第二方面提出了SPST场效应管，包括：
外延层；
P-well层；
N型源区；
槽栅，所述槽栅设置有栅氧化层；
P型屏蔽区，所述P型屏蔽区包覆所述槽栅的底部和所述槽栅的侧壁，所述P型屏蔽区的掺杂浓度大于所述P-well层的掺杂浓度。
在一些实施例中，所述P型屏蔽区包括槽底屏蔽区和侧墙屏蔽区，所述槽底屏蔽区设置于所述槽栅的底部，所述侧墙屏蔽区设置于所述槽栅两侧的侧壁，所述侧墙屏蔽区连接所述槽底屏蔽区。
本申请实施例提出的SPST场效应管制备方法及SPST场效应管，通过在槽栅的底部和侧壁注入比P-well层掺杂浓度更高的P型杂质，形成P型屏蔽区保护槽栅，增强了栅氧化层的可靠性，提高了场效应管的抗短路能力。
附图说明
图1是本申请一种实施例提供的SPST场效应管制备方法的流程图；
图2是图1所示步骤S102一种实施例的流程图；
图3是图1所示步骤S103一种实施例的流程图；
图4是图1所示步骤S104一种实施例的流程图；
图5是图1所示步骤S105一种实施例的流程图；
图6是本申请另一种实施例提供的SPST场效应管制备方法的流程图；
图7是图6所示步骤S601一种实施例的流程图；
图8是图1所示步骤S106一种实施例的流程图；
图9是本申请一种实施例提供的SPST场效应管的结构图；
图10是本申请另一种实施例提供的SPST场效应管的结构图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。
需要说明的是，虽然在装置示意图中进行了功能模块划分，在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于装置中的模块划分，或流程图中的顺序执行所示出或描述的步骤。说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本申请实施例的目的，不是旨在限制本申请。
此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有特定细节中的一个或更多，或者可以采用其他的方法、组元、装置、步骤等。在其他情况下，不详细示出或描述公知方法、装置、实现或者操作以避免模糊本公开的各方面。
附图中所示的流程图仅是示例性说明，不是必须包括所有的内容和操作/步骤，也不是必须按所描述的顺序执行。例如，有的操作/步骤还可以分解，而有的操作/步骤可以合并或部分合并，因此实际执行的顺序有可能根据实际情况改变。
本申请实施例所示意的SPST(Surround P Shield Trench，环绕P型屏蔽沟槽)场效应管制备方法可用于制备SPST场效应管。相关技术中，常规场效应管的栅氧化层厚度相同，为了保持较高的电流导通能力，栅氧化层厚度较小。而常规场效应管的槽栅位置易出现高电场，因此在没有有效屏蔽的情况下栅氧化层容易被击穿，抗短路能力较差。
基于此，本申请实施例提出一种SPST场效应管制备方法和SPST场效应管，通过在槽栅的底部和侧壁注入比P-well层掺杂浓度更高的P型杂质，形成P型屏蔽区保护槽栅，提高了场效应管的抗短路能力。
请参阅图1，本申请实施例的SPST场效应管制备方法包括但不限于包括步骤S101至步骤S106：
步骤S101，对样品的外延层注入P型杂质，形成P-well层；
步骤S102，在P-well层中注入N型杂质，形成N型源区；
步骤S103，在N型源区上进行沟槽蚀刻，形成栅极沟槽；其中，栅极沟槽的深度大于P-well层的深度；
步骤S104，在栅极沟槽中注入P型杂质，形成P型屏蔽区；其中，P型屏蔽区包覆栅极沟槽的底部和栅极沟槽的侧壁，P型屏蔽区的掺杂浓度大于P-well层的掺杂浓度；
步骤S105，在栅极沟槽中沉积栅氧化层和填充层，形成槽栅；
步骤S106，对样品进行后端工艺处理，得到SPST场效应管。
本申请实施例所示意的步骤S101至步骤S106，通过在槽栅的底部和侧壁注入比P-well层掺杂浓度更高的P型杂质，形成P型屏蔽区保护槽栅，增强了栅氧化层的可靠性，提高了场效应管的抗短路能力。
在一些实施例的步骤S101中，根据最终制备的场效应管的电压使用需求，选择对应电阻率和厚度的外延层材料。P型杂质可以为铝杂质，注入剂量在1013cm-2至1014cm-2范围内。在一些实施例中，外延层材料可以为碳化硅。在其他实施例中，外延层材料和P型杂质的种类不作具体限制。
在一些实施例的步骤S102中，向P-well层中注入N型杂质，形成场效应管的源极区域，得到N型源区。
在一些实施例的步骤S103中，在N型源区上蚀刻栅极沟槽，栅极沟槽的蚀刻深度大于P-well层的深度，以便于后续步骤执行。
在一些实施例的步骤S104中，在栅极沟槽中注入P型杂质形成包覆栅极沟槽的底部和栅极沟槽的侧壁的P型屏蔽区。P型屏蔽区为高浓度掺杂区域，其对于电场具有屏蔽作用，可以保护被包覆的栅极沟槽。
在一些实施例的步骤S105中，在栅极沟槽中沉积栅氧化层和填充层，以形成完整的场效应管栅极结构。
在一些实施例的步骤S106中，通过后端工艺对样品进行后续处理，得到成品的SPST场效应管。
在一些实施例中，请参阅图2，步骤S102包括但不限于包括步骤S201至步骤S204：
步骤S201，在P-well层上淀积一层硬掩膜，得到第一掩膜层；
步骤S202，对第一掩膜层进行光刻，得到N型窗口：
步骤S203，向N型窗口注入N型杂质，形成N型源区；
步骤S204，采用腐蚀工艺去除第一掩膜层。
本申请实施例所示意的步骤S201至步骤S204，通过光刻硬掩膜形成N型杂质的注入窗口，以限制N型杂质的扩散空间，确保注入N型杂质后形成预期要求的掺杂区，得到N型源区，避免N型杂质不规则的扩散。
在一些实施例的步骤S201中，通过化学气相沉积法在P-well层上淀积一层硬掩膜，硬掩膜是一种无机材料，主要成分包括：氮化硅、二氧化硅等。在另一些实施例中，也可以通过其他技术手段淀积硬掩膜层，此处不作具体限制。
在一些实施例的步骤S202中，光刻技术是指在光照作用下，借助光致抗蚀剂(又名光刻胶)将掩膜版上的图形转移到基片上的技术。本申请实施例通过光刻技术在第一掩膜层上形成预期的N型窗口图形，便于注入N型杂质形成N型源区。
在一些实施例的步骤S203中，通过N型窗口在P-well层中注入N型杂质，形成场效应管的源极区域，得到N型源区。
在一些实施例的步骤S204中，形成N型源区后，通过湿法腐蚀工艺去除第一掩膜层，以便于执行后续工艺步骤。在另一些实施例中，也可以通过其他技术手段去除第一掩膜层，此处不作具体限制。
在一些实施例中，请参阅图3，步骤S103包括但不限于包括步骤S301至步骤S303：
步骤S301，在N型源区上沉积一层硬掩膜，得到第二硬掩膜；
步骤S302，对第二硬掩膜进行光刻，得到沟槽窗口；
步骤S303，基于沟槽窗口对N型源区进行沟槽蚀刻，形成栅极沟槽。
本申请实施例所示意的步骤S301至步骤S303，通过光刻硬掩膜形成沟槽窗口，并通过沟槽窗口进行沟槽蚀刻，形成栅极沟槽，从而能够精准形成规则的栅极沟槽，提高场效应管的器件性能。
在一些实施例的步骤S301中，通过化学气相沉积法在N型源区上淀积一层硬掩膜。在另一些实施例中，也可以通过其他技术手段淀积硬掩膜层，此处不作具体限制。
在一些实施例的步骤S302中，通过光刻技术在第二掩膜层上形成预期的沟槽窗口图形，便于进行沟槽蚀刻形成栅极沟槽。沟槽窗口通常设置于N型源区中间。
在一些实施例的步骤S303中，通过沟槽窗口在N型源区上蚀刻栅极沟槽，栅极沟槽的蚀刻深度大于P-well层的深度，以便于后续步骤执行。
在一些实施例中，P型屏蔽区包括槽底屏蔽区和侧墙屏蔽区，槽底屏蔽区设置于栅极沟槽的底部，侧墙屏蔽区设置于栅极沟槽两侧的侧壁，侧墙屏蔽区连接槽底屏蔽区。请参阅图4，步骤S104包括但不限于包括步骤S401至步骤S406：
步骤S401，向沟槽窗口注入P型杂质，形成槽底屏蔽区；
步骤S402，采用蚀刻工艺去除第二硬掩膜；
步骤S403，在槽底屏蔽区和N型源区上沉积一层硬掩膜，得到第三硬掩膜；
步骤S404，对第三硬掩膜进行光刻，得到侧墙窗口；
步骤S405，基于侧墙窗口对P-well层进行沟槽蚀刻，形成侧墙沟槽；其中，侧墙沟槽的深度大于或等于P-well层的深度；
步骤S406，在侧墙窗口注入P型杂质，形成侧墙屏蔽区。
本申请实施例的步骤S401至步骤S406，首先在栅极沟槽底部注入P型杂质形成槽底屏蔽区，然后在栅极沟槽的两侧蚀刻出侧墙沟槽，通过侧墙沟槽处注入P型杂质形成与槽底屏蔽区连接的侧墙屏蔽区，从而使得栅极沟槽的底部和栅极沟槽的侧壁均被屏蔽区包覆，提高栅极沟槽的抗击穿能力。
在一些实施例的步骤S401中，在栅极沟槽的相同蚀刻窗口下进行P型杂质注入，形成栅极沟槽底部的屏蔽结构。
在一些实施例的步骤S402中，通过湿法腐蚀工艺去除第二掩膜层，以便于执行后续工艺步骤。在另一些实施例中，也可以通过其他技术手段去除第二掩膜层，此处不作具体限制。
在一些实施例的步骤S403中，栅极沟槽底部和栅极沟槽外面的N型源区沉积第三硬掩膜。
在一些实施例的步骤S404中，进行光刻后，栅极沟槽底部的掩膜层保留，栅极沟槽外面且靠近栅极沟槽的一侧硬掩膜被光刻出两个侧墙窗口，分布在栅极沟槽的两侧。
在一些实施例的步骤S405中，通过两个侧墙窗口在栅极沟槽两侧蚀刻出侧墙沟槽，侧墙沟槽的深度大于或等于P-well层的深度，以保证最终形成的屏蔽区不影响场效应管槽栅的导电性。
在一些实施例的步骤S406中，在侧墙窗口处通过侧墙沟槽处注入P型杂质形成与槽底屏蔽区连接的侧墙屏蔽区，从而使得栅极沟槽的底部和栅极沟槽的侧壁均被屏蔽区包覆，以提高栅极沟槽的抗击穿能力。
在一些实施例中，请参阅图5，步骤S105包括但不限于包括步骤S501至步骤S503：
步骤S501，在样品的表面沉积氧化层，得到初始氧化层；
步骤S502，在初始氧化层上沉积填充层以填满栅极沟槽；
步骤S503，对栅极沟槽之外的初始氧化层和填充层进行蚀刻以得到栅氧化层，形成槽栅。
本申请实施例所示意的步骤S501至步骤S503，在栅极沟槽中沉积栅氧化层和填充层，并去除栅极沟槽之外多余的初始氧化层和填充层，以形成完整的场效应管栅极结构。
在一些实施例的步骤S501中，通过热生长法在样品的表面沉积氧化层。在另一些实施例中，沉积氧化层的工艺方法不作具体限制。
在一些实施例的步骤S502中，填充层的材料可选为多晶硅。在另一些实施例中，填充层的材料不做具体限制。
在一些实施例的步骤S503中，通过蚀刻去除栅极沟槽之外多余的氧化层和填充层，以便于后续处理。
在一些实施例中，请参阅图6，在步骤S103之前，SPST场效应管制备方法还包括但不限于包括步骤S601：
步骤S601，在P-well层中注入P型杂质，形成P+层；其中，P+层的掺杂浓度大于P-well层的掺杂浓度，P+层设置于N型源区的两侧。
本申请实施例所示意的步骤S601，在N型源区两侧形成P+层，从而形成两个PN结，构成场效应管的耗尽层。
在一些实施例中，请参阅图7，步骤S601包括但不限于包步骤S701至步骤S704：
步骤S701，在P-well层上淀积一层硬掩膜，得到第四掩膜层；
步骤S702，对第四掩膜层进行光刻，得到P+窗口；
步骤S703，向P+窗口注入P型杂质，形成P+层；
步骤S704，采用腐蚀工艺去除第四掩膜层。
本申请实施例所示意的步骤S701至步骤S704，通过光刻硬掩膜形成P型杂质的注入窗口，以限制P型杂质的扩散空间，确保注入P型杂质后形成预期要求的掺杂区，得到P+层，避免P型杂质不规则的扩散。
在一些实施例的步骤S701中，通过化学气相沉积法在P-well层上淀积一层硬掩膜。在另一些实施例中，也可以通过其他技术手段淀积硬掩膜层，此处不作具体限制。
在一些实施例的步骤S702中，通过光刻技术在第四掩膜层上形成预期的P+窗口图形，便于注入P型杂质形成P+层。
在一些实施例的步骤S703中，通过P+窗口在P-well层中注入掺杂浓度更高的P型杂质，形成P+层。
在一些实施例的步骤S704中，形成P+层后，通过湿法腐蚀工艺去除第四掩膜层，以便于执行后续工艺步骤。在另一些实施例中，也可以通过其他技术手段去除第四掩膜层，此处不作具体限制。
在一些实施例中，请参阅图8，步骤S106包括但不限于包括步骤S801至步骤S802：
步骤S801，在槽栅上沉积介质层；
步骤S802，在介质层和P-well层上制备金属层，得到SPST场效应管。
本申请实施例所示意的步骤S801至步骤S802，通过沉积介质层、制备金属层等步骤将样品制备为成品的SPST场效应管，使得器件具备完整的结构与性能。
在一些实施例的步骤S801中，在沉积介质层的操作之后，还需要光刻引线孔，以便于设置引线。
在一些实施例的步骤S802中，通过溅射法制备金属层，并对样品进行金属光刻处理、背面处理等工艺处理，得到SPST场效应管。
请参阅图9，本申请实施例还公开了一种SPST场效应管，本申请实施例的SPST场效应管包括但不限于包括：
外延层；
P-well层；
N型源区；
槽栅，槽栅设置有栅氧化层；
P型屏蔽区，P型屏蔽区包覆槽栅的底部和槽栅的侧壁，P型屏蔽区的掺杂浓度大于P-well层的掺杂浓度。
在一些实施例中，请参阅图10，P型屏蔽区包括槽底屏蔽区和侧墙屏蔽区，槽底屏蔽区设置于槽栅的底部，侧墙屏蔽区设置于槽栅两侧的侧壁，侧墙屏蔽区连接槽底屏蔽区。如图10所示，在N型源区两侧设置有P+层，从而形成两个PN结，构成场效应管的耗尽层。
本申请实施例描述的实施例是为了更加清楚的说明本申请实施例的技术方案，并不构成对于本申请实施例提供的技术方案的限定，本领域技术人员可知，随着技术的演变和新应用场景的出现，本申请实施例提供的技术方案对于类似的技术问题，同样适用。
本领域技术人员可以理解的是，图中示出的技术方案并不构成对本申请实施例的限定，可以包括比图示更多或更少的步骤，或者组合某些步骤，或者不同的步骤。
本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、设备中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。
应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其他步骤或单元。
应当理解，在本申请中，“至少一个(项)”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，用于描述关联对象的关联关系，表示可以存在三种关系，例如，“A和/或B”可以表示：只存在A，只存在B以及同时存在A和B三种情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，“a和b”，“a和c”，“b和c”，或“a和b和c”，其中a，b，c可以是单个，也可以是多个。
上面结合附图对本申请实施例作了详细说明，但是本申请不限于上述实施例，在所属技术领域普通技术人员所具备的知识范围内，还可以在不脱离本申请宗旨的前提下做出各种变化。此外，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。

Claims (10)

1.一种SPST场效应管制备方法，其特征在于，所述方法包括：
对样品的外延层注入P型杂质，形成P-well层；
在所述P-well层中注入N型杂质，形成N型源区；
在所述N型源区上进行沟槽蚀刻，形成栅极沟槽；其中，所述栅极沟槽的深度大于所述P-well层的深度；
在所述栅极沟槽中注入P型杂质，形成P型屏蔽区；其中，所述P型屏蔽区包覆所述栅极沟槽的底部和所述栅极沟槽的侧壁，所述P型屏蔽区的掺杂浓度大于所述P-well层的掺杂浓度；
在所述栅极沟槽中沉积栅氧化层和填充层，形成槽栅；
对所述样品进行后端工艺处理，得到SPST场效应管。
2.根据权利要求1所述的方法，其特征在于，所述在所述P-well层中注入N型杂质，形成N型源区的步骤，包括：
在所述P-well层上淀积一层硬掩膜，得到第一掩膜层；
对所述第一掩膜层进行光刻，得到N型窗口：
向所述N型窗口注入N型杂质，形成所述N型源区；
采用腐蚀工艺去除所述第一掩膜层。
3.根据权利要求1所述的方法，其特征在于，所述在所述N型源区上进行沟槽蚀刻，形成栅极沟槽的步骤，包括：
在所述N型源区上沉积一层硬掩膜，得到第二硬掩膜；
对所述第二硬掩膜进行光刻，得到沟槽窗口；
基于所述沟槽窗口对所述N型源区进行沟槽蚀刻，形成所述栅极沟槽。
4.根据权利要求3所述的方法，其特征在于，所述P型屏蔽区包括槽底屏蔽区和侧墙屏蔽区，所述槽底屏蔽区设置于所述栅极沟槽的底部，所述侧墙屏蔽区设置于所述栅极沟槽两侧的侧壁，所述侧墙屏蔽区连接所述槽底屏蔽区；所述在所述栅极沟槽中注入P型杂质，形成P型屏蔽区的步骤，包括：
向所述沟槽窗口注入P型杂质，形成所述槽底屏蔽区；
采用蚀刻工艺去除所述第二硬掩膜；
在所述槽底屏蔽区和所述N型源区上沉积一层硬掩膜，得到第三硬掩膜；
对所述第三硬掩膜进行光刻，得到侧墙窗口；
基于所述侧墙窗口对所述P-well层进行沟槽蚀刻，形成侧墙沟槽；其中，所述侧墙沟槽的深度大于或等于所述P-well层的深度；
在所述侧墙窗口注入P型杂质，形成所述侧墙屏蔽区。
5.根据权利要求1所述的方法，其特征在于，所述在所述栅极沟槽中沉积栅氧化层和填充层，形成槽栅的步骤，包括：
在所述样品的表面沉积氧化层，得到初始氧化层；
在所述初始氧化层上沉积填充层以填满所述栅极沟槽；
对所述栅极沟槽之外的所述初始氧化层和所述填充层进行蚀刻以得到所述栅氧化层，形成所述槽栅。
6.根据权利要求1至5任一项所述的方法，其特征在于，所述在所述N型源区上进行沟槽蚀刻，形成栅极沟槽的步骤之前，还包括：
在所述P-well层中注入P型杂质，形成P+层；其中，所述P+层的掺杂浓度大于所述P-well层的掺杂浓度，所述P+层设置于所述N型源区的两侧。
7.根据权利要求6所述的方法，其特征在于，所述在所述P-well层中注入P型杂质，形成P+层的步骤，包括：
在所述P-well层上淀积一层硬掩膜，得到第四掩膜层；
对所述第四掩膜层进行光刻，得到P+窗口；
向所述P+窗口注入P型杂质，形成所述P+层；
采用腐蚀工艺去除所述第四掩膜层。
8.根据权利要求1至5任一项所述的方法，其特征在于，所述对所述样品进行后端工艺处理，得到SPST场效应管的步骤，包括：
在所述槽栅上沉积介质层；
在所述介质层和所述P-well层上制备金属层，得到所述SPST场效应管。
9.一种SPST场效应管，其特征在于，包括：
外延层；
P-well层；
N型源区；
槽栅，所述槽栅设置有栅氧化层；
P型屏蔽区，所述P型屏蔽区包覆所述槽栅的底部和所述槽栅的侧壁，所述P型屏蔽区的掺杂浓度大于所述P-well层的掺杂浓度。
10.根据权利要求9所述的SPST场效应管，其特征在于，所述P型屏蔽区包括槽底屏蔽区和侧墙屏蔽区，所述槽底屏蔽区设置于所述槽栅的底部，所述侧墙屏蔽区设置于所述槽栅两侧的侧壁，所述侧墙屏蔽区连接所述槽底屏蔽区。
CN202211227732.5A 2022-10-09 2022-10-09 Spst场效应管制备方法及spst场效应管 Pending CN115547836A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211227732.5A CN115547836A (zh) 2022-10-09 2022-10-09 Spst场效应管制备方法及spst场效应管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211227732.5A CN115547836A (zh) 2022-10-09 2022-10-09 Spst场效应管制备方法及spst场效应管

Publications (1)

Publication Number Publication Date
CN115547836A true CN115547836A (zh) 2022-12-30

Family

ID=84733097

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211227732.5A Pending CN115547836A (zh) 2022-10-09 2022-10-09 Spst场效应管制备方法及spst场效应管

Country Status (1)

Country Link
CN (1) CN115547836A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116313809A (zh) * 2023-03-14 2023-06-23 深圳市至信微电子有限公司 沟槽型mos场效应晶体管的制备方法和应用

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116313809A (zh) * 2023-03-14 2023-06-23 深圳市至信微电子有限公司 沟槽型mos场效应晶体管的制备方法和应用
CN116313809B (zh) * 2023-03-14 2024-02-23 深圳市至信微电子有限公司 沟槽型mos场效应晶体管的制备方法和应用

Similar Documents

Publication Publication Date Title
JP5309058B2 (ja) トレンチ金属酸化膜半導体素子及び終端構造の製造方法
JP4702822B2 (ja) 終端構造及びトレンチ金属酸化膜半導体素子
CN109742148B (zh) 碳化硅umosfet器件及其制备方法
KR20130007059A (ko) 반도체 장치의 제조 방법
TWI527096B (zh) Ｍｏｓ電晶體及其形成方法
CN106558614B (zh) 半导体结构及其形成方法
CN112864018B (zh) 沟槽型场效应晶体管结构及其制备方法
CN108028203B (zh) 垂直jfet及其制造方法
US9768054B2 (en) High voltage device with low Rdson
CN113130633B (zh) 沟槽型场效应晶体管结构及其制备方法
CN107452789B (zh) 用于器件制造的改进布局
CN115701211A (zh) 半导体结构及其制作方法
CN103855018A (zh) 沟槽底部进行离子注入调节bv和改善导通电阻的方法
CN105428241A (zh) 具有屏蔽栅的沟槽栅功率器件的制造方法
CN115547836A (zh) Spst场效应管制备方法及spst场效应管
US20170047394A1 (en) Silicon carbide semiconductor device and manufacturing method of silicon carbide semiconductor device
CN110943119A (zh) 窄台面超结mosfet
JP2019212902A (ja) 炭化ケイ素体を有する半導体デバイスおよび製造方法
CN115410921A (zh) Aot场效应管制备方法及aot场效应管
CN109755312B (zh) 纳米线晶体管及其制备方法
TWI812995B (zh) SiC MOSFET器件的製造方法
CN115376925A (zh) 一种沟槽栅mosfet器件及其制造方法
US6989306B2 (en) Termination structure of DMOS device and method of forming the same
CN111128731B (zh) 半导体器件及其形成方法
CN112530867B (zh) 沟槽型场效应晶体管结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination