CN108028203B - 垂直jfet及其制造方法 - Google Patents

垂直jfet及其制造方法 Download PDF

Info

Publication number
CN108028203B
CN108028203B CN201680051802.2A CN201680051802A CN108028203B CN 108028203 B CN108028203 B CN 108028203B CN 201680051802 A CN201680051802 A CN 201680051802A CN 108028203 B CN108028203 B CN 108028203B
Authority
CN
China
Prior art keywords
region
trench
termination
gate
mesa
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680051802.2A
Other languages
English (en)
Other versions
CN108028203A (zh
Inventor
李中达
阿努普·巴拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Silicon Carbide Inc
Original Assignee
United Silicon Carbide Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Silicon Carbide Inc filed Critical United Silicon Carbide Inc
Publication of CN108028203A publication Critical patent/CN108028203A/zh
Application granted granted Critical
Publication of CN108028203B publication Critical patent/CN108028203B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/045—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide passivating silicon carbide surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66901—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate
    • H01L29/66909—Vertical transistors, e.g. tecnetrons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

通过使用有限数目的掩模的过程来制造垂直JFET。第一掩模用于同时在有源单元区域和终止区域中形成台面和沟槽。无掩模自对准工艺用于形成硅化物源极接触部和栅极接触部。第二掩膜用于为接触部开设窗口。第三掩模用于将覆盖金属化部图案化。可选的第四掩模用于将钝化部图案化。沟道通过成角度注入被掺杂，并且有源单元区域中的沟槽和台面的宽度可以可选地与终止区域中的沟槽和台面的宽度不同。

Description

垂直JFET及其制造方法
相关申请的交叉引用
本申请要求于2015年7月14日提交的标题为“VERTICAL JFET MADE USING AREDUCED MASK SET”的美国专利申请第14/798,631号的优先权和权益，其全部内容通过引用并入本申请中。
背景技术
由诸如碳化硅(SiC)的材料制成的垂直结型场效应晶体管(JFET)可用于电力电子电路，诸如功率因数校正(PFC)电路、DC-DC转换器、DC-AC逆变器和马达驱动器。垂直SiCJFET的性能可以通过使用边缘终止来改善。
发明内容
垂直JFET由诸如碳化硅(SiC)的半导体材料、通过使用有限数目的掩模的过程制成。第一掩模用于同时在有源单元区域和终止区域中形成台面和沟槽。无掩模自对准工艺用于形成硅化物源极接触部和栅极接触部。第二掩膜用于为接触部开设窗口。第三掩模用于将覆盖金属化部(metallization)图案化。可选的第四掩模用于将钝化部(passivation)图案化。可选地，沟道可以通过一次或更多次成角度的注入(angled implantations)被掺杂，并且有源单元区域中的沟槽和台面的宽度可以与终止区域中的沟槽和台面的宽度不同。
提供本发明内容是为了以简化的形式介绍将在以下具体实施方式中进一步描述的概念选择。本发明内容不旨在标识所要求保护的主题的关键特征或本质特征，也不旨在用于限制所要求保护的主题的范围。此外，所要求保护的主题不限于解决本公开内容的任何部分中提到的任何或全部缺点的限制。
附图说明
通过结合附图以示例方式呈现的以下描述可以获得更详细的理解。附图不必按比例绘制。
图1提供了用于参考的具有平面浮置保护环终止的现有技术垂直JFET的横截面图。
图2示出了具有使用一组四个掩模制成的沟槽保护环终止的垂直JFET的第一说明性实施方式的横截面图。
图3是第一实施方式的JFET的示例性布局的俯视图。
图4是第一实施方式的JFET的终止区域的横截面图。
图5至图11是作为通过各个制造阶段的处于加工中的产品的第一实施方式的JFET的横截面图。
图5是用于制造JFET的起始材料的横截面图。
图6是在使用由第一掩模限定的硬掩模层进行沟槽刻蚀之后的、处于加工中的第一实施方式的JFET的横截面图。
图7是原位地用硬掩模层进行第一掺杂类型的垂直注入和倾斜注入之后的、处于加工中的第一实施方式的JFET的横截面图。
图8是在有源单元区域和终止区域中形成氧化物间隔件和硅化物之后的、处于加工中的第一实施方式的JFET的横截面图。
图9是在进行沟槽填充并且使用第二掩模为源极接触部和栅极接触部开设窗口之后的、处于加工中的第一实施方式的JFET的横截面图。
图10是在沉积顶部金属并且使用第三掩模将其图案化之后的、处于加工中的第一实施方式的JFET的横截面图。
图11是在使用第四掩模形成钝化层之后的完成的JFET的横截面图。
图12是JFET的第二说明性实施方式的横截面图。
图13是JFET的第三说明性实施方式的横截面图。
图14是JFET的第四说明性实施方式的横截面图。
图15是JFET的第五说明性实施方式的横截面图。
图16是JFET的第六说明性实施方式的横截面图。
图17是JFET的第七说明性实施方式的横截面图。
图18是JFET的第八说明性实施方式的横截面图。
具体实施方式
垂直JFET可以由诸如碳化硅(SiC)的半导体材料、通过使用有限数目的掩模的过程以简单过程制成，从而降低成本。第一掩模用于同时在有源单元区域和终止区域中形成台面和沟槽。无掩模自对准工艺用于形成硅化物源极接触部和栅极接触部。第二掩膜用于为接触部开设窗口。第三掩模用于将覆盖金属化部图案化。可选的第四掩模用于将钝化部图案化。可选地，沟道可以通过成角度的注入被掺杂，并且有源单元区域中的沟槽和台面的宽度可以与终止区域中的沟槽和台面的宽度不同。
可以采用附加的掩模来实现多个变型。例如，终止区域中的沟道注入和硅化物形成可以被附加的掩模阻挡，或者可以采用附加的掩模，以在特征在整个晶片之上形成之后从终止区域移除某些特征。
图1是具有平面保护环终止的现有技术SiC垂直沟道JFET的横截面图。在有源区域101中，源极电极113处于顶部，并且漏极电极109处于底部。栅极电极129通过栅极硅化物106连接至掺杂为第一掺杂类型的栅极区域107。栅极硅化物106存在于沟槽的底部处以及栅极电极129下方。尽管图1中未示出从沟槽底部至栅极电极下方的区域的连接，但是栅极硅化物106是电连续的。源极电极113通过源极硅化物103连接至重掺杂为第二掺杂类型的源极区域104。漏极电极109接触重掺杂为第二掺杂类型的漏极区域108。栅极区域107延伸到沟槽的底部和侧壁，并且通过以零度和以倾斜的角度进行第一掺杂类型的注入来形成。沟道区域105掺杂为第二掺杂类型并且通过漂移区域130将源极区域104连接至漏极区域108。在终止区域102中，保护环110重掺杂为第一掺杂类型，并且每个保护环之间的间隙111掺杂为第二掺杂类型。保护环110的电势是浮置的。终止区域102和有源单元区域101的部分通常由层间电介质112和/或钝化层120覆盖。层间电介质112还填充沟槽。
图2是具有使用一组四个掩模制成的沟槽保护环终止的垂直JFET的说明性第一实施方式的横截面图。漏极电极219接触重掺杂为第二掺杂类型的漏极区域218。在漏极区域218上方是漂移区域230。在有源单元区域202和终止区域201两者中都存在沟槽217，并且这些沟槽具有相同的宽度并且同时被刻蚀。沟槽被台面216分开。终止区域201中的台面216的宽度可以等于、小于或大于有源单元区域202中的台面的宽度。
有源单元202中的垂直沟道JFET包含通过对沟槽的底部和侧壁进行第一掺杂类型注入而形成的栅极区域206。栅极区域206延伸至沟槽的侧壁和底部。对栅极区域206进行垂直注入以对沟槽底部进行掺杂，并且还使用倾斜角度对栅极区域206进行注入，以对台面216的侧壁207进行掺杂。同样的注入对在终止区域201和有源区域202两者中的沟槽的底部和侧壁进行掺杂。终止区域201中的台面在顶部具有第二掺杂类型的重掺杂区域212。该区域212与有源单元区域202中的源极区域204同时形成。在有源单元区域202中，源极硅化物接触部203位于台面的顶部。栅极硅化物接触部205位于沟槽的底部。在终止区域201中，在台面顶部上有硅化物211并且在沟槽的底部处有硅化物213。全部硅化物接触部使用自对准工艺同时形成。有源单元区域中的源极硅化物接触部203连接至源极电极208。栅极硅化物接触部205连接至栅极电极209。终止区域中的硅化物接触部211和213是浮置的。沟槽填充有层间电介质240。示出了具有钝化层210的JFET。
图3是诸如第一实施方式的JFET的JFET的示例性布局的俯视图。在有源区域中，台面301彼此平行。在终止区域中，台面307是同心的。在台面301之外，刻蚀诸如Si和SiC的半导体，在有源区域中留下沟槽303，并且在终止区域中留下沟槽308。利用自对准工艺，在台面301的顶部上和有源沟槽303的底部处形成硅化物接触部。自对准工艺使用氧化物间隔件，以确保在台面301顶部处的硅化物不会与沟槽303底部处的硅化物短路。在层间电介质中开设源极接触窗口302，以形成源极硅化物301与源极覆盖金属304之间的接触。在层间电介质中开设栅极接触窗口305，以形成栅极硅化物接触部303与栅极覆盖金属306之间的接触。在终止区域中，在有源区域中的同一自对准的硅化物形成过程期间，台面307和沟槽308与有源区域中的台面和沟槽同时形成，并且可以在台面307的顶部上和沟槽308的底部处形成硅化物接触部。然而，如果在终止区域中形成任何这样的接触部，它们不连接至栅极覆盖金属306或源极覆盖金属。
图4是第一实施方式的JFET的终止区域401的带注释的横截面图。出于本文中的示例的目的，可以假设这是npn JFET，使得第一掺杂类型是p型并且第二掺杂类型是n型。实际上，npn和pnp器件均可以通过本文中描述的过程来制作。随着漏极电压的增加，第二掺杂类型的重掺杂区域403与掺杂为第一类型的台面侧壁404之间的pn结407被反向偏置，而掺杂为第二掺杂类型的台面的中间的区域405和406正在被耗尽。一旦台面完全耗尽，即穿通，则台面中的pn结407上的反向电压停止增加，并且在下一个台面中将支撑另外的电压。结果，每个台面支撑台面的穿通电压。为了使该终止工作，台面的穿通电压需要小于台面中的pn结407的击穿电压，这确定了可以使用的最大台面宽度。可以通过添加越来越多的沟槽-台面对以创建电势阶梯，来增加可以由终止支撑的总电压。注意的是，在终止区域401中，硅化物425和426是浮置的。在图4中还示出了在底部处连接至漏极区域418的漏极接触部419。漏极区域418继而连接至漂移区域430。沟槽填充有层间电介质423，并且器件顶部具有钝化层410。在有源区域402中，栅极硅化物421将栅极电极420连接至栅极区域422。虚线边界408示出了当第一终止台面被完全耗尽并且第二终止台面被部分地耗尽时的耗尽层边缘。
在图5至图11中利用作为处于加工中的产品的JFET的第一说明性实施方式的横截面图示出了本发明的JFET的各种说明性实施方式的基本过程。使用两种掺杂剂类型、n型和p型、制作硅或SiC JFET。本文中，“第一掺杂剂类型”指代JFET的栅极注入类型，并且“第二掺杂剂类型”指代用于源极和漏极的掺杂剂类型。本文中的结构和过程的描述同样地适用于n沟道和p沟道器件。n沟道器件使用用于源极和漏极的n型区域，并且具有p型栅极区域。
图5中所示的起始材料是包含要用于源极接触部的第二掺杂类型的重掺杂顶层502的晶片。顶部重掺杂区域502可以通过外延或通过注入来形成。在其下方是用作沟道区域和漂移区域的掺杂为第二掺杂类型的一个或更多个层501的区域。层501可以通过外延形成。起始晶片的底层是将用于漏极接触部的第二掺杂类型的重掺杂衬底503。
图6示出了在使用第一掩模进行沟槽刻蚀之后所见的处于加工中的JFET的横截面图。为了创建所示出的结构，首先在第二类型的重掺杂区域604的顶部上沉积硬掩模层601。硬掩模层601可以是氧化物、金属或两者。接下来，使用第一掩模将硬掩模层601图案化，并且进行刻蚀。然后，使用硬掩模层601同时刻蚀有源单元区域602和终止区域603两者中的沟槽605。沟槽605延伸到漂移区域611中。在图6中还示出了漏极区域613。
图7示出了在第一掺杂类型的注入之后所见的处于加工中的JFET的横截面图。在不去除硬掩模层703的情况下执行注入。该步骤不需要掩模。第一掺杂类型的垂直注入在有源单元区域701和终止区域702两者中的沟槽706的底部处形成重掺杂区域704。硬掩模层703保护源极区域707不被注入相反掺杂。第一掺杂类型的倾斜注入在沟槽706的侧壁上形成程度较轻的重掺杂区域(less-heavily doped region)705。在注入之后，去除硬掩模703，并且对晶片进行退火以激活注入的掺杂剂。在图7中还示出了漂移区域711和漏极区域713。
图8示出了在自对准硅化物接触部形成之后所见的处于加工中的JFET的横截面图。在不使用任何掩模的情况下，同时在有源区域801和终止区域802中形成硅化物接触部805和807。首先，通过沉积和/或生长氧化物、随后进行毯覆式回蚀刻(blanket etchingback)，来形成沟槽804的侧壁上的氧化物间隔件803。使用主要垂直地进行操作的刻蚀过程，间隔件803仅保留在台面侧。接下来，沉积诸如Ni的欧姆金属，并且使用快速热退火来进行退火，以形成硅化物。因为Ni不与氧化物反应，所以硅化物仅形成在第二掺杂类型区域806和第一掺杂类型区域808的顶部上。然后去除氧化物间隔件803上的未反应的Ni，并且从而在源极硅化物805与栅极硅化物807之间不存在短路路径。在图8中还示出了漂移区域811和漏极区域813。
图9示出在使用第二掩模开设接触窗口之后所见的处于加工中的JFET的横截面图。首先，在晶片上沉积诸如氧化物的层间电介质903，从而填充沟槽。接下来，使用第二掩模将到源极硅化物904和栅极硅化物905的接触窗口图案化。然后，通过刻蚀清除窗口。在有源区域901中，在每个单元中开设源极接触窗口904。在单元外部开设共享的栅极接触窗口905。在终止区域902中，没有开设接触窗口，并且因此全部的硅化物接触部均在层间电介质903之下。在图9中还示出了漂移区域930、漏极区域913、栅极区域920和源极区域921。
图10示出了在使用第三掩模来限定覆盖金属之后所见的处于加工中的JFET的横截面图。沉积诸如金属的导体、使用第三掩模将其图案化，并且对其进行刻蚀，从而留下被层间电介质1020分离的源极电极1003和栅极电极1005。在有源区域1001中，源极电极1003与每个台面顶部上的源极硅化物接触部1004进行接触，并且由此与源极区域1022进行接触。而且，在有源区域1001中，栅极电极1005与栅极硅化物接触部1006进行接触，并且由此与栅极区域1021进行接触。在终止区域1002中，硅化物接触部1030和1031不连接至任何覆盖金属，并且因此其电势是浮置的。在图10中还示出了漂移区域1011、漏极区域1013和终止区域台面顶部1032以及终止区域沟槽侧壁和底部1033，其中，终止区域台面顶部1032以及终止区域沟槽侧壁和底部1033现在由于没有分别连接至源极电极或栅极电极而与有源单元区域1001中的类似形成的结构不同。
图11示出了使用第四掩模形成钝化层之后所见的完成的JFET的横截面图。为了创建这种结构，首先将诸如苯并环丁烯(BCB)的钝化材料沉积在晶片的顶部上。接下来，在有源区域1101中，使用第四掩模将钝化层1103图案化，以开设穿过钝化材料到源极电极覆盖金属1104和栅极电极覆盖金属1105的窗口。在终止区域1102中没有开设穿过钝化层1103的窗口。当然，例如，如果BCB之下的氧化物层足以确保器件的可靠性，则可以完全跳过该钝化步骤。最后，通过诸如晶片减薄、漏极接触部形成和背侧金属化的背侧过程，形成漏极接触部1106以完成JFET过程。在图11中还示出了漏极区域1113、漂移区域1111、源极硅化物1122、源极区域1123、栅极硅化物1141、栅极区域1140、层间电介质1120、终止区域硅化物1135和1132以及终止掺杂区域1133和1136。
图12示出了沟槽终止的JFET的第二实施方式的横截面图。第二实施方式与例如图5至图11所示的第一实施方式类似。然而，这里在图12中，在有源区域1201中，已经通过第二掺杂类型的注入对台面1203的沟道区域的侧壁1204进行掺杂。这样做是为了降低沟道电阻并且实现对阈值电压的更好控制。例如，可以在上面参照图7所讨论的第一掺杂类型的垂直注入和倾斜注入之后进行这样的注入。第二掺杂类型的沟道注入可以在不使用任何掩模的情况下进行，即，在去除硬掩模层703之后进行。结果，如图12中所见，终止区域1202中的台面1205的侧壁1206也通过该注入而被掺杂。终止区域1202中的该掺杂区域1206不影响沟槽保护环终止的功能。可以通过减小终止区域1202中的台面1205的宽度来补偿所添加的电荷。该注入之后是激活退火。在图12中还示出了漏极接触部1219、漏极区域1218、漂移区域1230、源极硅化物1216、源极区域1217、源极电极1208、栅极硅化物1215、栅极区域1203、栅极电极1209、层间电介质1240、钝化部1210、终止区域硅化物1250和1253以及终止掺杂区域1251和1254。
图13是沟槽终止的JFET的第三说明性实施方式的横截面图。第三实施方式与图12中所示的第二实施方式类似，但这里在图13中，在终止区域1302中，沟槽1304的宽度比有源单元区域1301中的沟槽的宽度更窄。使用同一倾斜角度同时对有源单元区域1301和终止区域1302进行第一掺杂类型的倾斜注入。倾斜角度被选择为使得仅在有源单元区域1301中，第一掺杂类型区域的侧壁1307到达第一掺杂类型区域的底部。在终止区域1302中，第一掺杂类型区域的侧壁1305与第一掺杂类型区域1306之间存在间隙。该间隙增加了终止区域1302中的每个台面中可以支撑的电压。在图13中还示出了漏极接触部1319、漏极区域1318、漂移区域1330、源极硅化物1316、源极区域1317、源极电极1328、栅极硅化物1315、栅极区域1316、栅极电极1309、沟道注入区域1344、层间电介质1340、钝化部1310、终止区域硅化物1350和1353以及终止区域台面顶部掺杂区域1324。
图14是沟槽终止的JFET的第四说明性实施方式的横截面图。第四实施方式与图12中所示的第二实施方式类似，但是这里在图14中，终止区域1402中的沟槽1404的宽度比有源单元区域1401中的沟槽的宽度更宽。此外，使用第五掩模来分离用于有源单元区域1401和终止区域1402的第一掺杂类型注入。在参照图7描述的第一掺杂类型的注入之后施加附加的掩模。该掩模阻挡有源单元1401，而在终止区域1402中是敞开的。然后与用于在有源单元区域1401中注入的倾斜角度相比，以更大的倾斜角度进行第一掺杂类型的附加注入。结果，与在有源区域1401中的类似结构1407相比，在侧壁1405上的第一掺杂类型的区域朝着终止区域1402中的台面的中央被更深地注入。这使终止区域1402中的台面1403更易于耗尽并且改善终止。在图14中还示出了漏极接触部1419、漏极区域1418、漂移区域1430、源极硅化物1416、源极区域1417、沟道注入部1444、源极电极1428、栅极硅化物1415、栅极区域1416、栅极电极1409、层间电介质1440、钝化部1410、终止区域硅化物1450和1453以及终止掺杂区域1406、1451和1460。
图15是沟槽终止的JFET的第五说明性实施方式的横截面图。第五实施方式与图12中所示的第二实施方式类似，而这里在图15中，使用第六掩模使得在终止区域1502中将不会形成硅化物。该第六掩模使用于过程的总掩模计数为五：沟槽、Ni阻挡、接触部、金属和钝化。包括栅极硅化物1503和源极硅化物1520的硅化物仅在有源单元区域1501中形成。第六掩模可以通过阻止Ni沉积在终止区域1502中，或者通过在终止区域1502中留下氧化物以使得Ni不能与半导体反应而工作。这将在参照图8所讨论的过程期间发生。在图15中还示出了漏极接触部1519、漏极区域1518、漂移区域1530、源极区域1517、沟道注入部1544、源极电极1528、栅极区域1516、栅极电极1509、层间电介质1540、钝化部1510以及终止掺杂区域1505、1507和1550。
图16是沟槽终止的JFET的第六说明性实施方式的横截面图。第六实施方式与图12中所示的第二实施方式类似，而这里在图16中，使用第七掩模来防止第二类型的沟道注入进入终止区域1602。第二掺杂类型的沟道注入部1603仅在有源单元区域1601中形成。该第七掩模使用于过程的总掩模计数为五：沟槽、沟道注入阻挡、接触部、金属和钝化。在图16中还示出了漏极接触部1619、漏极区域1618、漂移区域1630、源极区域1617、源极硅化物1616、源极电极1608、栅极区域1660、栅极硅化物1603、栅极电极1609、层间电介质1640、钝化部1610、以及终止硅化物1611和1613及终止掺杂区域1612和1614。
图17是沟槽终止的JFET的第七说明性实施方式的横截面图。这里在图17中，使用第七掩模来防止第二掺杂类型的沟道注入进入终止区域1702中。第七掩模还用于防止终止区域中的氧化物间隔件的生长以及栅极和源极硅化物的形成。一种简单的方法是在第一掺杂类型的栅极注入之后沉积氧化物层，然后在执行进一步的沟道注入和硅化物形成步骤之前将氧化物层图案化，以仅敞开有源区域1701。因此，沟道注入仅在有源单元1701中形成第二掺杂类型区域1703，并且仅在有源单元1701中形成栅极硅化物1704和源极硅化物1720。该第七掩模使用于过程的总掩模计数为五：沟槽、沟道注入和硅化物阻挡、接触部、金属以及钝化。在图17中还示出了漏极接触部1719、漏极区域1718、漂移区域1730、源极区域1717、源极电极1708、栅极区域1721、栅极电极1709、沟道注入部1703、层间电介质1740、钝化部1710以及终止掺杂区域1750和1751。
图18是沟槽终止的JFET的第八说明性实施方式的横截面图。第八实施方式与图15中所示的第五实施方式类似。这里在图18中，使用第八掩模来阻止用于在有源区域1801中形成源极区域1804的重掺杂的晶片顶层在终止区域1802中形成。在图5中，起始晶片被示出为具有将成为源极区域的第二掺杂类型的层502。例如，层502可以通过外延或注入来创建。图18中所示的JFET可以通过如下操作来创建：通过使用这样的起始晶片，通过使用第八掩模来控制对终止区域1802中的第二掺杂类型的顶部重掺杂区域的刻蚀移除，仅在有源区域1801中留下第二类型的顶部重掺杂区域。该第八掩模使用于过程的总掩模计数为五：源极图案化、沟槽、接触部、金属和钝化。
可替选地，图18中所示的JFET可以通过如下操作来创建：通过使用不具有第二掺杂类型的顶部重掺杂区域的这样的起始晶片，并且然后使用第八掩模来防止对终止区域1802中的第二掺杂的顶部重掺杂区域的注入，仅在有源区域1801中留下第二类型的顶部重掺杂区域。作为另外的替选方式，可以使用第八掩模来在形成台面之后控制对终止区域1802中的源极区域的选择性去除。在图18中还示出了漏极接触部1819、漏极区域1818、漂移区域1830、源极电极1808、源极硅化物1803、栅极区域1820、栅极硅化物1805、栅极电极1809、层间电介质1811、钝化部1810、沟道掺杂部1821以及终止掺杂区域1825和1824。
在描述如附图所示出的本公开内容的主题的实施方式中，为了清楚起见而采用了特定的术语。然而，所要求保护的主题不旨在被限制于如此选择的特定术语，并且应当理解的是，每个具体元素包括以类似方式操作以实现类似目的的全部技术等同物。
本书面描述使用示例来公开本发明，包括最优模式，并且还使得本领域的任何技术人员能够实践本发明，包括制作和使用任何装置或系统以及执行任何结合的方法。本发明的可专利范围由权利要求书限定，并且可以包括本领域技术人员想到的其他示例。如果这样的其他示例具有不与权利要求书的字面语言不同的结构元素，或者如果它们包括与权利要求书的字面语言无实质区别的等同结构元素，则这样的其他示例意图在权利要求书的范围内。

Claims (15)

1.一种垂直SiC JFET，包括：
SiC衬底，所述SiC衬底在垂直方向上具有顶部和底部，所述SiC衬底在水平方向上具有周界，其中，所述SiC衬底的本体(230)被N掺杂；
背侧漏极连接部(219)，所述背侧漏极连接部位于所述SiC衬底的底部上；
终止区域(201)，所述终止区域位于所述SiC衬底的顶部上，并且包括终止区域沟槽(217)和终止区域台面(216)；
有源单元区域(202)，所述有源单元区域位于所述衬底的顶部上，并且包括源极区域(204)、栅极区域(206)、有源区域沟槽(217)和有源区域台面(216)，所述源极区域被N掺杂并且所述栅极区域被P掺杂；
在每个终止区域台面中的具有源极掺杂的区域(212)，所述具有源极掺杂的区域位于所述终止区域台面的顶部，并且以与所述有源单元区域的源极区域的掺杂浓度相同的浓度被N掺杂，其中，所述具有源极掺杂的区域彼此欧姆隔离并且与所述源极区域欧姆隔离；以及
在每个终止区域台面中的具有栅极掺杂的区域(206)，所述具有栅极掺杂的区域位于所述终止区域台面的每个壁上，并且以与所述有源单元区域的栅极区域的掺杂浓度相同的浓度被P掺杂，其中，所述具有栅极掺杂的区域彼此欧姆隔离并且与所述栅极区域欧姆隔离，
上述配置使得在每个终止区域台面中，在所述终止区域台面的每个壁上的所述具有栅极掺杂的区域邻接所述具有源极掺杂的区域并与所述具有源极掺杂的区域形成PNP结构，并且多个沟槽-台面对形成终止电势阶梯；
在所述有源单元区域(202)中的台面(216)的顶部上的N掺杂的重掺杂源极区域(204)；以及
在所述有源单元区域中的沟槽的侧面和底部上的P掺杂的栅极区域(206)，
其中，所述具有源极掺杂的区域(212)是浮置源极区域，以及
其中，所述具有栅极掺杂的区域(206)是浮置栅极区域，并且所述具有栅极掺杂的区域(206)延伸至所述沟槽(217)的底部。
2.根据权利要求1所述的垂直SiC JFET，还包括在每个终止区域沟槽中、且在所述终止区域沟槽的侧面上的具有栅极掺杂的区域(1305)与在所述终止区域沟槽的底部处的具有栅极掺杂的区域(1306)之间的间隙。
3.根据权利要求1所述的垂直SiC JFET，还包括：在每个有源区域台面中、且在所述有源区域台面的中央与所述有源区域台面的每个侧面上的所述栅极区域的部分之间的具有比所述SiC衬底的本体的掺杂浓度更高的掺杂浓度的N掺杂区域(1204)。
4.根据权利要求1所述的垂直SiC JFET，其中，所述终止区域沟槽具有与所述有源区域沟槽的宽度不同的宽度。
5.根据权利要求1所述的垂直SiC JFET，其中，所述终止区域台面具有与所述有源区域台面的宽度不同的宽度。
6.一种用于创建具有第一掺杂类型的区域和第二掺杂类型的区域的垂直SiC JFET的方法，包括：
a.开始于所述第二掺杂类型的SiC晶片，所述晶片包括中间漂移区域(230)和底部漏极连接区域(218)；
b.向所述晶片添加要用作源极区域的所述第二掺杂类型的顶层；
c.使用第一掩模以将图案化的硬掩模层施加到所述晶片的顶部；
d.在要用作有源器件区域(202)的区域中和要用作终止区域(201)的区域中刻蚀沟槽(217)；
e.利用所述第一掺杂类型通过垂直注入来对沟槽底部进行注入，并且利用所述第一掺杂类型通过成角度注入来对沟槽侧面进行注入以创建栅极区域；
f.通过经由生长和/或沉积创建氧化物、随后进行回蚀刻以暴露源极区域之上和在沟槽底部的栅极区域之上的SiC，来在沟槽壁上创建氧化物间隔件(803)；
g.通过沉积欧姆金属，加热以形成硅化物，并且刻蚀掉未反应的欧姆金属的部分，来在所述有源器件区域和所述终止区域中创建栅极接触部和源极接触部，其中，所述欧姆金属与所述SiC晶片相接触；
h.通过氧化物沉积来创建层间电介质，并且使用第二掩模以在所述层间电介质中创建窗口以到达栅极接触部(807)和源极接触部(805)；
i.通过沉积来在所述有源器件区域中而不在所述终止区域中创建顶部金属化部，并且使用第三掩模进行图案化，使得所述终止区域(201)中的多个源极区域(212)不通过顶部金属化部(208，209)彼此连接或者不通过所述顶部金属化部(208，209)与所述有源器件区域(202)中的源极接触部(203)连接，以使得在所述终止区域的沟槽之间形成的每个台面中，所述台面的所述栅极区域与在所述台面的顶部处的源极区域形成终止PNP结构，并且多个沟槽-台面对形成终止电势阶梯；以及
j.通过背侧过程来创建背侧漏极接触部(219)。
7.根据权利要求6所述的方法，还包括：
在创建所述顶部金属化部(208，209)之后，通过沉积钝化材料来在所述晶片的顶部上创建钝化层(210)，并且使用第四掩模为所述顶部金属化部开设窗口。
8.根据权利要求6所述的方法，还包括：
在刻蚀所述沟槽(217)之后，利用所述第一掺杂类型、通过第一次成角度注入来对沟槽侧面进行注入。
9.根据权利要求8所述的方法，其中：
所述第一掩模在所述终止区域(201)中提供比在所述有源器件区域(202)中的沟槽(217)更窄的沟槽(217)。
10.根据权利要求8所述的方法，其中：
所述第一掩模在所述终止区域(201)中提供比在所述有源器件区域(202)中的沟槽(217)更宽的沟槽(217)。
11.根据权利要求10所述的方法，还包括：
在利用所述第一掺杂类型、通过所述第一次成角度注入来对沟槽侧面进行注入之后，在利用所述第一掺杂类型、通过第二次成角度注入来对所述终止区域(201)中的沟槽侧面进行注入时，使用第五掩模以阻挡对所述有源器件区域(202)的注入。
12.根据权利要求11所述的方法，其中：
所述第二次成角度注入以与所述第一次成角度注入的角度不同的角度进行。
13.根据权利要求8所述的方法，还包括：
当创建氧化物间隔件(803)时，在所述创建氧化物与所述回蚀刻之间，使用第六掩模以防止对所述终止区域(201)中的氧化物进行回蚀刻。
14.根据权利要求8所述的方法，还包括：
当创建栅极接触部(205)和源极接触部(203)时，在沉积欧姆金属之前，使用第六掩模以防止在所述终止区域中沉积所述欧姆金属。
15.根据权利要求8所述的方法，还包括：
在刻蚀沟槽(217)之后，使用第七掩模以防止在所述垂直注入和所述成角度注入期间，所述第一掺杂类型的掺杂进入沟槽(217)。
CN201680051802.2A 2015-07-14 2016-07-12 垂直jfet及其制造方法 Active CN108028203B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/798,631 2015-07-14
US14/798,631 US20170018657A1 (en) 2015-07-14 2015-07-14 Vertical jfet made using a reduced mask set
PCT/US2016/041828 WO2017011425A1 (en) 2015-07-14 2016-07-12 Vertical jfet and method of manufacturing the same

Publications (2)

Publication Number Publication Date
CN108028203A CN108028203A (zh) 2018-05-11
CN108028203B true CN108028203B (zh) 2022-01-04

Family

ID=56551575

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680051802.2A Active CN108028203B (zh) 2015-07-14 2016-07-12 垂直jfet及其制造方法

Country Status (4)

Country Link
US (3) US20170018657A1 (zh)
EP (2) EP3961678A1 (zh)
CN (1) CN108028203B (zh)
WO (1) WO2017011425A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6708257B2 (ja) * 2016-07-20 2020-06-10 三菱電機株式会社 半導体装置およびその製造方法
CN111712926B (zh) * 2018-02-19 2024-02-02 三菱电机株式会社 碳化硅半导体装置
US11715774B2 (en) 2018-03-28 2023-08-01 Cornell University Vertical gallium oxide (GA2O3) power FETs
US20230178636A1 (en) * 2020-04-20 2023-06-08 Pn Junction Semiconductor (hangzhou) Co., Ltd. Field effect transistor having same gate and source doping, cell structure, and preparation method
US11575000B2 (en) 2020-06-18 2023-02-07 Nexgen Power Systems, Inc. Super-junction based vertical gallium nitride JFET power devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5233215A (en) * 1992-06-08 1993-08-03 North Carolina State University At Raleigh Silicon carbide power MOSFET with floating field ring and floating field plate
CN103187309A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(北京)有限公司 结型场效应晶体管及其制造方法
US8519410B1 (en) * 2010-12-20 2013-08-27 Microsemi Corporation Silicon carbide vertical-sidewall dual-mesa static induction transistor
CN104064604A (zh) * 2013-03-21 2014-09-24 瑞萨电子株式会社 半导体装置的制造方法及半导体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6855970B2 (en) 2002-03-25 2005-02-15 Kabushiki Kaisha Toshiba High-breakdown-voltage semiconductor device
US7009228B1 (en) 2003-03-04 2006-03-07 Lovoltech, Incorporated Guard ring structure and method for fabricating same
US7355207B2 (en) * 2004-05-24 2008-04-08 Denso Corporation Silicon carbide semiconductor device and method for manufacturing the same
JP5033305B2 (ja) 2004-10-01 2012-09-26 株式会社日立製作所 炭化珪素半導体装置
US9419092B2 (en) * 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US20070029573A1 (en) * 2005-08-08 2007-02-08 Lin Cheng Vertical-channel junction field-effect transistors having buried gates and methods of making
US20080272394A1 (en) * 2007-05-01 2008-11-06 Ashok Kumar Kapoor Junction field effect transistors in germanium and silicon-germanium alloys and method for making and using
US8058655B2 (en) * 2008-11-05 2011-11-15 Ss Sc Ip, Llc Vertical junction field effect transistors having sloped sidewalls and methods of making
JP2010147405A (ja) * 2008-12-22 2010-07-01 Renesas Technology Corp 半導体装置およびその製造方法
US8299494B2 (en) * 2009-06-12 2012-10-30 Alpha & Omega Semiconductor, Inc. Nanotube semiconductor devices
US9252239B2 (en) * 2014-05-31 2016-02-02 Alpha And Omega Semiconductor Incorporated Semiconductor power devices manufactured with self-aligned processes and more reliable electrical contacts
WO2012131768A1 (ja) * 2011-03-30 2012-10-04 株式会社日立製作所 炭化珪素半導体装置およびその製造方法
US8564054B2 (en) * 2011-12-30 2013-10-22 Feei Cherng Enterprise Co., Ltd. Trench semiconductor power device having active cells under gate metal pad
US20130168765A1 (en) * 2012-01-04 2013-07-04 Vishay General Semiconductor Llc Trench dmos device with improved termination structure for high voltage applications
US8772865B2 (en) * 2012-09-26 2014-07-08 Semiconductor Components Industries, Llc MOS transistor structure
US9147763B2 (en) * 2013-09-23 2015-09-29 Infineon Technologies Austria Ag Charge-compensation semiconductor device
US9178015B2 (en) 2014-01-10 2015-11-03 Vishay General Semiconductor Llc Trench MOS device having a termination structure with multiple field-relaxation trenches for high voltage applications
US9633957B2 (en) * 2014-11-28 2017-04-25 Infineon Technologies Ag Semiconductor device, a power semiconductor device, and a method for processing a semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5233215A (en) * 1992-06-08 1993-08-03 North Carolina State University At Raleigh Silicon carbide power MOSFET with floating field ring and floating field plate
US8519410B1 (en) * 2010-12-20 2013-08-27 Microsemi Corporation Silicon carbide vertical-sidewall dual-mesa static induction transistor
CN103187309A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(北京)有限公司 结型场效应晶体管及其制造方法
CN104064604A (zh) * 2013-03-21 2014-09-24 瑞萨电子株式会社 半导体装置的制造方法及半导体装置

Also Published As

Publication number Publication date
US20170018627A1 (en) 2017-01-19
US20170018657A1 (en) 2017-01-19
EP3323143A1 (en) 2018-05-23
US20180226513A1 (en) 2018-08-09
US10367098B2 (en) 2019-07-30
CN108028203A (zh) 2018-05-11
WO2017011425A1 (en) 2017-01-19
US10056500B2 (en) 2018-08-21
EP3961678A1 (en) 2022-03-02

Similar Documents

Publication Publication Date Title
JP5089284B2 (ja) 省スペース型のエッジ構造を有する半導体素子
US10367098B2 (en) Vertical JFET made using a reduced masked set
EP2615643B1 (en) Field-effect transistor and manufacturing method thereof
CN106972050B (zh) 半导体装置中的局部自偏压隔离
US10367099B2 (en) Trench vertical JFET with ladder termination
US9837358B2 (en) Source-gate region architecture in a vertical power semiconductor device
US20070267672A1 (en) Semiconductor device and method for manufacturing same
CN110620152A (zh) 沟槽式金属氧化物半导体场效应管
US20100090270A1 (en) Trench mosfet with short channel formed by pn double epitaxial layers
US10236342B2 (en) Electronic device including a termination structure
US20200119147A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
EP3509102A1 (en) Component integrated with depletion-mode junction field-effect transistor and method for manufacturing component
US9831338B1 (en) Alternating source region arrangement
US9231120B2 (en) Schottky diode with leakage current control structures
CN108428632B (zh) 超结器件的制造方法
US9780086B2 (en) Field-effect transistor with integrated Schottky contact
CN109755315B (zh) 超结器件及其制造方法
CN109755316B (zh) 超结器件及其制造方法
CN109755314B (zh) 超结器件及其制造方法
CN109148557B (zh) 超结器件及其制造方法
CN108428733B (zh) 超结器件及其制造方法
WO2018132458A1 (en) Trench vertical jfet with ladder termination
CN111092113B (zh) 金氧半场效应晶体管的终端区结构及其制造方法
CN109148556B (zh) 超结器件及其制造方法
CN109148558B (zh) 超结器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant