CN115410921A - Aot场效应管制备方法及aot场效应管 - Google Patents
Aot场效应管制备方法及aot场效应管 Download PDFInfo
- Publication number
- CN115410921A CN115410921A CN202211190462.5A CN202211190462A CN115410921A CN 115410921 A CN115410921 A CN 115410921A CN 202211190462 A CN202211190462 A CN 202211190462A CN 115410921 A CN115410921 A CN 115410921A
- Authority
- CN
- China
- Prior art keywords
- layer
- gate
- trench
- aot
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 59
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 51
- 239000012535 impurity Substances 0.000 claims abstract description 41
- 238000005530 etching Methods 0.000 claims abstract description 31
- 230000008569 process Effects 0.000 claims abstract description 23
- 239000010410 layer Substances 0.000 claims description 286
- 238000000151 deposition Methods 0.000 claims description 27
- 239000011241 protective layer Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims 4
- 230000003647 oxidation Effects 0.000 claims 2
- 238000007254 oxidation reaction Methods 0.000 claims 2
- 238000005516 engineering process Methods 0.000 abstract description 6
- 230000008719 thickening Effects 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000000206 photolithography Methods 0.000 description 16
- 238000002513 implantation Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
- H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
- H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/512—Disposition of the gate electrodes, e.g. buried gates
- H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
- H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本申请提供AOT场效应管制备方法及AOT场效应管，属于半导体技术领域。该方法包括：对样品的外延层注入P型杂质，形成P‑well层；在P‑well层中注入N型杂质，形成N型源区；在P‑well层中注入P型杂质，形成P+层；在P‑well层上进行沟槽蚀刻，形成栅极沟槽；其中，P+层包覆栅极沟槽的一侧拐角；在栅极沟槽中沉积栅氧化层，形成槽栅；其中，靠近P+层的栅氧化层和栅极沟槽底部的栅氧化层的厚度均大于靠近N型源区的栅氧化层的厚度；对样品进行后端工艺处理，得到AOT场效应管。通过加厚沟槽一侧的栅氧化层，并使P+层包覆槽栅的一侧拐角以保护槽栅，提高了栅氧化层的可靠性和场效应管的抗短路能力。
Description
技术领域
本申请涉及半导体技术领域，尤其涉及一种AOT场效应管制备方法及AOT场效应管。
背景技术
相关技术中，常规场效应管的槽栅位置易出现高电场，在没有有效屏蔽的情况下栅氧化层容易被击穿，抗短路能力较差。
发明内容
本申请实施例的主要目的在于提出一种AOT场效应管制备方法，通过加厚沟槽一侧的栅氧化层，并使P+层包覆槽栅的一侧拐角以保护槽栅，提高了栅氧化层的可靠性和场效应管的抗短路能力。
为实现上述目的，本申请实施例的第一方面提出了AOT场效应管制备方法，所述方法包括：
对样品的外延层注入P型杂质，形成P-well层；
在所述P-well层中注入N型杂质，形成N型源区；
在所述P-well层中注入P型杂质，形成P+层；其中，所述P+层的掺杂浓度大于所述P-well层的掺杂浓度；
在所述P-well层上进行沟槽蚀刻，形成栅极沟槽；其中，所述栅极沟槽的一侧连接所述P+层，所述P+层包覆所述栅极沟槽的一侧拐角，所述栅极沟槽的另一侧连接所述N型源区；
在所述栅极沟槽中沉积栅氧化层，形成槽栅；其中，靠近所述P+层的栅氧化层和所述栅极沟槽底部的栅氧化层的厚度均大于靠近所述N型源区的栅氧化层的厚度；
对所述样品进行后端工艺处理，得到AOT场效应管。
在一些实施例中，所述在所述P-well层中注入N型杂质，形成N型源区的步骤，包括：
在所述P-well层上淀积一层硬掩膜，得到第一掩膜层；
对所述第一掩膜层进行光刻，得到N型窗口：
向所述N型窗口注入N型杂质，形成所述N型源区；
采用腐蚀工艺去除所述第一掩膜层。
在一些实施例中，所述在所述P-well层中注入P型杂质，形成P+层的步骤，包括：
在所述P-well层上淀积一层硬掩膜，得到第二掩膜层；
对所述第二掩膜层进行光刻，得到P+窗口；
向所述P+窗口注入P型杂质，形成所述P+层；
采用腐蚀工艺去除所述第二掩膜层。
在一些实施例中，所述在所述P-well层上进行沟槽蚀刻，形成栅极沟槽的步骤，包括：
在所述P-well层上淀积一层硬掩膜，得到第三掩膜层；
对所述第三掩膜层进行光刻，得到沟槽窗口；
通过所述沟槽窗口进行沟槽蚀刻，形成所述栅极沟槽；
采用腐蚀工艺去除所述第三掩膜层。
在一些实施例中，所述在所述栅极沟槽中沉积栅氧化层，形成槽栅的步骤，包括：
在所述P-well层上和所述栅极沟槽中沉积氧化层，得到第一氧化层；
通过光刻工艺在所述栅极沟槽的底部和所述栅极沟槽靠近所述P+层的一侧形成保护层；
对所述第一氧化层进行蚀刻并去除所述保护层，得到第二氧化层；其中，所述第二氧化层位于所述栅极沟槽的底部和所述栅极沟槽靠近所述P+层的一侧；
通过热生长法在所述第二氧化层上继续沉积氧化层，得到第三氧化层；
在所述栅极沟槽中淀积填充层以填满所述栅极沟槽；
对所述栅极沟槽之外的所述第三氧化层和所述填充层进行蚀刻以得到所述栅氧化层和所述槽栅。
在一些实施例中，所述对所述样品进行后端工艺处理，得到AOT场效应管的步骤，包括：
在所述槽栅上沉积介质层；
在所述介质层和所述P-well层上制备金属层，以得到所述AOT场效应管。
在一些实施例中，所述第三氧化层的厚度为400至600。
在一些实施例中，所述硬掩膜的厚度为16000至20000。
为实现上述目的，本申请的第二方面提出了AOT场效应管，所述AOT场效应管由上述第一方面实施例的AOT场效应管制备方法制备得到；所述AOT场效应管包括：
外延层：
P-well层；
N型源区；
P+层；
槽栅，所述槽栅设置有栅氧化层。
在一些实施例中，所述槽栅的一侧连接所述P+层，所述P+层包覆所述槽栅的一侧拐角，所述槽栅的另一侧连接所述N型源区；
靠近所述P+层的栅氧化层和所述槽栅底部的栅氧化层的厚度均大于靠近所述N型源区的栅氧化层的厚度。
本申请实施例提出的AOT场效应管制备方法及AOT场效应管，通过加厚沟槽一侧的栅氧化层，并使P+层包覆槽栅的一侧拐角以保护槽栅，提高了栅氧化层的可靠性和场效应管的抗短路能力。
附图说明
图1是本申请一种实施例提供的AOT场效应管制备方法的流程图；
图2是图1所示步骤S102一种实施例的流程图；
图3是图1所示步骤S103一种实施例的流程图；
图4是图1所示步骤S104一种实施例的流程图；
图5是图1所示步骤S105一种实施例的流程图；
图6是图1所示步骤S106一种实施例的流程图；
图7是本申请一种实施例提供的AOT场效应管的结构图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。
需要说明的是，虽然在装置示意图中进行了功能模块划分，在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于装置中的模块划分，或流程图中的顺序执行所示出或描述的步骤。说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本申请实施例的目的，不是旨在限制本申请。
此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有特定细节中的一个或更多，或者可以采用其他的方法、组元、装置、步骤等。在其他情况下，不详细示出或描述公知方法、装置、实现或者操作以避免模糊本公开的各方面。
附图中所示的流程图仅是示例性说明，不是必须包括所有的内容和操作/步骤，也不是必须按所描述的顺序执行。例如，有的操作/步骤还可以分解，而有的操作/步骤可以合并或部分合并，因此实际执行的顺序有可能根据实际情况改变。
本申请实施例所示意的AOT(Asymmetric oxide trench，不对称氧化物沟槽)场效应管制备方法可用于制备AOT场效应管。相关技术中，常规场效应管的槽栅位置易出现高电场，在没有有效屏蔽的情况下栅氧化层容易被击穿，抗短路能力较差。
基于此，本申请实施例提出一种AOT场效应管制备方法及AOT场效应管，旨在提高栅氧化层的可靠性和场效应管的抗短路能力。
图1是本申请实施例提供的AOT场效应管制备方法的一个可选的流程图，图1中的方法可以包括但不限于包括步骤S101至步骤S106：
步骤S101，对样品的外延层注入P型杂质，形成P-well层；
步骤S102，在P-well层中注入N型杂质，形成N型源区；
步骤S103，在P-well层中注入P型杂质，形成P+层；其中，P+层的掺杂浓度大于P-well层的掺杂浓度；
步骤S104，在P-well层上进行沟槽蚀刻，形成栅极沟槽；其中，栅极沟槽的一侧连接P+层，P+层包覆栅极沟槽的一侧拐角，栅极沟槽的另一侧连接N型源区；
步骤S105，在栅极沟槽中沉积栅氧化层，形成槽栅；其中，靠近P+层的栅氧化层和栅极沟槽底部的栅氧化层的厚度均大于靠近N型源区的栅氧化层的厚度；
步骤S106，对样品进行后端工艺处理，得到AOT场效应管。
本申请实施例所示意的步骤S101至步骤S106，通过加厚沟槽一侧的栅氧化层，并使P+层包覆槽栅的一侧拐角以保护槽栅，提高了栅氧化层的可靠性和场效应管的抗短路能力。
在一些实施例的步骤S101中，根据最终制备的场效应管的电压使用需求，选择对应电阻率和厚度的外延层材料。P型杂质可以为铝杂质，注入剂量在1013cm-2至1014cm-2范围内。在一些实施例中，外延层材料可以为碳化硅。在其他实施例中，外延层材料和P型杂质的种类不作具体限制。
在一些实施例的步骤S102中，向P-well层中注入N型杂质，形成场效应管的源极区域，得到N型源区。
在一些实施例的步骤S103中，在P-well层中注入掺杂浓度更高的P型杂质，形成P+层。P+层与N型源区之间间隔一定距离以便进行栅极沟槽蚀刻。
在一些实施例的步骤S104中，在P+层与N型源区之间进行栅极沟槽蚀刻，栅极沟槽的蚀刻深度小于P+层的杂质注入深度，使得P+层包覆栅极沟槽的一侧拐角，且栅极沟槽的一侧连接P+层，栅极沟槽的另一侧连接N型源区。P+层对于电场具有一定的屏蔽作用，可以保护被包覆的栅极沟槽。
在一些实施例的步骤S105中，增大靠近P+层的栅氧化层和栅极沟槽底部的栅氧化层的厚度，使得槽栅不容易被击穿，提高场效应管的抗短路能力。靠近N型源区的栅氧化层主要起导通电流的作用，其厚度需适当下调以弥补靠近P+层的栅氧化层因厚度增加而丧失的电流导通性能，保证总体的栅氧化层的电流导通能力满足需求。
在一些实施例的步骤S106中，通过后端工艺对样品进行后续处理，得到成品的AOT场效应管。
在一些实施例中，请参阅图2，步骤S102包括但不限于包括步骤S201至步骤S204：
步骤S201，在P-well层上淀积一层硬掩膜，得到第一掩膜层；
步骤S202，对第一掩膜层进行光刻，得到N型窗口：
步骤S203，向N型窗口注入N型杂质，形成N型源区；
步骤S204，采用腐蚀工艺去除第一掩膜层。
本申请实施例所示意的步骤S201至步骤S204，通过光刻硬掩膜形成N型杂质的注入窗口，以限制N型杂质的扩散空间，确保注入N型杂质后形成预期要求的掺杂区，得到N型源区，避免N型杂质不规则的扩散。
在一些实施例的步骤S201中，通过化学气相沉积法在P-well层上淀积一层硬掩膜，硬掩膜是一种无机材料，主要成分包括：氮化硅、二氧化硅等。在另一些实施例中，也可以通过其他技术手段淀积硬掩膜层，此处不作具体限制。
在一些实施例的步骤S202中，光刻技术是指在光照作用下，借助光致抗蚀剂(又名光刻胶)将掩膜版上的图形转移到基片上的技术。本申请实施例通过光刻技术在第一掩膜层上形成预期的N型窗口图形，便于注入N型杂质形成N型源区。
在一些实施例的步骤S203中，通过N型窗口在P-well层中注入N型杂质，形成场效应管的源极区域，得到N型源区。
在一些实施例的步骤S204中，形成N型源区后，通过湿法腐蚀工艺去除第一掩膜层，以便于执行后续工艺步骤。在另一些实施例中，也可以通过其他技术手段去除第一掩膜层，此处不作具体限制。
在一些实施例中，请参阅图3，步骤S103包括但不限于包括步骤S301至步骤S304：
步骤S301，在P-well层上淀积一层硬掩膜，得到第二掩膜层；
步骤S302，对第二掩膜层进行光刻，得到P+窗口；
步骤S303，向P+窗口注入P型杂质，形成P+层；
步骤S304，采用腐蚀工艺去除第二掩膜层。
本申请实施例所示意的步骤S301至步骤S304，通过光刻硬掩膜形成P型杂质的注入窗口，以限制P型杂质的扩散空间，确保注入P型杂质后形成预期要求的掺杂区，得到P+层，避免P型杂质不规则的扩散。
在一些实施例的步骤S301中，通过化学气相沉积法在P-well层上淀积一层硬掩膜。在另一些实施例中，也可以通过其他技术手段淀积硬掩膜层，此处不作具体限制。
在一些实施例的步骤S302中，通过光刻技术在第二掩膜层上形成预期的P+窗口图形，便于注入P型杂质形成P+层。
在一些实施例的步骤S303中，通过P+窗口在P-well层中注入掺杂浓度更高的P型杂质，形成P+层。P+层与N型源区之间间隔一定距离以便进行栅极沟槽蚀刻。
在一些实施例的步骤S304中，形成P+层后，通过湿法腐蚀工艺去除第二掩膜层，以便于执行后续工艺步骤。在另一些实施例中，也可以通过其他技术手段去除第二掩膜层，此处不作具体限制。
在一些实施例中，请参阅图4，步骤S104包括但不限于包括步骤S401至步骤S404：
步骤S401，在P-well层上淀积一层硬掩膜，得到第三掩膜层；
步骤S402，对第三掩膜层进行光刻，得到沟槽窗口；
步骤S403，通过沟槽窗口进行沟槽蚀刻，形成栅极沟槽；
步骤S404，采用腐蚀工艺去除第三掩膜层。
本申请实施例所示意的步骤S401至步骤S404，通过光刻硬掩膜形成沟槽窗口，并通过沟槽窗口进行沟槽蚀刻，形成栅极沟槽，从而能够精准形成规则的栅极沟槽，提高场效应管的器件性能。
在一些实施例的步骤S401中，通过化学气相沉积法在P-well层上淀积一层硬掩膜。在另一些实施例中，也可以通过其他技术手段淀积硬掩膜层，此处不作具体限制。
在一些实施例的步骤S402中，通过光刻技术在第三掩膜层上形成预期的沟槽窗口图形，便于进行沟槽蚀刻形成栅极沟槽。沟槽窗口设置于P+层与N型源区之间。
在一些实施例的步骤S403中，在P+层与N型源区之间进行栅极沟槽蚀刻，栅极沟槽的蚀刻深度小于P+层的杂质注入深度，使得P+层包覆栅极沟槽的一侧拐角，且栅极沟槽的一侧连接P+层，栅极沟槽的另一侧连接N型源区。
在一些实施例的步骤S404中，蚀刻栅极沟槽后，通过湿法腐蚀工艺去除第三掩膜层，以便于执行后续工艺步骤。在另一些实施例中，也可以通过其他技术手段去除第三掩膜层，此处不作具体限制。
在一些实施例中，请参阅图5，步骤S105包括但不限于包括步骤S501至步骤S506：
步骤S501，在P-well层上和栅极沟槽中沉积氧化层，得到第一氧化层；
步骤S502，通过光刻工艺在栅极沟槽的底部和栅极沟槽靠近P+层的一侧形成保护层；
步骤S503，对第一氧化层进行蚀刻并去除保护层，得到第二氧化层；其中，第二氧化层位于栅极沟槽的底部和栅极沟槽靠近P+层的一侧；
步骤S504，通过热生长法在第二氧化层上继续沉积氧化层，得到第三氧化层；
步骤S505，在栅极沟槽中淀积填充层以填满栅极沟槽；
步骤S506，对栅极沟槽之外的第三氧化层和填充层进行蚀刻以得到栅氧化层和槽栅。
本申请实施例所示意的步骤S501至步骤S506，通过第一次沉积氧化层、蚀刻、第二次沉积氧化层的过程以形成厚度不均匀的栅氧化层，从而增大靠近P+层的栅氧化层和栅极沟槽底部的栅氧化层的厚度，使得槽栅不容易被击穿，提高场效应管的抗短路能力。
在一些实施例的步骤S501中，在P-well层表面和栅极沟槽的侧壁及底部均沉积氧化层，得到第一氧化层。
在一些实施例的步骤S502中，通过匀胶、对位、曝光、显影等光刻工艺步骤，在位于栅极沟槽的底部和位于栅极沟槽靠近P+层的一侧保留光刻胶，作为保护层。
在一些实施例的步骤S503中，对第一氧化层进行蚀刻，去除没有被保护层覆盖的氧化层区域，再去除作为保护层的光刻胶，得到位于栅极沟槽的底部和位于栅极沟槽靠近P+层的一侧的氧化层，即第二氧化层。
在一些实施例的步骤S504中，通过热生长法在P-well层表面和栅极沟槽的侧壁及底部再次制备氧化层，热生长制备的氧化层厚度等于最终形成的栅氧化层靠近N型源区部分的厚度。第三氧化层由热生长制备的氧化层和第二氧化层构成。
在一些实施例的步骤S505中，填充层的材料可选为多晶硅。在另一些实施例中，填充层的材料不做具体限制。
在一些实施例的步骤S506中，通过蚀刻去除栅极沟槽之外多余的氧化层和填充层，以便于后续处理。
在一些实施例中，请参阅图6，步骤S106包括但不限于包括步骤S601至步骤S602：
步骤S601，在槽栅上沉积介质层；
步骤S602，在介质层和P-well层上制备金属层，以得到AOT场效应管。
本申请实施例所示意的步骤S601至步骤S602，通过沉积介质层、制备金属层等步骤将样品制备为成品的AOT场效应管，使得器件具备完整的结构与性能。
在一些实施例的步骤S601中，在沉积介质层的操作之后，还需要光刻引线孔，以便于设置引线。
在一些实施例的步骤S602中，通过溅射法制备金属层，并对样品进行金属光刻处理、背面处理等工艺处理，得到AOT场效应管，
在一些实施例中，第三氧化层的厚度为400至600。在另一些实施例中，第三氧化层的厚度不做具体限制。
在一些实施例中，硬掩膜的厚度为16000至20000。在另一些实施例中，硬掩膜的厚度不做具体限制。
为实现上述目的，请参阅图7，本申请的第二方面提出了AOT场效应管，AOT场效应管由上述任一实施例的AOT场效应管制备方法制备得到；AOT场效应管包括但不限于包括：
外延层：
P-well层；
N型源区；
P+层；
槽栅，槽栅设置有栅氧化层。
在一些实施例中，槽栅的一侧连接P+层，P+层包覆槽栅的一侧拐角，槽栅的另一侧连接N型源区；靠近P+层的栅氧化层和槽栅底部的栅氧化层的厚度均大于靠近N型源区的栅氧化层的厚度。通过加厚沟槽一侧的栅氧化层，并使P+层包覆槽栅的一侧拐角以保护槽栅，提高了栅氧化层的可靠性和场效应管的抗短路能力。
本申请实施例描述的实施例是为了更加清楚的说明本申请实施例的技术方案，并不构成对于本申请实施例提供的技术方案的限定，本领域技术人员可知，随着技术的演变和新应用场景的出现，本申请实施例提供的技术方案对于类似的技术问题，同样适用。
本领域技术人员可以理解的是，图中示出的技术方案并不构成对本申请实施例的限定，可以包括比图示更多或更少的步骤，或者组合某些步骤，或者不同的步骤。
本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、设备中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。
应当理解，在本申请中，“至少一个(项)”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，用于描述关联对象的关联关系，表示可以存在三种关系，例如，“A和/或B”可以表示：只存在A，只存在B以及同时存在A和B三种情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，“a和b”，“a和c”，“b和c”，或“a和b和c”，其中a，b，c可以是单个，也可以是多个。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
上面结合附图对本申请实施例作了详细说明，但是本申请不限于上述实施例，在所属技术领域普通技术人员所具备的知识范围内，还可以在不脱离本申请宗旨的前提下做出各种变化。此外，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
Claims (10)
1.一种AOT场效应管制备方法，其特征在于，所述方法包括：
对样品的外延层注入P型杂质，形成P-well层；
在所述P-well层中注入N型杂质，形成N型源区；
在所述P-well层中注入P型杂质，形成P+层；其中，所述P+层的掺杂浓度大于所述P-well层的掺杂浓度；
在所述P-well层上进行沟槽蚀刻，形成栅极沟槽；其中，所述栅极沟槽的一侧连接所述P+层，所述P+层包覆所述栅极沟槽的一侧拐角，所述栅极沟槽的另一侧连接所述N型源区；
在所述栅极沟槽中沉积栅氧化层，形成槽栅；其中，靠近所述P+层的栅氧化层和所述栅极沟槽底部的栅氧化层的厚度均大于靠近所述N型源区的栅氧化层的厚度；
对所述样品进行后端工艺处理，得到AOT场效应管。
2.根据权利要求1所述的AOT场效应管制备方法，其特征在于，所述在所述P-well层中注入N型杂质，形成N型源区的步骤，包括：
在所述P-well层上淀积一层硬掩膜，得到第一掩膜层；
对所述第一掩膜层进行光刻，得到N型窗口：
向所述N型窗口注入N型杂质，形成所述N型源区；
采用腐蚀工艺去除所述第一掩膜层。
3.根据权利要求1所述的AOT场效应管制备方法，其特征在于，所述在所述P-well层中注入P型杂质，形成P+层的步骤，包括：
在所述P-well层上淀积一层硬掩膜，得到第二掩膜层；
对所述第二掩膜层进行光刻，得到P+窗口；
向所述P+窗口注入P型杂质，形成所述P+层；
采用腐蚀工艺去除所述第二掩膜层。
4.根据权利要求1所述的AOT场效应管制备方法，其特征在于，所述在所述P-well层上进行沟槽蚀刻，形成栅极沟槽的步骤，包括：
在所述P-well层上淀积一层硬掩膜，得到第三掩膜层；
对所述第三掩膜层进行光刻，得到沟槽窗口；
通过所述沟槽窗口进行沟槽蚀刻，形成所述栅极沟槽；
采用腐蚀工艺去除所述第三掩膜层。
5.根据权利要求1至4任一项所述的AOT场效应管制备方法，其特征在于，所述在所述栅极沟槽中沉积栅氧化层，形成槽栅的步骤，包括：
在所述P-well层上和所述栅极沟槽中沉积氧化层，得到第一氧化层；
通过光刻工艺在所述栅极沟槽的底部和所述栅极沟槽靠近所述P+层的一侧形成保护层；
对所述第一氧化层进行蚀刻并去除所述保护层，得到第二氧化层；其中，所述第二氧化层位于所述栅极沟槽的底部和所述栅极沟槽靠近所述P+层的一侧；
通过热生长法在所述第二氧化层上继续沉积氧化层，得到第三氧化层；
在所述栅极沟槽中淀积填充层以填满所述栅极沟槽；
对所述栅极沟槽之外的所述第三氧化层和所述填充层进行蚀刻以得到所述栅氧化层和所述槽栅。
6.根据权利要求1至4任一项所述的AOT场效应管制备方法，其特征在于，所述对所述样品进行后端工艺处理，得到AOT场效应管的步骤，包括：
在所述槽栅上沉积介质层；
在所述介质层和所述P-well层上制备金属层，以得到所述AOT场效应管。
7.根据权利要求5所述的AOT场效应管制备方法，其特征在于，所述第三氧化层的厚度为400至600。
8.根据权利要求2至4任一项所述的AOT场效应管制备方法，其特征在于，所述硬掩膜的厚度为16000至20000。
9.一种AOT场效应管，其特征在于，所述AOT场效应管由权利要求1至8任一项所述的AOT场效应管制备方法制备得到；所述AOT场效应管包括：
外延层：
P-well层；
N型源区；
P+层；
槽栅，所述槽栅设置有栅氧化层。
10.根据权利要求9所述的AOT场效应管，其特征在于，所述槽栅的一侧连接所述P+层，所述P+层包覆所述槽栅的一侧拐角，所述槽栅的另一侧连接所述N型源区；
靠近所述P+层的栅氧化层和所述槽栅底部的栅氧化层的厚度均大于靠近所述N型源区的栅氧化层的厚度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211190462.5A CN115410921B (zh) | 2022-09-28 | 2022-09-28 | Aot场效应管制备方法及aot场效应管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211190462.5A CN115410921B (zh) | 2022-09-28 | 2022-09-28 | Aot场效应管制备方法及aot场效应管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115410921A true CN115410921A (zh) | 2022-11-29 |
| CN115410921B CN115410921B (zh) | 2024-11-26 |
Family
ID=84168061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211190462.5A Active CN115410921B (zh) | 2022-09-28 | 2022-09-28 | Aot场效应管制备方法及aot场效应管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115410921B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116666224A (zh) * | 2023-07-31 | 2023-08-29 | 浙江大学 | 沟槽型绝缘栅场效应管器件及其制造方法、电子元件 |
| CN117410344A (zh) * | 2023-11-24 | 2024-01-16 | 安建科技(深圳)有限公司 | 一种π型沟槽栅碳化硅MOSFET器件及其制备方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102623316A (zh) * | 2011-01-27 | 2012-08-01 | 无锡华润上华半导体有限公司 | 制备沟槽底部辅助栅介质层以及沟槽dmos管的方法 |
| CN105047613A (zh) * | 2015-06-30 | 2015-11-11 | 上海华力微电子有限公司 | 金属栅极形成方法 |
| US20180337275A1 (en) * | 2017-05-22 | 2018-11-22 | Kabushiki Kaisha Toshiba | Semiconductor device, inverter circuit, drive device, vehicle, and elevator |
| US10199466B1 (en) * | 2017-11-22 | 2019-02-05 | Kabushiki Kaisha Toshiba | Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator |
| CN109920854A (zh) * | 2019-03-07 | 2019-06-21 | 中国科学院半导体研究所 | Mosfet器件 |
| CN110036461A (zh) * | 2016-12-08 | 2019-07-19 | 克里公司 | 具有带有注入侧壁的栅极沟槽的功率半导体器件及相关方法 |
| CN113410284A (zh) * | 2021-05-11 | 2021-09-17 | 松山湖材料实验室 | 碳化硅半导体结构和碳化硅半导体器件 |
| US20220209006A1 (en) * | 2019-04-30 | 2022-06-30 | Robert Bosch Gmbh | Semiconductor component and method for manufacturing a semiconductor component |
-
2022
- 2022-09-28 CN CN202211190462.5A patent/CN115410921B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102623316A (zh) * | 2011-01-27 | 2012-08-01 | 无锡华润上华半导体有限公司 | 制备沟槽底部辅助栅介质层以及沟槽dmos管的方法 |
| CN105047613A (zh) * | 2015-06-30 | 2015-11-11 | 上海华力微电子有限公司 | 金属栅极形成方法 |
| CN110036461A (zh) * | 2016-12-08 | 2019-07-19 | 克里公司 | 具有带有注入侧壁的栅极沟槽的功率半导体器件及相关方法 |
| US20180337275A1 (en) * | 2017-05-22 | 2018-11-22 | Kabushiki Kaisha Toshiba | Semiconductor device, inverter circuit, drive device, vehicle, and elevator |
| US10199466B1 (en) * | 2017-11-22 | 2019-02-05 | Kabushiki Kaisha Toshiba | Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator |
| CN109920854A (zh) * | 2019-03-07 | 2019-06-21 | 中国科学院半导体研究所 | Mosfet器件 |
| US20220209006A1 (en) * | 2019-04-30 | 2022-06-30 | Robert Bosch Gmbh | Semiconductor component and method for manufacturing a semiconductor component |
| CN113410284A (zh) * | 2021-05-11 | 2021-09-17 | 松山湖材料实验室 | 碳化硅半导体结构和碳化硅半导体器件 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116666224A (zh) * | 2023-07-31 | 2023-08-29 | 浙江大学 | 沟槽型绝缘栅场效应管器件及其制造方法、电子元件 |
| CN116666224B (zh) * | 2023-07-31 | 2024-06-07 | 浙江大学 | 沟槽型绝缘栅场效应管器件及其制造方法、电子元件 |
| CN117410344A (zh) * | 2023-11-24 | 2024-01-16 | 安建科技(深圳)有限公司 | 一种π型沟槽栅碳化硅MOSFET器件及其制备方法 |
| CN117410344B (zh) * | 2023-11-24 | 2024-11-12 | 安建科技(深圳)有限公司 | 一种π型沟槽栅碳化硅MOSFET器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115410921B (zh) | 2024-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4685297B2 (ja) | トレンチ金属酸化膜半導体素子及び終端構造の製造方法 | |
| CN102768994B (zh) | 在功率mosfet内集成肖特基二极管 | |
| TWI527096B (zh) | Ｍｏｓ電晶體及其形成方法 | |
| CN115410921A (zh) | Aot场效应管制备方法及aot场效应管 | |
| US11804496B2 (en) | Transistor device, manufacturing method thereof, display substrate and display device | |
| CN103855018B (zh) | 沟槽底部进行离子注入调节bv和改善导通电阻的方法 | |
| WO2021068647A1 (zh) | Ldmos器件及其制备方法 | |
| CN114496783A (zh) | 一种基于缓冲层制备的沟槽型碳化硅mosfet及其制备方法 | |
| WO2021068648A1 (zh) | Ldmos器件及其制备方法 | |
| CN115547836B (zh) | 环绕p型屏蔽沟槽场效应管及其制备方法 | |
| CN115376925B (zh) | 一种沟槽栅mosfet器件及其制造方法 | |
| US9219148B2 (en) | Semiconductor device and fabricating method thereof | |
| CN115148602A (zh) | Ldmos器件及其制造方法 | |
| CN115513060A (zh) | Ldmos器件及其制造方法 | |
| CN104241356B (zh) | 一种dmos器件及其制作方法 | |
| CN104091764B (zh) | Igbt器件制备方法及igbt器件 | |
| CN110047757A (zh) | 低成本的沟槽型功率半导体器件的制备方法 | |
| CN104008975A (zh) | 一种沟槽型功率mos晶体管的制造方法 | |
| CN107359121B (zh) | Vdmos功率器件的制备方法及vdmos功率器件 | |
| CN110047758A (zh) | 一种低成本沟槽型功率半导体器件的制备工艺 | |
| CN117238770B (zh) | 一种沟槽栅mosfet器件及其制造方法 | |
| CN118431290B (zh) | 沟槽型功率器件、制备方法、功率模块、转换电路和车辆 | |
| TWI578403B (zh) | 溝渠式蕭基二極體及其製作方法 | |
| JPH09205205A (ja) | Ｍｏｓ型半導体装置の製造方法及びｍｏｓ型半導体装置 | |
| CN111312821B (zh) | 一种鳍型结构的功率mosfet及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |