JP4685297B2 - トレンチ金属酸化膜半導体素子及び終端構造の製造方法 - Google Patents

トレンチ金属酸化膜半導体素子及び終端構造の製造方法 Download PDF

Info

Publication number
JP4685297B2
JP4685297B2 JP2001292503A JP2001292503A JP4685297B2 JP 4685297 B2 JP4685297 B2 JP 4685297B2 JP 2001292503 A JP2001292503 A JP 2001292503A JP 2001292503 A JP2001292503 A JP 2001292503A JP 4685297 B2 JP4685297 B2 JP 4685297B2
Authority
JP
Japan
Prior art keywords
layer
trench
termination structure
semiconductor substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001292503A
Other languages
English (en)
Other versions
JP2002208711A5 (ja
JP2002208711A (ja
Inventor
ウェイ スウ チン
ミン リウ チャン
チェ カオ ミン
ジン サイ ミン
ジュ クン プ
Original Assignee
ゼネラル セミコンダクター，インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ゼネラル セミコンダクター，インク． filed Critical ゼネラル セミコンダクター，インク．
Publication of JP2002208711A publication Critical patent/JP2002208711A/ja
Publication of JP2002208711A5 publication Critical patent/JP2002208711A5/ja
Application granted granted Critical
Publication of JP4685297B2 publication Critical patent/JP4685297B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【０００１】
【技術分野】
本発明は、半導体装置に関し、特に漏れ電流を防止するためのトレンチ金属酸化膜半導体用の終端構造に関する。
【０００２】
【背景技術】
二重拡散金属酸化膜半導体の電界効果トランジスタ（Doubled diffused metal-oxide-semiconductor field effect transistor：以下、ＤＭＯＳＦＥＴという。）、絶縁ゲート型バイポーラトランジスタ（insulated gate bipolar transistor：以下、ＩＧＢＴという。）、ショットキーダイオードは、重要な電力素子であり、スイッチング電源及び他の高速電力スイッチングの応用における出力整流子として広く使用されている。このような用途には、例えばモータの駆動、通信装置、産業の自動化及び電子的な自動化におけるスイッチング等が含まれる。電力素子は、通常、順方向電流が大きく、逆バイアス耐圧が例えば３０Ｖ以上と高く、逆バイアス時の漏れ電流が少ないことが要求される。これらの要求に対して、トレンチＤＭＯＳ、トレンチＩＧＢＴ、トレンチショットキーダイオードは、プレーナ構造のものよりも優れていることが知られている。
【０００３】
パワートランジスタにおいては、大電流を流す活性領域の素子に加えて、活性領域の周囲、通常ダイの端部に終端構造を設け、早期の電圧降伏現象を防止する必要がある。従来の終端構造には、シリコンの選択酸化（local oxidation of silicon：以下、ＬＯＣＯＳという。）、電界プレート（field plate）、ガードリング（guard ring）及びこれらの組合せ等がある。ＬＯＣＯＳは、バーズビーク特性（bird beak characteristic）を有していることが知られている。バーズビークにおいては、衝突電離係数が高いために、電界集中現象（field crowding phenomena）が発生しやすい。この結果、漏れ電流が増加し、活性領域の電気的特性が劣化する。
【０００４】
ここで、ショットキーダイオード用のトレンチＭＯＳ構造及びトレンチ終端構造が形成された半導体基板の具体例をＦＩＧ．１に示す。この半導体基板は、高濃度に拡散形成されたｎ＋基板１０と、この上に形成されたエピタキシャル層２０を備える。エピタキシャル層２０内には、複数のトレンチＭＯＳ１５が形成されている。エピタキシャル層２０、ゲート酸化層２５、多結晶シリコン層３０を含むトレンチＭＯＳ素子は、活性領域５に形成されている。活性領域５からダイの端までの境界は、厚さ約６０００ÅのＬＯＣＯＳ領域である。
【０００５】
電界集中現象を緩和するために、ＬＯＣＯＳ領域の真下には、イオン注入により、ｐ＋ドープ領域５０が形成されている。ｐ＋ドープ領域５０は、逆バイアス耐圧を高めるためのガードリングとして機能する。活性領域５の表面からＬＯＣＯＳ領域のｐ＋ドープ領域５０に対応する表面に亘って、アノード（金属層）５５が設けられている。これは、空乏層の湾曲領域を活性領域５から遠ざけるために設けられている。ガードリング５０は、電界集中を緩和し、活性領域５近傍に発生する電界強度の傾きを滑らかにするが、ｐ＋ドープ領域５０とトレンチＭＯＳ１５の底部の下側との間の隣接領域６０は、円滑な曲線を描かない。このため、漏れ電流が増加し、逆バイアス耐圧が低下する。フィールドプレートとガードリングを組み合わせて用いた場合も同様の状況が発生する。さらに、上述した従来の構造は、製造段階で多数の（少なくとも４回の）フォトマスクプロセスを必要とし、処理が複雑である。さらに、このような構造を形成するためにコストが嵩むという問題もある。
【０００６】
【発明が解決しようとする課題】
従来の終端構造のいずれも、上述の問題を解決するものではない。そこで、本発明は、新規な終端構造を提供するものである。本発明が提供する終端構造により、空乏層の湾曲領域を活性領域から遠ざけることができ、空乏層の境界を従来より平坦にすることができる。さらに、本発明は、従来より単純なプロセスで製造できる終端構造及び終端構造の製造方法を提供する。本発明においては、終端構造及びトレンチを同時に形成するため、フォトマスクプロセスは３回ですみ、全体の製造プロセスが単純化され、製造コストも低減できる。
【０００７】
【課題を解決するための手段】
本発明に係るトレンチ金属酸化膜半導体素子及び終端構造の製造方法は、トレンチ金属酸化膜半導体素子及び終端構造を同時に製造するトレンチ金属酸化膜半導体素子及び終端構造の製造方法において、半導体基板を準備する工程と、半導体基板の表面に活性領域内のトレンチ金属酸化膜半導体素子を形成するための複数の第１のトレンチと、第１のトレンチからメサを介して離間し、活性領域の境界から半導体基板の端部に亘る終端構造を形成するための第２のトレンチとを形成する工程と、複数の第１のトレンチ及び第２のトレンチが形成された半導体基板の全領域にゲート酸化層を形成するための熱酸化プロセスを行う工程と、ゲート酸化層が形成された複数の第１のトレンチ及び第２のトレンチに第１の導電材料を埋め込み、第１の導電層を形成する工程と、半導体基板のメサの表面に形成されたゲート酸化層を停止層として用いて、メサ上の第１の導電層に対してエッチバックプロセスを行い、第１のトレンチ内に第１の導電層を残すとともに、第２のトレンチの側壁にスペーサを形成する工程と、エッチバックプロセスが行われた半導体基板のメサの表面を停止層として用いて、メサ上のゲート酸化層を除去する工程と、メサ上のゲート酸化層が除去された半導体基板の全領域に終端構造酸化層を形成する工程と、終端構造酸化層上に、絶縁領域を画定し、活性領域からスペーサの一部までの領域を露出するフォトレジストパターンを形成する工程と、フォトレジストパターンをマスクとして用いて、終端構造酸化層の露出された領域をエッチングする工程と、フォトレジストパターンを剥離する工程と、フォトレジストパターンが剥離された半導体基板の背面を露出させるために、半導体基板の背面に形成された不要な層を除去する工程と、不要な層が除去された半導体基板の全領域に第２の導電材料層を形成する工程と、第２の導電材料層上に、活性領域表面及びスペーサ表面に接続し、空乏領域の湾曲領域が活性領域の境界から所定の長さ離間するように、終端構造酸化層の一部に亘って延長して形成される電極を画定するためのフォトレジストパターンを形成する工程と、第２の導電材料層の露出された部分をエッチングし、半導体基板の表面に電極を形成するとともに、半導体基板の背面にも第２の導電材料層からなる電極を形成する工程とを有する。
【０００８】
【発明を実施するための最良の形態】
上述の発明の背景において説明したように、従来の終端構造としては、選択酸化、電界プレート、ガードリング及びこれらの組合せ等があるが、このような終端構造のいずれも電界集中の問題を完全に解決するものではない。電界の集中が発生する位置は、設計の違いにより、様々である。本発明は、新規なトレンチ終端構造及びその製造方法を提供する。本発明に基づくトレンチ終端構造は、電界集中の問題を解決する。また、本発明に基づくトレンチ終端構造は、平坦な空乏層境界を実現し、この境界における湾曲領域は、逆バイアス電圧が印加されても、活性領域から遠く離れている。したがって、本発明に基づく終端構造により、降伏現象が早期に発生することを防止することができる。
【０００９】
さらに、本発明に基づく終端構造は、ショットキーダイオード、二重拡散金属酸化膜半導体（Doubled diffused metal-oxide-semiconductor：以下、ＤＭＯＳという。）、絶縁ゲート型バイポーラトランジスタ（insulated gate bipolar transistor：以下、ＩＧＢＴという。）等、いかなるパワートランジスタにも適用できる。最も重要な点は、トレンチＭＯＳ素子をトレンチ終端構造と同時に形成できるという点である。
【００１０】
以下、本発明の幾つかの具体的な実施例を順次説明する。
【００１１】
まず、第１の好ましい実施例として、ショットキーダイオードとトレンチ終端構造とを同時に形成する方法を説明する。
【００１２】
ＦＩＧ．２は、半導体基板１００の断面を示す図であり、半導体基板１００は、第１の種類の導電性不純物（例えば、ｎ型不純物）がドープされている第１の層１００Ａと、第１の種類の導電性不純物が高濃度にドープされているベース基板１００Ｂとを備える。第１の層１００Ａは、ショットキー接合を形成するためにベース基板１００Ｂ上にエピタキシャル成長により形成され、ベース基板１００Ｂは、オーミック接触を形成するためであり、その上に金属層が形成される。
【００１３】
そして、酸化層１０１は、第１の層１００Ａ上に化学蒸着（chemical vapor deposit：以下、ＣＶＤという。）法により２０００Å〜１００００Åの厚さで形成される。次に、フォトレジスト（図示せず）により酸化層１０１を覆い、複数の第１のトレンチ１１０及び１個の第２のトレンチ１２０を画定（define）する。各第１のトレンチ１１０は、活性領域の断面において、０．２μｍ〜２．０μｍの幅を有するように形成される。第２のトレンチ１２０は、第１のトレンチ１１０からメサ１個分離間し、活性領域の境界から半導体基板（又はダイ）１００の端部に亘って形成される。第２のトレンチ１２０は、空乏境界を平坦にし、電界集中を防止するために設けられる。更に、第１のトレンチ１１０及び第２のトレンチ１２０は、０．４μｍ〜１０μｍの深さを有するように形成される。
【００１４】
ＦＩＧ．３に示すように、酸化層１０１を除去した後、高温酸化プロセスによりゲート酸化層１２５を形成する。ゲート酸化層１２５は、約１５０Å〜３０００Åの厚みを有し、第１及び第２のトレンチ１１０、１２０の側壁１１０Ａ、１２０Ａ及び底面１１０Ｂ、１２０Ｂ、及びメサ表面１１５Ａ上に形成される。これに代えて、高温蒸着法により、ゲート酸化層１２５を高温酸化（high temperature oxide：以下、ＨＴＯという。）蒸着層として形成してもよい。
【００１５】
続いて、ゲート酸化層１２５に対してＣＶＤプロセスを施し、第１のトレンチ１１０及び第２のトレンチ１２０を埋め、少なくともメサ表面１１５Ａより高い第１の導電層１４０を形成する。第１の導電層１４０は、ＣＶＤプロセスにより、半導体基板１００の背面にも形成される。第１の導電層１４０の材料は、金属、多結晶シリコン及び非晶質シリコンからなるグループから選択される。第１の導電層１４０の厚さは、０．５μｍ〜３．０μｍとするとよい。第１のトレンチ１１０の内部に空隙（void）が形成されることを防ぐために、ステップカバレッジ（段差被覆性）が良好となるように、第１の導電層１４０の材料としては、多結晶シリコンを用い、減圧ＣＶＤ（low-pressure CVD）法により多結晶シリコン層を形成するとよい。なお、第１のトレンチ１１０のアスペクト比が５以上である場合、非晶質シリコン層をＰＥＣＶＤ法により形成するとよい。非晶質シリコンは、多結晶シリコンに比べて、空隙埋込特性（gap filled characteristic）が良好である。なお、非晶質シリコンに導電性を持たせるためには、非晶質シリコン再結晶処理が必要である。
【００１６】
次に、ＦＩＧ．４に示すように、メサ表面１１５Ａ上のゲート酸化層１２５をエッチング停止層（etching stop layer）として用いて、異方性エッチングを行い、メサ表面１１５Ａより上の第１の導電層１４０を除去する。この処理の後、第２のトレンチ１２０の側壁１２０Ａに第２のトレンチ１２０の高さと略等しい幅（断面図における横方向の幅）を有するスペーサ１２２を形成する。
【００１７】
次に、終端構造のための誘電層１５０を形成する。誘電層１５０は、オルトケイ酸テトラエチル（tetraethylorthosilicate：以下、ＴＥＯＳという。）を使用したＬＰＴＥＯＳ、ＰＥＴＥＯＳ、Ｏ３−ＴＥＯＳ、ＨＴＯのいずれにより形成してもよい。誘電層１５０の厚さは、０．２μｍ〜１．０μｍとするとよい。
【００１８】
次に、誘電層１５０をフォトレジストパターン１５５で覆い、ショットキー接合の範囲を画定する。次に、このフォトレジストパターン１５５をマスクとして用いてドライエッチングを行い、メサ表面１１５Ａ及び第１のトレンチ１１０の第１の導電層１４０を露出させる。
【００１９】
このフォトレジストパターン１５５を剥離した後、ＦＩＧ．５Ａに示すように、背面の不要な層を除去し、ベース基板１００Ｂの背面を露出させる。この不要な層とは、誘電層１５０、第１の導電層１４０、ゲート酸化層１２５を含む活性領域の素子を形成するための熱酸化プロセス又はＣＶＤプロセスにより半導体基板１００の背面に形成された層である。
【００２０】
続いて、スパッタリングプロセスにより、第２の導電層を蒸着させ、第２の導電層と第１の層１００Ａとの間にショットキー接合領域１１５を形成し、及び第２の導電層とベース基板１００Ｂの間のオーミック接触となるカソード１６０を形成する。次に、フォトレジストパターン１６５を第２の導電層上に形成し、アノード１６０Ａを画定する。この具体例においては、アノード１６０Ａは、活性領域から第２のトレンチ１２０に亘って、少なくとも活性領域から２．０μｍ以上延出するように形成される。これにより、空乏領域の湾曲領域を活性領域から遠く離間させることができる。
【００２１】
ＦＩＧ．５Ｂは、トレンチＭＯＳ終端構造（ＦＩＧ．５Ａに示す）の電気特性の具体例を示す図である。ここでは、逆バイアスをシミュレートするために、ショットキーダイオードに逆バイアス電圧を印加している。すなわち、アノード１８３を０Ｖとして、カソード１６０に１８３Ｖの電圧を印加する。線１８０は、等電位線を表している。ＦＩＧ．５Ｂにおいては、等電位線１８０により表される電位は、底部から上部にかけて徐々に低くなっている。等電位線１８０に直交する線１８５は、電気力線（electrical force）を表している。ＦＩＧ．５Ｂに示すように、漏れ電流は、活性領域のみで発生し、終端領域の下の空乏領域においては、ほとんど発生していない。さらに、空乏領域の境界１８０Ａは、平坦な特性を有し、早期の電圧降伏は発生しない。なお、空乏領域の境界１８０Ａでは、ごく僅かしか漏れ電流が生じない。
【００２２】
ＦＩＧ．５Ｃは、終端構造を有さないトレンチＭＯＳ構造体における逆電流曲線１９５と、本発明に基づく終端構造を有するトレンチＭＯＳ構造体における逆電流曲線１９０とを比較して示すグラフである。この終端構造により、増加する逆電流は８．８％のみである。これに対し、従来の終端構造であるガードリングとＬＯＣＯＳの組合せでは、逆電流が１２．８％増加する。このように、本発明によれば、特性が著しく向上する。さらに、従来の構造では、少なくとも４回のフォトマスクプロセスが必要であったが、本発明では、フォトマスクプロセスは３回（トレンチの形成（１回目）、ショットキー接合の画定（２回目）、アノードを形成するための第２の導電層のエッチング（３回目））のみでよい。すなわち、本発明によれば、終端構造の製造プロセスを単純化することができる。
【００２３】
次に、終端構造を用いて、トレンチＤＭＯＳ構造及び終端構造を形成する第２の具体例について説明する。
【００２４】
ＦＩＧ．６に示すように、ＤＭＯＳ構造のために、準備される半導体基板２００は、ショットキーダイオードを形成する半導体基板１００と異なるものであるが、半導体基板２００に対して施される処理は極めて似ている。ＤＭＯＳ構造及び終端構造を同時に形成するために、準備された半導体基板２００は、上面から底面に向かって、第１の層２００Ａと、第２の層２００Ｂと、第３の層２００Ｃとを備える。第１の層２００Ａ及び第２の層２００Ｂは、第３の層（以下、ベース基板ともいう。）２００Ｃ上にエピタキシャル成長プロセスを施すことにより形成されている。
【００２５】
第１の層２００Ａは、ベース層としてｐ型導電性不純物がドープされており、さらに、第１の層２００Ａの表面には、ｐ型導電性不純物が高濃度にドープされている。第２の層２００Ｂは、ｎ型導電性不純物が低濃度にドープされており、第３の層２００Ｃには、ｎ型導電性不純物が高濃度にドープされている。さらに、ＦＩＧ．６に示す具体例では、第１の層２００Ａの表面には、複数のｎ＋領域がイオン注入により形成され、これにより、多くのｎ＋領域２０４及びｐ＋領域２０３が形成されている。第１の層２００Ａの厚さは、０．５μｍ〜５．０μｍであり、第２の層２００Ｂの厚さは、３μｍ〜３０μｍである。
【００２６】
次に、ＦＩＧ．７に示すように、第１の具体例において説明した処理と同様に、メサ２１５を挟んで、複数の第１のトレンチ２１０と、第２のトレンチ２２０とを形成する。第１のトレンチ２１０は、ｎ＋領域２０４を貫通して、活性領域内に形成され、第２のトレンチ２２０は、活性領域の境界から半導体基板（又はダイ）２００の端部に亘って形成されている。更に、第１のトレンチ２１０及び第２のトレンチ２２０は、０．４μｍ〜１０μｍの深さを有する。
【００２７】
次に、高温酸化プロセスを行って、約１５０Å〜３０００Åの厚みを有するゲート酸化層２２５を形成する。次に、メサ２１５を越えて、第１の多結晶シリコン（first polysilicon）及び非晶質シリコンのいずれかから選択された第１の導電層２４０を第１のトレンチ２１０及び第２のトレンチ２２０に埋め込む。次に、メサ表面２１５Ａ上のゲート酸化層２２５を停止層（stopping layer）として用いて、エッチングプロセスを行うことにより、余分な第１の導電層２４０を除去する。次に、ｎ＋領域２０４とｐ＋領域２０３とを停止層（stopping layer）として用いて、メサ表面２１５Ａ上のゲート酸化層２２５を除去する。
【００２８】
続いて、更なる熱酸化プロセスを施し、第１の導電層２４０の一部を酸化させることにより、導電層間酸化層（inter-conductive oxide layer）２４５を形成する。多結晶シリコンの粒界により、酸素高速拡散パス（oxygen fast diffusion paths）が形成されるので、第１のトレンチ２１０及び第２のトレンチ２２０内に多結晶シリコン層又は非晶質シリコン層により形成される酸化層は、半導体基板２００上のメサ表面２１５Ａに形成される酸化層より厚くなる。
【００２９】
次に、ＦＩＧ．８に示すように、エッチングプロセスにより、第１の層２００Ａ、ｎ＋領域２０４及びｐ＋領域２０３の表面より上の導電層間酸化層（以下、単に熱酸化層ともいう。）２４５を除去する。なお、第２のトレンチ２２０のスペーサ２４０及び第１の導電層２４０上の熱酸化層２４５は、このエッチングプロセスの後も残留し、これにより、分離機能（isolation function）が実現される。続いて、全ての領域にＴＥＯＳ酸化層２５０が形成される。次に、第１の層２００ＡのＴＥＯＳ酸化層２５０上にフォトレジストパターンが形成され、ソース接続領域が画定される。
【００３０】
次に、ＦＩＧ．９に示すように、スパッタリングプロセスを行う前に、半導体基板（すなわちベース基板２００Ｃ）の背面に形成されている不要な層を除去する。この不要な層には、活性領域内の素子を形成するときにベース基板２００Ｃの背面に同時に形成されたＴＥＯＳ酸化層２５０と、導電層間酸化層２４５と、第１の導電層２４０と、ゲート酸化層２２５とが含まれる。
【００３１】
続いて、スパッタリングプロセスにより金属層２６０を堆積し、これにより、第１の層２００Ａ上のソース接続及びベース基板２００Ｃ上のドレイン接続、すなわち半導体基板２００の背面が形成される。上述の具体例と同様に、活性領域上に形成される金属層２６０は、約２．０μｍ以上終端構造（第２のトレンチ２２０）に延出し、その端部が活性領域から離間している必要がある。これにより、上述の具体例と同様のリソグラフィプロセス及びエッチングプロセスを続いて行うことができる。
【００３２】
次に、終端構造を用いてトレンチＩＧＢＴ構造と終端構造とを同時に形成する第３の具体例について説明する。ＦＩＧ．１０に示すように、トレンチＭＯＳをＩＧＢＴ構造として形成するために準備される半導体基板３００は、ショットキーダイオードを形成するための半導体基板１００とは異なるものであるが、トレンチＤＭＯＳ構造用に準備される半導体基板２００に非常に似ている。さらに、ここでの処理は、トレンチＤＭＯＳを製造するための処理と略同一である。ＩＧＢＴ構造及び終端構造を同時に形成するために準備される半導体基板３００は、上面から底面に向かって、第１の層３００Ａと第２の層３００Ｂと、第３の層３００Ｃと、ベース基板３００Ｄとを備える。第１の層３００Ａ、第２の層３００Ｂ及び第３の層３００Ｃは、ベース基板３００Ｄ上にエピタキシャル成長プロセスを施すことにより形成されている。
【００３３】
第１〜第３の層３００Ａ、３００Ｂ、３００Ｃには、ＦＩＧ．６に示す半導体基板２００と同様の種類の不純物が同様の濃度でドープされている。例えば、第１の層３００Ａは、ｐ型のベース層であり、ｐ型のベース層３０２の上部には、ｎ＋ドープ領域３０４とｐ＋ドープ領域３０３が形成されている。第２の層３００Ｂは、ドリフト層として機能するｎドープ層であり、第３の層３００Ｃは、バッファ層として機能するｎ＋ドープ層である。ベース基板３００Ｄは、ｐ型導電性不純物が高濃度にドープされている。第１の層３００Ａの厚さは、０．５μｍ〜１０．０μｍであり、第２の層３００Ｂの厚さは、３μｍ〜１００μｍである。
【００３４】
ＦＩＧ．１１に示すように、ｎ＋ドープ領域３０４を貫通して、複数の第１のトレンチ３１０を形成する。第１のトレンチ３１０の底面は、ｐ型にドープされたベース層３０２より深い位置に形成される。さらに、各第１のトレンチ３１０及び第２のトレンチ３２０は、０．２μｍ〜４．０μｍのメサ３１５により離間されている。第２のトレンチ３２０は、活性領域の境界から半導体基板３００の端部に亘って形成されている。更に、第１のトレンチ３１０及び第２のトレンチ３２０は、０．４μｍ〜１０μｍの深さを有する。
【００３５】
１５０Å〜３０００Åの厚みを有するゲート酸化層３２５を形成する熱酸化プロセスの後、第１のトレンチ３１０及び第２のトレンチ３２０に多結晶シリコン又は非晶質シリコン層等の第１の導電材料３４０の埋込処理を行う。次に、メサ３１５の表面上のゲート酸化層３２５を停止層として用いて、エッチバックプロセスを行い、これにより、第１のトレンチ３１０及び第２のトレンチ３２０のスペーサのみに第１の導電材料３４０が残留する。
【００３６】
上述の第２の具体例と同様、第１の層３００Ａの表面上のゲート酸化層３２５が除去され、そして、更なる熱酸化プロセスが実行され、第１の導電材料３４０と金属層（後に形成される）の分離のための導電層間酸化層（inter-conductive oxide layer）３４５が形成される。次に、メサ３１５の表面上の導電層間酸化層（以下、単に熱酸化層ともいう。）３４５が除去される。なお、第１のトレンチ３１０及び第２のトレンチ３２０内の第１の導電材料３４０上の熱酸化層３４５は、導電層間酸化層として残される。
【００３７】
さらに、ＦＩＧ．１１に示すように、上述と同様に、全ての領域上にＴＥＯＳ誘電層３５０を形成し、これをフォトレジストパターンにより覆う。この後、エッチングプロセスを行い、ｎ＋ドープ領域３０４及びｐ＋ドープ領域３０３を露出させる。
【００３８】
次に、ＦＩＧ．１２に示すように、金属スパッタリングを行う前に、ベース基板３００Ｄの背面に形成されている不要な層を除去する。第２の導電層に続いて、通常、ベース基板３００Ｄの表面に金属層３６０が形成され、これにより、コレクタ電極が形成される。リソグラフィプロセス及びエッチングプロセスを順次行った後、第１の層３００Ａの表面にｐ＋ドープ領域３０３とｎ＋ドープ領域３０４に接続されたエミッタ電極が形成される。エミッタ電極の一方の端部は、活性領域から所定の距離離間した位置に設けられる。
【００３９】
本発明の効果は、以下の通りである。
（１）空乏境界が平坦であり、空乏境界の湾曲領域を活性領域から遠く離すことができる。このような特性により早期の電圧降伏現象を防止することができる。
（２）本発明に基づく終端構造に逆バイアス電圧を印加することにより生じる漏れ電流は、従来のＬＯＣＯＳ及びガードリングにより構成される終端構造より小さい（８．８％対１２．８％）。
（３）本発明に基づく終端構造を有するトレンチＭＯＳ素子は、従来より単純なプロセスで製造できる。本発明によれば、フォトマスクプロセスを減らすことができる。
【００４０】
当業者にとって明らかなように、上述した本発明の好ましい実施の形態は、本発明を限定する目的ではなく、例示的に示したものにすぎない。本発明は、添付の請求の範囲に含まれる様々な変形例及び同様の構成を包含する。すなわち、本発明の範囲は、最も広く解釈され、このような変形例及び同様の構造の全てを含むものと解釈される。
【図面の簡単な説明】
【図１】 ＦＩＧ．１は、ＬＯＣＯＳ及びガードリングを終端構造として用いた従来のトレンチショットキーダイオードを示す図である。
【図２】 ＦＩＧ．２は、本発明に基づいて形成された第１のトレンチ及び第２のトレンチを示す断面図である。
【図３】 ＦＩＧ．３は、本発明に基づいて、第１のトレンチ及び第２のトレンチに第１の導電材料を埋め込んだ状態を示す断面図である。
【図４】 ＦＩＧ．４は、本発明に基づいて、終端構造の酸化層を画定し、活性領域及びスペーサを露出させた状態を示す断面図である。
【図５】 ＦＩＧ．５Ａは、半導体基板の両面にアノード電極及びカソード電極を形成し、本発明に基づくショットキーダイオード及び終端構造を完成させた状態を示す断面図である。
【図６】 ＦＩＧ．５Ｂは、本発明に基づくショットキーダイオード及び終端構造を用いたシミュレーションにおける等電位線及び電力線を示す図である。
【図７】 ＦＩＧ．５Ｃは、本発明に基づく終端構造を有するトレンチショットキーダイオード及び有さないトレンチショットキーダイオードの漏れ電流を比較するシミュレーション結果を示す図である。
【図８】 ＦＩＧ．６は、ＤＭＯＳ素子及び終端構造のために準備される半導体基板の断面図である。
【図９】 ＦＩＧ．７は、第１の導電層をエッチバックし、高温熱酸化プロセスにより導電層間酸化層を形成した状態を示す断面図である。
【図１０】 ＦＩＧ．８は、終端構造酸化層を画定し、活性領域及びスペーサを露出した状態を示す断面図である。
【図１１】 ＦＩＧ．９は、半導体基板の両面にソース電極及びドレイン電極を形成し、ＤＭＯＳ素子及び終端構造を完成させた状態を示す断面図である。
【図１２】 ＦＩＧ．１０は、ＩＧＢＴ及び終端構造のために準備される半導体基板の断面を示す図である。
【図１３】 ＦＩＧ．１１は、終端構造酸化層を画定し、活性領域及びスペーサを露出させた状態を示す断面図である。
【図１４】 ＦＩＧ．１２は、半導体基板の両面にエミッタ電極とコレクタ電極とを形成し、ＩＧＢＴ及び終端構造を完成させた状態を示す断面図である。

Claims (11)

  1. トレンチ金属酸化膜半導体素子及び終端構造を同時に製造するトレンチ金属酸化膜半導体素子及び終端構造の製造方法において、
    半導体基板を準備する工程と、
    上記半導体基板の表面に活性領域内の上記トレンチ金属酸化膜半導体素子を形成するための複数の第１のトレンチと、該第１のトレンチからメサを介して離間し、該活性領域の境界から該半導体基板の端部に亘る上記終端構造を形成するための第２のトレンチとを形成する工程と、
    上記複数の第１のトレンチ及び第２のトレンチが形成された半導体基板の全領域にゲート酸化層を形成するための熱酸化プロセスを行う工程と、
    上記ゲート酸化層が形成された複数の第１のトレンチ及び第２のトレンチに第１の導電材料を埋め込み、第１の導電層を形成する工程と、
    上記半導体基板のメサの表面に形成されたゲート酸化層を停止層として用いて、該メサ上の上記第１の導電層に対してエッチバックプロセスを行い、上記第１のトレンチ内に該第１の導電層を残すとともに、上記第２のトレンチの側壁にスペーサを形成する工程と、
    上記エッチバックプロセスが行われた半導体基板のメサの表面を停止層として用いて、上記メサ上のゲート酸化層を除去する工程と、
    上記メサ上のゲート酸化層が除去された半導体基板の全領域に終端構造酸化層を形成する工程と、
    上記終端構造酸化層上に、絶縁領域を画定し、上記活性領域から上記スペーサの一部までの領域を露出するフォトレジストパターンを形成する工程と、
    上記フォトレジストパターンをマスクとして用いて、上記終端構造酸化層の露出された領域をエッチングする工程と、
    上記フォトレジストパターンを剥離する工程と、
    上記フォトレジストパターンが剥離された半導体基板の背面を露出させるために、該半導体基板の背面に形成された不要な層を除去する工程と、
    上記不要な層が除去された半導体基板の全領域に第２の導電材料層を形成する工程と、
    上記第２の導電材料層上に、上記活性領域表面及び上記スペーサ表面に接触し、空乏領域の湾曲領域が上記活性領域の境界から所定の長さ離間するように、上記終端構造酸化層の一部に亘って延長して形成される電極を画定するためのフォトレジストパターンを形成する工程と、
    上記第２の導電材料層の露出された部分をエッチングし、上記半導体基板の表面に上記電極を形成するとともに、上記半導体基板の背面にも第２の導電材料層からなる電極を形成する工程とを有するトレンチ金属酸化膜半導体素子及び終端構造の製造方法。
  2. 上記半導体基板は、
    第１の種類の導電性不純物が低濃度にドープされた第１の層と、
    第１の種類の導電性不純物が高濃度にドープされたベース基板とを備え、
    上記第１のトレンチ及び第２のトレンチは、上記第１の層内に形成されていることを特徴とする請求項１記載のトレンチ金属酸化膜半導体素子及び終端構造の製造方法。
  3. 上記メサの上記活性領域に沿った上記第２のトレンチまでの幅は、０．２μｍ〜４．０μｍであることを特徴とする請求項１記載のトレンチ金属酸化膜半導体素子及び終端構造の製造方法。
  4. 上記複数の第１のトレンチ及び第２のトレンチを形成する工程は、
    上記半導体基板に酸化層を形成する工程と、
    上記酸化層上に、上記複数の第１のトレンチ及び第２のトレンチを画定するためのフォトレジストパターンを形成する工程と、
    上記フォトレジストパターンを上記酸化層に転写するための異方性エッチングを行う工程と、
    上記フォトレジストパターンを除去する工程と、
    上記酸化層をハードマスクとして用いて異方性エッチングを行い、上記半導体基板をエッチングする工程と、
    上記酸化層を除去する工程とを有することを特徴とする請求項１記載のトレンチ金属酸化膜半導体素子及び終端構造の製造方法。
  5. 上記第１のトレンチ及び第２のトレンチの深さは、０．４μｍ〜１０μｍであることを特徴とする請求項１記載のトレンチ金属酸化膜半導体素子及び終端構造の製造方法。
  6. 上記ゲート酸化層の厚さは、１５０Å〜３０００Åであることを特徴とする請求項１記載のトレンチ金属酸化膜半導体素子及び終端構造の製造方法。
  7. 上記第１の導電材料は、金属、多結晶シリコン及び非晶質シリコンからなるグループから選択されることを特徴とする請求項１記載のトレンチ金属酸化膜半導体素子及び終端構造の製造方法。
  8. 上記終端構造酸化層の材料は、ＨＴＯ、ＬＰＴＥＯＳ、ＰＥＴＥＯＳ及びＯ３−ＴＥＯＳからなるグループから選択された方法により形成することを特徴とする請求項１記載のトレンチ金属酸化膜半導体素子及び終端構造の製造方法。
  9. 上記半導体基板の背面の不要な層は、上記ゲート酸化層、上記第１の導電層及び上記終端構造酸化層を含むことを特徴とする請求項１記載のトレンチ金属酸化膜半導体素子及び終端構造の製造方法。
  10. 上記電極を画定するためのフォトレジストパターンを形成する工程は、
    アノード電極を画定することを特徴とする請求項１記載のトレンチ金属酸化膜半導体素子及び終端構造の製造方法。
  11. 上記半導体基板の全領域に第２の導電材料層を形成する工程では、上記第１の層にアノードを形成し、上記半導体基板の背面にカソードを形成することを特徴とする請求項２記載のトレンチ金属酸化膜半導体素子及び終端構造の製造方法。
JP2001292503A 2000-09-22 2001-09-25 トレンチ金属酸化膜半導体素子及び終端構造の製造方法 Expired - Fee Related JP4685297B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/668,906 US6309929B1 (en) 2000-09-22 2000-09-22 Method of forming trench MOS device and termination structure
US09/668,906 2000-09-22

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010044628A Division JP5309058B2 (ja) 2000-09-22 2010-03-01 トレンチ金属酸化膜半導体素子及び終端構造の製造方法

Publications (3)

Publication Number Publication Date
JP2002208711A JP2002208711A (ja) 2002-07-26
JP2002208711A5 JP2002208711A5 (ja) 2005-07-14
JP4685297B2 true JP4685297B2 (ja) 2011-05-18

Family

ID=24684229

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2001292503A Expired - Fee Related JP4685297B2 (ja) 2000-09-22 2001-09-25 トレンチ金属酸化膜半導体素子及び終端構造の製造方法
JP2010044628A Expired - Fee Related JP5309058B2 (ja) 2000-09-22 2010-03-01 トレンチ金属酸化膜半導体素子及び終端構造の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2010044628A Expired - Fee Related JP5309058B2 (ja) 2000-09-22 2010-03-01 トレンチ金属酸化膜半導体素子及び終端構造の製造方法

Country Status (4)

Country Link
US (1) US6309929B1 (ja)
EP (1) EP1191602A3 (ja)
JP (2) JP4685297B2 (ja)
CN (1) CN1211843C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010157761A (ja) * 2000-09-22 2010-07-15 General Semiconductor Inc 終端構造及びトレンチ金属酸化膜半導体素子

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0002235D0 (en) * 2000-02-02 2000-03-22 Koninkl Philips Electronics Nv Trenched schottky rectifiers
US6426541B2 (en) * 2000-07-20 2002-07-30 Apd Semiconductor, Inc. Schottky diode having increased forward current with improved reverse bias characteristics and method of fabrication
US6740951B2 (en) * 2001-05-22 2004-05-25 General Semiconductor, Inc. Two-mask trench schottky diode
US7045859B2 (en) * 2001-09-05 2006-05-16 International Rectifier Corporation Trench fet with self aligned source and contact
US6838722B2 (en) * 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
KR100444492B1 (ko) 2002-05-16 2004-08-16 주식회사 하이닉스반도체 반도체소자의 제조 방법
US6855593B2 (en) * 2002-07-11 2005-02-15 International Rectifier Corporation Trench Schottky barrier diode
US6921699B2 (en) * 2002-09-30 2005-07-26 International Rectifier Corporation Method for manufacturing a semiconductor device with a trench termination
TW583748B (en) * 2003-03-28 2004-04-11 Mosel Vitelic Inc The termination structure of DMOS device
TWI223448B (en) * 2003-04-29 2004-11-01 Mosel Vitelic Inc DMOS device having a trenched bus structure
TW587338B (en) * 2003-05-06 2004-05-11 Mosel Vitelic Inc Stop structure of trench type DMOS device and its formation method
US7973381B2 (en) * 2003-09-08 2011-07-05 International Rectifier Corporation Thick field oxide termination for trench schottky device
DE10345990B4 (de) * 2003-10-02 2008-08-14 Infineon Technologies Ag Verfahren zum Erzeugen einer Oxidschicht
TWI250558B (en) * 2003-10-23 2006-03-01 Hynix Semiconductor Inc Method for fabricating semiconductor device with fine patterns
US7064408B2 (en) * 2003-12-10 2006-06-20 Shye-Lin Wu Schottky barrier diode and method of making the same
FR2864345B1 (fr) * 2003-12-18 2006-03-31 St Microelectronics Sa Realisation de la peripherie d'une diode schottky a tranchees mos
JP4564362B2 (ja) * 2004-01-23 2010-10-20 株式会社東芝 半導体装置
KR100674948B1 (ko) * 2005-01-20 2007-01-26 삼성전자주식회사 다중 비트의 불휘발성 메모리소자 및 그 제조방법
US7195952B2 (en) * 2005-03-22 2007-03-27 Micrel, Inc. Schottky diode device with aluminum pickup of backside cathode
US20070004116A1 (en) * 2005-06-06 2007-01-04 M-Mos Semiconductor Sdn. Bhd. Trenched MOSFET termination with tungsten plug structures
US7943990B2 (en) * 2005-08-17 2011-05-17 International Rectifier Corporation Power semiconductor device with interconnected gate trenches
TWI317971B (en) * 2005-08-17 2009-12-01 Int Rectifier Corp A method for fabricating a semiconductor device
US20070063269A1 (en) * 2005-09-20 2007-03-22 International Rectifier Corp. Trench IGBT with increased short circuit capability
US7582947B2 (en) * 2005-10-05 2009-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. High performance device design
US20070157516A1 (en) * 2006-01-09 2007-07-12 Fischer Bernhard A Staged modular hydrocarbon reformer with internal temperature management
CN100570485C (zh) * 2006-07-07 2009-12-16 中国科学院半导体研究所 二维纳米结构深刻蚀方法
US7750398B2 (en) * 2006-09-26 2010-07-06 Force-Mos Technology Corporation Trench MOSFET with trench termination and manufacture thereof
US8026572B2 (en) * 2006-12-06 2011-09-27 Denso Corporation Semiconductor device and method for manufacturing same
JP5217348B2 (ja) * 2006-12-06 2013-06-19 株式会社デンソー 半導体装置
US7767529B2 (en) * 2007-04-20 2010-08-03 Semiconductor Componenets Industries, LLC Semiconductor component and method of manufacture
US8580651B2 (en) 2007-04-23 2013-11-12 Icemos Technology Ltd. Methods for manufacturing a trench type semiconductor device having a thermally sensitive refill material
US20110084332A1 (en) * 2009-10-08 2011-04-14 Vishay General Semiconductor, Llc. Trench termination structure
TWI455209B (zh) * 2009-10-12 2014-10-01 Pfc Device Co 溝渠式金氧半ｐ－ｎ接面蕭基二極體結構及其製作方法
US9425305B2 (en) 2009-10-20 2016-08-23 Vishay-Siliconix Structures of and methods of fabricating split gate MIS devices
US9419129B2 (en) 2009-10-21 2016-08-16 Vishay-Siliconix Split gate semiconductor device with curved gate oxide profile
US8247297B2 (en) * 2009-12-15 2012-08-21 Alpha & Omega Semiconductor Inc. Method of filling large deep trench with high quality oxide for semiconductor devices
EP2543072B1 (en) 2010-03-02 2021-10-06 Vishay-Siliconix Structures and methods of fabricating dual gate devices
US8853770B2 (en) * 2010-03-16 2014-10-07 Vishay General Semiconductor Llc Trench MOS device with improved termination structure for high voltage applications
US8928065B2 (en) * 2010-03-16 2015-01-06 Vishay General Semiconductor Llc Trench DMOS device with improved termination structure for high voltage applications
KR20110117988A (ko) * 2010-04-22 2011-10-28 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
TWI455287B (zh) * 2010-11-04 2014-10-01 Sinopower Semiconductor Inc 功率半導體元件之終端結構及其製作方法
JP5671966B2 (ja) 2010-11-17 2015-02-18 富士電機株式会社 半導体装置の製造方法および半導体装置
DE112012002136T5 (de) 2011-05-18 2014-03-13 Vishay-Siliconix Halbleitervorrichtung
US8946814B2 (en) 2012-04-05 2015-02-03 Icemos Technology Ltd. Superjunction devices having narrow surface layout of terminal structures, buried contact regions and trench gates
CN103426910B (zh) * 2012-05-24 2016-01-20 杰力科技股份有限公司 功率半导体元件及其边缘终端结构
CN103578972B (zh) * 2012-07-26 2016-06-29 无锡华润上华半导体有限公司 具有场终止结构的igbt背面多晶硅保护层的去除方法
TWI521693B (zh) 2012-11-27 2016-02-11 財團法人工業技術研究院 蕭基能障二極體及其製造方法
CN103871840A (zh) * 2014-03-17 2014-06-18 上海华虹宏力半导体制造有限公司 沟槽功率器件及其制作方法
CN103839780B (zh) * 2014-03-17 2017-03-08 上海华虹宏力半导体制造有限公司 沟槽功率器件及其制作方法
DE102014005879B4 (de) * 2014-04-16 2021-12-16 Infineon Technologies Ag Vertikale Halbleitervorrichtung
CN107078161A (zh) 2014-08-19 2017-08-18 维西埃-硅化物公司 电子电路
US20180012974A1 (en) * 2014-11-18 2018-01-11 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP6267102B2 (ja) * 2014-12-10 2018-01-24 トヨタ自動車株式会社 半導体装置および半導体装置の製造方法
US9716187B2 (en) 2015-03-06 2017-07-25 Semiconductor Components Industries, Llc Trench semiconductor device having multiple trench depths and method
US10431699B2 (en) 2015-03-06 2019-10-01 Semiconductor Components Industries, Llc Trench semiconductor device having multiple active trench depths and method
DE102016108934B4 (de) * 2016-05-13 2021-12-09 Infineon Technologies Austria Ag Halbleiterbauelemente und Verfahren zum Bilden von Halbleiterbauelementen
CN106443401B (zh) * 2016-10-16 2020-02-04 北京工业大学 一种功率mos器件温升和热阻构成测试装置和方法
DE112017007040T5 (de) * 2017-02-10 2019-10-24 Mitsubishi Electric Corporation Halbleitereinheit
US10388801B1 (en) * 2018-01-30 2019-08-20 Semiconductor Components Industries, Llc Trench semiconductor device having shaped gate dielectric and gate electrode structures and method
US10566466B2 (en) 2018-06-27 2020-02-18 Semiconductor Components Industries, Llc Termination structure for insulated gate semiconductor device and method
US10439075B1 (en) 2018-06-27 2019-10-08 Semiconductor Components Industries, Llc Termination structure for insulated gate semiconductor device and method
US11217541B2 (en) 2019-05-08 2022-01-04 Vishay-Siliconix, LLC Transistors with electrically active chip seal ring and methods of manufacture
US11218144B2 (en) 2019-09-12 2022-01-04 Vishay-Siliconix, LLC Semiconductor device with multiple independent gates

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02218136A (ja) * 1988-12-16 1990-08-30 Sgs Thomson Microelettronica Spa Ｍｏｓ半導体デバイス製造方法
JPH06151867A (ja) * 1992-11-13 1994-05-31 Sharp Corp 縦型ｍｏｓトランジスタおよびその製造方法
JPH11145457A (ja) * 1997-11-07 1999-05-28 Nec Corp 縦型電界効果トランジスタ
US5998833A (en) * 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
JP2000106435A (ja) * 1998-09-29 2000-04-11 Toshiba Corp 電力用素子

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5082795A (en) * 1986-12-05 1992-01-21 General Electric Company Method of fabricating a field effect semiconductor device having a self-aligned structure
US5472904A (en) * 1994-03-02 1995-12-05 Micron Technology, Inc. Thermal trench isolation
US5949124A (en) * 1995-10-31 1999-09-07 Motorola, Inc. Edge termination structure
KR980006363A (ko) * 1996-06-27 1998-03-30 김주용 반도체 장치 및 그 제조방법
US5932911A (en) * 1996-12-13 1999-08-03 Advanced Micro Devices, Inc. Bar field effect transistor
JP4164892B2 (ja) * 1997-06-30 2008-10-15 株式会社デンソー 半導体装置及びその製造方法
KR100257070B1 (ko) * 1997-08-14 2000-05-15 김영환 박막트랜지스터 및 이의 제조방법
KR100273250B1 (ko) * 1997-12-17 2001-01-15 김영환 박막트랜지스터 및 그 제조방법
KR100415490B1 (ko) * 1999-01-11 2004-01-24 프라운호퍼-게젤샤프트 츄어 푀르더룽 데어 안게반텐 포르슝에.파우. 파워 모스 소자 및 그 제조 방법
US6348712B1 (en) * 1999-10-27 2002-02-19 Siliconix Incorporated High density trench-gated power MOSFET
GB0002235D0 (en) * 2000-02-02 2000-03-22 Koninkl Philips Electronics Nv Trenched schottky rectifiers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02218136A (ja) * 1988-12-16 1990-08-30 Sgs Thomson Microelettronica Spa Ｍｏｓ半導体デバイス製造方法
JPH06151867A (ja) * 1992-11-13 1994-05-31 Sharp Corp 縦型ｍｏｓトランジスタおよびその製造方法
JPH11145457A (ja) * 1997-11-07 1999-05-28 Nec Corp 縦型電界効果トランジスタ
JP2000106435A (ja) * 1998-09-29 2000-04-11 Toshiba Corp 電力用素子
US5998833A (en) * 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010157761A (ja) * 2000-09-22 2010-07-15 General Semiconductor Inc 終端構造及びトレンチ金属酸化膜半導体素子

Also Published As

Publication number Publication date
EP1191602A2 (en) 2002-03-27
CN1348203A (zh) 2002-05-08
JP2010161395A (ja) 2010-07-22
JP5309058B2 (ja) 2013-10-09
US6309929B1 (en) 2001-10-30
JP2002208711A (ja) 2002-07-26
EP1191602A3 (en) 2004-12-29
CN1211843C (zh) 2005-07-20

Similar Documents

Publication Publication Date Title
JP4685297B2 (ja) トレンチ金属酸化膜半導体素子及び終端構造の製造方法
JP4702822B2 (ja) 終端構造及びトレンチ金属酸化膜半導体素子
JP5154347B2 (ja) 超接合半導体ディバイスおよび超接合半導体ディバイスの製造方法
US8889513B2 (en) Trench MOSFET with trenched floating gates having thick trench bottom oxide as termination
US9385202B2 (en) Semiconductor device having a patterned gate dielectric
JP3400846B2 (ja) トレンチ構造を有する半導体装置およびその製造方法
US11652166B2 (en) Power device having super junction and Schottky diode
TWI412071B (zh) 自對準電荷平衡的功率雙擴散金屬氧化物半導體製備方法
KR100731141B1 (ko) 반도체소자 및 그의 제조방법
JP2004522319A (ja) ショットキー障壁を持つ半導体デバイスの製造
TW201246390A (en) Semiconductor device and manufacturing method thereof
JP4261335B2 (ja) トレンチゲート半導体デバイスの製造
JP2005510088A (ja) 多結晶シリコンソースコンタクト構造を有するトレンチ金属酸化膜半導体電界効果トランジスタデバイス
US8017494B2 (en) Termination trench structure for mosgated device and process for its manufacture
CN109755322B (zh) 碳化硅mosfet器件及其制备方法
JP3369388B2 (ja) 半導体装置
JP3354127B2 (ja) 高電圧素子及びその製造方法
TWI803288B (zh) 集成的平面-溝道閘極功率mosfet
TW456049B (en) Trench-type metal oxide semiconductor stop structure
TW201114035A (en) Improved trench termination structure
JPH11145155A (ja) 半絶縁ポリシリコン（ｓｉｐｏｓ）膜を用いた電力半導体装置の製造方法
CN214203693U (zh) 一种功率半导体、晶体管及电子器件
US7319059B2 (en) High density FET with self-aligned source atop the trench
KR100776827B1 (ko) 분할형 애노드를 갖는 절연 게이트 바이폴라 트랜지스터 및그 제조방법
KR100916892B1 (ko) 반도체 소자 및 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080430

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080730

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080804

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080901

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080909

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080930

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081003

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091201

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091204

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100104

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100114

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100201

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110210

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4685297

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees