CN108878364A - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN108878364A
CN108878364A CN201710335177.0A CN201710335177A CN108878364A CN 108878364 A CN108878364 A CN 108878364A CN 201710335177 A CN201710335177 A CN 201710335177A CN 108878364 A CN108878364 A CN 108878364A
Authority
CN
China
Prior art keywords
layer
gate electrode
electrode layer
substrate
forming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710335177.0A
Other languages
English (en)
Other versions
CN108878364B (zh
Inventor
李宗亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710335177.0A priority Critical patent/CN108878364B/zh
Publication of CN108878364A publication Critical patent/CN108878364A/zh
Application granted granted Critical
Publication of CN108878364B publication Critical patent/CN108878364B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种半导体器件及其形成方法，包括：在衬底上形成第以第一栅电极层、第二栅电极层、以及位于第一栅电极层和第二栅电极层上的一保护层和一冗余层；在所述衬底上形成一暴露出所述冗余层的遮蔽层；通过光刻工艺和蚀刻工艺，在第一栅电极层两侧的衬底中形成一沟槽，在此过程中，所述第一栅电极层和所述第二栅电极层上的冗余层均被去除或均被保留，使第一栅电极层和第二栅电极层上方的膜层总厚度一致；接着可直接通过刻蚀工艺，同时去除第一栅电极层和第二栅电极层上方的其他膜层，以暴露出所述第一栅电极层和第二栅电极层，而不需再利用光刻工艺暴露出的第一栅电极层和第二栅电极层，减少了一道光刻工序，有利于简化工艺流程并节省成本。

Description

半导体器件及其形成方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体器件及其形成方法。
背景技术
在半导体的制造工艺中，为在能够在衬底上制备出具有相应图形的膜层，或者为了对部分膜层进行保护以避免其在其他后续工艺中受到损伤，通常需利用光刻工艺和显影工艺形成一图形化的掩膜层，进而可通过所形成的图形化的掩膜层执行图形化刻蚀工艺，或者可利用所述图形化的掩膜层对需进行保护的膜层进行遮蔽。
例如，在一种半导体器件的制备过程中，需分别形成至少一个N型晶体管和至少一个P型晶体管，由于N型晶体管和P型晶体管的制备过程存在一定的差异，因此，在形成N型晶体管或P型晶体管时，需利用光刻工艺形成一掩膜层，以对N型晶体管或P型晶体管的形成区域进行遮蔽，避免受到干扰。然而，随着半导体技术的发展，所形成的半导体器件的结构趋于复杂，光刻工艺的执行次数也逐渐增多，进而导致制备成本的增加以及工艺流程的复杂化。
发明内容
本发明的目的在于提供一种半导体器件及其形成方法，用于解决现有的半导体器件的形成方法中，在避免对NMOS晶体管造成影响的基础上，改善PMOS晶体管的载流子迁移率时，需利用较多次光刻工艺的问题。
为解决上述技术问题，本发明提供了一种半导体器件的形成方法，包括：
提供一衬底，所述衬底上定义有用于形成P型晶体管的第一区域和用于形成N型晶体管的第二区域，在所述第一区域上形成有一第一栅电极层，在所述第二区域上形成有第二栅电极层，在所述第一栅电极层和所述第二栅电极层上均依次形成有一保护层和一冗余层；
在所述衬底上形成一遮蔽层，所述遮蔽层覆盖所述第一栅电极层两侧的衬底、所述第二栅电极层两侧的衬底并暴露出所述冗余层；
形成一掩膜层，所述掩膜层覆盖所述第二区域，并至少暴露出所述第一栅电极层上的冗余层及其两侧的部分遮蔽层；
执行第一刻蚀工艺，依次刻蚀暴露出的遮蔽层和衬底，以在第一栅电极层两侧的衬底中形成一沟槽，在此过程中所述掩膜层被去除且所述第一栅电极层和所述第二栅电极层上的冗余层均被去除或均被保留；
执行外延生长工艺，在所述沟槽中形成一外延层；以及，
在形成有所述外延层之后，执行第二蚀刻工艺，去除剩余的遮蔽层以及所述第一栅电极层和所述第二栅电极层上的膜层，以暴露出所述第一栅电极层、所述第二栅电极层和所述衬底。
可选的，所述第一栅电极层、所述第二栅电极层、所述保护层和所述遮蔽层的形成方法包括：
在所述衬底上依次沉积一栅极材料层、一保护材料层和一冗余材料层；
在所述衬底上形成一图形化的硬掩膜层，所述硬掩膜层定义出需形成的第一栅电极层和第二栅电极层的图形；
以所述硬掩膜层为掩膜，依次刻蚀所述冗余材料层、所述保护材料层和所述栅极材料层，以同时形成所述第一栅电极层、第二栅电极层、所述保护层和所述冗余层。
可选的，所述遮蔽层的形成方法包括：
形成一遮蔽材料层，所述遮蔽材料层覆盖所述衬底的表面和所述冗余层；
在所述遮蔽材料层上形成一填充层，所述填充层覆盖所述衬底表面上的遮蔽材料层，并暴露出所述第一栅电极层和所述第二栅电极层上的遮蔽材料层；
去除位于所述第一栅电极层和所述第二栅电极层上方的遮蔽材料层，暴露出所述冗余层，形成所述遮蔽层.
可选的，通过回刻工艺去除所述第一栅电极层和所述第二栅电极层上方的遮蔽材料层。
可选的，利用光刻和显影工艺形成所述掩膜层。
可选的，所掩膜层的形成方法，包括：
在所述衬底上形成一掩膜材料层，所述掩膜材料层覆盖所述第一区域和所述第二区域
在所述掩膜材料层上形成一图形化的光刻胶，所述图形化的光刻胶暴露出所述第一栅电极层上方的掩膜材料层，以及暴露出所述第一栅电极层两侧的部分衬底上方的掩膜材料层；
以所述图形化的光刻胶为掩膜去除暴露出的所述掩膜材料层，形成所述掩膜层。
可选的，所述沟槽的形状为sigma形状。
可选的，所述第一刻蚀工艺包括：
以所述掩膜层为掩膜执行第一步刻蚀，对暴露出的遮蔽层和衬底进行刻蚀，以在衬底中形成一U型沟槽；
去除所述掩膜层；
执行第二步刻蚀，以对U型沟槽进行处理形成sigma形状的沟槽。
可选的，所述第一步刻蚀为等离子体刻蚀。
可选的，所述第二步刻蚀为TMAH刻蚀。
可选的，在执行所述第二步刻蚀时，所述冗余层被去除。
可选的，在执行所述第二刻蚀工艺时，所述冗余层和所述保护层被去除。
可选的，所述外延层为压应力层。
本发明的又一目的在于提供一种采用如上所述的半导体器件的形成方法形成的半导体器件。
本发明提供的半导体器件的形成方法中，在保护层的上方还形成有一冗余层，所述冗余层可作为一消耗层或一阻挡层，以确保其下方的保护层的完整性，进而在后续的外延生长工艺中，避免对栅电极层造成影响。以及，在执行第一刻蚀工艺形成沟槽时，位于第一栅电极层和第二栅电极层上方的冗余层均被去除或均被保留，确保在形成沟槽之后第一栅电极层和第二栅电极层上方的膜层总厚度一致或接近一致(即，第一栅电极层和第二栅电极层上方的膜层均包括保护层和冗余层，或者均只包括保护层)，从而可直接通过刻蚀工艺同时去除第一栅电极层和第二栅电极层上方的其他膜层，使暴露出的第一栅电极层和第二栅电极层的高度一致或接近一致。可见，本发明提供的方法中，不需要再额外增加一道光刻工序以去除第二栅电极层上方的部分膜层，即可使第一栅电极层和第二栅电极层上方的膜层总厚度一致或接近一致，减少了一道光刻工序，从而可有效简化工艺流程并节省成本。此外，本发明提供的形成方法中，通过在N型晶体管的形成区域上形成一遮蔽层，从而可避免在N型晶体管的形成区域中也生长压应力层。即，根据本发明提供的形成方法所形成的半导体器件，在确保不对N型晶体管产生影响的基础上，有效的提高了P型晶体管的性能。
附图说明
图1为一种半导体器件的形成方法；
图2a‐图2f为图1所示的半导体器件的形成方法在其制备过程中的结构示意图；
图3为本发明一实施例中的半导体器件的形成方法的流程示意图；
图4a‐图4j为本发明一实施例中的半导体器件的形成方法在其制备过程中的结构示意图；
图5为本发明一实施例中的半导体器件的结构示意图。
具体实施方式
如背景技术所述，随着半导体器件结构越来越复杂，例如，在形成有P型晶体管和N型晶体管的半导体器件中，为提高P型晶体管的载流子迁移率，可在所述P型晶体管的源区和漏区上生长一压应力层，所述压应力层可对P型晶体管的沟道施加压应力进而改善其载流子迁移率，然而，当所述压应力层形成在N型晶体管中时，反而会对N型晶体管的载流子迁移率产生不利的影响。因此，当需在P型晶体管中形成压应力层时，需利用光刻工艺形成掩膜层，以对所述N型晶体管的形成区域进行遮蔽。
图1为一种半导体器件的形成方法，图2a‐图2f为图1所示的半导体器件的形成方法在其制备过程中的结构示意图，参考图1和图2a‐2f所示，所述半导体器件的形成方法包括：
首先，执行步骤S11，参考图2a所示，提供一衬底10，所述衬底10上定义有用于形成P型晶体管的第一区域10P和用于形成N型晶体管的第二区域10N，在所述第一区域10P和所述第二区域10N的衬底10上均成有一栅电极层11和形成于所述栅电极层11上的一保护层12；
接着，执行步骤S12，参考图2b所示，在所述衬底10上形成一遮蔽层13，所述遮蔽层13覆盖所述第一区域10P和所述第二区域10N的衬底和栅电极层11；
接着，执行步骤S13，参考图2c所示，执行第一次光刻工艺和第一次显影工艺形成一第一掩膜层14，所述第一掩膜层14覆盖所述第二区域10N，并至少暴露出所述第一区域10P中的栅电极层11上的遮蔽层13和栅电极层11两侧的部分遮蔽层13；
接着，执行步骤S14，继续参考图2c所示，以所述第一掩膜层14为掩膜执行第一刻蚀工艺，依次刻蚀所述第一区域10P中暴露出的遮蔽层13和衬底10，以在所述第一区域10P的栅电极层11两侧的衬底10中形成沟槽15，在此过程中，位于第一区域10P的栅电极层11上方的遮蔽层13也同时被去除而暴露出所述保护层12；
接着，执行步骤S15，继续参考图2d所示，执行外延生长工艺以在所述沟槽15长一应力层16，此时，由于所述第二区域10N的衬底表面上覆盖有所述遮蔽层13，以及在栅电极层11层上至少覆盖有保护层12，从而在执行外延生长工艺时，可避免对第一区域10N和栅电极层11造成影响；
接着，执行步骤S16，继续参考图2e所示，执行第二次光刻工艺和第二次显影工艺形成第二掩膜层17，所述第二掩膜层17覆盖所述第一区域10P，并暴露出所述第二区域10N；
接着，执行步骤S17，继续参考图2e所示，以所述第二掩膜层17为掩膜执行第二刻蚀工艺，以至少去除第二区域10N内的栅电极层11上的遮蔽层13；
接着，执行步骤S18，具体参考图2f所示，去除所述第二掩膜层，并执行第三刻蚀工艺，以同时去除第一区域10P和第二区域10N中剩余的遮蔽层13以及栅电极层11上的保护层12。
至此，即实现了在不影响N型晶体管性能的基础上，在P型晶体管中外延生长一应力层，以有效提高所形成的P型晶体管的性能。其中，通过增加步骤S16和步骤S17中的光刻工艺和蚀刻工艺，从而可避免第一区域10P和第二区域10N中栅电极层11上方的膜层总厚度不一致的问题，进而在完全去除栅电极层11上方的膜层以暴露出栅电极层11时，可确保第一区域10P中的栅电极层不会被消耗。然而，在以上所述的形成方法中，需利用两次光刻工艺并采用两道光罩，增加了工艺难度并需花费较高的成本。
为此，本发明提供了一种半导体器件的形成方法，包括：
提供一衬底，所述衬底上定义有用于形成P型晶体管的第一区域和用于形成N型晶体管的第二区域，在所述第一区域上形成有一第一栅电极层，在所述第二区域上形成有第二栅电极层，在所述第一栅电极层和所述第二栅电极层上均依次形成有一保护层和一冗余层；
在所述衬底上形成一遮蔽层，所述遮蔽层覆盖所述第一栅电极层两侧的衬底和所述第二栅电极层两侧的衬底，并暴露出所述冗余层；
形成一掩膜层，所述掩膜层覆盖所述第二区域，并至少暴露出所述第一栅电极层上的冗余层及其两侧的部分遮蔽层；
执行第一刻蚀工艺，依次刻蚀暴露出的遮蔽层和衬底，以在第一栅电极层两侧的衬底中形成一沟槽，在此过程中所述掩膜层被去除且所述第一栅电极层和所述第二栅电极层上的冗余层均被去除或均被保留；
执行外延生长工艺，在所述沟槽中形成一外延层；以及，
在形成有所述外延层之后，执行第二蚀刻工艺，去除剩余的遮蔽层以及所述第一栅电极层和所述第二栅电极层上的膜层，以暴露出所述第一栅电极层、所述第二栅电极层和所述衬底。
在本发明提供的半导体器件的形成方法中，在第一栅电极层和第二栅电极层上均形成有一冗余层，当在第一区域的衬底中形成沟槽时，第一栅电极层和第二栅电极层上的冗余层可均被去除或保留，使第一栅电极层和第二栅电极层上方的膜层总厚度一致或接近一致，从而可仅通过刻蚀工艺直接去除第一栅电极层和第二栅电极层上方的膜层，以暴露出所述第一栅电极层和所述第二栅电极层，而不需要再利用一道光刻工艺和蚀刻工艺对第二区域进行处理。即，在本发明所提供的形成方法中，在避免对N型晶体管造成影响的基础上，能够提高所形成的P型晶体管的性能，并且，还能够减少一道光刻工艺，有利于简化工艺并节省成本。
以下结合附图和具体实施例对本发明提出的背照式CMOS影像传感器作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图3为本发明一实施例中的半导体器件的形成方法的流程示意图，图4a‐4j为本发明一实施例中的半导体器件的形成方法在其制备过程中的结构示意图，以下结合图3和图4a‐图4j所示，对本实施例中的半导体器件的形成方法进行详细介绍。
首先，执行步骤S110，具体参考图4a‐4b所示，提供一衬底100，所述衬底100上定义有用于形成P型晶体管的第一区域100P和用于形成N型晶体管的第二区域100N，在所述第一区域100P上形成有一第一栅电极层110P，在所述第二区域100N上形成有第二栅电极层110N，在所述第一栅电极层110P和所述第二栅电极层110N上均依次形成有一保护层120和一冗余层130。
其中，所述保护层120覆盖所述第一栅电极层110P和第二栅电极层110N的顶部，从而在后续对第一区域100P的衬底进行刻蚀以形成沟槽时，可对第一栅电极层110P和第二栅电极层110N进行保护，避免所述第一栅电极层110P和第二栅电极层110N受到损伤；以及，在后续的应力层的外延生长过程中，也可避免第一栅电极层110P和第二栅电极层110N受到影响。本实施例中，在所述保护层120上形成有所述冗余层130，从而在执行外延生长工艺之前的刻蚀工艺制程中，由于所述冗余层130可作为一消耗层或阻挡层而避免保护层120受到刻蚀损伤，因此，此处所述保护层120的材质不做具体限定，其具体例如可采用氮化硅形成。
所述冗余层130覆盖所述保护层120的顶部，在后续对第一区域100P的衬底进行刻蚀以形成沟槽的过程中，所述冗余层130可作为一消耗材料，避免所述保护层120受到损伤，此时，所述冗余层130可采用与衬底100相同的材质形成；或者所述冗余层130也可作为所述保护层120的阻挡层，以避免保护层120在刻蚀过程中被消耗，此时，所述冗余层130可采用与衬底100不相同的材质形成。也就是说，所述冗余层130的存在，确保了在执行外延生长工艺时所述保护层120的完整性。所述冗余层130的具体材质将在后续的步骤中进行详细说明。
此外，在所述衬底100上形成有多个隔离结构101，所述隔离结构101可用于避免后续所形成的不同器件之间相互干扰，例如，本实施例中，在所述第一区域100P和第二区域100N的外围上形成有所述隔离结构101，使第一区域100P和第二区域100N相互隔离。所述衬底100还可进一步包括一栅介质层102，所述栅介质102可通过热氧化工艺形成在所述衬底的表面上，并使栅电极层120形成在所述栅介质层102上。
进一步的，第一栅电极层110P、第二栅电极层110N、保护层120和冗余层130的形成方法可参考如下步骤：首先参考图4a所示，在所述衬底100上依次沉积一栅极材料层111、一保护材料层121和一冗余材料层131；接着，在所述衬底100上形成一图形化的硬掩膜层210，所述图像化的硬掩膜层210定义出需形成的第一栅电极层110P和第二栅电极层110N的图形；接着参考图4b所示，以所述图像化的硬掩膜层210为掩膜，依次刻蚀所述冗余材料层131、所述保护材料层121和所述栅极材料层111，以形成第一栅电极层110P、第二栅电极层110N、保护层120和冗余层130。即，可仅通过一次光刻工艺同时形成栅电极层、保护层120和冗余层130。本实施例中，所述硬掩膜层210可以包括一具有较大硬度的非晶碳(C)层或者碳化硅(SiC)层，从而在对厚度较厚的栅极材料层、保护材料层和冗余材料层进行刻蚀时，可避免所述硬掩膜层210被大量消耗，确保所形成的第一栅电极层110P和第二栅电极层110N的图形精度。
本实施例中，在形成第一栅电极层110P和第二栅电极层110N之后，还包括在所述第一栅电极层110P和第二栅电极层110N的两侧形成侧墙结构111，所述侧墙结构111的材质例如可以为氮化硅(SiN)。此外，在可选的方案中，还可在形成侧墙结构111之后接着在所述侧墙结构111的侧壁上以及冗余层130的顶部上覆盖一氧化层(图中未示出)，所述氧化层可作为一消耗材料或保护材料，以对侧墙结构进行保护以及缓减所述冗余层130在后续的工艺过程中的消耗速度。
接着，执行步骤S120，具体参考图4c‐4d所示，在所述衬底100形成一遮蔽层140，所述遮蔽层140覆盖所述第一栅电极层110P和所述第二栅电极层110N两侧的衬底100并暴露出所述冗余层130。
在后续对第一区域100P执行外延生长工艺时，通过所述遮蔽层140可对第二区域100N的衬底100表面进行遮蔽，以避免在第二区域100N的衬底100中也生长有外延层，进而确保所形成的N型晶体管的性能。
其中，所述遮蔽层140的制备方法例如可以包括以下步骤。
第一步骤，具体参考图4c所示，形成一遮蔽材料层141，所述遮蔽材料层141例如可通过沉积工艺形成，所述遮蔽材料层141覆盖衬底100的表面和所述冗余层130，在此过程中，位于侧墙结构111的侧壁上也可同时形成有所述遮蔽材料层141；
第二步骤，继续参考图4c所示，在所述遮蔽材料层141形成一填充层220，所述填充层220填充所述第一栅电极层110P和第二栅电极110N两侧的间隙，以覆盖衬底100表面上的遮蔽材料层141，并暴露出所述第一栅电极层110P和第二栅电极110N上方的遮蔽材料层141；具体的，所述填充层220可采用具有较好流动性的材质，例如可以为抗反射层的材质，从而可形成一平整的表面，并使所述填充层220的表面高度低于栅电极层顶部上的遮蔽材料层141的高度，以暴露出栅电极层顶部上的遮蔽材料层141；
第三步骤，具体参考图4d所示，去除位于所述栅电极层上方的遮蔽材料层141，暴露出所述冗余层130，以形成所述遮蔽层140；具体可采用回刻工艺去除栅电极层上方的遮蔽材料层141；此外，在执行回刻工艺去除栅电极层上方的遮蔽材料层141时，还可能会部分消耗部分填充层220。
本实施例中，利用填充层220覆盖衬底表面上的遮蔽材料层141，并结合回刻工艺去除栅电极层上方的遮蔽材料层141，以形成暴露出冗余层130的遮蔽层140。当然，在其他实施例中，在暴露出冗余层130时，还可利用光刻工艺形成掩膜层，通过掩膜层覆盖除了对应冗余层130之外的遮蔽层，接着再利用蚀刻工艺去除冗余层130上方的遮蔽层，使冗余层130暴露出。与结合光刻工艺和蚀刻工艺的方式暴露出冗余层130的方式相比，本是实施例中所采用的方式，一方面，不需要使用光刻工艺，可避免额外增加一道光罩，节省成本；另一方面，也可更为精确的控制遮蔽材料层141的刻蚀量，避免由于光刻精度的影响而刻蚀掉衬底表面上的遮蔽材料层141。
接着，执行步骤S130，具体参考图4e‐4f所示，形成一掩膜层150，所述掩膜层150覆盖所述第二区域100N，并至少暴露出所述第一栅电极层110P上的冗余层130及其两侧的部分遮蔽层140。其中，第一栅电极层110P两侧暴露出的区域即为后续需形成外延层的区域。
其中，可利用光刻工艺和显影工艺形成所述掩膜层150。具体的，所述掩膜层150的形成方法可参考图4e‐4f所示，具体包括如下步骤。
步骤一，参考图4e所示，在所述衬底100上形成一掩膜材料层151，所述掩膜材料层151覆盖所述第一区域100P和所述第二区域100N。
本实施例中，在形成遮蔽层140时，在衬底100上形成有填充层220，如图4e所示，在可选的方案中，可保留所述填充层220，并在所述填充层220上接着形成与所述填充层220材质相同的膜层直到所形成的膜层覆盖栅电极层上的冗余层130，此时，填充层和后续所形成的膜层即构成了所述掩膜材料层151，即，掩膜材料层151包括之间所形成的填充层(图中未采用附图标记示出)，和后续在填充层上形成的与填充层材质相同的膜层(图中未采用附图标记示出)。在其他的方案中，还可去除填充层220，进而可直接在衬底上填充掩膜材料层151。如上所述，所述填充层220的材质可以为具有较好流动性的材质，因此，所形成的掩膜材料层151也相应的具有一平整的表面，并且，其表面高度大于栅电极层上的冗余层130的高度。
步骤二，继续参考图4e所示，在所述掩膜材料层151上形成一图形化的光刻胶230，所述图形化的光刻胶230暴露出所述第一栅电极层上方的掩膜材料层151，以及暴露出所述第一栅电极层两侧的部分衬底上方的掩膜材料层151；
步骤三，具体参考图4f所示，以所述图形化的光刻胶230为掩膜去除所述暴露出的掩膜材料层151，形成所述掩膜层150，如图4f所示，所述掩膜层150暴露出第一栅电极层110P上方的冗余层130及其两侧的部分遮蔽层140。
接着，执行步骤S140，具体参考图4g‐4h所示，执行第一刻蚀工艺，依次刻蚀暴露出的遮蔽层140和衬底100，以在第一栅电极层110P两侧的衬底100中形成一沟槽160，在形成所述沟槽160之后，所述第一栅电极层110P和所述第二栅电极层110N上的冗余层130均被去除或均被保留。即，在形成所述沟槽160之后，位于所述第一栅电极层110P和所述第二栅电极层110N上的膜层均包括冗余层130和保护层120，或者位于所述第一栅电极层110P和所述第二栅电极层110N上的膜层均只包括保护层120。
本实施例中，在形成所述沟槽160之后，所述第一栅电极层110P和所述第二栅电极层110N上的冗余层130均被去除，从而使位于第一栅电极层110P和第二栅电极层110N上方的膜层厚度一致或接近一致，如此一来，即可确保在后续同时对第一栅电极层110P和第二栅电极层110N进行刻蚀，以暴露出所述第一栅电极层110P和第二栅电极层110N时，不会对第一栅电极层110P或第二栅电极层层110N造成损伤。其中，第一栅电极层110P和所述第二栅电极层110N上的冗余层130可均在形成所述沟槽160的过程中被去除。对此，以下结合沟槽160的形成方法进一步解释说明。
本实施例中，所述沟槽160的形状为sigma形状，进一步的，所述第一刻蚀工艺包括两步刻蚀步骤，以形成sigma形状的沟槽160，具体参考如下：
首先，参考图4g所示，以所述掩膜层150为掩膜执行第一步刻蚀，对暴露出的遮蔽层140和衬底100进行刻蚀，以在衬底100中形成一U型沟槽161，所述第一步刻蚀例如可以为等离子体刻蚀；
接着，参考图4h所示，去除所述掩膜层150，并执行第二步刻蚀，以对U型沟槽161进行处理形成sigma形状的沟槽160，在所述第二步刻蚀过程中，所述遮蔽层140不会被消耗，使第二区域100N的衬底100和第二栅电极110N上均覆盖有所述遮蔽层140。如此一来，所述冗余层130优选采用与遮蔽层140不同的材质形成，在该步骤中，由于所述掩膜层150被去除，使第二栅电层110N上方的冗余层130被暴露出，因此，可采用与所述衬底100相同的材质形成所述冗余层130，以使所述冗余层130在第二步刻蚀时能够被去除即可，例如，所述冗余层130的材料可以为硅材料(Si)；此外，所述第二步刻蚀可以采用TMAH(Tetramethylammonium Hydroxide四甲基氢氧化铵)刻蚀。
此外，继续参考图4g和图4h所示，本实施例中采用硅材料形成所述冗余层，因此，在执行第一步刻蚀时，第一栅电极层层110P上的冗余层130能够优先被去除。
在其他实施例中，在形成所述沟槽160之后，所述第一栅电极层110P和所述第二栅电极层110N上的冗余层130均被保留，如此也能够确保第一栅电极层层110P和第二栅电极层层110N上方的膜层总厚度相同或接近相同。此时，所述冗余层130可采用适当的材料形成，以确保在第一步刻蚀和第二步刻蚀中均不会被去除。例如，所述冗余层130可采用与衬底100和遮蔽层140的材质均不同的材质形成。
也就是说，在实际的工艺制程中，可根据实际的衬底材料和第一刻蚀工艺，并确保被掩膜层150覆盖的遮蔽层140不会被去除，而被掩膜层150暴露出的遮蔽层140能够被去除的基础上，选取合适的材料形成冗余层130，只要在形成沟槽之后位于第一栅电极层110P和第二栅电极层110N上的膜层总厚度一致即可。
接着，执行步骤S150，具体参考图4i所示，执行外延生长工艺，在所述沟槽160中形成一外延层170。如上所述，由于在第二区域100N的衬底100上，以及在第一栅电极层110P和第二栅电极层110N上均覆盖有遮蔽层140，因此，可避免对第二区域100N造成影响。具体的，所述外延层170为压应力层，例如可以为锗硅层(GeSi)。
接着，执行步骤S160，具体参考图4j所示，在形成有所述外延层170之后，执行第二蚀刻工艺，去除剩余的遮蔽层140以及位于所述第一栅电极层110P和所述第二栅电极层110N上其他膜层，以暴露出所述第一栅电极层110P、所述第二栅电极层110N和所述衬底100。
本发明的另一目的在于，提供一种根据以上所述的半导体器件的形成方法所形成的一种半导体器件。具体参考图5所示，所述半导体器件包括：一衬底100、以及形成在所述衬底100上的至少一个P型晶体管和至少一个N型晶体管，所述P型晶体管包括一第一栅电极层110P和位于所述第一栅电极110P两侧的一外延层170，所述N型晶体管110N包括一第二栅电极层110N。具体的，所述P型晶体管形成一衬底100上的第一区域100P，所述N型晶体管形成一衬底100上的第二区域100N，其中，所述第一区域100P和第二区域100N之间可以通过一隔离结构101进行隔离。进一步的，在所述第一区域100P和第二区域100N的衬底上还均形成有一栅介质层102，所述第一栅电极层110P和第二栅电极层110N均形成在所述栅介质层102上。
根据以上所述的半导体器件的形成方法所形成的半导体器件中，由于在去除第一栅电极层110P和第二栅电极层110N上方的膜层，以暴露出所述第一栅电极层110P和所述第二栅电极层110N时，位于第一栅电极层110P和位于第二栅电极层110N上方的膜层总厚度一致或接近一致，从而在执行刻蚀工艺时，可确保在相同的刻蚀时间内，第一栅电极层110P和第二栅电极层110N上方的膜层消耗量一致或接近一致，避免了第一栅电极层110P或第二栅电极层层110N受到刻蚀损伤而导致两者的高度不一致的问题。
综上所述，本发明提供的半导体器件的形成方法中，在保护层的上方还形成有一冗余层，所述冗余层可作为一消耗层或一阻挡层，以确保其下方的保护层的完整性，进而在后续的外延生长工艺中，避免对栅电极层造成影响。以及，在形成沟槽之后，第一栅电极层和第二栅电极层上方的膜层总厚度一致，从而可直接通过刻蚀工艺同时去除第一栅电极层和第二栅电极层上方的其他膜层，使暴露出的第一栅电极层和第二栅电极层的高度一致或接近一致，如此，即可减少一道光刻工序，从而可有效简化工艺流程并节省成本。此外，根据本发明提供的形成方法中，通过在N型晶体管的形成区域上形成一遮蔽层，从而可避免在N型晶体管的形成区域中也生长压应力层。即，根据本发明提供的形成方法所形成的半导体器件中，在确保不对N型晶体管产生影响的基础上，有效的提高了P型晶体管的性能。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (14)

1.一种半导体器件的形成方法，其特征在于，包括：
提供一衬底，所述衬底上定义有用于形成P型晶体管的第一区域和用于形成N型晶体管的第二区域，在所述第一区域上形成有一第一栅电极层，在所述第二区域上形成有第二栅电极层，在所述第一栅电极层和所述第二栅电极层上均依次形成有一保护层和一冗余层；
在所述衬底上形成一遮蔽层，所述遮蔽层覆盖所述第一栅电极层两侧的衬底及所述第二栅电极层两侧的衬底，并暴露出所述冗余层；
形成一掩膜层，所述掩膜层覆盖所述第二区域，并至少暴露出所述第一栅电极层上的冗余层及其两侧的部分遮蔽层；
执行第一刻蚀工艺，依次刻蚀暴露出的遮蔽层和衬底，以在第一栅电极层两侧的衬底中形成一沟槽，在此过程中所述掩膜层被去除且所述第一栅电极层和所述第二栅电极层上的冗余层均被去除或均被保留；
执行外延生长工艺，在所述沟槽中形成一外延层；以及，
在形成有所述外延层之后，执行第二蚀刻工艺，去除剩余的遮蔽层以及所述第一栅电极层和所述第二栅电极层上的膜层，以暴露出所述第一栅电极层、所述第二栅电极层和所述衬底。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一栅电极层、所述第二栅电极层、所述保护层和所述冗余层的形成方法包括：
在所述衬底上依次沉积一栅极材料层、一保护材料层和一冗余材料层；
在所述衬底上形成一图形化的硬掩膜层，所述硬掩膜层定义出需形成的第一栅电极层和第二栅电极层的图形；
以所述硬掩膜层为掩膜，依次刻蚀所述冗余材料层、所述保护材料层和所述栅极材料层，以同时形成所述第一栅电极层、第二栅电极层、所述保护层和所述冗余层。
3.如权利要求1所述的半导体器件的形成方法，其特征在于，所述遮蔽层的形成方法包括：
形成一遮蔽材料层，所述遮蔽材料层覆盖所述衬底的表面和所述冗余层；
在所述遮蔽材料层上形成一填充层，所述填充层覆盖所述衬底表面上的遮蔽材料层，并暴露出所述第一栅电极层和所述第二栅电极层上的遮蔽材料层；
去除位于所述第一栅电极层和所述第二栅电极层上方的遮蔽材料层，暴露出所述冗余层，形成所述遮蔽层。
4.如权利要求3所述的半导体器件的形成方法，其特征在于，通过回刻工艺去除所述第一栅电极层和所述第二栅电极层上方的遮蔽材料层。
5.如权利要求1所述的半导体器件的形成方法，其特征在于，利用光刻和显影工艺形成所述掩膜层。
6.如权利要求1所述的半导体器件的形成方法，其特征在于，所掩膜层的形成方法，包括：
在所述衬底上形成一掩膜材料层，所述掩膜材料层覆盖所述第一区域和所述第二区域；
在所述掩膜材料层上形成一图形化的光刻胶，所述图形化的光刻胶暴露出所述第一栅电极层上方的掩膜材料层，以及暴露出所述第一栅电极层两侧的部分衬底上方的掩膜材料层；
以所述图形化的光刻胶为掩膜去除暴露出的所述掩膜材料层，形成所述掩膜层。
7.如权利要求1所述的半导体器件的形成方法，其特征在于，所述沟槽的形状为sigma形状。
8.如权利要求7所述的半导体器件的形成方法，其特征在于，所述第一刻蚀工艺包括：
以所述掩膜层为掩膜执行第一步刻蚀，对暴露出的遮蔽层和衬底进行刻蚀，以在衬底中形成一U型沟槽；
去除所述掩膜层；
执行第二步刻蚀，以对U型沟槽进行处理形成sigma形状的沟槽。
9.如权利要求8所述的半导体器件的形成方法，其特征在于，所述第一步刻蚀为等离子体刻蚀。
10.如权利要求8所述的半导体器件的形成方法，其特征在于，所述第二步刻蚀为TMAH刻蚀。
11.如权利要求8所述的半导体器件的形成方法，其特征在于，在执行所述第二步刻蚀时，所述冗余层被去除。
12.如权利要求1所述的半导体器件的形成方法，其特征在于，在执行所述第二刻蚀工艺时，所述冗余层和所述保护层被去除。
13.如权利要求1所述的半导体器件的形成方法，其特征在于，所述外延层为压应力层。
14.一种半导体器件，其特征在于，采用如权利要求1‐13其中之一所述的半导体器件的形成方法形成。
CN201710335177.0A 2017-05-12 2017-05-12 半导体器件及其形成方法 Active CN108878364B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710335177.0A CN108878364B (zh) 2017-05-12 2017-05-12 半导体器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710335177.0A CN108878364B (zh) 2017-05-12 2017-05-12 半导体器件及其形成方法

Publications (2)

Publication Number Publication Date
CN108878364A true CN108878364A (zh) 2018-11-23
CN108878364B CN108878364B (zh) 2020-08-28

Family

ID=64319993

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710335177.0A Active CN108878364B (zh) 2017-05-12 2017-05-12 半导体器件及其形成方法

Country Status (1)

Country Link
CN (1) CN108878364B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023087154A1 (zh) * 2021-11-16 2023-05-25 华为技术有限公司 一种芯片、芯片的制作方法及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103779277A (zh) * 2012-10-18 2014-05-07 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US20150044831A1 (en) * 2013-08-09 2015-02-12 United Microelectronics Corp. Semiconductor process
CN106653751A (zh) * 2015-11-04 2017-05-10 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103779277A (zh) * 2012-10-18 2014-05-07 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US20150044831A1 (en) * 2013-08-09 2015-02-12 United Microelectronics Corp. Semiconductor process
CN106653751A (zh) * 2015-11-04 2017-05-10 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023087154A1 (zh) * 2021-11-16 2023-05-25 华为技术有限公司 一种芯片、芯片的制作方法及电子设备

Also Published As

Publication number Publication date
CN108878364B (zh) 2020-08-28

Similar Documents

Publication Publication Date Title
US10083872B2 (en) Methods for forming Fin field-effect transistors
CN103219340B (zh) 用于具有线端延长的晶体管的结构和方法
US10037921B2 (en) Structure and formation method of fin-like field effect transistor
US20160163862A1 (en) Epitaxial block layer for a fin field effect transistor device
US20150380259A1 (en) Mechanisms for Forming Patterns Using Multiple Lithography Processes
US20150111351A1 (en) Method for Manufacturing a Field Effect Transistor of a Non-Planar Type
JP2007511078A5 (zh)
US20150162435A1 (en) Asymmetric channel growth of a cladding layer over fins of a field effect transistor (finfet) device
CN110943081A (zh) 半导体装置
US20160086952A1 (en) Preventing epi damage for cap nitride strip scheme in a fin-shaped field effect transistor (finfet) device
CN109830462B (zh) 制作半导体元件的方法
CN108878364A (zh) 半导体器件及其形成方法
US10103062B2 (en) Method for fabricating semiconductor device having gate structure
CN110875191A (zh) 鳍式晶体管的制造方法
CN109637979A (zh) 栅极的制造方法
US11695062B2 (en) Semiconductor structure and forming method thereof
WO2022100055A1 (zh) 半导体结构的制造方法及半导体结构
CN110620084B (zh) 半导体器件的形成方法
US20160196975A1 (en) Method of Providing An Implanted Region In A Semiconductor Structure
CN108831829B (zh) 一种分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺
CN107978528B (zh) 一种改善锗硅源漏极形貌的制备方法
US20230387303A1 (en) Method for fabricating vertical channel nanowire transistor with asymmetric stress distribution
CN109103211A (zh) 背照式图像传感器及其形成方法
CN109671675B (zh) 半导体结构及其形成方法
CN111755327B (zh) 鳍式场效应晶体管器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant