CN107978528B - 一种改善锗硅源漏极形貌的制备方法 - Google Patents
一种改善锗硅源漏极形貌的制备方法 Download PDFInfo
- Publication number
- CN107978528B CN107978528B CN201711191234.9A CN201711191234A CN107978528B CN 107978528 B CN107978528 B CN 107978528B CN 201711191234 A CN201711191234 A CN 201711191234A CN 107978528 B CN107978528 B CN 107978528B
- Authority
- CN
- China
- Prior art keywords
- trench isolation
- shallow trench
- germanium
- isolation structure
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 title claims abstract description 27
- 238000002360 preparation method Methods 0.000 title claims abstract description 18
- 238000002955 isolation Methods 0.000 claims abstract description 68
- 238000005530 etching Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 13
- 230000004888 barrier function Effects 0.000 claims description 9
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 abstract description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种改善锗硅源漏极形貌的制备方法，包括以下步骤：提供一半导体基体，以及至少一个布置在位于第一浅槽隔离结构和第二浅槽隔离结构之间的半导体基体上方的栅极结构；形成掩膜层；刻蚀出沟槽；在所述掩膜层上形成一氧化物层；将所述氧化物层平坦化，并使所述掩膜层露出；并形成U型凹槽；刻蚀所述U型凹槽；在所述Σ结构凹槽的内部外延生长锗硅源漏极。本方法进行能够显著改善浅槽隔离边界结构区域锗硅生长形貌，增加浅槽隔离边界结构中锗硅对沟道的应力，能够有效提升浅槽隔离边界结构的器件性能，同时还能避免现有结构中容易出现的有源区的电流泄漏问题。
Description
技术领域
本发明涉及一种半导体制备工艺，尤其涉及一种改善锗硅源漏极形貌的制备方法。
背景技术
随着集成电路的发展，场效应尺寸越来越小，半导体制造中引入了应力技术来改变沟道中的晶格结构，从而提高沟道中的载流子的迁移率；在32nm以下的工艺中，从现有的研究来看在沟道上施加拉应力能提高电子的迁移率，而施加压应力则能提高空穴的迁移率。嵌入式锗硅技术被广泛应用以提高PMOS的的性能，嵌入式锗硅技术通过在PMOS在源区和漏区嵌入锗硅材料，能够向沟道区施加压应力，使得PMOS的性能得到显著的提升。
在现有嵌入式锗硅工艺中，是采用如下的制备工艺：提供一半导体基体，在其上面形成浅槽隔离结构和栅极结构，再刻蚀形成U型凹槽后形成Σ结构凹槽，在刻蚀成Σ结构凹槽时会将Σ结构凹槽刻蚀到浅槽隔离结构的边界部分，形成浅槽隔离边界结构，如图1所示；浅槽隔离结构(Shallow Trench Isolation,STI)相邻的浅槽隔离边界结构(STI-bounded)(图1圆圈标注处)的生长形貌不足，不利于提高对沟道的应力。因此浅槽隔离边界结构(STI-bounded)的器件性能提升比较困难。
发明内容
本发明为解决现有技术中的上述问题提出的一种能显著改善浅槽隔离边界结构区域锗硅生长形貌，增加浅槽隔离边界结构中锗硅对沟道的应力，能够有效提升浅槽隔离边界结构的器件性能，同时还能避免现有结构中容易出现的有源区漏电问题的改善锗硅源漏极形貌的制备方法。
为实现上述目的，本发明采用以下技术方案：
一种改善锗硅源漏极形貌的制备方法，包括以下步骤：
S1提供一半导体基体，在所述半导体基体的顶部刻蚀形成第一浅槽隔离结构和第二浅槽隔离结构，以及至少一个布置在位于第一浅槽隔离结构和第二浅槽隔离结构之间的半导体基体上方的栅极结构；
S2在所述栅极结构的顶面和侧面以及所述半导体基体表面形成一掩膜层；
S3在所述掩膜层相邻栅极结构之间刻蚀出沟槽并停止于掩膜层中；
S4在所述掩膜层上形成一氧化物层；
S5将所述氧化物层平坦化，并使所述掩膜层露出；
S6在所述掩膜层表面形成一光刻阻挡层，并对所述沟槽位置图案化，并形成U型凹槽；
S7去除光刻阻挡层；
S8刻蚀所述U型凹槽，并形成不接触到所述第一浅槽隔离结构和第二浅槽隔离结构侧面的Σ结构凹槽；
S9在所述Σ结构凹槽的内部外延生长锗硅源漏极。
为了进一步优化上述技术方案，本发明所采取的技术措施为：
优选的，所述沟槽为U型沟槽。
优选的，所述第一浅槽隔离结构和第二浅槽隔离结构顶面均设置有栅极结构。
更优选的，所述Σ结构凹槽的侧面与所述第一浅槽隔离结构和第二浅槽隔离结构的侧面均不接触。
更优选的，完成S6步骤后的所述第一浅槽隔离结构和第二浅槽隔离结构顶面的栅极结构的侧面的掩膜层具有一定的厚度，所述掩膜层使刻蚀形成所述Σ结构凹槽时不刻蚀到所述第一浅槽隔离结构和第二浅槽隔离结构的侧面。
优选的，所述掩膜层材质为氮化硅材质。
优选的，所述氧化物层的材质为氧化硅。
优选的，所述第一浅槽隔离结构和第二浅槽隔离结构为倒梯形结构。
优选的，所述S8的刻蚀方法为湿法刻蚀。
优选的，所述湿法刻蚀所用刻蚀溶液为四甲基氢氧化铵。
本发明采用上述技术方案，与现有技术相比，具有如下技术效果：
本方法进行能够显著改善浅槽隔离边界结构区域锗硅生长形貌，增加浅槽隔离边界结构中锗硅对沟道的应力，能够有效提升浅槽隔离边界结构的器件性能，同时还能避免现有结构中容易出现的有源区(AA，active area)的电流泄漏问题。
附图说明
图1为现有的嵌入式锗硅工艺的锗硅源漏极形貌的剖面示意图；
图2为本发明一种优选实施例中完成步骤S3后的结构剖面示意图；
图3为本发明一种优选实施例中完成步骤S4后的结构剖面示意图；
图4为本发明一种优选实施例中完成步骤S5后的结构剖面示意图；
图5为本发明一种优选实施例中完成步骤S6后的结构剖面示意图；
图6为本发明一种优选实施例中完成步骤S7后的结构剖面示意图；
图7为本发明一种优选实施例中完成步骤S8后的结构剖面示意图；
图8为本发明一种优选实施例中完成步骤S9后的结构剖面示意图；
图9为本发明一种优选实施例中锗硅源漏极形貌的制作流程示意图；
其中的附图标记为：
1半导体基体；2第一浅槽隔离结构；3第二浅槽隔离结构；4栅极结构；5掩膜层；6沟槽；7光刻阻挡层；8U型凹槽；9Σ结构凹槽；10氧化物层。
具体实施方式
本发明提供了一种改善锗硅源漏极形貌的制备方法。
下面通过具体实施例对本发明进行详细和具体的介绍，以使更好的理解本发明，但是下述实施例并不限制本发明范围。
如图9的流程图所示，本发明公开了一种改善锗硅源漏极形貌的制备方法，包括以下步骤：
如图2所示，S1提供一半导体基体1，在所述半导体基体1的顶部刻蚀形成第一浅槽隔离结构2和第二浅槽隔离结构3，以及至少一个布置在位于第一浅槽隔离结构2和第二浅槽隔离结构3之间的半导体基体1上方的栅极结构4；
S2在所述栅极结构4的顶面和侧面以及所述半导体基体1表面形成一掩膜层5；
S3在所述掩膜层5相邻栅极结构4之间刻蚀出沟槽6并停止于掩膜层5中；所述刻蚀为干法刻蚀；
如图3所示，S4在所述掩膜层5上形成一氧化物层10；所述氧化物层10的形成方式为沉积；
如图4所示，S5将所述氧化物层10平坦化，并使所述掩膜层5露出；所述平坦化的方法为化学机械研磨；
如图5所示，S6在所述掩膜层5表面形成一光刻阻挡层7，并对所述沟槽6位置图案化，并形成U型凹槽8；所述光刻阻挡层7的形成方式为沉积，所述图案化的方法为曝光、显影和刻蚀；
如图6所示，S7去除光刻阻挡层7；去除所述光刻阻挡层7的方式为化学机械研磨或湿法去除；
如图7所示，S8刻蚀所述U型凹槽8，并形成不接触到所述第一浅槽隔离结构2和第二浅槽隔离结构3侧面的Σ结构凹槽9；
如图8所示，S9在所述Σ结构凹槽9的内部外延生长锗硅源漏极。
进一步的，在一种较佳的实施例中，所述沟槽6为U型沟槽6。
进一步的，在一种较佳的实施例中，所述第一浅槽隔离结构2和第二浅槽隔离结构3顶面均设置有栅极结构4。
再进一步的，在一种较佳的实施例中，所述Σ结构凹槽9的侧面与所述第一浅槽隔离结构2和第二浅槽隔离结构3的侧面均不接触。
再进一步的，在一种较佳的实施例中，完成S6步骤后的所述第一浅槽隔离结构2和第二浅槽隔离结构3顶面的栅极结构4的侧面的掩膜层5具有一定厚度，所述掩膜层5使刻蚀形成所述Σ结构凹槽9时不刻蚀到所述第一浅槽隔离结构2和第二浅槽隔离结构3的侧面。在栅极和基体表面沉积一定厚度的掩膜层(>130A)；在对掩膜层进行瀑光、显影和蚀刻时，在STI顶部的栅极结构靠近锗硅的浅槽隔离边界结构一侧保留足够厚度的掩膜层；利用栅极侧壁足够厚度的掩膜层，确保在蚀刻基体形成U型凹陷的时候，靠近STI的基体不被蚀刻，有利于后续锗硅的外延生长；
进一步的，在一种较佳的实施例中，所述掩膜层5材质为氮化硅材质。
进一步的，在一种较佳的实施例中，所述氧化物层10的材质为氧化硅。
进一步的，在一种较佳的实施例中，所述第一浅槽隔离结构2和第二浅槽隔离结构3为倒梯形结构。
进一步的，在一种较佳的实施例中，所述S8的刻蚀方法为湿法刻蚀。
再进一步的，在一种较佳的实施例中，所述湿法刻蚀所用刻蚀溶液为四甲基氢氧化铵(TMAH)。
综上所述，本方法进行能够显著改善浅槽隔离边界结构区域锗硅生长形貌，增加浅槽隔离边界结构中锗硅对沟道的应力，能够有效提升浅槽隔离边界结构的器件性能，同时还能避免现有结构中容易出现的有源区的电流泄漏问题。
以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。
Claims (8)
1.一种改善锗硅源漏极形貌的制备方法，其特征在于，包括以下步骤：
S1提供一半导体基体，在所述半导体基体的顶部刻蚀形成第一浅槽隔离结构和第二浅槽隔离结构，以及至少一个布置在位于第一浅槽隔离结构和第二浅槽隔离结构之间的半导体基体上方的栅极结构；
S2在所述栅极结构的顶面和侧面以及所述半导体基体表面形成一掩膜层；
S3在所述掩膜层相邻栅极结构之间刻蚀出沟槽并停止于掩膜层中；
S4在所述掩膜层上形成一氧化物层；
S5将所述氧化物层平坦化，并使所述掩膜层露出；
S6在所述掩膜层表面形成一光刻阻挡层，并对所述沟槽位置图案化，并形成U型凹槽；
S7去除光刻阻挡层；
S8刻蚀所述U型凹槽，并形成不接触到所述第一浅槽隔离结构和第二浅槽隔离结构侧面的Σ结构凹槽；
S9在所述Σ结构凹槽的内部外延生长锗硅源漏极；
所述第一浅槽隔离结构和第二浅槽隔离结构顶面均设置有栅极结构；
完成S6步骤后的所述第一浅槽隔离结构和第二浅槽隔离结构顶面的栅极结构的侧面的掩膜层具有一定厚度，所述掩膜层使刻蚀形成所述Σ结构凹槽时不刻蚀到所述第一浅槽隔离结构和第二浅槽隔离结构的侧面。
2.根据权利要求1所述的改善锗硅源漏极形貌的制备方法，其特征在于，所述沟槽为U型沟槽。
3.根据权利要求1所述的改善锗硅源漏极形貌的制备方法，其特征在于，所述Σ结构凹槽的侧面与所述第一浅槽隔离结构和第二浅槽隔离结构的侧面均不接触。
4.根据权利要求1所述的改善锗硅源漏极形貌的制备方法，其特征在于，所述掩膜层材质为氮化硅材质。
5.根据权利要求1所述的改善锗硅源漏极形貌的制备方法，其特征在于，所述氧化物层的材质为氧化硅。
6.根据权利要求1所述的改善锗硅源漏极形貌的制备方法，其特征在于，所述第一浅槽隔离结构和第二浅槽隔离结构为倒梯形结构。
7.根据权利要求1所述的改善锗硅源漏极形貌的制备方法，其特征在于，所述S8的刻蚀方法为湿法刻蚀。
8.根据权利要求7所述的改善锗硅源漏极形貌的制备方法，其特征在于，所述湿法刻蚀所用刻蚀溶液为四甲基氢氧化铵。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711191234.9A CN107978528B (zh) | 2017-11-24 | 2017-11-24 | 一种改善锗硅源漏极形貌的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711191234.9A CN107978528B (zh) | 2017-11-24 | 2017-11-24 | 一种改善锗硅源漏极形貌的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107978528A CN107978528A (zh) | 2018-05-01 |
| CN107978528B true CN107978528B (zh) | 2020-06-30 |
Family
ID=62011565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711191234.9A Active CN107978528B (zh) | 2017-11-24 | 2017-11-24 | 一种改善锗硅源漏极形貌的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107978528B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110783175B (zh) * | 2019-10-25 | 2022-05-27 | 上海华力集成电路制造有限公司 | 嵌入式锗硅的制造方法、cmos器件及锗硅生长区域版图 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102456739A (zh) * | 2010-10-28 | 2012-05-16 | 中国科学院微电子研究所 | 半导体结构及其形成方法 |
| CN103681327A (zh) * | 2012-09-06 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体结构及其形成方法 |
| US9214396B1 (en) * | 2014-06-03 | 2015-12-15 | Globalfoundries Inc. | Transistor with embedded stress-inducing layers |
| CN105489496A (zh) * | 2014-10-01 | 2016-04-13 | 格罗方德半导体公司 | 于嵌入式硅锗消除滑雪斜坡的光学邻近校正扩大虚拟电极 |
-
2017
- 2017-11-24 CN CN201711191234.9A patent/CN107978528B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102456739A (zh) * | 2010-10-28 | 2012-05-16 | 中国科学院微电子研究所 | 半导体结构及其形成方法 |
| CN103681327A (zh) * | 2012-09-06 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体结构及其形成方法 |
| US9214396B1 (en) * | 2014-06-03 | 2015-12-15 | Globalfoundries Inc. | Transistor with embedded stress-inducing layers |
| CN105489496A (zh) * | 2014-10-01 | 2016-04-13 | 格罗方德半导体公司 | 于嵌入式硅锗消除滑雪斜坡的光学邻近校正扩大虚拟电极 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107978528A (zh) | 2018-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103177950B (zh) | 制造鳍器件的结构和方法 | |
| TWI629790B (zh) | 半導體元件及其製作方法 | |
| WO2011088687A1 (zh) | 一种隧穿场效应晶体管的制备方法 | |
| CN106952818B (zh) | 半导体结构的形成方法 | |
| CN103681846A (zh) | 半导体装置及其制造方法 | |
| KR20090128885A (ko) | Ｐｍｏｓ 영역에 라이너 질화막이 없는 소자분리막형성방법 | |
| CN107978528B (zh) | 一种改善锗硅源漏极形貌的制备方法 | |
| US6875680B1 (en) | Methods of manufacturing transistors using dummy gate patterns | |
| CN110875191A (zh) | 鳍式晶体管的制造方法 | |
| KR101017051B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| CN103681342B (zh) | 一种导电沟道制作方法 | |
| KR100906557B1 (ko) | 반도체소자 및 그 제조방법 | |
| KR100951740B1 (ko) | 반도체 소자의 제조 방법 | |
| CN108682685B (zh) | 半导体器件及其制作方法 | |
| CN108109917B (zh) | 场效应晶体管的隔离结构及其制作方法 | |
| TW201742125A (zh) | 半導體裝置及其製作方法 | |
| KR20080046483A (ko) | 반도체 장치 및 그 형성방법 | |
| US11217483B2 (en) | Semiconductor structure and fabrication method thereof | |
| CN110854201B (zh) | 鳍式晶体管的制造方法 | |
| CN108281442A (zh) | 图像传感器及其形成方法 | |
| KR100851921B1 (ko) | 반도체 소자의 트렌치 형성 방법 및 이를 이용한 리세스게이트 형성 방법 | |
| CN108365011B (zh) | 一种基于封装应变技术的应变nmosfet | |
| CN118116806A (zh) | 半导体结构的形成方法 | |
| KR20010060552A (ko) | 플래쉬 메모리 소자 제조방법 | |
| KR101004806B1 (ko) | 패시트 현상을 제거한 상승된 소오스-드레인 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |