KR19990041569A - 반도체장치의 소자격리방법 - Google Patents

반도체장치의 소자격리방법 Download PDF

Info

Publication number
KR19990041569A
KR19990041569A KR1019970062180A KR19970062180A KR19990041569A KR 19990041569 A KR19990041569 A KR 19990041569A KR 1019970062180 A KR1019970062180 A KR 1019970062180A KR 19970062180 A KR19970062180 A KR 19970062180A KR 19990041569 A KR19990041569 A KR 19990041569A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
device isolation
hard mask
trench
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1019970062180A
Other languages
English (en)
Inventor
박종성
Original Assignee
구본준
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체 주식회사 filed Critical 구본준
Priority to KR1019970062180A priority Critical patent/KR19990041569A/ko
Publication of KR19990041569A publication Critical patent/KR19990041569A/ko
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/692—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their composition, e.g. multilayer masks or materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/693—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
    • H10P50/695—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks or sidewalls or to modify the mask

Landscapes

  • Element Separation (AREA)

Abstract

본 발명은 반도체장치의 소자격리방법에 관한 것으로서 반도체기판 상의 소정 부분에 측면이 정(positive)의 경사를 갖는 희생층을 형성하여 소자의 활성영역과 소자격리영역을 한정하는 공정과, 상기 반도체기판 상의 소자격리영역에 상기 희생층에 의해 측면이 역(negative)의 경사를 갖는 하드마스크층을 형성하는 공정과, 상기 희생층을 상기 반도체기판의 소자격리영역이 노출되도록 선택적으로 제거하고 상기 하드마스크층을 마스크로 사용하여 측면이 정(positive)의 경사를 갖는 트렌치를 형성하는 공정과, 상기 트렌치 내에서 측면이 역(negative)의 경사를 가지고 상기 하드마스크층에 의해 상기 반도체기판 보다 높은 부분은 측면이 정(positive)의 경사를 갖는 필드산화막을 형성하는 공정을 구비한다. 따라서, 필드산화막의 반도체기판 보다 높은 부분이 정(positive)의 경사를 가지므로 이후에 공정에서 채널 이온 주입이나 소오스 및 드레인영역을 형성할 때 필드산화막의 하부에도 이온이 주입되어 누설 전류가 흐르는 것을 방지할 뿐만 아니라 게이트 식각 공정시 필드산화막의 모서리 부분에 식각 잔류물이 남는 것을 방지할 수 있어 소자의 신뢰성을 향상시킬 수 있다.

Description

반도체장치의 소자격리방법(method for isolating semiconductor device)
본 발명은 반도체장치의 소자격리방법에 관한 것으로서, 특히, 트렌치(trench)를 이용한 반도체장치의 소자격리방법에 관한 것이다.
반도체장치의 집적화가 거듭되면서 반도체장치의 상당한 면적을 점유하는 소자격리영역을 줄이기 위한 기술 개발이 활발히 진행되고 있다.
반도체장치의 집적화가 거듭되면서 반도체장치의 상당한 면적을 점유하는 소자격리영역을 줄이기 위한 기술 개발이 활발히 진행되고 있다.
일반적으로 반도체장치는 LOCOS(Local Oxidation of Silicon) 방법으로 소자를 격리하였다. LOCOS 방법은 활성영역을 한정하는 산화마스크인 질화막과 반도체기판의 열적 특성이 다르기 때문에 발생하는 스트레스를 해소하기 위하여 질화막과 반도체기판 사이에 박막의 버퍼산화막(buffer oxide)을 형성하고 산화시켜 소자격리영역으로 이용되는 필드산화막를 형성한다. 상기에서 필드산화막은 반도체기판의 수직 방향으로 성장할 뿐만 아니라 산화체(Oxidant : 02)가 버퍼산화막을 따라 수평 방향으로도 확산되므로 질화막의 패턴 엣지(edage)밑으로 성장되게 되는 특징을 갖는다.
이와같이 필드산화막이 활성 영역을 잠식하는 현상을 그 형상이 새의 부리 모양과 유사하여 버즈 비크(Bird's Beak)이라 한다. 이러한 버드 비크의 길이는 필드산화막 두께의 1/2이나 된다. 그러므로, 활성 영역의 크기가 감소되는 것을 줄이기 위하여는 버즈 비크의 길이를 최소화 하여야 한다.
버즈 비크의 길이를 줄이기 위한 방법으로 필드산화막의 두께를 감소시키는 방식이 도입되었으나 16M DRAM급 이상에서 필드산화막의 두께를 감소시키면 배선과 반도체기판 사이의 정전 용량이 증가되어 신호전달 속도가 저하되는 문제가 발생된다. 또한, 소자의 게이트로 사용되는 배선에 의해 소자 사이의 격리영역에 형성되는 기생 트랜지스터의 문턱전압(Vt)이 저하되어 소자 사이의 격리특성이 저하되는 문제점이 있다.
따라서, 버즈 비크의 길이를 감소시키면서 소자격리를 하는 방법이 개발되었다. 버즈 비크의 길이를 감소시키면서 소자격리를 하는 방법으로는 스트레스 완충용 버퍼산화막의 두께를 낮추고 반도체기판과 질화막 사이에 다결정실리콘층을 개입시킨 PBLOCOS(Poly Si Buffered LOCOS), 버퍼산화막의 측벽을 질화막으로 보호하는 SILO(Sealed Interface LOCOS), 그리고, 반도체기판 내에 필드산화막을 형성시키는 리세스(Recessed) LOCOS 기술들이 있다.
그러나, 상기 기술들은 격리 영역 표면의 평탄도와 정밀한 디자인 룰(Design Rule) 등의 이유로 256M DRAM급 이상의 집적도를 갖는 차세대 소자의 소자격리기술로 적합하지 않게 되었다.
따라서, 기존의 여러 소자격리기술들의 문제점을 극복할 수 있는 BOX (buried oxide)형 트렌치 소자분리(trench isolation) 기술이 개발되었다. BOX형 소자격리기술 반도체기판에 트렌치를 형성하고 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 산화실리콘 또는 불순물이 도핑되지 않은 다결정실리콘을 매립한 구조를 갖는다. 그러므로, 버즈 비크가 발생되지 않아 활성영역의 손실이 전혀 없으며, 또한, 산화막을 메립하고 에치 백(etch back)하여 평탄한 표면을 얻을 수 있다.
도 1a 내지 도 1d는 종래 기술에 따른 소자격리방법을 도시하는 공정도이다.
도 1a를 참조하면, 반도체기판(11) 상에 열산화 방법으로 버퍼산화막(13)을 형성하고, 이 버퍼산화막(13) 상에 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 질화실리콘을 증착하여 하드마스크층(15)을 형성한다. 그리고, 하드마스크층(15) 상에 포토레지스트(도시되지 않음)를 도포한 후 노광 및 현상하여 소정 부분을 노출시킨다. 그 다음, 잔류하는 포토레지스트를 마스크로 사용하여 반도체기판(11)의 소정 부분이 노출되도록 하드마스크층(15) 및 버퍼산화막(13)을 경사식각하여 소자격리영역과 활성영역을 한정하고 포토레지스트를 제거한다.
도 1b를 참조하면, 하드마스크층(15)을 마스크로 사용하여 반도체기판(11)의 노출된 소자격리영역을 소정 깊이로 식각하여 트렌치(17)를 형성한다. 상기에서 트렌치(17)를 형성할 때 반응성이온식각(Reactive Ion Etching : 이하, RIE라 칭함) 방법이나 플라즈마 식각 방법으로 경사식각하여 트렌치(17)의 측면이 정(positive)의 경사를 갖도록 한다.
도 1c를 참조하면, 하드마스크층(15) 상에 트렌치(17)가 채워지도록 산화실리콘을 CVD 방법으로 증착한다. 트렌치(17)의 측면이 정(positive)의 경사를 가지므로 산화실리콘을 증착할 때 증착이 용이하고 내부에 보이드(void)가 형성되지 않는다.
그리고, 산화실리콘을 하드마스크층(15)이 노출되도록 RIE 방법이나 화학-기계적연마(Chemical Mechanical Polishing : 이하, CMP라 칭함) 방법으로 제거한다. 이 때, 산화실리콘이 트렌치(17) 내에 잔류하게 되어 필드산화막(19)이 된다. 상기에서 트렌치(17)의 측면이 정의 경사를 가지므로 이 트렌치(17) 내에 형성된 필드산화막(19)의 측면은 역(negative)의 경사를 갖게 된다.
도 1d를 참조하면, 하드마스크층(15)과 버퍼산화막(13)을 습식 식각 방법으로 순차적으로 제거하여 반도체기판(11)의 활성영역을 노출시킨다.
그러나, 상술한 종래의 반도체장치의 소자격리방법은 필드산화막이 역의 경사를 가지므로 반도체기판 보다 높게 되면 이 후에 채널 이온 주입이나 소오스 및 드레인영역을 형성할 때 필드산화막의 하부에 이온이 주입되지 않아 누설 전류가 흐르게 될 뿐만 아니라 게이트 식각 공정시 필드산화막과 반도체기판 사이의 모서리에 잔류물이 남게 되어 소자의 신뢰성을 저하시키는 문제점이 있었다.
따라서, 본 발명의 목적은 필드산화막의 반도체기판 보다 높은 부분의 측면이 정의 경사를 이루어 소자의 신뢰성을 향상시킬 수 있는 반도체장치의 소자격리방법을 제공함에 있다.
상기 목적을 달성하기 위해 본 발명에 따른 반도체장치의 소자격리방법은 반도체기판 상의 소정 부분에 측면이 정(positive)의 경사를 갖는 희생층을 형성하여 소자의 활성영역과 소자격리영역을 한정하는 공정과, 상기 반도체기판 상의 소자격리영역에 상기 희생층에 의해 측면이 역(negative)의 경사를 갖는 하드마스크층을 형성하는 공정과, 상기 희생층을 상기 반도체기판의 소자격리영역이 노출되도록 선택적으로 제거하고 상기 하드마스크층을 마스크로 사용하여 측면이 정(positive)의 경사를 갖는 트렌치를 형성하는 공정과, 상기 트렌치 내에서 측면이 역(negative)의 경사를 가지고 상기 하드마스크층에 의해 상기 반도체기판 보다 높은 부분은 측면이 정(positive)의 경사를 갖는 필드산화막을 형성하는 공정을 구비한다.
도 1a 내지 도 1d는 종래 기술에 따른 반도체장치의 소자격리방법을 도시하는 공정도
도 2a 내지 도 2d는 본 발명에 따른 반도체장치의 소자격리방법을 도시하는 공정도
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 도 2d는 본 발명에 따른 반도체장치의 소자격리방법을 도시하는 공정도이다.
도 2a를 참조하면, 반도체기판(21) 상에 산화실리콘을 CVD 방법으로 증착하여 희생층(23)을 형성한다. 그리고, 희생층(23) 상에 포토레지스트(도시되지 않음)를 도포한 후 노광 및 현상하여 소정 부분을 노출시켜 소자의 활성영역과 소자분리영역을 한정한다. 그 다음, 잔류하는 포토레지스트를 마스크로 사용하여 희생층(23)을 RIE 방법이나 플라즈마 식각 방법으로 측면이 정(positive)의 경사를 갖도록 경사식각하여 반도체기판(21)을 노출시킨다.
반도체기판(21) 상에 질화실리콘을 희생층(23)을 덮도록 CVD 방법으로 증착한 후 희생층(23)이 노출되도록 RIE 방법으로 에치 백하거나 CMP하여 하드마스크층(25)을 형성한다. 이 때, 희생층(23)의 측면은 정(positive)의 경사를 가지므로 하드마스크층(25)의 측면은 역(negative)의 경사를 갖게 된다.
도 2b를 참조하면, 희생층(23)을 습식 식각 방법을 사용하여 반도체기판(21)의 소자격리영역이 노출되도록 선택적으로 제거한다.
하드마스크층(25)을 마스크로 사용하여 반도체기판(21)의 노출된 소자격리영역을 소정 깊이로 식각하여 트렌치(27)를 형성한다. 이 때, RIE 방법이나 플라즈마 식각 방법으로 경사식각하여 트렌치(27)의 측면이 정(positive)의 경사를 갖도록 한다.
도 2c를 참조하면, 하드마스크층(25) 상에 트렌치(27)가 채워지도록 산화실리콘을 CVD 방법으로 증착한다. 이 때, 트렌치(27)의 측면이 정(positive)의 경사를 가지므로 산화실리콘의 증착이 용이하고 내부에 보이드(void)가 형성되지 않는다.
그리고, 산화실리콘을 하드마스크층(25)이 노출되도록 RIE 방법이나 CMP 방법으로 제거한다. 이 때, 산화실리콘이 트렌치(27) 내에 잔류하게 되어 필드산화막(29)이 된다. 상기에서 트렌치(27)의 측면이 정(positive)의 경사를 가지고 하드마스크층(25)이 역(negative)의 경사를 가지므로 필드산화막(29)은 트렌치(27) 내에서 역(negative)의 경사를 가지며 반도체기판(21) 상에서 정(positive)의 경사를 갖는다.
도 2d를 참조하면, 하드마스크층(25)을 습식 식각 방법으로 선택적으로 제거하여 반도체기판(11)의 활성영역을 노출시킨다.
상술한 바와 같이 본 발명에 따른 반도체장치의 소자격리방법은 역(negative)의 경사를 갖는 하드마스크층을 마스크로 사용하여 정(positive)의 경사를 갖는 트렌치를 형성한 후 산화실리콘을 트렌치를 채우도록 증착하여 트렌치 내에서 역(negative)의 경사를 갖고 반도체기판 상에서 하드마스크층에 의해 정(positive)의 경사를 갖는 필드산화막을 형성한다.
따라서, 본 발명은 필드산화막의 반도체기판 보다 높은 부분이 정(positive)의 경사를 가지므로 이후에 공정에서 채널 이온 주입이나 소오스 및 드레인영역을 형성할 때 필드산화막의 하부에도 이온이 주입되어 누설 전류가 흐르는 것을 방지할 뿐만 아니라 게이트 식각 공정시 필드산화막의 모서리 부분에 식각 잔류물이 남는 것을 방지할 수 있어 소자의 신뢰성을 향상시킬 수 있는 잇점이 있다.

Claims (3)

  1. 반도체기판 상의 소정 부분에 측면이 정(positive)의 경사를 갖는 희생층을 형성하여 소자의 활성영역과 소자격리영역을 한정하는 공정과,
    상기 반도체기판 상의 소자격리영역에 상기 희생층에 의해 측면이 역(negative)의 경사를 갖는 하드마스크층을 형성하는 공정과,
    상기 희생층을 상기 반도체기판의 소자격리영역이 노출되도록 선택적으로 제거하고 상기 하드마스크층을 마스크로 사용하여 측면이 정(positive)의 경사를 갖는 트렌치를 형성하는 공정과,
    상기 트렌치 내에서 측면이 역(negative)의 경사를 가지고 상기 하드마스크층에 의해 상기 반도체기판 보다 높은 부분은 측면이 정(positive)의 경사를 갖는 필드산화막을 형성하는 공정을 구비하는 반도체장치의 소자격리방법.
  2. 청구항 1에 있어서 상기 희생층을 산화실리콘으로 형성하고 상기 하드마스크층을 질화실리콘으로 형성하는 반도체장치의 소자격리방법.
  3. 청구항 1에 있어서 상기 트렌치를 반응성이온식각(Reactive Ion Etching) 방법이나 플라즈마 식각 방법으로 경사식각하여 형성하는 반도체장치의 소자격리방법.
KR1019970062180A 1997-11-22 1997-11-22 반도체장치의 소자격리방법 Withdrawn KR19990041569A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970062180A KR19990041569A (ko) 1997-11-22 1997-11-22 반도체장치의 소자격리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970062180A KR19990041569A (ko) 1997-11-22 1997-11-22 반도체장치의 소자격리방법

Publications (1)

Publication Number Publication Date
KR19990041569A true KR19990041569A (ko) 1999-06-15

Family

ID=66093215

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970062180A Withdrawn KR19990041569A (ko) 1997-11-22 1997-11-22 반도체장치의 소자격리방법

Country Status (1)

Country Link
KR (1) KR19990041569A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020081901A (ko) * 2001-04-20 2002-10-30 아남반도체 주식회사 트렌치 구조의 소자분리막 제조방법
US8987118B2 (en) 2012-11-07 2015-03-24 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020081901A (ko) * 2001-04-20 2002-10-30 아남반도체 주식회사 트렌치 구조의 소자분리막 제조방법
US8987118B2 (en) 2012-11-07 2015-03-24 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device

Similar Documents

Publication Publication Date Title
EP1213757B1 (en) Integrated circuits having adjacent p-type doped regions having shallow trench isolation structures without liner layers therebetween and methods of forming same
KR100312943B1 (ko) 반도체장치 및 그의 제조방법
KR100226501B1 (ko) 반도체장치의 소자격리방법
KR100242526B1 (ko) 반도체장치의 소자격리방법
KR100246197B1 (ko) 반도체장치의 소자격리방법
KR100474588B1 (ko) 반도체장치의소자격리방법
KR100226500B1 (ko) 반도체장치의 소자격리방법
KR100271802B1 (ko) 반도체장치의소자격리방법
KR19990070373A (ko) 반도체장치의 소자격리방법
KR20000019068A (ko) 반도체장치의 소자격리방법
KR19990000764A (ko) 반도체장치의 소자격리방법
KR100249023B1 (ko) 반도체장치의 소자격리방법
KR100242523B1 (ko) 반도체장치의 소자격리방법
KR19990081483A (ko) 반도체장치의 소자 격리 방법
KR100269623B1 (ko) 반도체장치의 소자격리방법
KR100246198B1 (ko) 반도체장치의 소자격리방법
KR20000015298A (ko) 반도체장치의 소자격리방법
KR19990039742A (ko) 반도체장치의 소자격리방법
KR19990010247A (ko) 반도체장치의 소자격리방법
KR100209599B1 (ko) 반도체소자의 격리막 형성방법
KR20010004450A (ko) 반도체장치의 소자격리방법
KR100269603B1 (ko) 반도체장치의 필드산화막 형성방법
KR19990048259A (ko) 반도체장치의 소자격리방법
KR100328707B1 (ko) 반도체장치의 소자격리 방법
KR19990000762A (ko) 반도체장치의 소자격리방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PC1203 Withdrawal of no request for examination

St.27 status event code: N-1-6-B10-B12-nap-PC1203

WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid
P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000