CN107664916A - 半导体装置及其制造方法 - Google Patents

Abstract

本公开涉及半导体装置及其制造方法。其中一个实施例提供了一种制造半导体装置的方法，其包括：在衬底之上施加第一光致抗蚀剂层；对第一光致抗蚀剂层执行第一光刻处理，使得形成第一光致抗蚀剂的第一图案和第二图案；在图案化后的第一光致抗蚀剂层之上施加第二光致抗蚀剂层；对第二光致抗蚀剂层执行第二光刻处理，使得暴露出第一光致抗蚀剂的第一图案，而遮挡第一光致抗蚀剂的第二图案，其中第二光致抗蚀剂为正性光致抗蚀剂，第二光刻处理包括用负显影液对第二光致抗蚀剂进行负显影处理。

Description

半导体装置及其制造方法

技术领域

本公开涉及半导体领域，具体来说，涉及半导体装置及其制造方法。

背景技术

在光刻处理的曝光过程中，由于干涉和衍射等光学效应，导致投影到晶圆上的图案与设计的掩模板上的图案不一样。随着图案尺寸的缩小，这种现象更加明显。这时必须进行光学临近修正(optical proximity correction，OPC)。但是目前对于密集分布的阵列图案的边缘的修正效果不佳。

因此存在对于新的技术的需求。

发明内容

本公开的一个目的是提供一种新颖的半导体装置制造方法及相应的结构。

根据本公开的第一方面，提供了一种制造半导体装置的方法，其包括：在衬底之上施加第一光致抗蚀剂层；对第一光致抗蚀剂层执行第一光刻处理，使得形成第一光致抗蚀剂的第一图案和第二图案；在图案化后的第一光致抗蚀剂层之上施加第二光致抗蚀剂层；对第二光致抗蚀剂层执行第二光刻处理，使得暴露出第一光致抗蚀剂的第一图案，而遮挡第一光致抗蚀剂的第二图案，其中第二光致抗蚀剂为正性光致抗蚀剂，第二光刻处理包括用负显影液对第二光致抗蚀剂进行负显影处理。

根据本公开的第二方面，提供了一种半导体装置，其包括：衬底；位于衬底之上的第一光致抗蚀剂的第一图案和第二图案；第二光致抗蚀剂的第三图案，包围第一光致抗蚀剂的第二图案的部分或全部，从而遮挡第二图案，只露出第一图案，其中第二光致抗蚀剂为经受过负显影处理的正性光致抗蚀剂。

通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得更为清楚。

附图说明

构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。

参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：

图1示出了根据本公开示例性实施例的半导体装置制造方法的流程图。

图2A-2B示出了在根据本公开示例性实施例的半导体装置制造方法中，制作的第一图案和第二图案的具体示例的平面示意图。

图3A-3B示出了第一图案和第二图案的各种替代示例的平面示意图。

图4A-4H分别示出了在根据本公开一个示例性实施例来制造半导体装置的一个方法示例的各个步骤处的装置截面示意图。

图5A-5H分别示出了在根据本公开另一个示例性实施例来制造半导体装置的一个方法示例的各个步骤处的装置截面示意图。

注意，在以下说明的实施方式中，有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分，而省略其重复说明。在本说明书中，使用相似的标号和字母表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

为了便于理解，在附图等中所示的各结构的位置、尺寸及范围等有时不表示实际的位置、尺寸及范围等。因此，所公开的发明并不限于附图等所公开的位置、尺寸及范围等。

具体实施方式

本申请的发明人发现，目前对于阵列边缘图案的光学临近修正主要依靠调整关键尺寸大小(critical dimension size tuning)和增加散射条(scattering bar)等传统手段完成。散射条的宽度必须小于光刻机的分辨率，在曝光时，它们只对光线起散射作用，而不应该在光致抗蚀剂上形成图像。这些传统方法不能把阵列边缘图案修成与阵列中间的图案完全一致，而且随着关键尺寸减小，阵列边缘图案的不一致会导致工艺窗口变小。而且这些方法会对边缘线条造成侧墙过于倾斜，对边缘孔洞造成圆度下降等问题。

而且本申请的发明人经过研究认为，阵列边缘和阵列中间的图案修正效果不同主要是由于光学临近效应影响不同。中间图案接受来自两边临近图案的衍射光等的影响。而边缘图案只有一边受相邻图案的衍射光等影响，而另一边没有。这种不对称导致边缘图案的“变形”更为严重的问题。

鉴于上述研究，本申请的发明人想到一种改进结构，即，在光刻图案化时在阵列图案的外围形成额外的辅助图案，使得阵列边缘图案像中间图案一样在两边都受到临近图案的光学影响，但是在光刻完成后要进行后续其他处理(例如刻蚀或掺杂处理)前，移除或屏蔽该辅助图案，从而避免在最终形成的半导体装置上留下辅助图案。而如何移除或屏蔽该辅助图案是个难点。

例如发明人想到了可以采用两次光刻来实现，即利用第一次光刻处理形成阵列图案和外围的辅助图案，而利用第二次光刻处理来遮挡住辅助图案。然而，发明人经过深入研究发现，目前实际生产中的光刻处理利用正显影技术对正性光致抗蚀剂(下文中可简称为“正胶”)进行图案化(即曝光区域被去除，未曝光区域被留下)，在采用两次正显影光刻处理的情况下，阵列图案会经受两次曝光，这会严重影响图案效果，不能满足生产要求。而且如果利用第二次曝光后的显影操作来去除已经在孔洞里的光致抗蚀剂(下文中可简称为“光刻胶”)的话，工艺挑战难度非常大。而在关键尺寸(critical dimension，CD)较小，例如小于100纳米的情况下，不再使用负性光致抗蚀剂(下文中可简称为“负胶”)。这是因为负胶的分辨率不高，而且存在如下各种问题：由于显影不充分而导致光刻胶图案各种问题，例如底脚(footing)，以及起脏(scumming)，而且负胶容易在显影过程中发生膨胀，会使图案尺寸发生变化；另外，负胶通常较为粘稠，在关键尺寸较小的情况下，难以从较窄的间隙中彻底清除。

经过深入研究，考虑到上述内容，本申请的发明人提出了一种使用新型的正胶负显影工艺的两次光刻方法，其特别适合用于解决边缘图案光学临近修正问题。使用本公开的技术可以极大地改善图案区域边界处的图案的光学修正效果，使之达到和区域内部图案的效果基本一致，而且对于区域内部图案没有影响。另外，本领域技术人员均能理解，本发明提出的包含新型正胶负显影工艺的两次光刻技术也可以适用于其他需要添加类似辅助图案的情形。

下面将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。

以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。也就是说，本文中的半导体装置及其制造方法是以示例性的方式示出，来说明本公开中的结构和方法的不同实施例。然而，本领域技术人员将会理解，它们仅仅说明可以用来实施的本发明的示例性方式，而不是穷尽的方式。此外，附图不必按比例绘制，一些特征可能被放大以示出具体组件的细节。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。

在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。

在本文中，负胶通常指的是在能量束的照射下，以交联反应为主的光刻胶。正胶通常指的是在能量束的照射下，以降解反应为主的光刻胶。正显影处理指的是光刻胶在曝光之前不溶于正显影液，经曝光后溶于正显影液，从而曝光区域被去除，未曝光区域被留下。负显影处理指的是光刻胶在曝光之前溶于负显影液，经曝光后不溶于负显影液，从而曝光区域被留下，未曝光区域被去除。

在本文中，术语“图案密集区域”不限于阵列区域，而包括图案间的距离比较近的区域，例如距离小于100nm、或者接近关键尺寸、或者在关键尺寸的1到3倍范围内，其可以包括例如线宽与间距为1:1的密集图案，等等。典型的图案密集区域可以包含：例如，线条(如栅极或金属连线)的一维阵列(例如线宽与间距为1:1左右，线宽小于100nm)，或者接触孔或通孔的二维阵列(例如宽度与间距为1:1左右，宽度小于100nm)。

在本文中，术语“阵列图案”指的是某一图案的规则排列从而形成一个阵列。例如，阵列图案可以为线条阵列或孔阵列，而线条阵列可以包括例如栅极阵列或金属连线阵列等，孔阵列可以包括例如接触孔阵列或通孔阵列等。

图1示出了根据本公开示例性实施例的半导体装置制造方法100的流程图。

具体而言，如图1所示，在步骤110处，在衬底之上施加第一光致抗蚀剂层。

在一些实施方式中，衬底可以为半导体衬底，由适合于半导体装置的任何半导体材料(诸如Si、SiC、SiGe等)制成。在另一些实施方式中，衬底也可以为绝缘体上硅(SOI)、绝缘体上锗硅等各种复合衬底。本领域技术人员均理解衬底不受到任何限制，而是可以根据实际应用进行选择。衬底中可以形成有其它的半导体装置构件，例如，隔离(诸如浅沟槽隔离(STI))、阱和/或在早期处理步骤中形成的其它构件。在施加第一光致抗蚀剂层之前，衬底上还可以已经形成有其它层或构件，例如，栅极结构、接触孔、下层金属连线和通孔等在早期处理步骤中形成的其它构件和/或层间电介质层等。

在一些实施方式中，第一光致抗蚀剂层可以由各种合适的正性光致抗蚀剂形成。如本领域技术人员所公知的，根据实际应用，在施加第一光致抗蚀剂层之前，可以先施加一层增粘剂以方便光刻胶的旋涂，和/或施加底部抗反射涂层(BARC)。另外，根据需要还可以在第一光致抗蚀剂层上施加顶部抗反射涂层(TARC)和/或抗水涂层(通常在浸没式光刻机中使用)。这些层都不受任何限制，也不再进行详细讨论，以避免混淆本发明。

在步骤120处，对第一光致抗蚀剂层执行第一光刻处理，使得形成第一光致抗蚀剂的第一图案和第二图案。

在一些实施方式中，第一光刻处理可以包括正显影工艺，在这种情况下，第一光致抗蚀剂可以为与后述的第二光致抗蚀剂不同的正性光致抗蚀剂。而在另一些实施方式中，第一光刻处理可以包括负显影工艺，在这种情况下，第一光致抗蚀剂可以为与后述的第二光致抗蚀剂相同或不同的正性光致抗蚀剂，采用的负显影液可以为乙酸正丁酯。

无论是利用正显影处理还是负显影处理，第一光刻处理都可以包括如下步骤：

1)软烘，即将施加的第一光致抗蚀剂层烘干；

2)曝光，即将光线透过一个掩模板，从而把掩模板上的图案投影到光刻胶上，实现曝光，激发光化学反应；

3)曝光后烘烤(Post Exposure Bake，PEB)，即对曝光后的光刻胶进行烘烤，PEB使得光化学反应进行得更充分；

4)显影，即将显影液喷洒到光刻胶上，使得曝光图案显影，从而形成光刻胶的图案。

本领域技术人员均明白，上述步骤并不限制本发明的方案，而是可以根据实际应用进行任意的修改或删除。而且第一光刻处理还可以根据需要包括在此没有列出的其它步骤。

在一些实施方式中，第一图案可以对应于后续要形成的构件的图案区域，例如要形成的源极、漏极、栅极图案，金属连线图案，接触孔图案等等，而第二图案可以对应于辅助图案，其最终不能被转移到半导体装置结构中。

如前所述，在一些实施方式中，第二图案可以是为了对第一图案的边缘图案进行光学临近修正而设置的辅助图案。此时，第二图案在第一图案周围且与第一图案中的边缘图案相邻。在一些示例中，第一图案可以为阵列图案，例如线条阵列或孔阵列。当然，第一图案不限于阵列图案，而可以是其它也需要对边缘图案进行光学临近修正的图案，例如图案密集区域，其边缘图案与中间图案受到的光学临近效应也不一致。

在一些实施方式中，在阵列图案是线条阵列的情况下，第二图案可以为位于线条阵列的最外侧线条旁边且与其平行的一条或更多条线条图案，并且第二图案到最外侧线条的距离可以等于线条阵列中的线条间距。

在一些实施方式中，在阵列图案是孔阵列的情况下，第二图案可以为位于孔阵列的最外侧孔旁边且与其对齐排列的一排或更多排孔图案，并且第二图案到最外侧孔的距离可以等于孔阵列中的孔间距。

在一些实施方式中，第二图案到边缘图案的距离可以为临界尺寸的1倍到2倍之间。

后面会详细描述第一图案与第二图案的一些具体示例来帮助理解。

在步骤130处，在图案化后的第一光致抗蚀剂层之上施加第二光致抗蚀剂层，其中第二光致抗蚀剂为正性光致抗蚀剂。

第二光致抗蚀剂可以为任何可用于负显影处理的正性光致抗蚀剂。在一些实施方式中，第二光致抗蚀剂被旋涂在整个晶片表面上，从而覆盖第一光致抗蚀剂层。与第一光致抗蚀剂层类似，第二光致抗蚀剂层下方和/或上方也可以根据需要形成增粘剂、底部抗反射涂层(BARC)、顶部抗反射涂层(TARC)和/或抗水涂层等，在此不再赘述。

在步骤140处，对第二光致抗蚀剂层执行第二光刻处理，使得暴露出第一光致抗蚀剂的第一图案，而遮挡第一光致抗蚀剂的第二图案，其中，第二光刻处理包括用负显影液对第二光致抗蚀剂进行负显影处理。在一些实施方式中，该负显影液可以为乙酸正丁酯。

与前述第一光刻处理类似，第二光刻处理也可以包括软烘、曝光、曝光后烘烤、显影等步骤。本领域技术人员均明白，上述步骤并不限制本发明的方案，而是可以根据实际应用进行任意的修改或删除。而且第二光刻处理还可以根据需要包括在此没有列出的其它步骤。

在一些实施方式中，在曝光过程中，用掩模板遮挡住第一图案区域，而暴露出第二图案区域，从而使得位于第一图案区域的第二光致抗蚀剂未曝光，而位于第二图案区域的第二光致抗蚀剂曝光。因此，利用第二光致抗蚀剂在曝光之前溶于负显影液，经曝光后不溶于负显影液的特性，在显影处理中，经曝光的第二图案区域的第二光致抗蚀剂被留下，未曝光的第一图案区域的第二光致抗蚀剂被去除。从而实现了暴露出第一光致抗蚀剂的第一图案而挡住第一光致抗蚀剂的第二图案的结果。

在执行完步骤140之后，还可以执行刻蚀处理。由于第二图案被挡住，而第一图案被露出，因此该刻蚀处理只将第一图案转移到衬底，而不将第二图案转移到衬底。从而既良好地呈现了所需要的第一图案，又避免把作为辅助图案的第二图案引入最终形成的半导体装置中。在其他实施方式中，根据需要，也可以执行离子注入处理来代替刻蚀处理，从而对与第一图案对应的图案化区域实现掺杂处理。本领域技术人员应该理解，上述根据本公开实施例的方法关注的是如何更好地实现光致抗蚀剂的图案化，至于后续利用光致抗蚀剂的图案进行的操作并不受到限制，可以根据实际需要进行后续操作。例如，图案化的光致抗蚀剂可以在后续的沉积、刻蚀或离子注入等过程中用作掩模。在后续处理结束后，可以利用常规的方法去除光致抗蚀剂。

为了更完整全面地理解本发明，下面将利用图2A-2B和图3A-3B来描述在一些实施方式中的第一图案和第二图案的一些具体示例。请注意，这些示例并不意图构成对本发明的限制。例如，本发明并不仅限于图2A-2B和图3A-3B所示出的第一图案和第二图案的具体结构，而是对所有有相同需求或设计考量的第一图案和第二图案都适用。

图2A-2B示出了在根据本公开示例性实施例的半导体装置制造方法中，制作的第一图案和第二图案的具体示例的平面示意图。图3A-3B示出了第一图案和第二图案的各种替代示例的平面示意图。

如图2A所示，第一图案为虚线框210中的图案，其由一维排列的平行的三个线条201组成。第二图案为点划线框220中的图案，其由两个线条202组成。线条202在第一图案的周围，且与第一图案中最边缘的两个线条201相邻。

在一些实施方式中，第一图案210可以对应于图案密集分布的阵列图案，例如要形成的金属连线或栅极构件，其线宽w1与间距d1的比例可以为1：1。第二图案220可以是为了对第一图案的边缘两个线条201进行光学临近修正而设置的辅助图案。

优选地，可以将第二图案形成为就像将第一图案210的阵列向两边各扩展了一列。即，第二图案的线条202与第一图案的线条201形状相同，宽度w2等于线条201的线宽w1，二者平行放置，且和最外侧线条201之间的距离d2与第一图案阵列的间距d1相同。应理解，该优选实施方式并不限于此，而是可以进行各种变型。例如，线条202与线条201的长度可以不一致，线条202可以延伸超过线条201。线条202与线条201的宽度也可以不一致，而是只要线条202的宽度足以实现光学临近修正即可。距离d2也可以不同于间距d1，而是只要足以实现光学临近修正即可。

图3A示出了图2A的一种变型，其中第二图案220变成了在第一图案210两边各两列而不是一列。第二图案220由四个线条202组成。优选地，d1、d2、w1、w2可以相同，与上面针对图2A描述的类似。另外，第二图案220的最外侧线条也可以与内侧线条具有相同形状和尺寸，二者之间的距离d3也可以等于距离d2。当然，该优选实施方式也并不限于此，而是可以进行各种变型。在第一图案两边各设置两条图案可以进一步确保第一图案的各线条201的良好成形。另外，增大第二图案区域面积可以放宽对工艺的要求，特别是对第二次光刻处理的要求。本领域技术人员应理解，图2A的变型并不限于图3A的形状。例如，还可以将第二图案扩展到更多条线条图案。

如图2B所示，第一图案为虚线框210中的图案，其由二维排列的方形孔201组成。第二图案为点划线框220中的图案，其由两排和两列的方形孔202组成。方形孔202围绕第一图案，且与第一图案中最边缘的方形孔201相邻。

在一些实施方式中，第一图案210可以对应于图案密集分布的二维阵列图案，例如要形成的接触孔或通孔，其边长w1与间距d1的比例可以为1：1。第二图案220可以是为了对第一图案的边缘孔201进行光学临近修正而设置的辅助图案。

优选地，可以将第二图案形成为就像将第一图案210的阵列向四周各扩展了一排图案。即，第二图案的孔202与第一图案的孔201形状相同，边长w2等于孔201的边长w1，二者平行且并排放置，且和最外侧孔201之间的距离d2与第一图案阵列的间距d1相同。应理解，该优选实施方式并不限于此，而是可以进行各种变型。例如，孔202与孔201的边长可以不一致，孔202可以不是方形孔，只要孔202的形状尺寸足以实现光学临近修正即可。距离d2也可以不同于间距d1，而是只要足以实现光学临近修正即可。第二图案220也不限于每边只包含一排孔，而是可以在每边设置更多排孔，从而进一步确保第一图案的各孔201的良好成形。

图3B示出了图2B的一种变型，其中第二图案220变成了在第一图案210四边各一个线条而不是一排孔。第二图案220由四个线条202组成。优选地，线条202可以与最邻近的那排孔201平行，线条202的宽度可以与孔201的边长一致。另外，线条202离最外侧孔的距离也可以与孔201的间距一致，与上面针对图2B所描述的类似。线条202的长度L1可以与最接近那排孔201的总长度L2相同。当然，该优选实施方式也并不限于此，而是可以进行各种变型。例如，长度L1并不一定要与总长度L2相同，而是可以延伸超出那排孔的一边或两边。例如，可以形成一个方形环来代替四个线条202，这就好像把四个线条202各自延长以至于相交，从而形成环状。在第一图案四边设置线条而不是孔可以进一步确保第一图案的各孔201的良好成形。另外，如图3B所示的第二图案形状可以放宽对工艺的要求，特别是对第二次光刻处理的要求。本领域技术人员应理解，图2B的变型并不限于图3B的形状。例如，还可以在图3B的第二图案中增加一个或更多个平行的线条图案。

根据上述方法，利用正胶的负显影工艺，可以避免对所需图案的二次曝光，保证了图案的高分辨率。另外，本申请在第二次光刻处理中利用未曝光的正胶部分天然溶于负显影液的特性，可以从图案的细小间隙中容易地去除该正胶。

另外，本申请的上述方法特别适用于对图案密集区域的边缘图案进行光学临近修正。如上所述，利用本申请的方法，可以在第一次光刻处理时在图案密集区域的外围形成辅助图案，使得曝光时图案密集区域的边缘图案受到与中间图案基本一致的光学影响，从而形成较好的边缘图案，再利用第二次光刻处理将辅助图案遮挡住，从而在后续处理中只会转移图案密集区域的图案，不会转移辅助图案，消除了辅助图案的不利影响。

为了更完整全面地理解本发明，下面将以图2A所示出的第一图案和第二图案为例来详细描述根据本公开一个示例性实施例的半导体装置制造方法的一个具体示例。请注意，这个示例并不意图构成对本发明的限制。例如，本发明并不仅限于图2A所示出的第一图案和第二图案的具体结构，而是对所有有相同需求或设计考量的第一图案和第二图案都适用。上面结合图1、图2A-2B和图3A-3B所描述的内容也可以适用于对应的特征。

图4A-4H分别示出了在该方法示例的各个步骤处的装置截面示意图。该方法示例在第一次光刻处理采用的是正显影工艺，第二次光刻处理时采用的是负显影工艺。

在图4A中，在衬底401之上施加有第一光致抗蚀剂层402。衬底401可以是任何半导体材料，包括但不限于Si、Ge、SiGe等。衬底401也可以是SOI、绝缘体上锗硅等各种复合衬底。本领域技术人员均理解衬底401不受到任何限制，而是可以根据实际应用进行选择。衬底401中可以形成有其它的半导体装置构件(未示出)，例如，隔离(诸如浅沟槽隔离(STI))、阱和/或在早期处理步骤中形成的其它构件。在施加第一光致抗蚀剂层之前，衬底上还可以已经形成有其它层或构件，例如，栅极结构、接触孔、下层金属连线和通孔等在早期处理步骤中形成的其它构件和/或层间电介质层等，为了不混淆本发明，在此并未示出。

第一光致抗蚀剂可以是各种适合用于正显影处理的正性光致抗蚀剂。根据实际应用，在施加第一光致抗蚀剂层402之前，可以先施加一层增粘剂以方便光刻胶的旋涂，和/或施加底部抗反射涂层(BARC)。另外，根据需要还可以在第一光致抗蚀剂层上施加顶部抗反射涂层(TARC)和/或抗水涂层(通常在浸没式光刻机中使用)。这些层都不受任何限制，也没有示出，以避免混淆本发明。

在图4B处，对第一光致抗蚀剂层402执行曝光处理，掩模403将要形成的图案遮住，将其余地方暴露于光，使得经曝光的第一光致抗蚀剂溶于正显影液，未曝光的第一光致抗蚀剂不溶于正显影液。在曝光处理之前可以有软烘步骤，曝光之后进行曝光后烘烤，使得光化学反应进行得更充分。掩模图案403与待形成的第一图案和第二图案对应。

在一些示例中，采用深紫外线(Deep Ultraviolet，DUV)进行曝光。通常曝光剂量可以为10～20mj/cm²。经曝光的正胶中的光致酸产生剂(photo acid generator，PAG)产生光酸，光酸在曝光后烘烤加热时作为催化剂而与正胶中的聚合物树脂反应，使聚合物树脂的不稳定基团脱落，生成易溶于正显影液的聚合物和新的酸。正显影液可以为例如四甲基氢氧化铵(TMAH)溶液。当然本领域技术人员均理解正显影液不限于此，而可以是任何适用于本发明的正显影液，其不能溶解曝光前的正胶而能溶解曝光后的正胶。

在图4C中，将正显影液喷洒到光刻胶402上，使得曝光图案显影，即经曝光的光刻胶被去除，未曝光的光刻胶被留下，从而形成光刻胶的第一图案201和第二图案202。

在图4D中，在第一图案201和第二图案202之上施加第二光致抗蚀剂层404，其中第二光致抗蚀剂为任何可用于负显影处理的正性光致抗蚀剂，但与第一光致抗蚀剂的材料不同。例如，第二光致抗蚀剂404可以被旋涂在整个晶片表面上，从而覆盖第一图案和第二图案。与第一光致抗蚀剂层402类似，第二光致抗蚀剂层404下方和/或上方也可以根据需要形成增粘剂、底部抗反射涂层(BARC)、顶部抗反射涂层(TARC)和/或抗水涂层等，在此不再赘述。

在图4E处，对第二光致抗蚀剂层404执行曝光处理，掩模405将要形成的图案遮住，将其余地方暴露于光，使得经曝光的第二光致抗蚀剂不溶于负显影液，未曝光的第二光致抗蚀剂溶于负显影液。在曝光处理之前可以有软烘步骤，曝光之后进行曝光后烘烤，使得光化学反应进行得更充分。掩模图案405遮住第一图案区域，而露出第二图案。请注意，如图4E所示，掩模图案也可以遮住第二图案的一部分、甚至大部分，而只要把第二图案的外侧空间都露出，从而让第二光致抗蚀剂填满第二图案的外侧空间，保证第一光致抗蚀剂和第二光致抗蚀剂的组合图案不会显示出第二图案即可。

在一些示例中，第二光刻胶在曝光前是不亲水的，但是溶于负显影液，而不溶于正显影液(例如TMAH)。曝光后第二光刻胶产生酸，经PEB后使第二光刻胶极性改变成为亲水而不溶于负显影液的有机物。负显影液可以为例如乙酸正丁酯(n-butyI acetate，NBA)。当然本领域技术人员均理解负显影液不限于此，而可以是任何适用于本发明的负显影液，其能溶解曝光前的正胶而不能溶解曝光后的正胶。通常曝光剂量可以为10～20mj/cm²。

在图4F中，将负显影液喷洒到第二光刻胶404上，使得曝光图案显影，即经曝光的光刻胶被留下，未曝光的光刻胶被去除，从而完全暴露出第一光致抗蚀剂的第一图案，而遮挡住第一光致抗蚀剂的第二图案。

在图4G中，利用第一光致抗蚀剂和第二光致抗蚀剂的组合图案作为掩模，对衬底或衬底上的层(未示出)执行刻蚀处理。由于第二图案被挡住，而第一图案被露出，因此该刻蚀处理只将第一图案转移到衬底，而不将第二图案转移到衬底，如图4H所示。为了方便起见，图中以对衬底进行刻蚀为例进行了示范，而本领域技术人员应该理解，本方法不限于此。实际上，很多情况是对衬底上的层进行刻蚀处理，或者执行离子注入处理来代替刻蚀处理，从而对与第一图案对应的图案化区域实现掺杂处理。利用上述方法，既良好地呈现了所需要的第一图案，又避免把作为辅助图案的第二图案引入最终形成的半导体装置中。

在图4H处，在后续处理结束后，利用常规的方法去除了所有光致抗蚀剂。

本领域技术人员将理解，除了如图示出的工艺和结构之外，本公开还包括形成半导体装置必需的其它任何工艺和结构。

通过上述图4A-4H所示出的方法示例，采用正显影处理加负显影处理的过程，最终形成的光刻胶的第一图案没有经受过曝光，便于实现高质量的图案。

下面将以图2A所示出的第一图案和第二图案为例来详细描述根据本公开另一个示例性实施例的半导体装置制造方法的一个具体示例。请注意，这个示例并不意图构成对本发明的限制。例如，本方法并不仅限于图2A所示出的第一图案和第二图案的具体结构，而是对所有有相同需求或设计考量的第一图案和第二图案都适用。上面结合图1、图2A-2B、图3A-3B和图4A-4H所描述的内容也可以适用于对应的特征。

图5A-5H分别示出了在该方法示例的各个步骤处的装置截面示意图。该方法示例与前面结合图4A-4H所描述的方法示例的不同之处主要在于，在第一次光刻处理和第二次光刻处理时都采用的是负显影工艺。下面主要描述不同之处，相同的地方可以参照前面结合图4A-4H所描述的相应部分。

在图5A中，在衬底401之上施加有第一光致抗蚀剂层502。衬底401在前面已具体阐述，因此不再赘述。

第一光致抗蚀剂502可以是各种适合用于负显影处理的正性光致抗蚀剂。根据实际应用，在施加第一光致抗蚀剂层502之前，可以先施加一层增粘剂以方便光刻胶的旋涂，和/或施加底部抗反射涂层(BARC)。另外，根据需要还可以在第一光致抗蚀剂层上施加顶部抗反射涂层(TARC)和/或抗水涂层(通常在浸没式光刻机中使用)。这些层都不受任何限制，也没有示出，以避免混淆本发明。

在图5B处，对第一光致抗蚀剂层502执行曝光处理，掩模503将要形成的图案暴露于光，将其余地方遮住，使得经曝光的第一光致抗蚀剂不溶于负显影液，未曝光的第一光致抗蚀剂溶于负显影液。在曝光处理之前可以有软烘步骤，曝光之后进行曝光后烘烤，使得光化学反应进行得更充分。掩模图案503可以与待形成的第一图案和第二图案互补。

在图5C中，将负显影液喷洒到光刻胶502上，使得曝光图案显影，即经曝光的光刻胶被留下，未曝光的光刻胶被去除，从而形成光刻胶的第一图案201和第二图案202。图5B和图5C中涉及的负显影处理可以与前面参考图4E和图4F描述的处理类似，在此不再赘述。

在图5D中，在第一图案201和第二图案202之上施加第二光致抗蚀剂层504，其中第二光致抗蚀剂为任何可用于负显影处理的正性光致抗蚀剂，可以与第一光致抗蚀剂的材料相同或不同。例如，第二光致抗蚀剂504可以被旋涂在整个晶片表面上，从而覆盖第一图案和第二图案。与第一光致抗蚀剂层502类似，第二光致抗蚀剂层504下方和/或上方也可以根据需要形成增粘剂、底部抗反射涂层(BARC)、顶部抗反射涂层(TARC)和/或抗水涂层等，在此不再赘述。

在图5E处，对第二光致抗蚀剂层504执行曝光处理，掩模505将要形成的图案遮住，将其余地方暴露于光，使得经曝光的第二光致抗蚀剂不溶于负显影液，未曝光的第二光致抗蚀剂溶于负显影液。图5E的具体操作可以参考前面图4E所描述的内容，在此不再赘述。

在图5F中，将负显影液喷洒到第二光刻胶504上，使得曝光图案显影，即经曝光的光刻胶被留下，未曝光的光刻胶被去除，从而完全暴露出第一光致抗蚀剂的第一图案，而遮挡住第一光致抗蚀剂的第二图案。

在图5G中，利用第一光致抗蚀剂和第二光致抗蚀剂的组合图案作为掩模，对衬底或衬底上的层(未示出)执行刻蚀处理。由于第二图案被挡住，而第一图案被露出，因此该刻蚀处理只将第一图案转移到衬底，而不将第二图案转移到衬底，如图5H所示。为了方便起见，图中以对衬底进行刻蚀为例进行了示范，而本领域技术人员应该理解，本方法不限于此。实际上，很多情况是对衬底上的层进行刻蚀处理，或者执行离子注入处理来代替刻蚀处理，从而对与第一图案对应的图案化区域实现掺杂处理。利用上述方法，既良好地呈现了所需要的第一图案，又避免把作为辅助图案的第二图案引入最终形成的半导体装置中。

在图5H处，在后续处理结束后，利用常规的方法去除了所有光致抗蚀剂。

本领域技术人员将理解，除了如图示出的工艺和结构之外，本公开还包括形成半导体装置必需的其它任何工艺和结构。

通过上述图5A-5H所示出的方法示例，采用两次负显影处理的过程，便于工艺的实现，以及获得高质量的图案。

在说明书及权利要求中的词语“前”、“后”、“顶”、“底”、“之上”、“之下”等，如果存在的话，用于描述性的目的而并不一定用于描述不变的相对位置。应当理解，这样使用的词语在适当的情况下是可互换的，使得在此所描述的本公开的实施例，例如，能够在与在此所示出的或另外描述的那些取向不同的其他取向上操作。

如在此所使用的，词语“示例性的”意指“用作示例、实例或说明”，而不是作为将被精确复制的“模型”。在此示例性描述的任意实现方式并不一定要被解释为比其它实现方式优选的或有利的。而且，本公开不受在上述技术领域、背景技术、发明内容或具体实施方式中所给出的任何所表述的或所暗示的理论所限定。

如在此所使用的，词语“基本上”意指包含由设计或制造的缺陷、器件或元件的容差、环境影响和/或其它因素所致的任意微小的变化。词语“基本上”还允许由寄生效应、噪音以及可能存在于实际的实现方式中的其它实际考虑因素所致的与完美的或理想的情形之间的差异。

另外，仅仅为了参考的目的，还可以在本文中使用“第一”、“第二”等类似术语，并且因而并非意图限定。例如，除非上下文明确指出，否则涉及结构或元件的词语“第一”、“第二”和其它此类数字词语并没有暗示顺序或次序。

还应理解，“包括/包含”一词在本文中使用时，说明存在所指出的特征、整体、步骤、操作、单元和/或组件，但是并不排除存在或增加一个或多个其它特征、整体、步骤、操作、单元和/或组件以及/或者它们的组合。

在本公开中，术语“提供”从广义上用于涵盖获得对象的所有方式，因此“提供某对象”包括但不限于“购买”、“制备/制造”、“布置/设置”、“安装/装配”、和/或“订购”对象等。

本领域技术人员应当意识到，在上述操作之间的边界仅仅是说明性的。多个操作可以结合成单个操作，单个操作可以分布于附加的操作中，并且操作可以在时间上至少部分重叠地执行。而且，另选的实施例可以包括特定操作的多个实例，并且在其他各种实施例中可以改变操作顺序。但是，其它的修改、变化和替换同样是可能的。因此，本说明书和附图应当被看作是说明性的，而非限制性的。

另外，本公开的实施方式还可以包括以下示例：

1.一种制造半导体装置的方法，其特征在于，包括：

在衬底之上施加第一光致抗蚀剂层；

对第一光致抗蚀剂层执行第一光刻处理，使得形成第一光致抗蚀剂的第一图案和第二图案；

在图案化后的第一光致抗蚀剂层之上施加第二光致抗蚀剂层；

对第二光致抗蚀剂层执行第二光刻处理，使得暴露出第一光致抗蚀剂的第一图案，而遮挡第一光致抗蚀剂的第二图案，

其中第二光致抗蚀剂为正性光致抗蚀剂，第二光刻处理包括用负显影液对第二光致抗蚀剂进行负显影处理。

2.根据1所述的方法，其特征在于，

第一光致抗蚀剂为与第二光致抗蚀剂不同的正性光致抗蚀剂，第一光刻处理包括用正显影液对第一光致抗蚀剂进行正显影处理。

3.根据1所述的方法，其特征在于，

第一光致抗蚀剂为与第二光致抗蚀剂相同或不同的正性光致抗蚀剂，第一光刻处理包括用负显影液对第一光致抗蚀剂进行负显影处理。

4.根据1所述的方法，其特征在于，还包括：

在第二光刻处理之后，执行刻蚀处理，以将第一图案转移到衬底，而不将第二图案转移到衬底。

5.根据1-4中任意一项所述的方法，其特征在于，

第二图案在第一图案周围且与第一图案中的边缘图案相邻。

6.根据5所述的方法，其特征在于，

第一图案为阵列图案。

7.根据6所述的方法，其特征在于，

阵列图案为线条阵列或孔阵列。

8.根据7所述的方法，其特征在于，

在阵列图案是线条阵列的情况下，第二图案为位于线条阵列的最外侧线条旁边且与其平行的一条或更多条线条图案，并且第二图案到最外侧线条的距离等于线条阵列中的线条间距。

9.根据7所述的方法，其特征在于，

在阵列图案是孔阵列的情况下，第二图案为位于孔阵列的最外侧孔旁边且与其对齐排列的一排或更多排孔图案，并且第二图案到最外侧孔的距离等于孔阵列中的孔间距。

10.根据1或3所述的方法，其特征在于，

第一光刻处理或第二光刻处理中采用的负显影液为乙酸正丁酯。

11.一种半导体装置，其特征在于，包括：

衬底；

位于衬底之上的第一光致抗蚀剂的第一图案和第二图案；

第二光致抗蚀剂的第三图案，包围第一光致抗蚀剂的第二图案的部分或全部，从而遮挡第二图案，只露出第一图案，

其中第二光致抗蚀剂为经受过负显影处理的正性光致抗蚀剂。

12.根据11所述的半导体装置，其特征在于，

第一光致抗蚀剂为经受过正显影处理的正性光致抗蚀剂，并且第一光致抗蚀剂的材料与第二光致抗蚀剂的材料不同。

13.根据11所述的半导体装置，其特征在于，

第一光致抗蚀剂为经受过负显影处理的正性光致抗蚀剂，并且第一光致抗蚀剂的材料与第二光致抗蚀剂的材料相同或不同。

14.根据11-13中任意一项所述的半导体装置，其特征在于，

第二图案在第一图案周围且与第一图案中的边缘图案相邻。

15.根据14所述的半导体装置，其特征在于，

第一图案为阵列图案。

16.根据15所述的半导体装置，其特征在于，

阵列图案为线条阵列或孔阵列。

17.根据16所述的半导体装置，其特征在于，

在阵列图案是线条阵列的情况下，第二图案为位于线条阵列的最外侧线条旁边且与其平行的一条或更多条线条图案，并且第二图案到最外侧线条的距离等于线条阵列中的线条间距。

18.根据16所述的半导体装置，其特征在于，

在阵列图案是孔阵列的情况下，第二图案为位于孔阵列的最外侧孔旁边且与其对齐排列的一排或更多排孔图案，并且第二图案到最外侧孔的距离等于孔阵列中的孔间距。

虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。在此公开的各实施例可以任意组合，而不脱离本公开的精神和范围。本领域的技术人员还应理解，可以对实施例进行多种修改而不脱离本公开的范围和精神。本公开的范围由所附权利要求来限定。

Claims (10)

1.一种制造半导体装置的方法，其特征在于，包括：

在衬底之上施加第一光致抗蚀剂层；

对第一光致抗蚀剂层执行第一光刻处理，使得形成第一光致抗蚀剂的第一图案和第二图案；

在图案化后的第一光致抗蚀剂层之上施加第二光致抗蚀剂层；

对第二光致抗蚀剂层执行第二光刻处理，使得暴露出第一光致抗蚀剂的第一图案，而遮挡第一光致抗蚀剂的第二图案，

其中第二光致抗蚀剂为正性光致抗蚀剂，第二光刻处理包括用负显影液对第二光致抗蚀剂进行负显影处理。

2.根据权利要求1所述的方法，其特征在于，

第一光致抗蚀剂为与第二光致抗蚀剂不同的正性光致抗蚀剂，第一光刻处理包括用正显影液对第一光致抗蚀剂进行正显影处理。

3.根据权利要求1所述的方法，其特征在于，

第一光致抗蚀剂为与第二光致抗蚀剂相同或不同的正性光致抗蚀剂，第一光刻处理包括用负显影液对第一光致抗蚀剂进行负显影处理。

4.根据权利要求1所述的方法，其特征在于，还包括：

在第二光刻处理之后，执行刻蚀处理，以将第一图案转移到衬底，而不将第二图案转移到衬底。

5.根据权利要求1-4中任意一项所述的方法，其特征在于，

第二图案在第一图案周围且与第一图案中的边缘图案相邻。

6.根据权利要求5所述的方法，其特征在于，

第一图案为阵列图案。

7.根据权利要求6所述的方法，其特征在于，

阵列图案为线条阵列或孔阵列。

8.根据权利要求7所述的方法，其特征在于，

在阵列图案是线条阵列的情况下，第二图案为位于线条阵列的最外侧线条旁边且与其平行的一条或更多条线条图案，并且第二图案到最外侧线条的距离等于线条阵列中的线条间距。

9.根据权利要求7所述的方法，其特征在于，

在阵列图案是孔阵列的情况下，第二图案为位于孔阵列的最外侧孔旁边且与其对齐排列的一排或更多排孔图案，并且第二图案到最外侧孔的距离等于孔阵列中的孔间距。

10.根据权利要求1或3所述的方法，其特征在于，

第一光刻处理或第二光刻处理中采用的负显影液为乙酸正丁酯。