CN105023835A - 介质掩膜的制造方法、利用该掩膜刻蚀或离子注入的方法 - Google Patents

介质掩膜的制造方法、利用该掩膜刻蚀或离子注入的方法 Download PDF

Info

Publication number
CN105023835A
CN105023835A CN201510337172.2A CN201510337172A CN105023835A CN 105023835 A CN105023835 A CN 105023835A CN 201510337172 A CN201510337172 A CN 201510337172A CN 105023835 A CN105023835 A CN 105023835A
Authority
CN
China
Prior art keywords
medium
table top
mask
medium table
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510337172.2A
Other languages
English (en)
Other versions
CN105023835B (zh
Inventor
倪炜江
牛喜平
张敬伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Global Power Technology Co Ltd
Original Assignee
Global Power Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Global Power Technology Co Ltd filed Critical Global Power Technology Co Ltd
Priority to CN201510337172.2A priority Critical patent/CN105023835B/zh
Publication of CN105023835A publication Critical patent/CN105023835A/zh
Application granted granted Critical
Publication of CN105023835B publication Critical patent/CN105023835B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明公开一种介质掩膜的制造方法、利用该掩膜刻蚀或离子注入的方法。该介质掩膜制造方法包括：步骤a)，在基片上形成上窄下宽的第一介质台面；步骤b)，沉积第二介质层，从而形成覆盖所述第一介质台面的第二介质台面和所述第二介质台面之间的部分，其中所述第二介质层的沉积速率从所述第一介质台面的顶部到底部逐渐降低，以使得所述第二介质台面的形貌比所述第一介质台面的形貌更陡直；步骤c)利用各向异性刻蚀方法去除所述第二介质台面之间的部分，以露出所述基片。本发明的掩膜制造方法降低了对刻蚀的要求。可以在无法实现一次做到陡直介质掩膜的工艺条件下，通过本发明的方法，利用CVD生长介质层的特性，再次刻蚀后得到陡直介质掩膜。

Description

介质掩膜的制造方法、利用该掩膜刻蚀或离子注入的方法
技术领域
本发明涉及一种半导体技术领域，特别涉及一种介质掩膜的制造方法、利用该掩膜刻蚀或离子注入的方法。
背景技术
在半导体器件的制造过程中，经常需要用到各种掩膜。如用SiO2作为掩膜刻蚀Si或SiC等，用SiO2作为掩膜进行离子注入选择性掺杂等等。
用介质作为掩膜，无论是用作半导体材料的刻蚀掩膜，还是作为离子注入的掩膜，都是常见的工艺。介质掩膜相比于金属掩膜的优势是工艺可控、稳定，且没有金属沾污。
工艺中往往需要比较厚而且陡直的介质掩膜，如要求1-2微米，倾角大于80°的介质掩膜。一般情况下介质掩膜的制作是先沉积介质层，再用光刻胶作为掩膜刻蚀介质得到。这要求比较薄的光刻胶和比较高的介质比光刻胶的选择比。而这在工艺上具有一定的难度。
发明内容
本发明的目的在于提供一种介质掩膜的制造方法，用于解决上述背景技术中所提及的技术问题。此外，本发明的目的还在于提供一种利用该方法制造的掩膜进行刻蚀的方法以及利用该方法制造的掩膜进行离子注入的方法。
本发明第一方面提供一种介质掩膜的制造方法，包括：
步骤a)，在基片上形成上窄下宽的第一介质台面；
步骤b)，沉积第二介质层，从而形成覆盖所述第一介质台面的第二介质台面和所述第二介质台面之间的部分，其中所述第二介质层的沉积速率从所述第一介质台面的顶部到底部逐渐降低，以使得所述第二介质台面的形貌比所述第一介质台面的形貌更陡直；和
步骤c)，利用各向异性刻蚀方法去除所述第二介质台面之间的部分，以露出所述基片。
在一个具体实施例中，该方法还包括：
步骤d)，沉积第N介质层，从而形成覆盖所述第N-1介质台面的第N介质台面和所述第N介质台面之间的部分，其中所述第N介质层的沉积速率从所述第N-1介质台面的顶部到底部逐渐降低，以使得所述第N介质台面的形貌比所述第N-1介质台面的形貌更陡直；
步骤e)，利用各向异性刻蚀方法去除所述第N介质台面之间的部分，以露出所述基片，
其中N从三开始一次增加一地重复步骤d)和e)，直到得到预定的掩膜陡直度、线宽和间距。
在一个具体实施例中，步骤a)进一步包括：
在基片上沉积第一介质层；
在第一介质层上形成预定图案的光刻胶；
以所述光刻胶为掩膜，利用ICP刻蚀方法刻蚀所述第一介质层得到所述第一介质台面。
在一个具体实施例中，采用PECVD方法沉积所述第二介质层，以实现所述第二介质层的沉积速率从所述第一介质台面的顶部到底部逐渐降低。
在一个具体实施例中，所述各项异性刻蚀方法为ICP刻蚀方法。
在一个具体实施例中，所述第一介质台面、第二介质台面和第N介质台面的材料是相同的或不同的。
在一个具体实施例中，所述第一介质台面、第二介质台面和第N介质台面的材料选自由SiO2和Si3N4组成的组。
在一个具体实施例中，所述基片的材料选自由Si、GaAs、InP、GaN和SiC组成的组。
本发明的第二方面提供一种刻蚀方法，包括：利用第一方面所述的制造方法得到的介质掩膜作为掩膜，来对所述基片进行刻蚀。
本发明的第三方面提供一种离子注入方法，包括：利用第一方面所述的制造方法得到的介质掩膜作为掩膜，来对所述基片进行离子注入。
本发明的掩膜制造方法降低了对刻蚀的要求。可以在无法实现一次做到陡直介质掩膜的工艺条件下，通过本发明的方法，利用CVD生长介质层的特性，再次刻蚀后得到陡直介质掩膜。
本发明的方法可用作刻蚀半导体材料时的介质掩膜，也可以用作离子注入时的介质掩膜。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1示出CVD在台面上生长原理示意图；
图2示出根据本发明的介质掩膜的制造方法；
图3-6示出根据本发明介质掩膜制造方法的各步骤形成的结构图；
图7示出用ICP刻蚀SiO2形成第一介质台面的SEM图；以及
图8示出用PECVD沉积300nm SiO2后的SEM图。
应当注意的是，本说明书附图并非按照比例绘制，而仅为示意性的目的，因此，不应被理解为对本发明范围的任何限制和约束。在附图中，相似的组成部分以相似的附图标号标识。
具体实施方式
以下参照附图进行详细的描述，所述附图形成本发明的一部分，且在本发明中，附图通过对实施本发明的具体实施例的解释表示出来。应当理解的是在不偏离本发明的范围的情况下可以采用其它的实施例且可以进行结构上或逻辑上的改变。例如，对于一个实施例解释或描述的特征可被用于其它实施例或与其它实施例结合来生成另一个实施例。其意图在于本发明包括这样的修改和变化。这些示例用特定的语句描述，但它们不应被理解为对所附的权利要求范围的限制。附图仅出于解释性目的且并非按比例绘制。除非特别说明，出于清楚的目的，相应的元件在不同的附图中采用同样的附图标记表示。
术语"具有","含有","包括","包含"等是开放性的，它们表示所描述的结构，元件或者特征的存在，但并不排除额外元件或特征。
本发明的技术方案利用化学气相沉积(CVD)生长介质层的特性。由于CVD的生长方法是化学气体在晶圆表面反应生成介质的方法，生长速率与表面的反应气体浓度有关。也即新反应气体越容易进入，反应后生成的气体越容易被抽走，则生长速率越快，反之，生长速率就会减慢。因此，生长速率与表面的形貌有关。如图1所示，在表面有台面结构的情况下，在台面的顶端(如位置A处)生长的较快，而在台面的底部(如位置B处)生长的相对较慢，且台面之间的距离越小台面越深则速率相差越大，这是一般CVD反应生长的原理造成的。
实施例1
图2是制造本实施例的介质掩膜的流程图。以下结合图2的流程图和相应的结构视图来详细解释本发明。
步骤a)，在基片100上形成上窄下宽的第一介质台面115，如图4所示。
本发明所采用的基片100可以是任意半导体材料，既可以是用作衬底的半导体材料，也可以是用作中间层的半导体材料，例如Si、GaAs、InP和SiC。
在一个示例中，形成第一介质台面115的方法可以包括：
首先，在基片100上沉积第一介质层105。介质层105的材料可以是SiO2、Si3N4或其他，介质层的厚度根据需要而定。
接着，在介质层105上旋涂上光刻胶，再进行曝光、显影等常规的光刻工艺，得到预定图案的光刻胶110，如图3所示。
接着，以光刻胶110作为掩膜，用感应耦合等离子体(ICP)刻蚀方法刻蚀第一介质层105以得到第一介质台面115。一般情况下，用ICP刻蚀往往得到比较倾斜的介质台面，如图4所示。
步骤b)，沉积第二介质层120，从而形成覆盖所述第一介质台面115的第二介质台面125和所述第二介质台面之间的部分，其中所述第二介质层120的沉积速率从所述第一介质台面115的顶部到底部逐渐降低，以使得所述第二介质台面125的形貌比所述第一介质台面115的形貌更陡直。
在一个示例中，采用PECVD方法生长第二介质层120。第二介质层120的厚度根据第一介质台面115的倾斜角度而定。
第二介质层120的材料可以是和第一介质层105相同的材料，也可以是不同的材料。生长后的形貌如示意图5所示。由于CVD生长的原理，第二介质台面125的形貌比第一介质台面115的形貌更陡直。
在另外的示例中，本领域技术人员能够采用除PECVD之外的其它CVD生长技术形成所述第二介质层，甚至可以采用其它与CVD生长原理类似的技术来形成所述第二介质层，只要该技术能够使得所述第二介质层120的沉积速率从所述第一介质台面115的顶部到底部逐渐降低，即形成的第二介质台面的形状能够“补偿”第一介质台面的形状(上窄下宽)即可。
步骤c)，利用各向异性刻蚀方法去除所述第二介质台面125之间的部分，以露出所述基片100。
在一个示例中，采用ICP各向异性刻蚀，去除第二介质台面125底部的第二介质层120，露出下方的基片100，得到所要求的掩膜，如图6所示。
在现有技术中，通过刻蚀技术来制作1-2微米厚的陡直介质掩膜具有一定的难度，而本发明利用CVD在台面形貌上生长的特性，“生长”出陡直的介质掩膜，同时，还是由于CVD生长特性，台面之间需要被刻蚀掉的第二介质层120的厚度远小于通常所要求的1-2微米，降低了对刻蚀的要求，工艺简单。
图7示出了用ICP刻蚀第一介质层(SiO2)形成第一介质台面的SEM图。图8示出了用PECVD沉积300nm SiO2后的SEM图。可见，图8的掩膜形貌明显比图7中的掩膜形貌陡直。
在一个优选示例中，若上述形成的第二介质台面的陡直度、掩膜的线宽和间距仍不满足预定要求，可以再在第二介质台面上沉积第三介质层，以形成覆盖第二介质台面的第三介质台面以及第三介质台面之间的介质层部分，并且去除第三介质层部分，以露出基片。此方法可以多次重复使用，最终达到预期的掩膜形貌。
在该示例中，第三介质层的材料可以是和第一介质层、第二相同的材料，也可以是不同的材料。材料相同使得刻蚀工艺更简单。材料不同可以使得刻蚀时的材料刻蚀选择比高。
实施例2
在实施例2中，提供一种刻蚀方法，包括：利用实施例1所述的制造方法得到的介质掩膜作为掩膜，来继续对下方的基片进行刻蚀。
实施例3
在实施例3中，提供一种离子注入方法，包括：利用实施例1所述的制造方法得到的介质掩膜作为掩膜，来继续对所述基片进行离子注入。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过现有技术中的各种手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。
以上参照本发明的实施例对本发明予以了说明。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替换和修改，这些替换和修改都应落在本发明的范围之内。

Claims (10)

1.一种介质掩膜的制造方法，其特征在于，包括
步骤a)，在基片上形成上窄下宽的第一介质台面；
步骤b)，沉积第二介质层，从而形成覆盖所述第一介质台面的第二介质台面和所述第二介质台面之间的部分，其中所述第二介质层的沉积速率从所述第一介质台面的顶部到底部逐渐降低，以使得所述第二介质台面的形貌比所述第一介质台面的形貌更陡直；和
步骤c)，利用各向异性刻蚀方法去除所述第二介质台面之间的部分，以露出所述基片。
2.根据权利要求1的介质掩膜的制造方法，其特征在于，还包括
步骤d)，沉积第N介质层，从而形成覆盖所述第N-1介质台面的第N介质台面和所述第N介质台面之间的部分，其中所述第N介质层的沉积速率从所述第N-1介质台面的顶部到底部逐渐降低，以使得所述第N介质台面的形貌比所述第N-1介质台面的形貌更陡直；
步骤e)，利用各向异性刻蚀方法去除所述第N介质台面之间的部分，以露出所述基片，
其中N从三开始一次增加一地重复步骤d)和e)，直到得到预定的掩膜陡直度、线宽和间距。
3.根据权利要求1或2的介质掩膜的制造方法，其特征在于，步骤a)进一步包括
在基片上沉积第一介质层；
在第一介质层上形成预定图案的光刻胶；
以所述光刻胶为掩膜，利用ICP刻蚀方法刻蚀所述第一介质层得到所述第一介质台面。
4.根据权利要求1或2的介质掩膜的制造方法，其特征在于，
采用PECVD方法沉积所述第二介质层，以实现所述第二介质层的沉积速率从所述第一介质台面的顶部到底部逐渐降低。
5.根据权利要求1或2的介质掩膜的制造方法，其特征在于，
所述各项异性刻蚀方法为ICP刻蚀方法。
6.根据权利要求2的介质掩膜的制造方法，其特征在于，
所述第一介质台面、第二介质台面和第N介质台面的材料是相同的或不同的。
7.根据权利要求6的介质掩膜的制造方法，其特征在于，
所述第一介质台面、第二介质台面和第N介质台面的材料选自由SiO2和Si3N4组成的组。
8.根据权利要求6的介质掩膜的制造方法，其特征在于，
所述基片的材料选自由Si、GaAs、InP和GaN、SiC组成的组。
9.一种刻蚀方法，其特征在于，包括
利用权利要求1-8中任一项所述的制造方法得到的介质掩膜作为掩膜，来对所述基片进行刻蚀。
10.一种离子注入方法，其特征在于，包括
利用权利要求1-8中任一项所述的制造方法得到的介质掩膜作为掩膜，来对所述基片进行离子注入。
CN201510337172.2A 2015-06-17 2015-06-17 介质掩膜的制造方法、利用该掩膜刻蚀或离子注入的方法 Active CN105023835B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510337172.2A CN105023835B (zh) 2015-06-17 2015-06-17 介质掩膜的制造方法、利用该掩膜刻蚀或离子注入的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510337172.2A CN105023835B (zh) 2015-06-17 2015-06-17 介质掩膜的制造方法、利用该掩膜刻蚀或离子注入的方法

Publications (2)

Publication Number Publication Date
CN105023835A true CN105023835A (zh) 2015-11-04
CN105023835B CN105023835B (zh) 2019-04-02

Family

ID=54413712

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510337172.2A Active CN105023835B (zh) 2015-06-17 2015-06-17 介质掩膜的制造方法、利用该掩膜刻蚀或离子注入的方法

Country Status (1)

Country Link
CN (1) CN105023835B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109841505A (zh) * 2017-11-29 2019-06-04 株洲中车时代电气股份有限公司 一种提升碳化硅高能离子注入厚掩膜陡直性的方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4597826A (en) * 1983-12-26 1986-07-01 Fujitsu Limited Method for forming patterns
EP0613174A2 (en) * 1993-02-26 1994-08-31 AT&T Corp. Method for making fine-line semiconductor devices
US6762064B1 (en) * 2003-04-17 2004-07-13 Infineon Technologies Ag Process for fabrication of a ferrocapacitor
US20050067643A1 (en) * 2003-09-30 2005-03-31 Haoren Zhuang Device and a method for forming a ferroelectric capacitor device
KR20050074756A (ko) * 2004-01-14 2005-07-19 주식회사 하이닉스반도체 반도체 소자의 초미세 콘택홀 형성방법
US20060273456A1 (en) * 2005-06-02 2006-12-07 Micron Technology, Inc., A Corporation Multiple spacer steps for pitch multiplication
JP2007073666A (ja) * 2005-09-06 2007-03-22 Sony Corp マスク補正方法、マスク製造方法および露光用マスク
KR20070089498A (ko) * 2006-02-28 2007-08-31 주식회사 하이닉스반도체 반도체 소자 제조 방법
CN101278381A (zh) * 2005-10-05 2008-10-01 朗姆研究公司 垂直形貌修整
CN102969230A (zh) * 2005-06-30 2013-03-13 朗姆研究公司 用于临界尺寸缩减和节距缩减的系统及方法
CN103646854A (zh) * 2013-12-12 2014-03-19 中国科学院微电子研究所 一种改善基于Cr掩模刻蚀工艺的方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4597826A (en) * 1983-12-26 1986-07-01 Fujitsu Limited Method for forming patterns
EP0613174A2 (en) * 1993-02-26 1994-08-31 AT&T Corp. Method for making fine-line semiconductor devices
US6762064B1 (en) * 2003-04-17 2004-07-13 Infineon Technologies Ag Process for fabrication of a ferrocapacitor
US20050067643A1 (en) * 2003-09-30 2005-03-31 Haoren Zhuang Device and a method for forming a ferroelectric capacitor device
KR20050074756A (ko) * 2004-01-14 2005-07-19 주식회사 하이닉스반도체 반도체 소자의 초미세 콘택홀 형성방법
US20060273456A1 (en) * 2005-06-02 2006-12-07 Micron Technology, Inc., A Corporation Multiple spacer steps for pitch multiplication
CN102969230A (zh) * 2005-06-30 2013-03-13 朗姆研究公司 用于临界尺寸缩减和节距缩减的系统及方法
JP2007073666A (ja) * 2005-09-06 2007-03-22 Sony Corp マスク補正方法、マスク製造方法および露光用マスク
CN101278381A (zh) * 2005-10-05 2008-10-01 朗姆研究公司 垂直形貌修整
KR20070089498A (ko) * 2006-02-28 2007-08-31 주식회사 하이닉스반도체 반도체 소자 제조 방법
CN103646854A (zh) * 2013-12-12 2014-03-19 中国科学院微电子研究所 一种改善基于Cr掩模刻蚀工艺的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109841505A (zh) * 2017-11-29 2019-06-04 株洲中车时代电气股份有限公司 一种提升碳化硅高能离子注入厚掩膜陡直性的方法

Also Published As

Publication number Publication date
CN105023835B (zh) 2019-04-02

Similar Documents

Publication Publication Date Title
CN108475640A (zh) 用于侧向硬模凹槽减小的混合碳硬模
US9984889B2 (en) Techniques for manipulating patterned features using ions
EP2553715B1 (en) Semiconductor device and method of forming a staircase structure in a target substrate for manufacturing a semiconductor device
CN103094095B (zh) 制造半导体器件的方法
CN104282542B (zh) 解决超级结产品保护环场氧侧壁多晶硅残留的方法
Paramanik et al. Formation of large-area GaN nanostructures with controlled geometry and morphology using top-down fabrication scheme
CN102820227B (zh) 一种深沟槽超级pn结的形成方法
US20160233105A1 (en) Method of forming a trench in a semiconductor device
CN104425567A (zh) 提高钝化完整性的系统和方法
US9564342B2 (en) Method for controlling etching in pitch doubling
JP6787786B2 (ja) エピタキシャル成長中に形成された核を除去するための方法
CN108231759A (zh) 半导体结构
CN106611738B (zh) 绝缘体上iii-v化合物衬底的制备方法
CN103177957B (zh) 避免金属尖角的方法
US20090102023A1 (en) Method for Manufacturing a Structure, Semiconductor Device and Structure on a Substrate
CN105023835A (zh) 介质掩膜的制造方法、利用该掩膜刻蚀或离子注入的方法
CN105206512A (zh) 改进多重图形化掩膜层的方法
US20210193463A1 (en) Vapor phase epitaxy method
US10903076B2 (en) Material selective regrowth structure and method
CN108695235B (zh) 改善钨金属层蚀刻微负载的方法
CN105226014A (zh) 一种第一层金属沟槽刻蚀方法
US20230317772A1 (en) Selective etching of silicon layers in a semiconductor device
CN109390232A (zh) 沟槽肖特基终端区沟槽刻蚀方法及沟槽肖特基制备方法
CN114365290A (zh) 制造方法
US9530647B2 (en) Devices including ultra-short gates and methods of forming same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant