KR20070089498A

KR20070089498A - 반도체 소자 제조 방법

Info

Publication number: KR20070089498A
Application number: KR1020060019622A
Authority: KR
Inventors: 신수범; 김승범
Original assignee: 주식회사 하이닉스반도체
Priority date: 2006-02-28
Filing date: 2006-02-28
Publication date: 2007-08-31

Abstract

본 발명은 Pt 전극 식각시 포토레지스트 하부에 ITO 하드마스크를 적용하여 포토레지스트 패턴의 높이는 낮추면서도 버티컬한 식각 단면을 갖도록 식각하는데 적합한 반도체 소자 제조 방법을 제공하기 위한 것으로, 이를 위한 본 발명의 반도체 소자 제조 방법은 반도체 기판 상부에 Pt 박막을 형성하는 단계; 상기 Pt 박막의 소정 영역 상에 제1하드마스크 패턴 및 제2하드마스크 패턴이 적층된 하드마스크 패턴을 형성하는 단계; 및 상기 제1하드마스크 패턴을 사용하여 상기 Pt 박막을 식각하는 단계를 포함하며 이에 따라 본 발명은 차세대 전극 재료로 사용 가능한 Pt 박막의 식각시 ITO를 하드마스크로 사용하여 종래의 포토레지스트 패턴 마스크를 사용하였을 때에 발생할 수 있는 문제점을 극복하여 버티컬한 Pt 박막 식각을 구현할 수 있는 효과가 있다.

ITO 하드마스크, PR 패턴, Pt 박막, 버티컬 식각, 고종횡비

Description

반도체 소자 제조 방법{METHOD FOR FORMING SEMICONDUCTOR DEVICE}

도 1a 내지 도 1c는 종래 기술의 제1문제점을 나타낸 단면도.

도 2a 내지 도 2d는 종래 기술의 제2문제점을 나타낸 단면도.

도 3a 내지 도 3d는 종래 기술의 제3문제점을 나타낸 단면도.

도 4는 종래 기술의 문제점을 나타낸 SEM 사진.

도 5a 내지 도 5d는 본 발명의 실시예에 따른 반도체 소자 제조 방법을 도시한 단면도.

도 6은 본 발명의 실시예를 부연 설명하기 위한 그래프.

* 도면의 주요 부분에 대한 부호의 설명

41 : 반도체 기판 42 : 층간절연막

43 : 베리어 메탈 44 : Pt 전극

45a : 제1하드마스크 46a : 제2하드마스크

47 : 포토레지스트 패턴

본 발명은 반도체 제조 기술에 관한 것으로, 특히 ITO(Indium Tin Oxide) 하드마스크를 이용하여 Pt를 버티컬하게 식각하기 위한 반도체 소자 제조 방법에 관한 것이다.

Pt(Platinium) 박막 식각시 포토레지스트(Photo resist)를 마스크로 사용하면 공정을 단순화할 수 있으며 양산성(Throughput)도 증가시킬 수 있고, 하드마스크를 증착하거나 제거할 때에 발생하는 고유전체의 손상도 줄일 수 있어 가능하면 포토레지스트를 마스크로 Pt 박막을 식각하는 것이 바람직하다.

도 1a 내지 도 1c는 종래 기술의 제1문제점을 나타낸 단면도이다.

도 1a를 참조하면, Pt 전극(11)의 소정 영역 상에 마스크(12)를 형성한다. 이 때, 마스크(12)는 포토레지스트 패턴이다.

도 1b를 참조하면, 마스크(12)를 사용하여 Pt 전극(11)을 선택적으로 식각한다. 이 때, 마스크(12)의 일부 영역이 식각 손실되어, Pt 전극(11)이 완전히 식각되지 않고 덜 식각되어, Pt 전극(11)의 측벽은 식각되지 않음을 알 수 있다.

도 1c를 참조하면, 마스크를 제거하고 나면 식각된 Pt 전극(11)의 단면은 기울기를 갖고, Pt 전극(11) 식각 단면의 상부에 뿔 모양(100)이 나타난다.

이어서, 도 2a 내지 도 2d는 종래 기술에 따른 제2문제점을 나타낸 단면도이다.

도 2a를 참조하면, Pt 전극(11)의 소정 영역 상에 마스크(12)를 형성한다. 이 때, 마스크(12)는 포토레지스트 패턴이다.

도 2b를 참조하면, 마스크(12)를 사용하여 Pt 전극(11)을 선택적으로 식각하는데, 식각 부산물(폴리머)들이 Pt 전극 측벽(11) 및 마스크(12)의 측벽에 흡착된다.

도 2c를 참조하면, Pt 전극 측벽(11) 및 마스크(12)의 측벽에 흡착된 폴리머들도 마스크로 작용하여 Pt 전극을 식각하게 된다.

도 2d를 참조하면, 마스크(12) 및 폴리머를 제거한 후 Pt 전극(11)의 식각 단면의 상단면은 뾰족하면서 기울기(200)를 갖는다.

도 3a 내지 도 3d는 종래 기술에 따른 제3문제점을 나타낸 단면도이다.

도 3a를 참조하면, Pt 전극(11)의 소정 영역 상에 마스크(12)를 형성한다. 이 때, 마스크(12)는 포토레지스트 패턴이다.

도 3b와 도 3c를 함께 참조하면, 마스크(12)를 사용하여 Pt 전극을 식각할 때 200∼300℃ 의 온도 분위기에서 진행하면 마스크(12)의 손실이 급격하여 마스크(12) 자체의 패턴이 불량해짐을 알 수 있다.

도 3d를 참조하면, 프로파일이 불량한 마스크(12)를 사용하여 Pt 전극을 식각하면 도 2d에서와 마찬가지고, Pt 전극(11)의 식각 단면은 뾰족하면서 기울기(300)를 갖는다.

도 4는 종래 기술의 문제점을 나타낸 SEM 사진이다.

도 4를 참조하면, 포토레지스트 패턴을 마스크로 사용할 때, 높은 온도 및 얇은 두께로 인하여 포토레지스트 패턴의 표면이 일그러지고 거친 상태를 갖는 것을 알 수 있다.

상술한 종래 기술에서, 포토레지스트를 마스크로 사용할 경우 1Gb DRAM에서는 높은 종횡비(Aspect Ratio) 구조가 필요하며 이방성 식각 형상을 얻기가 어렵다.

즉, Pt 전극의 패턴을 구현하기 위해 마스크로 포토레지스트 패턴을 사용하였으나 식각 선택비(0.2)가 매우 낮았으며 플라즈마의 온도에 의해 포토레지스트 패턴이 왜곡되는 현상이 발생되어 마스크 재료로 부적합함을 알 수 있다.

식각 선택비가 낮을 경우 마스크의 두께를 증가시켜야 하는데, 마스크의 두께가 증가하면 마스크 및 Pt 전극의 측벽에 재증착되는 식각 부산물도 증가하게 되어 식각 형상에 좋지 않은 영향을 주게 된다.

그러므로, 식각 선택비를 증가시키면서 고온에서 안정한 패턴을 구현하기 위한 하드마스크의 도입이 필요할 때이다.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, Pt 전극 식각시 포토레지스트 하부에 ITO 하드마스크를 적용하여 포토레지스트 패턴의 높이는 낮추면서도 버티컬한 식각 단면을 갖도록 식각하는데 적합한 반도체 소자 제조 방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위한 특징적인 본 발명의 반도체 소자 제조 방법은 반도체 기판 상부에 Pt 박막을 형성하는 단계, 상기 Pt 박막의 소정 영역 상에 제1하드마스크 패턴 및 제2하드마스크 패턴이 적층된 하드마스크 패턴을 형성하는 단계, 및 상기 제1하드마스크 패턴을 사용하여 상기 Pt 박막을 식각하는 단계를 포함한다.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.

도 5a 내지 도 5d는 본 발명의 실시예에 따른 반도체 소자 제조 방법을 도시한 단면도이다.

도 5a에 도시된 바와 같이, 반도체 기판(41) 상부에 층간절연막(42)으로 실리콘산화(SiO2)을 증착하고, 층간절연막(42) 상에 베리어 메탈(43), Pt 전극(44), 제1하드마스크용 물질막(45), 제2하드마스크용 물질막(46)을 차례로 적층 형성한다.

이 때, 베리어 메탈(43)은 TiN막을 사용하며 확산 베리어(Diffusion Barrier) 역할을 하고, 제1하드마스크 물질막(45)은 Pt 전극을 식각하기 위한 제1하드마스크 패턴이 형성될 물질이고, 제2하드마스크용 물질막(46)은 제1하드마스크 물질막(45)을 식각하기 위한 제2하드마스크 패턴이 형성될 물질이며, 제1하드마스크용 물질막(45)을 식각할 때 제1하드마스크용 물질막(45) 표면에 발생하는 데미지를 완충시키기 위한 흡수층으로도 사용된다.

한편, Pt 전극(44)은 2000Å, 제1하드마스크용 물질막(45)은 ITO(Indium Tin Oxide)를 사용하며 1500Å, 제2하드마스크용 물질막(46)은 실리콘 산화막을 사용하며 3000Å 두께로 형성한다.

계속해서, 제2하드마스크용 물질막(46)의 소정 영역 상에 포토레지스트 패턴(47)을 형성한다. 이 때, 포토레지스트 패턴(47)은 제2하드마스크용 물질막(46)을 패터닝하기 위한 마스크이다.

도 5b에 도시된 바와 같이, 포토레지스트 패턴(47)을 사용하여 제2하드마스크용 물질막(46)을 식각하여 제2하드마스크 패턴(46a)을 형성한다. 이때, 제2하드마스크용 물질막(46)의 식각은 ECR(Electron Etcher Resonance) 식각 장비 내에서 이루어지며 SF₆/N₂ 혼합 가스를 사용한다.

ECR 식각 장비의 메카니즘은, 2.45GHz의 마이크로 웨이브 파워를 이용하며, 발생된 마이크로 웨이브가 875G의 자기장과 공명을 이뤄 고밀도의 플라즈마를 형성시키고, 기본 바이어스인 13.56MHz-RF 파워에 독립적인 조절이 가능한 이 시스템으로 시편 주위에 전기장을 형성시켜 식각 공정을 진행한다.

이어서, 제2하드마스크 패턴(46a)을 형성한 후 포토레지스트 패턴(47)은 애싱(Ashing)하여 스트립한다.

도 5c에 도시된 바와 같이, 제2하드마스크 패턴(46a)을 사용하여 제1하드마스크용 물질막(45)을 식각하여 제1하드마스크 패턴(45a)을 형성한다. 이 때, 이때, 제1하드마스크용 물질막(45)의 식각은 ECR 식각 장비 내에서 이루어지며 Cl₂/Ar 혼합 가스를 사용한다. 이때, 마이크로 웨이브 파워를 700∼1200W, RF 파워를 120∼150W, 1∼5mtorr의 압력 분위기에서 진행한다.

제1하드마스크 패턴(45a)을 형성한 후 제2하드마스크 패턴(46a)을 제거한다.

도 5d에 도시된 바와 같이, 제1하드마스크 패턴(45a)을 사용하여 Pt 전극(44)을 식각한다. 이 때, Pt 전극(44) 식각은 SF₆/Ar 가스의 조성을 변화시키면서 식각한다.

SF₆/Ar 가스의 조성에 따른 비교는 도 6을 참조한다.

도 6은 본 발명의 실시예를 부연 설명하기 위한 그래프이다.

도 6을 참조하면, ITO 하드마스크를 사용하여 Pt 전극을 식각할 때 사용하는SF₆/Ar 혼합 가스의 총 유량은 8sccm을 플로우하고, 마이크로 웨이브 파워는 1200W, RF 파워는 150W, 공정 압력은 1mTorr의 조건 하에서, SF₆/Ar의 혼합 가스의 유량비에 따른 Pt 전극과 ITO 하드마스크 간의 식각 선택비(Etch Selectivity)와 식각 선택율(Etch rate, Å/분)을 나타내었다.

SF₆/Ar 가스 유량비가 50% 이상일 때, 4.9 이상의 선택비 이상을 얻을 수 있었고, 이 때 식각율은 약 100Å/분임을 알 수 있다. 즉, 마스크(포토레지스트 패 턴) 두께를 감소시킴으로써, 패턴 측벽에 재증착되는 식각 부산물의 양을 줄일 수 있게 되어 식각 기울기의 개선을 기대할 수 있다.

상술한 바와 같이, 종래에는 포토레지스트 패턴을 마스크로 Pt 전극을 식각하여, 식각 공정 중 발생한 식각 불순물 또는 공정 온도에 따른 Pt 전극의 식각 단면의 변형 및 포토레지스트 패턴의 변형이 발생하였다.

본 발명에서는 Pt 전극을 패터닝하기 위한 하드마스크로 ITO 하드마스크를 도입하여, 포토레지스트 패턴의 높이를 낮출 수 있고, 낮은 포토레지스트 패턴의 높이에 따라 높은 공정 온도에서도 변형이 적으므로 200∼300℃ 의 온도에서 식각 공정을 진행할 수 있으므로 식각 불순물의 부착 계수(Sticking Coefficient)를 감소시켜 빠른 시간에 휘발시킬 수 있으므로 Pt 전극의 식각 단면을 버티컬하게 조절할 수 있다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상술한 본 발명은 차세대 전극 재료로 사용 가능한 Pt 박막의 식각시 ITO를 하드마스크로 사용하여 종래의 포토레지스트 패턴 마스크를 사용하였을 때에 발생 할 수 있는 문제점을 극복하여 버티컬한 Pt 박막 식각을 구현할 수 있는 효과가 있다.

Claims

반도체 기판 상부에 Pt 박막을 형성하는 단계;

상기 Pt 박막의 소정 영역 상에 제1하드마스크 패턴 및 제2하드마스크 패턴이 적층된 하드마스크 패턴을 형성하는 단계; 및

상기 제1하드마스크 패턴을 사용하여 상기 Pt 박막을 식각하는 단계

를 포함하는 반도체 소자 제조 방법.
제1항에 있어서,

상기 마스크 패턴은,

상기 Pt 전극 상에 제1하드마스크용 물질막을 형성하는 단계;

상기 제1하드마스크용 물질막 상에 제2하드마스크용 물질막을 형성하는 단계;

상기 제2하드마스크용 물질막 상에 포토레지스트 패턴을 형성하는 단계;

상기 포토레지스트 패턴을 식각 베리어로 상기 제2하드마스크용 물질막을 식각하여 상기 제2하드마스크 패턴을 형성하는 단계;

상기 포토레지스트 패턴을 스트립하는 단계;

상기 제2하드마스크 패턴을 사용하여 상기 제1하드마스크용 물질막을 식각하여 상기 제1하드마스크 패턴을 형성하는 단계; 및

상기 제2하드마스크 패턴을 제거하느 단계

를 더 포함하는 반도체 소자 제조 방법.
제2항에 있어서,

상기 포토레지스트 패턴을 식각 베리어로 상기 제2하드마스크용 물질막을 식각하여 상기 제2하드마스크 패턴을 형성하는 단계는,

SF₆/N₂의 혼합 가스를 사용하는 반도체 소자 제조 방법.
제1항에 있어서,

상기 제2하드마스크 패턴을 사용하여 상기 제1하드마스크용 물질막을 식각하여 상기 제1하드마스크 패턴을 형성하는 단계는,

마이크로 웨이브 파워를 700∼1200W, RF 파워를 120∼150W, 1∼5mtorr의 압력 분위기에서 진행하는 반도체 소자 제조 방법.
제2항에 있어서,

상기 마스크 패턴은,

ECR 장비에서 200∼300℃ 의 온도 분위기에서 형성하는 반도체 소자 제조 방법.
제2항에 있어서,

상기 제1하드마스크용 물질막은 ITO를 사용하고, 상기 제2하드마스크용 물질막은 실리콘 산화막으로 형성하는 반도체 소자 제조 방법.
제6항에 있어서,

상기 ITO는 1500Å, 상기 실리콘 산화막은 3000Å 두께로 형성하는 반도체 소자 제조 방법.
제1항에 있어서,

상기 제1하드마스크 패턴을 사용하여 상기 Pt 박막을 식각하는 단계는,

Cl₂/Ar의 혼합 가스를 사용하는 반도체 소자 제조 방법.
제8항에 있어서,

상기 제1하드마스크 패턴을 사용하여 상기 Pt 박막을 식각하는 단계는,

마이크로 웨이브 파워를 900W, RF 파워를 150W, 3mtorr의 압력 분위기에서 진행하는 반도체 소자 제조 방법.
제1항에 있어서,

상기 Pt 박막은 2000Å 두께로 형성하는 반도체 소자 제조 방법.