KR20070098318A - 하드마스크 형성 방법 및 그를 이용한 스토리지노드홀 형성방법 - Google Patents

하드마스크 형성 방법 및 그를 이용한 스토리지노드홀 형성방법 Download PDF

Info

Publication number
KR20070098318A
KR20070098318A KR1020060029834A KR20060029834A KR20070098318A KR 20070098318 A KR20070098318 A KR 20070098318A KR 1020060029834 A KR1020060029834 A KR 1020060029834A KR 20060029834 A KR20060029834 A KR 20060029834A KR 20070098318 A KR20070098318 A KR 20070098318A
Authority
KR
South Korea
Prior art keywords
etching
hard mask
gas
storage node
semiconductor device
Prior art date
Application number
KR1020060029834A
Other languages
English (en)
Other versions
KR100838370B1 (ko
Inventor
박상수
성현석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060029834A priority Critical patent/KR100838370B1/ko
Publication of KR20070098318A publication Critical patent/KR20070098318A/ko
Application granted granted Critical
Publication of KR100838370B1 publication Critical patent/KR100838370B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 하드마스크의 버티컬프로파일을 구현하여 스토리지노드홀의 콘택 낫 오픈 및 보잉프로파일 심화를 방지할 수 있는 반도체 소자의 제조 방법을 제공하기 위한 것으로, 이를 위한 본 발명의 반도체 소자 제조 방법은 반도체 기판 상부에 절연막을 형성하는 단계; 상기 절연막 상에 하드마스크폴리실리콘막 및 반사방지막을 차례로 형성하는 단계; 상기 반사방지막의 소정 영역 상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각배리어로 상기 반사방지막을 식각하는 단계; 상기 포토레지스트패턴을 식각배리어로 하여 상기 하드마스크폴리실리콘막을 식각하여 하드마스크패턴을 형성하되, 상기 하드마스크폴리실리콘막 식각시 적어도 Cl2/HBr/CF4의 혼합가스를 사용하여 식각하는 단계; 및 상기 하드마스크패턴을 식각배리어로 상기 절연막을 식각하여 스토리지노드가 형성될 홀을 형성하는 단계를 포함하며 이에 따라 본 발명은
스토리지노드홀, 버티컬 프로파일, 콘택 낫 오픈, 보잉 방지, 브릿지

Description

하드마스크 형성 방법 및 그를 이용한 스토리지노드홀 형성 방법{PROCESS OF FABRICATING HARD MASK AND STORAGE NODE HOLE USING THE SAME}
도 1a 및 도 1b는 스토리지노드홀의 콘택 낫 오픈을 나타낸 단면 사진 및 탑뷰 사진.
도 2a는 종래 기술에 따른 스토리지노드홀의 휨현상을 나타낸 사진, 도 2b는 종래기술에 따른 보잉프로파일의 심화를 나타낸 사진.
도 3은 보잉프로파일 심화에 의한 콘탯 낫 오픈 상태를 나타낸 사진.
도 4a 및 도 4b는 본 발명의 제1실시예에 따른 반도체 소자의 스토리지노드홀 형성 방법을 도시한 단면도.
도 5a 및 도 5b는 본 발명의 제2실시예에 따른 반도체 소자의 스토리지노드홀 형성 방법을 도시한 단면도.
도 6a 내지 도 6c는 본 발명의 제2실시예를 적용하여 종래 기술의 문제점을 개선한 TEM 사진.
* 도면의 주요 부분에 대한 부호의 설명
61 : 반도체 기판 62 : 층간절연막
63 : 스토리지노드콘택플러그 64 : 스토리지노드 산화막
65a : 하드마스크 66, 66a : 반사방지막
67 : 포토레지스트 패턴 68 : 스토리지노드홀
본 발명은 반도체 제조 기술에 관한 것으로, 특히 버티컬 프로파일을 갖는 반도체 소자의 스토리지노드홀 형성 방법에 관한 것이다.
최근 반도체 소자의 고집적화에 따라 스토리지노드홀(Storage Node Hole; SNH)의 높이 증가 및 스토리지노드홀의 선폭 감소가 요구되어지며, 이에 따라 스토리지노드홀의 오픈에 취약해지는 경향이 있다. 최근에는 스토리지노드홀의 휨에 따라 콘택 낫 오픈(Contact Not Open)과 동일한 싱글 비트 페일(Single Bit Fail)이 발생하는 경향이 있다.
도 1a 및 도 1b는 스토리지노드홀의 콘택 낫 오픈을 나타낸 단면 사진 및 탑뷰 사진이다.
도 1a 및 도 1b를 참조하면, 스토리지노드홀(SNH)의 휨 현상에 의해 스토리지노드홀(SNH)과 하부 랜딩 플러그와 완전히 콘택되지 않고 콘택 낫 오픈('A', 'B')되어 싱글 비트 페일이 발생한 것을 알 수 있다.
도 1b를 참조하면, 스토리지노드홀이 하부 랜딩 플러그까지 식각되지 않아 콘택 낫 오픈(B)이 발생하여 싱글 비트 페일이 발생한 것을 알 수 있다.
위와 같은 콘택낫오픈은 스토리지노드홀의 휨 현상 및 보잉프로파일의 심화에 의해 발생한다.
도 2a는 종래 기술에 따른 스토리지노드홀의 휨현상을 나타낸 사진이고, 도 2b는 종래기술에 따른 보잉프로파일의 심화를 나타낸 사진이다.
종래기술에서 보잉프로파일의 심화 및 스토리지노드홀의 휨 현상이 나타나는 이유는 스토리지노드홀을 형성하기 위해 사용되는 하드마스크의 슬로프(Slope) 식각단면에 의한 것으로, 슬로프프로파일에 의해 플라즈마 회절이 발생하여 보잉 프로파일 심화 및 오픈 특성 감소에 의해 스토리지노드홀(SNH)의 프로파일이 버티컬하지 않고 휘어진다.
즉, 스토리지노드홀(SNH) 휨 현상(S1)은 직진성으로 식각되지 않고 하드마스크 측벽에서 스캐터링된 플라즈마가 절연막의 프로파일에 영향을 주는데, 하드마스크의 슬로프 프로파일은 두 측벽이 동일하지 않기 때문에 슬로프가 심한 부분의 반대 방향으로 스토리지노드홀(SNH)이 휘기 쉽다.
또한, 보잉프로파일의 심화는 높은 스토리지노드 산화막 높이에 의한 플라즈마 회절이 발생하고, 이에 따라 스토리지노드홀의 낫오픈이 발생한다.
도 3은 보잉프로파일 심화에 의한 콘탯낫오픈 상태를 나타낸 사진이다.
결국, 종래기술은 스토리지노드홀의 보잉 프로파일이 심하면 분리막(스토리지노드홀 사이에 위치한 절연막) 간격이 좁아져 인접하는 스토리지노드 간의 브릿지가 발생할 수 있다. 또한, 플라즈마 회절이 발생하여 스토리지노드홀(SNH)의 보잉 프로파일이 심화되어, 인접하는 스토리지노드홀(SNH) 간의 간격(d1)이 줄어들어 브릿지 즉, 듀얼 비트 페일이 발생한다.
상술한 종래 기술의 문제점들은 스토리지노드홀을 식각하기 위한 하드마스크가 버티컬하게 패터닝되지 않고 슬로프를 갖기 때문이며, 이로써 스토리지노드홀의 식각 단면도 버티컬하지 않고 슬로프(Slope) 특성을 갖기 때문이다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 하드마스크의 버티컬프로파일을 구현하여 스토리지노드홀의 콘택 낫 오픈 및 보잉프로파일 심화를 방지할 수 있는 반도체 소자 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 특징적인 본 발명의 반도체 소자 제조 방법은 반도체 기판 상부에 절연막을 형성하는 단계, 상기 절연막 상에 하드마스크폴리실리콘막 및 반사방지막을 차례로 형성하는 단계, 상기 반사방지막의 소정 영역 상에 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 식각배리어로 상기 반사방지막을 식각하는 단계, 상기 포토레지스트패턴을 식각배리어로 하여 상기 하드마스크폴리실리콘막을 식각하여 하드마스크패턴을 형성하되, 상기 하드마스크폴리실리콘막 식각시 적어도 Cl2/HBr/CF4의 혼합가스를 사용하여 식각하는 단계, 및 상기 하드마스크패턴을 식각배리어로 상기 절연막을 식각하여 스토리지노드가 형성될 홀을 형성하는 단계를 포함한다.
또한, 본 발명은 반도체 기판 상부에 절연막을 형성하는 단계, 상기 절연막 상에 하드마스크폴리실리콘막 및 반사방지막을 차례로 형성하는 단계, 상기 반사방 지막의 소정 영역 상에 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 식각배리어로 상기 반사방지막을 식각하는 단계, 상기 포토레지스트패턴을 식각배리어로 하여 상기 하드마스크폴리실리콘막을 식각하여 하드마스크패턴을 형성하는 단계, 및 상기 하드마스크패턴을 식각배리어로 상기 절연막을 식각하여 스토리지노드가 형성될 홀을 형성하되, 상기 절연막 식각시 상기 하드마스크패턴의 손실을 감소시키는 CF4 가스와 보잉정도를 감소시키는 Ar 가스를 혼합한 혼합가스를 사용하여 식각하는 단계를 포함한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
(제1실시예)
도 4a 및 도 4b는 본 발명의 제1실시예에 따른 반도체 소자의 스토리지노드홀 형성 방법을 도시한 단면도이다.
도 4a에 도시된 바와 같이, 반도체 기판(61) 상부에 층간절연막(62)을 증착하고, 층간절연막(62)을 선택적으로 식각하여 스토리지노드콘택홀을 형성한 다음 스토리지노드콘택홀에 플러그용 도전막을 매립하여 스토리지노드콘택플러그(63)를 형성한다.
계속해서, 층간절연막(62) 상에 스토리지노드 산화막(64), 하드마스크폴리실리콘막(65) 및 반사방지막(66)을 차례로 증착한다.
이어서, 반사방지막(66)의 소정 영역 상에 하드마스크폴리실리콘막(65)을 식각하기 위한 포토레지스트 패턴(67)을 형성한다.
도 4b에 도시된 바와 같이, 포토레지스트 패턴을 사용하여 반사방지막(66) 및 하드마스크폴리실리콘막(65)을 차례로 식각하여 반사방지막패턴(66a) 및 하드마스크패턴(65a)을 형성한다.
먼저, 반사방지막(66)의 식각 레시피는 6mT(압력)/700Ws(소스파워)/35Wb(바이어스파워)/45Cl2/5O2/130Ar 이고, 30초 동안 진행하는데, Cl2 가스가 실질적으로 반사방지막(66)을 식각하는 메인가스이다.
이어서, 하드마스크폴리실리콘막(65)의 식각은 메인 식각(Main Etch; ME), 과도 식각(Over Etch; OE) 및 후식각(Post Etch; PET)의 3단계로 이루어진다.
먼저, 메인 식각(ME)은 11.3mT(압력)/1300Ws(소스파워)/90Wb(바이어스파워)/70Cl2/2O2/700HBr/30CF4 로 이루어진 레시피로 114초 동안 진행한다. 여기서, Cl2 가스는 하드마스크폴리실리콘막(65)을 식각하는 가스이고, HBr 가스는 하드마스크폴리실리콘막(65) 식각시 포토레지스트 패턴(67)과의 선택비를 높이는 가스이며, CF4 가스는 높은 유량의 HBr을 플로우 할 때 포토레지스트 패턴(67)과의 선택비를 상승시키는 가스이다.
계속해서, 과도 식각(OE)은 하드마스크폴리실리콘막(65)의 잔류물을 식각하 기 위해 진행하는 것으로, 11.3mT(압력)/1300Ws(소스파워)/80Wb(바이어스파워)/70Cl2/2O2/700HBr/15CF4 로 이루어진 레시피로 56초 동안 진행한다. 여기서, Cl2 가스는 하드마스크폴리실리콘막(65)을 식각하는 가스이고, HBr 가스는 하드마스크폴리실리콘막(65) 식각시 포토레지스트 패턴(67)과의 선택비를 높이는 가스이며, CF4 가스는 높은 유량의 HBr을 플로우 할 때 포토레지스트 패턴(67)과의 선택비를 상승시키는 가스이다.
다음으로, 후식각(PET)은 7.5mT(압력)/2000Wt(탑파워)/130Ar 로 이루어진 레시피로 30초 동안 진행하고, 이러한 후식각을 진행하여 식각잔류물을 제거하면서 챔버 내부를 깨끗하게 유지한다.
상술한 바와 같은 레시피, 특히 메인식각과 과도식각시에 Cl2/O2/HBr/CF4의 혼합가스를 사용하여 하드마스크폴리실리콘막(65)을 식각하여 하드마스크패턴(65a)을 형성하면 버티컬한 식각 단면을 갖는 하드마스크패턴(65a)을 구현할 수 있다. 즉, Cl2/O2/HBr/CF4의 혼합가스를 사용하면 포토레지스트 패턴(67)과 선택비를 높이면서 하드마스크용 물질막(65) 식각시 폴리머를 적게 발생시켜 버티컬한 프로파일을 얻을 수 있다.
버티컬한 식각 프로파일을 갖는 하드마스크를 형성하므로서 후속 스토리지노드산화막 식각시 플라즈마의 스캐터링을 감소시킬 수 있는 효과가 있다.
(제2실시예)
도 5a 및 도 5b는 본 발명의 제2실시예에 따른 반도체 소자의 스토리지노드홀 형성 방법을 도시한 단면도이다.
도 5a에 도시된 바와 같이, 반도체 기판(61) 상부에 층간절연막(62)을 증착하고, 층간절연막(62)을 선택적으로 식각하여 스토리지노드콘택홀을 형성한 다음 스토리지노드콘택홀에 플러그용 도전막을 매립하여 스토리지노드콘택플러그(63)을 형성한다.
계속해서, 층간절연막(62) 상에 스토리지노드 산화막(64)을 형성하고, 소정 영역 상에 하드마스크(65a)를 형성한다. 하드마스크(65a)는 폴리실리콘막으로 형성하며 하드마스크(65a) 상에 반사방지막(66a)을 형성할 수 있다.
도 5b에 도시된 바와 같이, 하드마스크(65a)를 사용하여 스토리지노드콘택플러그(63) 상부가 드러날 때까지 스토리지노드 산화막(64)을 식각하여 스토리지노드홀(68)을 형성한다.
스토리지노드홀(68) 식각은 메인 식각(ME), 과도 식각(OE) 및 후식각(Post Etch; PET)의 3단계로 이루어진다.
먼저, 메인 식각(ME)은 15mT(압력)/1700Wt(탑파워)/2300Wb(바이어스파워)/34C4F6/31O2/16CF4/350Ar/28mm 이루어진 레시피로 200초 동안 진행한다. 여기서, C4F6는 스토리지노드산화막의 실질적인 식각가스이고, O2 가스는 스토리지노드 산화막(64) 식각시 오픈 특성을 증가시키고, CF4 가스는 하드마스크(65a)의 손실을 감소시킨다. 또한 Ar은 스토리지노드홀(68)의 보잉 정도를 감소시킨다.
계속해서, 과도 식각(OE)은 메인 식각 후 잔류하는 스토리지노드 산화막의 잔유물을 제거하기 위해 진행하며, 13mT(압력)/1700Wt(탑파워)/2300Wb(바이어스파워)/34C4F6/34O2/9C3F8/350Ar/28mm 로 이루어진 레시피로 140초 동안 진행한다.
여기서, C4F6는 스토리지노드산화막의 실질적인 식각가스이고, O2 가스는 스토리지노드 산화막(64) 식각시 오픈 특성을 증가시키며, C3F8는 하드마스크(65a)의 손실을 감소시킨다. 또한, Ar은 스토리지노드홀(68)의 보잉 정도를 감소시킨다.
다음으로, 후식각(PET)은 20mT(압력)/1000Wt(탑파워)/200Wb(바이어스파워)/200O2/100Ar 로 이루어진 레시피로 20초 동안 진행하고, 후식각을 진행하여 챔버 내부를 깨끗하게 유지한다.
한편, 스토리지노드 산화막(64)을 식각하면서, 하드마스크(65a) 상의 반사방지막(점선으로 도시, 66a)은 식각 손실되어 제거된다.
도 6a 내지 도 6c는 본 발명의 제2실시예를 적용하여 종래 기술의 문제점을 개선한 TEM 사진이다.
도 6a를 참조하면, 버티컬한 식각 프로파일을 갖는 하드마스크를 사용하여 스토리지노드 산화막을 식각하여 버티컬한 식각 프로파일(S3)을 갖는 스토리지노드홀(SNH)을 형성할수 있다.
도 6b를 참조하면, 버티컬한 식각 프로파일을 갖는 스토리지노드홀(SNH)이 형성됨을 알 수 있다.
도 6c를 참조하면, 콘택낫오픈지역이 발생하지 않음을 알 수 있다. 즉, 도 3 의 종래기술에서는 콘택낫오픈지역이 다량 발생하였으나, 본 발명은 콘택낫오픈지역이 발생하지 않는다. 또한, 인접하는 스토리지노드홀(SNH) 간의 브릿지 없이 일정 간격이격된 스토리지노드홀(SNH)이 형성됨을 알 수 있다.
상술한 바와 같이, 제2실시예는 스토리지노드 산화막을 버티컬프로파일을 갖도록 레시피를 사용하여 식각하여 스토리지노드홀을 형성하므로써, 하드마스크의 식각 손실을 줄이면서 프로파일의 보잉 정도를 조절하여 버티컬하면서도 콘택 낫 오픈 없는 스토리지노드홀을 형성할 수 있다.
따라서, 제2실시예는 하드마스크의 식각단면이 버티컬하지 않더라도 레시피 조절을 통해 스토리지노드홀의 프로파일을 버티컬프로파일로 형성하므로써, 종래 기술에서 문제가 되었던 스토리지노드홀의 식각 프로파일의 변형을 방지하여 싱글 비트 페일(콘택 낫 오픈), 듀얼 비트 페일(브릿지)를 개선할 수 있으므로 소자의 동작 특성을 향상시킬 수 있다.
한편, 제1실시예의 하드마스크 식각조건을 제2실시예의 하드마스크에 적용하면 스토리지노드홀의 보잉프로파일 방지 및 버티컬프로파일 구현효과가 더욱 증대된다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 버티컬한 프로파일을 갖는 하드마스크를 사용하여 스토리지노드홀을 형성하여 스토리지노드홀의 프로파일을 버티컬하게 형성하며 콘택 낫 오픈(싱글 비트 페일)을 방지할 수 있는 효과가 있다.
또한, 하드마스크의 프로파일이 버티컬하기 때문에 플라즈마 스캐터링에 의한 스토리지노드홀의 보잉을 방지하여 인접하는 스토리지노드홀 간의 브릿지(듀얼 비트 페일)를 방지하는 효과가 있다.

Claims (16)

  1. 반도체 기판 상부에 절연막을 형성하는 단계;
    상기 절연막 상에 하드마스크폴리실리콘막 및 반사방지막을 차례로 형성하는 단계;
    상기 반사방지막의 소정 영역 상에 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 식각배리어로 상기 반사방지막을 식각하는 단계;
    상기 포토레지스트패턴을 식각배리어로 하여 상기 하드마스크폴리실리콘막을 식각하여 하드마스크패턴을 형성하되, 상기 하드마스크폴리실리콘막 식각시 적어도 Cl2/HBr/CF4의 혼합가스를 사용하여 식각하는 단계; 및
    상기 하드마스크패턴을 식각배리어로 상기 절연막을 식각하여 스토리지노드가 형성될 홀을 형성하는 단계
    를 포함하는 반도체 소자의 제조 방법.
  2. 제1항에 있어서,
    상기 하드마스크폴리실리콘막을 식각하는 단계는,
    메인식각, 과도식각 및 후식각의 순서로 진행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제2항에 있어서,
    상기 메인 식각시,
    식각가스는 상기 Cl2/HBr/CF4의 혼합가스에 O2가스를 더 첨가하여 진행하는 반도체 소자의 제조 방법.
  4. 제3항에 있어서,
    상기 메인식각은,
    11.3mT/1300Ws(소스파워)/90Wb(바이어스파워)/70Cl2/2O2/700HBr/30CF4로 이루어진 레시피를 사용하여 114초 동안 진행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제2항에 있어서,
    상기 과도식각시,
    식각가스는 상기 Cl2/HBr/CF4의 혼합가스에 O2가스를 더 첨가하여 진행하는 반도체 소자의 제조 방법.
  6. 제5항에 있어서,
    상기 과도식각은,
    11.3mT(압력)/1300Ws(소스파워)/80Wb(바이어스파워)/70Cl2/2O2/700HBr/15CF4 로 이루어진 레시피를 사용하여 56초 동안 진행하는 반도체 소자의 제조 방법.
  7. 제2항에 있어서,
    상기 후식각은,
    아르곤가스를 식각가스로 사용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  8. 제7항에 있어서,
    상기 후식각은,
    7.5mT(압력)/2000Wt(탑파워)/130Ar로 이루어진 레시피를 사용하여 30초 동안 진행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  9. 반도체 기판 상부에 절연막을 형성하는 단계;
    상기 절연막 상에 하드마스크폴리실리콘막 및 반사방지막을 차례로 형성하는 단계;
    상기 반사방지막의 소정 영역 상에 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 식각배리어로 상기 반사방지막을 식각하는 단계;
    상기 포토레지스트패턴을 식각배리어로 하여 상기 하드마스크폴리실리콘막을 식각하여 하드마스크패턴을 형성하는 단계; 및
    상기 하드마스크패턴을 식각배리어로 상기 절연막을 식각하여 스토리지노드가 형성될 홀을 형성하되, 상기 절연막 식각시 상기 하드마스크패턴의 손실을 감소시키는 CF4 가스와 보잉정도를 감소시키는 Ar 가스를 혼합한 혼합가스를 사용하여 식각하는 단계
    를 포함하는 반도체 소자의 제조 방법.
  10. 제9항에 있어서,
    상기 절연막을 식각하는 단계는,
    메인 식각, 과도식각 및 후식각의 순서로 진행하는 반도체 소자의 제조 방법.
  11. 제10항에 있어서,
    상기 메인식각시,
    식각가스는 상기 CF4와 Ar 가스의 혼합가스에 C4F6와 O2가스를 더 첨가한 혼합가스를 사용하는 반도체 소자의 제조 방법.
  12. 제11항에 있어서,
    상기 메인식각은,
    15mT(압력)/1700Wt(탑파워)/2300Wb(바이어스파워)/34C4F6/31O2/16CF4/350Ar 로이루어진 레시피를 사용하여 200초 동안 진행하는 반도체 소자의 제조 방법.
  13. 제10항에 있어서,
    상기 과도식각시,
    식각가스는 C4F6/O2/C3F8/Ar의 혼합가스를 사용하는 반도체 소자의 제조 방법.
  14. 제13항에 있어서,
    상기 과도식각은, 13mT(압력)/1700Wt(탑파워)/2300Wb(바이어스파워)/34C4F6/34O2/9C3F8/350Ar로 이루어진 레시피를 사용하여 140초 동안 진행하는 반도체 소자의 제조 방법.
  15. 제10항에 있어서,
    상기 후식각시, 식각가스는 산소가스와 아르곤가스의 혼합가스를 사용하는 반도체 소자의 제조 방법.
  16. 제15항에 있어서,
    상기 후식각은, 20mT(압력)/1000Wt(탑파워)/200Wb(바이어스파워)/200O2/100Ar로 이루어진 레시피를 사용하여 20초 동안 진행하는 반도체 소자의 제조 방법.
KR1020060029834A 2006-03-31 2006-03-31 하드마스크 형성 방법 및 그를 이용한 스토리지노드홀 형성방법 KR100838370B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060029834A KR100838370B1 (ko) 2006-03-31 2006-03-31 하드마스크 형성 방법 및 그를 이용한 스토리지노드홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060029834A KR100838370B1 (ko) 2006-03-31 2006-03-31 하드마스크 형성 방법 및 그를 이용한 스토리지노드홀 형성방법

Publications (2)

Publication Number Publication Date
KR20070098318A true KR20070098318A (ko) 2007-10-05
KR100838370B1 KR100838370B1 (ko) 2008-06-13

Family

ID=38804395

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060029834A KR100838370B1 (ko) 2006-03-31 2006-03-31 하드마스크 형성 방법 및 그를 이용한 스토리지노드홀 형성방법

Country Status (1)

Country Link
KR (1) KR100838370B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8159046B2 (en) 2008-12-24 2012-04-17 Magnachip Semiconductor, Ltd. Capacitor and method for fabricating the same
US8445991B2 (en) 2008-12-24 2013-05-21 Magnachip Semiconductor, Ltd. Semiconductor device with MIM capacitor and method for manufacturing the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101944479B1 (ko) 2012-11-01 2019-01-31 삼성전자주식회사 반도체 장치의 캐패시터 및 캐패시터의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6322714B1 (en) 1997-11-12 2001-11-27 Applied Materials Inc. Process for etching silicon-containing material on substrates
JP2001237218A (ja) 2000-02-21 2001-08-31 Nec Corp 半導体装置の製造方法
KR20020043383A (ko) 2000-12-04 2002-06-10 윤종용 반도체 장치의 게이트 패턴 형성 방법
KR20050067476A (ko) 2003-12-29 2005-07-04 주식회사 하이닉스반도체 캐패시터의 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8159046B2 (en) 2008-12-24 2012-04-17 Magnachip Semiconductor, Ltd. Capacitor and method for fabricating the same
US8445991B2 (en) 2008-12-24 2013-05-21 Magnachip Semiconductor, Ltd. Semiconductor device with MIM capacitor and method for manufacturing the same
US8530323B2 (en) 2008-12-24 2013-09-10 Magnachip Semiconductor, Ltd. Capacitor and method for fabricating the same

Also Published As

Publication number Publication date
KR100838370B1 (ko) 2008-06-13

Similar Documents

Publication Publication Date Title
KR20080086686A (ko) 반도체 소자의 제조방법
US20080303141A1 (en) Method for etching a substrate and a device formed using the method
KR100838370B1 (ko) 하드마스크 형성 방법 및 그를 이용한 스토리지노드홀 형성방법
KR100714287B1 (ko) 반도체 소자의 패턴 형성방법
KR100643570B1 (ko) 반도체 소자 제조 방법
KR100888200B1 (ko) 반도체소자의 전도 패턴 형성 방법
KR100831975B1 (ko) 반도체 소자의 패턴 형성방법
KR20090045754A (ko) 하드마스크를 이용하는 반도체 소자의 패턴 형성 방법
KR20070002840A (ko) 리세스게이트 공정을 이용한 반도체소자의 제조 방법
KR100282416B1 (ko) 반도체소자의제조방법
KR19990011466A (ko) 반도체소자의 제조를 위한 건식식각방법
KR100303997B1 (ko) 금속 게이트전극 형성방법
KR100838392B1 (ko) 반도체소자의 자기정렬콘택 식각 방법
KR100906642B1 (ko) 반도체 소자의 게이트전극 제조방법
KR100835506B1 (ko) 반도체소자의 제조방법
KR100733459B1 (ko) 반도체 소자 제조 방법
KR20050001104A (ko) 반도체소자 제조 방법
JP2002231804A (ja) 半導体装置及びその製造方法
KR100668726B1 (ko) 반도체 소자의 비트라인 콘택 형성방법
US20080003822A1 (en) Method for fabricating semiconductor device
KR20070000719A (ko) 반도체 소자의 비트라인콘택 형성방법
KR100303357B1 (ko) 반도체 소자의 제조방법
KR100439771B1 (ko) 반도체 소자의 하드마스크 손실 방지 방법
KR100550642B1 (ko) 반도체 소자의 도전패턴 형성 방법
KR20000030956A (ko) 반도체 장치의 게이트 전극 형성을 위한 폴리실리콘 식각 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee