JP2001237218A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2001237218A
JP2001237218A JP2000043005A JP2000043005A JP2001237218A JP 2001237218 A JP2001237218 A JP 2001237218A JP 2000043005 A JP2000043005 A JP 2000043005A JP 2000043005 A JP2000043005 A JP 2000043005A JP 2001237218 A JP2001237218 A JP 2001237218A
Authority
JP
Japan
Prior art keywords
film
etching
gate electrode
thickness
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000043005A
Other languages
English (en)
Inventor
Kazuyoshi Yoshida
和由 吉田
Nobuyuki Ikezawa
延幸 池澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000043005A priority Critical patent/JP2001237218A/ja
Priority to KR1020010008596A priority patent/KR20010083208A/ko
Priority to US09/790,075 priority patent/US6531349B2/en
Publication of JP2001237218A publication Critical patent/JP2001237218A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Abstract

(57)【要約】 【課題】 ＭＯＳＦＥＴのゲート電極形成のためのパタ
ーニングに際して、ゲート酸化膜及び基板に生じるダメ
ージを防止する。 【解決手段】 基板１０上に、ＳiＯ2から成るゲート酸
化膜１１及びポリシリコンから成るゲート電極膜１２を
形成し、フォトレジストマスク１３を利用してゲート電
極膜１２をドライエッチングでパターニングする。パタ
ーニング工程では、Ｃl2/ＨＢr/ＣＦ4ガスを流し且つポ
リシリコン膜１２の膜厚を測定しながら行うメインエッ
チングでポリシリコン膜１２を１００Å程度残し、次い
で、ＨＢr／Ｏ2を流しながら行うオーバーエッチングで
残るポリシリコン膜１２を除去する。パターン密度が高
いエリアにおいてもＣＦ4の存在によってサブトレンチ
の形成を抑え、ゲート酸化膜及び基板表面に生ずるダメ
ージを防止する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、ＭＯＳＦＥＴのゲート電極の形成に
好適な半導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体装置の高集積化に伴い、ＭＯＳＦ
ＥＴのゲート電極を縮小し、現時点で利用可能なフォト
リソグラフィ技術で形成可能な最小サイズよりも小さな
幅のゲート電極を形成する技術が提案されている。該技
術では、ゲート絶縁膜上に形成したポリシリコン膜か
ら、フォトリソグラフィ及びドライエッチング技術を利
用したパターニングによってゲート電極を形成する。ポ
リシリコン膜は、ゲート酸化膜（ＳiＯ2）との選択比が
低いメインエッチングで所定の厚さ迄にエッチングした
後に、ゲート酸化膜との選択比が高いオーバーエッチン
グによってゲート酸化膜の表面までエッチングする。
【０００３】しかし、上記提案された技術に従ってゲー
ト電極をドライエッチングによって形成すると、ウエハ
上でのパターン密度の粗密の違いによって、パターンサ
イズにばらつきが発生する、いわゆる面内形状差が生ず
るという不具合がある。
【０００４】特開平１１−２６０７９９号公報には、上
記不具合を解消する薄膜の微細加工方法が記載されてい
る。該公報に記載の方法を図９を参照して説明する。シ
リコンウエハ３０１上に、３ｎｍの酸化膜（ＳiＯ2膜）
３０２、２００ｎｍのドープドポリシリコン（ＤＯＰＯ
Ｓ）膜３０３、２００ｎｍの窒化シリコン膜３０４をこ
の順に形成している。窒化シリコン膜３０４はフォトリ
ソグラフィによって加工されており、その最小線幅は
０．１３μｍである。
【０００５】窒化シリコン膜３０４をマスクとして、Ｄ
ＯＰＯＳ膜３０３を複数のステップによってエッチング
する。第１のステップでは、例えば塩素ガス（Ｃl2）を
１２０ml／minの流量で供給しつつ、炉内圧力を０．１
Ｐa、ＲＦ電力を１６０ｍＷ、マイクロ波電力を５００
ｍＷとした条件で５秒間エッチングすることで、ＤＯＰ
ＯＳ膜表面に発生した自然酸化膜を除去する。第２のス
テップはメインエッチングであり、このメインエッチン
グ工程では、Ｃl2流量を１０８ml／min、酸素ガス
（０2）流量を１２ml／minとして、ＤＯＰＯＳ膜３０３
と酸化膜３０２との間での選択比を小さくしてＤＯＰＯ
Ｓ膜３０３のエッチングを行う。
【０００６】メインエッチング工程中に、光干渉式リア
ルタイム膜厚モニタによって、ＤＯＰＯＳ膜３０３の残
りの膜厚を測定し、膜厚が３０ｎｍになった時点でメイ
ンエッチング工程から、第３のステップであるオーバー
エッチング工程に移行する。このオーバーエッチング工
程では、ＤＯＰＯＳ膜３０３と酸化膜３０２の間の選択
比を高めるために、Ｏ2流量を３ml／min、ＨＢr流量を
１００ml／minとして行う。
【０００７】ＤＯＰＯＳ膜３０３のエッチングに際し
て、ゲート酸化膜３０１との間の選択比が低いメインエ
ッチング工程と、選択比が高いオーバーエッチング工程
とを組み合わせることによって、ゲート酸化膜３０２に
生ずるエッチングダメージを防止する。特に、光干渉式
膜厚モニタによってリアルタイムに膜厚を測定すること
で、メインエッチング工程とオーバーエッチング工程と
の間の切換えを、残存するＤＯＰＯＳ膜の膜厚に従って
制御している。
【０００８】
【発明が解決しようとする課題】上記公報に記載の薄膜
の微細加工方法では、ウエハ上でのパターン密度の差に
よって、ＤＯＰＯＳ膜に望ましくないサブトレンチが発
生し、このため、残存するＤＯＰＯＳ膜の膜厚に差が出
来るという問題がある。この様子を図１０（ａ）〜
（ｃ）に示した。
【０００９】まず、図１０（ａ）に示すように、メイン
エッチング中に特にパターン密度が大きなエリアにおい
てＤＯＰＯＳ膜３０３の側壁となる部分に僅かなサブト
レンチ３０５が発生する。このサブトレンチ３０５は、
メインエッチングの終了時点では、同図（ｂ）に示すよ
うに、ゲート酸化膜３０２の表面にまで進行し、その後
のオーバーエッチング工程において基板３０１の表面に
まで進行し、基板表面にダメージを発生させるものであ
る。つまり、メインエッチングでゲート酸化膜３０２に
形成されたサブトレンチ３０５は、その後のオーバーエ
ッチングによって基板表面にまで進行して基板ダメージ
を発生させ、得られるＭＯＳＦＥＴの特性を劣化させる
ものである。
【００１０】メインエッチング中にサブトレンチが発生
する原因としては、フォトレジストや窒化膜の側壁での
イオンの反射によって、ゲート電極の縁部でイオン密度
が増大することが挙げられ、また、特にパターン密度が
大きな領域では電子シェーディングがイオン入射軌道に
影響を与えること等が考えられる。サブトレンチの発生
は、デポジッション種、その量、或いは、カバレッジに
よって影響を受けることによってその程度が異なり、そ
の結果、ＤＯＰＯＳ膜の残存膜厚のばらつきに大きく影
響する。しかし、従来は、この残存膜厚のばらつき抑制
に関して有効な対策が採られていなかった。
【００１１】本発明は、上記に鑑み、半導体装置の製造
方法、特に、ＭＯＳＦＥＴを有する半導体装置の製造に
際して、基板やゲート酸化膜にエッチングによるダメー
ジが発生し難い、ＭＯＳＦＥＴのゲート電極のパターニ
ング方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置の製造方法は、基板上に酸化膜
及びポリシリコン膜を順次に形成し、マスクを利用して
前記ポリシリコン膜を選択的にドライエッチングするパ
ターニング工程を有する、半導体装置の製造方法におい
て、前記パターニング工程が、Ｃl2、ＨＢr及びＣＦ4の
存在下でポリシリコン膜をドライエッチングするメイン
エッチング工程と、ＨＢr及びＯ2の存在下でポリシリコ
ン膜をドライエッチングするオーバーエッチング工程と
を順次に有することを特徴とする。本発明の半導体装置
の製造方法では、ゲート電極膜を、メインエッチングに
よって寸法制御性よくエッチングし、オーバーエッチン
グによってゲート酸化膜との選択比を高くしてエッチン
グする。メインエッチング工程に際して、形成されるサ
ブトレンチ中にはデポジッションによってＣＦ4が付着
するので、ポリシリコン膜に形成されるサブトレンチの
形成が防止でき、メインエッチング工程後にポリシリコ
ン膜の膜厚が平均化する。この平均化した膜厚のため、
その後のオーバーエッチングによって発生しがちな酸化
膜及び基板表面のダメージが防止できる。
【００１３】なお、特開平１１−１７６８０４号公報に
は、チタンシリサイド膜及びポリシリコン膜を順次にエ
ッチングする際に、そのエッチングガスとしてＨＢrに
ＣＦ4を混合する旨が記載されている。しかし、該公報
においてＣＦ4を混合する目的は、ＴiＳi2とＳｉのエッ
チングレートを近付けてエッチングの際に生ずる残さを
防止するためであり、本発明におけるサブトレンチの形
成を防止するＣＦ4の利用目的とは異なる。本発明に係
る半導体装置の製造方法の好ましい例では、前記メイン
エッチング工程中に、残存するポリシリコン膜の膜厚を
光干渉計モニタで測定し、該光干渉計モニタの出力を１
次微分した微分波形の変化に応答して、前記メインエッ
チング工程からオーバーエッチング工程に切り換える。
このように、１次微分波形の変化を検出することによっ
て、残存するポリシリコンの膜厚が所定値に達したこと
が特に効果的に検出できる。
【００１４】また、前記メインエッチング工程では、Ｃ
Ｆ4の流量が３０〜５０ｓｃｃｍの範囲であり、雰囲気
圧力が１０mTorrであることも本発明の好ましい態様で
ある。この場合、サブトレンチの発生が特に良好に防止
でき、且つ、良好なスループットでエッチングが可能で
ある。ＣＦ4の流量がこの範囲以下ではサブトレンチの
効果的な抑制ができなく、この範囲以上では、得られる
ゲート電極の寸法にばらつきが生ずる。
【００１５】更に、前記オーバーエッチングでは、雰囲
気圧力が５０mTorr以上であり、ＨＢr及びＯ2の流量が
夫々１００〜２００ｓｃｃｍ、１〜３ｓｃｃｍであるこ
とも本発明の好ましい態様である。この場合、酸化膜と
ポリシリコン膜との選択比が特に大きくとれて、酸化膜
に与えるダメージが更に小さくなる。
【００１６】本発明の半導体装置の製造方法によると、
ポリシリコン膜から０．１μｍ以下の幅を有するゲート
電極を形成することができ、特に次世代の微細ＭＯＳＦ
ＥＴに好適な形状のゲート電極が得られる。ポリシリコ
ン膜のエッチングの際に利用するマスクとしては、フォ
トレジスト膜又は窒化シリコン膜等が利用できる。
【００１７】
【発明の実施の形態】以下、図面を参照し本発明の好適
な実施形態例に基づいて本発明を更に詳細に説明する。
【００１８】図１（ａ）〜（ｃ）は夫々、本発明の一実
施形態例に係る半導体装置の製造方法の工程を順次に示
す、半導体装置の断面図である。本実施形態例の製造方
法では、まず、同図（ａ）に示すように、シリコン基板
１０に、膜厚が６０Åのシリコン酸化膜１１及び膜厚が
１５００Åのゲート電極膜１２を形成し、その上にフォ
トレジスト膜１３を塗布し、フォトリソグラフィ技術に
よって、フォトレジスト膜１３をパターニングする。ゲ
ート電極膜１２には、例えばドープトポリシリコン（Ｄ
ＯＰＯＳ）膜が用いられる。
【００１９】次いで、ウエハステージの温度（基板温
度）を６０℃、Ｃl2の流量を５０ｓｃｃｍとし、雰囲気
圧力を５mTorr、ソースパワーを２００Ｗ、バイアスパ
ワーを１００Ｗとして、５秒間のエッチングを行い、Ｄ
ＯＰＯＳ膜１２上に生じた自然酸化膜を除去する。
【００２０】次に、ゲート電極膜１２をドライエッチン
グするメインエッチング工程に移行する。メインエッチ
ング工程は、Ｃl2の流量を５０ｓｃｃｍ、ＨＢrの流量
を９０ｓｃｃｍ、ＣＦ4の流量を４０ｓｃｃｍとし、雰
囲気圧力を５mTorr、ソースパワーを３００Ｗ、バイア
スパワーを６０Ｗとして行う。この条件によると、ゲー
ト電極膜１２のエッチレートは１７００Åで、均一性は
±４．４％である。また、ゲート電極膜１２とゲート酸
化膜１１との間の選択比は約４である。このように、ゲ
ート酸化膜１１との選択比を小さくすることによって、
得られるゲート電極１２の寸法制御性が高くなる。つま
り、ゲート電極１２の側壁が垂直形状になり、例えば
０．１μｍ幅以下のゲート電極も寸法制御性よく形成可
能となる。
【００２１】メインエッチングを行いながら、ゲート電
極膜１２の残りの膜厚を測定する。膜厚の測定は、光干
渉計を利用してリアルタイムで行う。光干渉計の信号が
所定の変化を示したときに、残存するゲート電極膜１２
の膜厚が例えば最小で１００Å、最大で２３０Åであ
り、好ましい範囲にあるとして、オーバーエッチング工
程に移行する。このオーバーエッチング工程では、ＨＢ
rの流量を１５０ｓｃｃｍ、Ｏ2の流量を１．５ｓｃｃｍ
とし、雰囲気圧力を６０mTorr、ソースパワーを２５０
Ｗ、バイアスパワーを７５Ｗとして、約４５秒間行う。
この条件によると、ゲート電極膜１２のエッチレートは
１２００Åで、均一性が±３．４％である。また、ゲー
ト電極膜１２とゲート酸化膜１１との間の選択比は、２
００以上と高くなる。
【００２２】オーバーエッチング工程の終了時点では、
オーバーエッチング工程での高い選択比の採用によっ
て、ゲート電極膜１２が完全にエッチングされ、ゲート
酸化膜１１は殆どがそのまま残存し表面に露出する。ま
た、基板１０の表面がゲート酸化膜１１に保護されてお
り、基板表面に発生するダメージが低減する。
【００２３】上記のように、メインエッチング工程から
オーバーエッチング工程に切り換える際に、残存するゲ
ート電極膜１２の膜厚を最小で１００Åとすると、メイ
ンエッチング工程での均一性条件から、最も遅いエッチ
ングレートのために、エッチングすべき位置に残存する
ゲート電極膜１２の膜厚は２３０Å程度となる。メイン
エッチング工程でゲート電極膜１２を厚く残すと、その
後の高選択比のオーバーエッチングによって、ゲート電
極の側壁の垂直性が損なわれる。このため、残すゲート
電極膜１２は小さいほど好ましく、他方、メインエッチ
ング工程が終了した時点でゲート電極膜１２の膜厚がゼ
ロとなってゲート酸化膜１１を損傷する事態は防止する
必要がある。メインエッチング工程でゲート電極膜１２
の側壁に良好な垂直性が得られれば、その後に行われる
オーバーエッチング工程では、その良好な垂直性が維持
される。実験によると、上記条件でゲート電極膜に所望
の膜厚が得られたメインエッチングの継続時間は４５秒
であった。
【００２４】図２は、光干渉計による、残存するゲート
酸化膜１２の膜厚のリアルタイム測定の様子を示してい
る。水銀ランプ２１からの光を光ファイバ２２によって
ミラー２３に照射し、ミラー２３からの反射光をレンズ
２４及び石英ウインドウ２５を介して、エッチングチャ
ンバ２６内の下部電極２８上に搭載したウエハ２７に投
射している。ウエハ２７から反射した光は、再び、石英
ウインドウ２５及びレンズ２４を介してミラー２３に照
射し、ミラー２３からの反射光は光ファイバー２２を経
由して干渉検出器２９に入射している。ここで、ウエハ
２７上の、ゲート電極膜を成す、光学的に透明なポリシ
リコン膜の表面で反射する光と、ポリシリコン膜を透過
しその裏面で反射する光の相互干渉の有無が光干渉検出
器２９で検出される。
【００２５】メインエッチング工程に際して、投射する
光の波長を変えて干渉測定を行い、良好な光干渉信号が
得られる波長を求めた。膜厚１５００Åのゲート電極膜
をエッチングした際における、波長２４５ｎｍの光、波
長３６５ｎｍの光、及び、波長４３５ｎｍの光による夫
々の光干渉の観測結果を、図３〜５に示した。横軸はエ
ッチングの進行時間を示し、縦軸は観測された干渉信号
の強度を任意単位で示している。なお、プラズマ発光の
強度も併せて示している。何れの場合にも、ポリシリコ
ン膜を完全にエッチングし終わるまで観測を続けた。
【００２６】図３〜図５の比較から理解できるように、
図３に示した波長２５４ｎｍの光での干渉観測では、有
効な光干渉信号が得られなかった。これは、エッチング
チャンバ２６の石英ウインドウ２５の内側に堆積物が付
着して有効な信号が得られなかったからと推定された。
【００２７】図４では、ポリシリコン膜が完全にエッチ
ングされた時点から逆算して、エッチング開始から約４
０秒経過後に発生する干渉信号がエッチング工程の切換
え時期を示すものと理解できる。この時点のポリシリコ
ン膜の残存膜厚は最大で５００Åであり、比較的有効に
エッチング工程の切換え時期を検出している。
【００２８】図５では、エッチング開始から約２０秒後
に光干渉を示す信号が発生するが、この時点では残存膜
厚の最大は１０００Åであった。つまり、検知された信
号は、工程切換えに適当な時点での信号ではなく、従っ
て、この波長の光では、有効な光干渉信号が得られない
ことが判明した。
【００２９】上記観測結果から、波長３６５ｎｍの光を
光干渉の観測に利用すると、エッチング工程の切換え時
期（エンドポイント）を有効に検知できる旨が判る。
【００３０】図６は、膜厚１０００Åのポリシリコン膜
をエッチングする際に波長３６５ｎｍの光で観測された
光干渉信号を１次微分した微分信号を示している。エッ
チング工程の切換え時点を示すエンドポイントは、エッ
チング開始から５４秒経過後に発生した。その際に、メ
インエッチング工程の前後で膜厚分布を測定した結果を
図７に示す。図７（ａ）はエッチング前のゲート電極の
原膜厚分布を示し、同図（ｂ）はエンドポイントにおけ
る膜厚分布を示している。エンドポイントにおける膜厚
は、１１９〜１７４Åの範囲にあり、その平均は２５２
Åであった。この結果から、波長３６５ｎｍの光で観測
された光信号を１次微分した微分信号によって特に有効
にエンドポイントが検知できる旨が理解できる。
【００３１】上記実施形態例のゲート電極形成プロセス
では、自然酸化膜除去工程でＣl2をエッチングガスとし
て使用したが、これに代えて例えば１００ｓｃｃｍのＣ
Ｆ4をエッチングガスとして使用できる。実施例 本発明方法と従来方法とを比較した。何れもライン幅／
スペースが０．１８／０．２４μｍの場合について上記
本発明の実施形態例及び従来技術で方法とで行った。
【００３２】従来技術の方法では、エッチング条件とし
て、自然酸化膜除去ステップでは、Ｃl2の流量を５０ｓ
ｃｃｍ、雰囲気圧力を５mTorr、ソース／バイアスパワ
ーを２００／１００Ｗとし、５秒間行った。メインエッ
チングではＣl2／ＨＢr／Ｏ2の流量を１００／１５０／
３ｓｃｃｍ、雰囲気圧力を１０mTorr、ソース／バイア
スパワーを３００／２５Ｗとし、膜厚測定を行ってオー
バーエッチングに切り換えた。結果としてメインエッチ
ングのエッチング時間は４５秒間であった。オーバーエ
ッチングでは、ＨＢr／Ｏ2の流量を１５０／１．５ｓｃ
ｃｍ、雰囲気圧力を６０mTorr、ソース／バイアスパワ
ーを２５０／７５Ｗとし、４５秒間行った。基板温度は
６０℃とした。
【００３３】実施形態例の方法では、自然酸化膜除去ス
テップは、従来方法の条件と同じとした。メインエッチ
ングでは、Ｃl2／ＨＢr／ＣＦ4の流量を５０／９０／４
０ｓｃｃｍ、雰囲気圧力を５mTorr、ソース／バイアス
パワーを３００／６０Ｗとし、従来方法と同じ４５秒間
のエッチングを行った。オーバーエッチングでは、ＨＢ
r／Ｏ2の流量を１５０／１．５ｓｃｃｍ、雰囲気圧力を
６０mTorr、ソース／バイアスパワーを２５０／７５Ｗ
とし５秒間行った。基板温度は60℃に保った。
【００３４】観測結果を図8(a)〜（ｄ）に示す。同図
（ａ）及び（ｂ）は従来方法のメインエッチング後及び
オーバーエッチング後のゲート電極形状を示し、同図
（ｃ）及び（ｄ）は、本発明方法のメインエッチング後
及びオーバーエッチング後の電極形状を示す。
【００３５】従来方法で形成されたゲート電極には、メ
インエッチング後に、サイドエッチング及び裾引きエッ
チング形状、並びに、特にパターン密度が高いエリアで
のサブトレンチの形成が見られた。これに起因して、オ
ーバーエッチング後に裾引き形状が見られた。一方、本
発明方法で得られたゲート電極には、メインエッチング
後のサイドエッチングや裾引きエッチング形状、サブト
レンチの形成は見られず、このため、オーバーエッチン
グ後には、良好な垂直形状の側壁を有するゲート電極が
得られた。
【００３６】本発明方法における好ましいエッチング条
件としては、メインエッチング工程におけるＣＦ4の流
量は３０〜５０ｓｃｃｍの範囲とし、雰囲気圧力を１０
mTorrとする。オーバーエッチング工程では、雰囲気圧
力を５０mTorr以上とし、ＨＢr及びＯ2の流量が夫々、
１００〜２００ｓｃｃｍ及び１〜３ｓｃｃｍの範囲とす
る。上記条件によると、特に、０．１μｍ幅以下のゲー
ト電極を形成する際にも好ましい形状及ぶ寸法制御性が
得られる。
【００３７】以上、本発明をその好適な実施形態例に基
づいて説明したが、本発明におけるゲート電極の形成方
法は、上記実施形態例の構成にのみ限定されるものでは
なく、上記実施形態例の構成から種々の修正及び変更を
施したものも、本発明の範囲に含まれる。
【００３８】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法によると、ゲート酸化膜及び基板にダメー
ジを発生させることなく、ゲート電極を形状制御性よく
且つ高いスループットで形成できる効果がある。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は夫々、本発明の一実施形態例
の半導体装置の製造方法を順次に示す断面図。
【図２】リアルタイム光干渉計式膜厚モニタによる膜厚
観測の様子を示す模式的断面図。
【図３】波長２５４ｎｍの光を用いた際の光干渉計の出
力を示すグラフ。
【図４】波長３６５ｎｍの光を用いた際の光干渉計の出
力を示すグラフ。
【図５】波長４３５ｎｍの光を用いた際の光干渉計の出
力を示すグラフ。
【図６】波長３６５ｎｍの光を用いた光干渉計の出力を
微分した信号を示すグラフ。
【図７】図６で示されたエンドポイントで得られた膜厚
分布を原膜厚分布と比較して示す平面図。
【図８】実施例及び比較例の方法で得られたゲート電極
の断面形状を比較して示す走査顕微鏡写真。
【図９】従来の半導体装置の製造方法で得られるゲート
電極構造を示す断面図。
【図１０】従来の半導体装置の製造方法で得られるゲー
ト電極の形状を順次に示す断面図。
【符号の説明】
１０：シリコン基板 １１：ゲート酸化膜 １２：ポリシリコン膜 １３：フォトレジスト膜 ２１：水銀ランプ ２２：光ファイバー ２３：ミラー ２４：レンズ ２５：石英ウインドウ ２６：エッチングチャンバ ２７：ウエハ ２８：下部電極 ２９：干渉検出器
フロントページの続き Ｆターム(参考） 5F004 AA06 BB26 CA01 CA02 CB09 CB16 CB18 DA01 DA04 DA26 DB02 EB02 5F040 DA00 DC01 EC07 FC00 FC21 FC23

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 基板上に酸化膜及びポリシリコン膜を順
    次に形成し、マスクを利用して前記ポリシリコン膜を選
    択的にドライエッチングするパターニング工程を有す
    る、半導体装置の製造方法において、前記パターニング
    工程が、Ｃl2、ＨＢr及びＣＦ4の存在下でポリシリコン
    膜をドライエッチングするメインエッチング工程と、Ｈ
    Ｂr及びＯ2の存在下でポリシリコン膜をドライエッチン
    グするオーバーエッチング工程とを順次に有することを
    特徴とする半導体装置の製造方法。
  2. 【請求項２】 前記メインエッチング工程では、ＣＦ4
    の流量が３０〜５０ｓｃｃｍの範囲であり、雰囲気圧力
    が１０mTorrであることを特徴とする、請求項１に記載
    の半導体装置の製造方法。
  3. 【請求項３】 前記オーバーエッチング工程では、雰囲
    気圧力が５０mTorr以上であり、ＨＢr及びＯ2の流量が
    夫々、１００〜２００ｓｃｃｍ及び１〜３ｓｃｃｍの範
    囲であることを特徴とする、請求項１又は２に記載の半
    導体装置の製造方法。
JP2000043005A 2000-02-21 2000-02-21 半導体装置の製造方法 Pending JP2001237218A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000043005A JP2001237218A (ja) 2000-02-21 2000-02-21 半導体装置の製造方法
KR1020010008596A KR20010083208A (ko) 2000-02-21 2001-02-21 반도체 장치의 제조방법
US09/790,075 US6531349B2 (en) 2000-02-21 2001-02-21 Method of etching polycrystalline silicon film by using two consecutive dry-etching processes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000043005A JP2001237218A (ja) 2000-02-21 2000-02-21 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2001237218A true JP2001237218A (ja) 2001-08-31

Family

ID=18565990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000043005A Pending JP2001237218A (ja) 2000-02-21 2000-02-21 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US6531349B2 (ja)
JP (1) JP2001237218A (ja)
KR (1) KR20010083208A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068709A (ja) * 2001-06-15 2003-03-07 Tokyo Electron Ltd ドライエッチング方法
WO2004017390A1 (en) * 2002-08-14 2004-02-26 Lam Reserach Corporation Method and compositions for hardening photoresist in etching processes
KR100443509B1 (ko) * 2001-12-21 2004-08-09 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
US6995093B2 (en) 2002-09-27 2006-02-07 Yamaha Corporation Polysilicon etching method
KR100792365B1 (ko) 2006-06-30 2008-01-09 주식회사 하이닉스반도체 반도체 소자의 리세스 게이트 제조 방법
US9991130B2 (en) 2016-08-24 2018-06-05 Renesas Electronics Corporation Method for manufacturing semiconductor device
KR20190123804A (ko) * 2017-06-05 2019-11-01 어플라이드 머티어리얼스, 인코포레이티드 워드라인 저항을 낮추는 방법들
US11234121B2 (en) 2007-12-28 2022-01-25 Cellspinsoft Inc. Automatic multimedia upload for publishing data and multimedia content

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6977184B1 (en) * 2001-10-31 2005-12-20 Lam Research Corporation Method and apparatus for nitride spacer etch process implementing in situ interferometry endpoint detection and non-interferometry endpoint monitoring
JP3639268B2 (ja) * 2002-06-14 2005-04-20 株式会社日立製作所 エッチング処理方法
JP2004266249A (ja) * 2003-02-10 2004-09-24 Nec Electronics Corp 半導体装置の製造方法
KR100688057B1 (ko) * 2004-12-02 2007-03-02 주식회사 하이닉스반도체 반도체 소자의 컨택홀 형성방법
US7985688B2 (en) * 2005-12-16 2011-07-26 Lam Research Corporation Notch stop pulsing process for plasma processing system
US20070184657A1 (en) * 2006-02-09 2007-08-09 Tokyo Electron Limited Etching method
KR100838370B1 (ko) 2006-03-31 2008-06-13 주식회사 하이닉스반도체 하드마스크 형성 방법 및 그를 이용한 스토리지노드홀 형성방법
US7351664B2 (en) * 2006-05-30 2008-04-01 Lam Research Corporation Methods for minimizing mask undercuts and notches for plasma processing system
JP2008098281A (ja) * 2006-10-10 2008-04-24 Toshiba Corp 半導体装置の製造方法
CN110085551B (zh) * 2018-01-25 2021-05-25 长鑫存储技术有限公司 存储元件的位线的制作过程、存储元件及其制作方法
CN110797340A (zh) * 2018-08-03 2020-02-14 长鑫存储技术有限公司 半导体存储器
CN111801774B (zh) * 2019-02-08 2023-06-23 株式会社日立高新技术 蚀刻处理装置、蚀刻处理方法及检测器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0496223A (ja) 1990-08-03 1992-03-27 Fujitsu Ltd 半導体装置の製造方法
JP3210359B2 (ja) 1991-05-29 2001-09-17 株式会社東芝 ドライエッチング方法
JPH06283477A (ja) 1993-03-25 1994-10-07 Nippon Steel Corp 半導体装置の製造方法
JPH06291091A (ja) * 1993-04-05 1994-10-18 Matsushita Electric Ind Co Ltd ドライエッチング方法
JPH08148468A (ja) * 1994-11-18 1996-06-07 Matsushita Electric Ind Co Ltd エッチング方法
US5665203A (en) 1995-04-28 1997-09-09 International Business Machines Corporation Silicon etching method
JP2822952B2 (ja) * 1995-08-30 1998-11-11 日本電気株式会社 半導体装置の製造方法
KR980012263A (ko) * 1996-07-29 1998-04-30 김광호 얕은 트랜치 절연 방법
TW357411B (en) 1997-11-18 1999-05-01 Vanguard Int Semiconduct Corp Manufacturing method of multi-crystalline silicon pattern layers with an IC structure formed inside
US6069091A (en) * 1997-12-29 2000-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ sequential silicon containing hard mask layer/silicon layer plasma etch method
JPH11260799A (ja) 1998-03-13 1999-09-24 Hitachi Ltd 薄膜の微細加工方法
KR100550348B1 (ko) * 1998-07-22 2006-05-17 삼성전자주식회사 반도체소자의 식각방법
KR20000030956A (ko) * 1998-10-22 2000-06-05 윤종용 반도체 장치의 게이트 전극 형성을 위한 폴리실리콘 식각 방법
US6194284B1 (en) * 1999-08-30 2001-02-27 Taiwan Semiconductor Manufacturing Company Method for forming residue free etched silicon layer

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068709A (ja) * 2001-06-15 2003-03-07 Tokyo Electron Ltd ドライエッチング方法
KR100443509B1 (ko) * 2001-12-21 2004-08-09 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
CN100423191C (zh) * 2002-08-14 2008-10-01 兰姆研究有限公司 蚀刻工艺中用于硬化光致抗蚀剂的方法和组合物
WO2004017390A1 (en) * 2002-08-14 2004-02-26 Lam Reserach Corporation Method and compositions for hardening photoresist in etching processes
US6923920B2 (en) 2002-08-14 2005-08-02 Lam Research Corporation Method and compositions for hardening photoresist in etching processes
US6995093B2 (en) 2002-09-27 2006-02-07 Yamaha Corporation Polysilicon etching method
CN100358116C (zh) * 2002-09-27 2007-12-26 雅马哈株式会社 多晶硅的蚀刻方法
KR100792365B1 (ko) 2006-06-30 2008-01-09 주식회사 하이닉스반도체 반도체 소자의 리세스 게이트 제조 방법
US11234121B2 (en) 2007-12-28 2022-01-25 Cellspinsoft Inc. Automatic multimedia upload for publishing data and multimedia content
US9991130B2 (en) 2016-08-24 2018-06-05 Renesas Electronics Corporation Method for manufacturing semiconductor device
KR20190123804A (ko) * 2017-06-05 2019-11-01 어플라이드 머티어리얼스, 인코포레이티드 워드라인 저항을 낮추는 방법들
JP2020522877A (ja) * 2017-06-05 2020-07-30 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ワードライン抵抗を低下させる方法
KR102270458B1 (ko) 2017-06-05 2021-06-29 어플라이드 머티어리얼스, 인코포레이티드 워드라인 저항을 낮추는 방법들

Also Published As

Publication number Publication date
KR20010083208A (ko) 2001-08-31
US6531349B2 (en) 2003-03-11
US20020115276A1 (en) 2002-08-22

Similar Documents

Publication Publication Date Title
JP2001237218A (ja) 半導体装置の製造方法
JP2574094B2 (ja) エッチング方法
JPH0621018A (ja) ドライエッチング方法
JP3165047B2 (ja) ポリサイド膜のドライエッチング方法
JP2004031944A (ja) 非常に幅の狭いトランジスタ・ゲート素子をフォトリソグラフィにより形成する方法
JPH04266027A (ja) 傾斜エッチング方法
JP3284687B2 (ja) 配線パターンの製造方法
KR100270249B1 (ko) 에칭속도,이방성,및실리콘산화물에대한선택비가개선된고융점금속층을패터닝하기위한건식에칭방법
US5968711A (en) Method of dry etching A1Cu using SiN hard mask
KR100489599B1 (ko) 반도체 장치의 제조 방법
US5989979A (en) Method for controlling the silicon nitride profile during patterning using a novel plasma etch process
KR100910865B1 (ko) 반도체소자 제조방법
JP2002134470A (ja) 半導体装置の製造方法、及び半導体装置
JPH08107105A (ja) シリコン系材料層のパターニング方法
JPH07263406A (ja) 半導体装置の製造方法
JP2003282853A (ja) 固体撮像装置、半導体装置の製造方法及び固体撮像装置の製造方法
JP2000058511A (ja) ドライエッチング方法
KR100838483B1 (ko) 반도체 소자의 게이트 식각방법
JPH1022271A (ja) 半導体装置の製造方法
JPH05129253A (ja) 半導体装置の製造方法
KR100575078B1 (ko) 반도체 소자의 제조방법
KR100424191B1 (ko) 반도체 소자의게이트 전극 형성방법
JP2001308305A (ja) 固体撮像素子の製造方法
KR100505423B1 (ko) 워드라인 형성 방법
JP2001244247A (ja) 半導体装置の製造方法