JPH0496223A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0496223A JPH0496223A JP20715090A JP20715090A JPH0496223A JP H0496223 A JPH0496223 A JP H0496223A JP 20715090 A JP20715090 A JP 20715090A JP 20715090 A JP20715090 A JP 20715090A JP H0496223 A JPH0496223 A JP H0496223A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gas
- etching
- metal silicide
- chlorine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 238000005530 etching Methods 0.000 claims abstract description 50
- 229910052751 metal Inorganic materials 0.000 claims abstract description 50
- 239000002184 metal Substances 0.000 claims abstract description 50
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 34
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 32
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims abstract description 10
- 239000007789 gas Substances 0.000 claims description 81
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 19
- 229910052731 fluorine Inorganic materials 0.000 claims description 19
- 239000011737 fluorine Substances 0.000 claims description 19
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 claims description 15
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 claims description 15
- 229910052794 bromium Inorganic materials 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 14
- 239000012495 reaction gas Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 33
- 229920005591 polysilicon Polymers 0.000 abstract description 32
- 239000000428 dust Substances 0.000 abstract description 7
- 239000000463 material Substances 0.000 abstract description 4
- 238000009792 diffusion process Methods 0.000 abstract description 2
- 125000001246 bromo group Chemical group Br* 0.000 abstract 2
- 125000001309 chloro group Chemical group Cl* 0.000 abstract 1
- 125000001153 fluoro group Chemical group F* 0.000 abstract 1
- 238000003079 width control Methods 0.000 abstract 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 13
- 229910052801 chlorine Inorganic materials 0.000 description 13
- 239000000460 chlorine Substances 0.000 description 13
- 239000000758 substrate Substances 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 150000001649 bromium compounds Chemical class 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229910016006 MoSi Inorganic materials 0.000 description 1
- 101150097381 Mtor gene Proteins 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000007348 radical reaction Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Landscapes
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置の製造方法に関し、
ゴミを発生させることなく、パターン幅制御が精度良く
なされ、下地の膜に対して高選択比をもち下地の膜を損
傷することなく、スループントの高いメタル、メタルシ
リサイド、ポリサイドの垂直エツチングを複雑な装置を
用いることなく行うことができる半導体装置の製造方法
を提供することを目的とし、 金属または金属シリサイドあるいはポリサイドからなる
膜を、塩素系ガスまたはフッ素系ガスあるいは塩素系ガ
スとフッ素系ガスの混合ガスによる反応ガスで線膜の途
中までエツチングした後、線膜を臭素系ガスによる反応
ガスで下地の膜に対して選択的にエツチングする工程を
含むように構成する。
なされ、下地の膜に対して高選択比をもち下地の膜を損
傷することなく、スループントの高いメタル、メタルシ
リサイド、ポリサイドの垂直エツチングを複雑な装置を
用いることなく行うことができる半導体装置の製造方法
を提供することを目的とし、 金属または金属シリサイドあるいはポリサイドからなる
膜を、塩素系ガスまたはフッ素系ガスあるいは塩素系ガ
スとフッ素系ガスの混合ガスによる反応ガスで線膜の途
中までエツチングした後、線膜を臭素系ガスによる反応
ガスで下地の膜に対して選択的にエツチングする工程を
含むように構成する。
本発明は、メタル、メタルシリサイド、ポリサイドから
なる膜を高選択比でパターン幅を精度良く垂直エツチン
グすることができる半導体装置の製造方法に関する。
なる膜を高選択比でパターン幅を精度良く垂直エツチン
グすることができる半導体装置の製造方法に関する。
半導体装置を高密度化、高速化するためにメタル/ポリ
シリコン、メタルシリサイド/ポリシリコンからなるポ
リサイド、メタル、メタルシリサイドからなる配線技術
が不可欠のものとなってきている。これらの配線材料の
エツチングはパターン幅の細りかないこと、かつ、下地
の絶縁膜等に対して高い選択性をもつことが要求される
。
シリコン、メタルシリサイド/ポリシリコンからなるポ
リサイド、メタル、メタルシリサイドからなる配線技術
が不可欠のものとなってきている。これらの配線材料の
エツチングはパターン幅の細りかないこと、かつ、下地
の絶縁膜等に対して高い選択性をもつことが要求される
。
一般に上記配線材料のエツチングにおいてはハロゲン系
ガスが用いられている。そして、配線材料と下地絶縁酸
化膜との選択比を考えると、フッ素系ガスより塩素系ガ
ス、更には臭素系ガスの方が高選択比でエツチングする
ことができ、有効であるとされている。
ガスが用いられている。そして、配線材料と下地絶縁酸
化膜との選択比を考えると、フッ素系ガスより塩素系ガ
ス、更には臭素系ガスの方が高選択比でエツチングする
ことができ、有効であるとされている。
従来のエツチングガスには取り扱いの容易さからフッ素
系及び塩素系のガスが用いられてきた。
系及び塩素系のガスが用いられてきた。
しかし、これらのガスではパターン幅の細りが生じ易い
欠点がある。この細りという欠点を防止する従来技術と
しては、 a)側壁に堆積物を付けて側壁保護を利用する目的でカ
ーボンを含んだガスでエツチングを行う、b)基板温度
を低温に制御して中性ラジカルの反応を抑制してイオン
性エツチングを強めてエツチングを行う、 C)高真空にしてイオンの平均自由工程を長くしイオン
性エツチングを強めてエツチングを行う、d)高バイア
スにしてイオン性エツチングを強めてエツチングを行う
、 e)臭素系ガス下でイオン性エツチングを強めてエツチ
ングを行う、 f)塩素系、フッ素と臭素系の混合ガス下で選択比を考
慮しながらイオン性エツチングを強めてエツチングを行
う、 等の方法が挙げられる。
欠点がある。この細りという欠点を防止する従来技術と
しては、 a)側壁に堆積物を付けて側壁保護を利用する目的でカ
ーボンを含んだガスでエツチングを行う、b)基板温度
を低温に制御して中性ラジカルの反応を抑制してイオン
性エツチングを強めてエツチングを行う、 C)高真空にしてイオンの平均自由工程を長くしイオン
性エツチングを強めてエツチングを行う、d)高バイア
スにしてイオン性エツチングを強めてエツチングを行う
、 e)臭素系ガス下でイオン性エツチングを強めてエツチ
ングを行う、 f)塩素系、フッ素と臭素系の混合ガス下で選択比を考
慮しながらイオン性エツチングを強めてエツチングを行
う、 等の方法が挙げられる。
上記したa)の従来の半導体装置の製造方法の場合、エ
ソチングチャンハー壁面にカーボンを含むポリマーが堆
積し、このポリマーが剥離してゴミの発生原因となり、
歩留り低下等という今後の微細化にとっては好ましくな
い問題があった。
ソチングチャンハー壁面にカーボンを含むポリマーが堆
積し、このポリマーが剥離してゴミの発生原因となり、
歩留り低下等という今後の微細化にとっては好ましくな
い問題があった。
上記したb)の従来の半導体装置の製造方法の場合、S
F6を用いて垂直形状を得るには基板温度を一130℃
付近にまで冷却する必要があり、塩素を用いた場合にも
基板温度を0℃付近まで冷却する必要があるため、装置
が複雑、高価になるという問題があった。
F6を用いて垂直形状を得るには基板温度を一130℃
付近にまで冷却する必要があり、塩素を用いた場合にも
基板温度を0℃付近まで冷却する必要があるため、装置
が複雑、高価になるという問題があった。
上記したC)の従来の半導体装置の製造方法の場合、イ
オンの平均自由工程を長(してイオンの方向性を整える
目的だが、排気量が増すためにターボ分子ポンプ等の設
備が必要となり高価になり、また、高真空にすると一般
にエツチングレートの低下を招き、スループットが低下
するという問題があった。
オンの平均自由工程を長(してイオンの方向性を整える
目的だが、排気量が増すためにターボ分子ポンプ等の設
備が必要となり高価になり、また、高真空にすると一般
にエツチングレートの低下を招き、スループットが低下
するという問題があった。
上記したd)の従来の半導体装置の製造方法の場合、R
Fパワーを増大させることは可能であるが、同時に下地
絶縁酸化膜のエツチングレートも急激に増大し、選択比
が低下するという問題があった。
Fパワーを増大させることは可能であるが、同時に下地
絶縁酸化膜のエツチングレートも急激に増大し、選択比
が低下するという問題があった。
上記したe)の従来の半導体装置の製造方法の場合、高
選択比が得られ優れているが、フッ素系、塩素系のガス
に比べてエツチングレートが遅く、スループットの点で
問題があった。また、メタルやメタルシリサイドのエツ
チングはフッ素系、塩素系のガスに比ベエッチング生成
物(臭化物)が揮発し難い傾向にあるためエツチングし
難いという問題があった。
選択比が得られ優れているが、フッ素系、塩素系のガス
に比べてエツチングレートが遅く、スループットの点で
問題があった。また、メタルやメタルシリサイドのエツ
チングはフッ素系、塩素系のガスに比ベエッチング生成
物(臭化物)が揮発し難い傾向にあるためエツチングし
難いという問題があった。
上記したf)の従来の半導体装置の製造方法の場合、臭
素系を添加しない方がエツチングレートが速く、下地絶
縁膜の選択比については塩素系、フッ素系を添加しない
方が優れており、エツチングレートと選択比との兼ね合
いを精度よく制御するのが困難であるという問題があっ
た。
素系を添加しない方がエツチングレートが速く、下地絶
縁膜の選択比については塩素系、フッ素系を添加しない
方が優れており、エツチングレートと選択比との兼ね合
いを精度よく制御するのが困難であるという問題があっ
た。
そこで本発明は、ゴミを発生させることなく、パターン
幅制御が精度良くなされ、下地の膜に対して高選択比を
もち下地の膜を損傷することなく、スループットの高い
メタル、メタルシリサイド、ポリサイドの垂直エツチン
グを複雑な装置を用いることなく行うことができる半導
体装置の製造方法を提供することを目的とする。
幅制御が精度良くなされ、下地の膜に対して高選択比を
もち下地の膜を損傷することなく、スループットの高い
メタル、メタルシリサイド、ポリサイドの垂直エツチン
グを複雑な装置を用いることなく行うことができる半導
体装置の製造方法を提供することを目的とする。
〔課題を解決するための手段〕
本発明による半導体装置の製造方法は上記目的達成のた
め、金属または金属シリサイドあるいはポリサイドから
なる膜を、塩素系ガスまたはフッ素系ガスあるいは塩素
系ガスとフッ素系ガスの混合ガスによる反応ガスで線膜
の途中までエツチングした後、線膜を臭素系ガスによる
反応ガスで下地の膜に対して選択的にエツチングする工
程を含むものである。
め、金属または金属シリサイドあるいはポリサイドから
なる膜を、塩素系ガスまたはフッ素系ガスあるいは塩素
系ガスとフッ素系ガスの混合ガスによる反応ガスで線膜
の途中までエツチングした後、線膜を臭素系ガスによる
反応ガスで下地の膜に対して選択的にエツチングする工
程を含むものである。
本発明に係る金属には、W XT i−、M O% T
a等の金属が挙げられ、金属シリサイドにはWSi、
Ti5is MoSi、Taxi等が挙げられ、ポリサ
イドには金属/ポリシリコン、金属シリサイド/ポリシ
リコン等が挙げられる。
a等の金属が挙げられ、金属シリサイドにはWSi、
Ti5is MoSi、Taxi等が挙げられ、ポリサ
イドには金属/ポリシリコン、金属シリサイド/ポリシ
リコン等が挙げられる。
本発明に係る塩素系ガスにはC7!2ガス、HClガス
、3iCj!4ガス、CC1,ガス、BC7!3ガス等
が挙げられ、塩素系ガスは上記単独ガスあるいはその混
合ガス(例えばC12ガス十HCIガス)を含む。フッ
素系ガスにはCF、ガス、SF6ガス、NF、ガス、C
HF3ガス等が挙げられ、フッ素系ガスは上記単独ガス
あるいはその混合ガス(例えばCF4ガス+SF、ガス
)を含む。
、3iCj!4ガス、CC1,ガス、BC7!3ガス等
が挙げられ、塩素系ガスは上記単独ガスあるいはその混
合ガス(例えばC12ガス十HCIガス)を含む。フッ
素系ガスにはCF、ガス、SF6ガス、NF、ガス、C
HF3ガス等が挙げられ、フッ素系ガスは上記単独ガス
あるいはその混合ガス(例えばCF4ガス+SF、ガス
)を含む。
臭素系ガスにはBrzガス、HBrガス等が挙げられ、
臭素系ガスは上記単独ガスあるいはその混合ガス(例え
ばBr、ガス+HBrガス)を含む。
臭素系ガスは上記単独ガスあるいはその混合ガス(例え
ばBr、ガス+HBrガス)を含む。
本発明においては、塩素系ガス、フッ素系ガス、臭素系
ガス各々に02ガスを適宜添加してもよく、この場合エ
フチングレートを向上させることができ好ましい。各ガ
スに希釈ガスとしてHeガス、Arガス等を添加して用
いてもよい。
ガス各々に02ガスを適宜添加してもよく、この場合エ
フチングレートを向上させることができ好ましい。各ガ
スに希釈ガスとしてHeガス、Arガス等を添加して用
いてもよい。
本発明では、最初のエソチング工程は金属または金属シ
リサイドあるいはポリサイドからなる膜の途中まで、即
ち下地の膜を露出させる前(露出させない)までのエツ
チングであればよく、下地絶縁膜との選択比を考慮する
必要がないので、RFパワーを大きくする等の高バイア
ス下でエツチングを行うことができる。また、ここでの
エツチングは塩素系ガスまたはフッ素系ガスあるいは塩
素系ガスとフッ素系ガスの混合ガスによる反応ガスでエ
ツチングを行うため、エツチングレートを高くすること
ができる。また、RFパワーを大きくした条件下で行う
ことができるため、更にエツチングレートを高くするこ
とができ好ましい。また、被エツチング物の表面には通
常、自然酸化膜が存在するが、特別なブレー゛クスルー
のステップを必要としなくて済む。
リサイドあるいはポリサイドからなる膜の途中まで、即
ち下地の膜を露出させる前(露出させない)までのエツ
チングであればよく、下地絶縁膜との選択比を考慮する
必要がないので、RFパワーを大きくする等の高バイア
ス下でエツチングを行うことができる。また、ここでの
エツチングは塩素系ガスまたはフッ素系ガスあるいは塩
素系ガスとフッ素系ガスの混合ガスによる反応ガスでエ
ツチングを行うため、エツチングレートを高くすること
ができる。また、RFパワーを大きくした条件下で行う
ことができるため、更にエツチングレートを高くするこ
とができ好ましい。また、被エツチング物の表面には通
常、自然酸化膜が存在するが、特別なブレー゛クスルー
のステップを必要としなくて済む。
特に、メタル/ポリシリコン、メタルシリサイド/ポリ
シリコンの2層膜からなるポリサイドのエツチングに適
用した場合、メタルやメタルシリサイドの臭化物が発生
し難く、臭素系ガスではエツチングし難いため、メタル
やメタルシリサイドを塩素系、フッ素系ガスでエツチン
グを行うことは理にかなっている。その後のエソチング
工程は、即ちポリシリコンのエツチングを臭素系ガスで
エツチングすると、既にエツチングされたメタルやメタ
ルシリサイドあるいはポリサイドのエツチング形状を保
ちながらポリシリコンの高選択エツチングを実現するこ
とができる。
シリコンの2層膜からなるポリサイドのエツチングに適
用した場合、メタルやメタルシリサイドの臭化物が発生
し難く、臭素系ガスではエツチングし難いため、メタル
やメタルシリサイドを塩素系、フッ素系ガスでエツチン
グを行うことは理にかなっている。その後のエソチング
工程は、即ちポリシリコンのエツチングを臭素系ガスで
エツチングすると、既にエツチングされたメタルやメタ
ルシリサイドあるいはポリサイドのエツチング形状を保
ちながらポリシリコンの高選択エツチングを実現するこ
とができる。
以下、本発明を図面に基づいて説明する。
第1図は本発明に係る半導体装置の製造方法の一実施例
を説明する図であり、第1図において、1はSi等から
なる基板、2SiO2等からなるゲート酸化膜、3はポ
リシリコン膜、4はWSi等の金属シリサイド膜、5は
レジストマスク、6は金属シリサイド膜4及びポリシリ
コン膜3等のポリサイド膜等からなるゲート電極である
。
を説明する図であり、第1図において、1はSi等から
なる基板、2SiO2等からなるゲート酸化膜、3はポ
リシリコン膜、4はWSi等の金属シリサイド膜、5は
レジストマスク、6は金属シリサイド膜4及びポリシリ
コン膜3等のポリサイド膜等からなるゲート電極である
。
次に、その製造方法について説明する。
まず、第1図(a)に示すように、例えば熱酸化により
基板1を酸化して膜厚がゲート酸化膜2を形成した後、
例えばCVD法によりゲート酸化膜2上にポリSi、W
Siを堆積して膜厚が例えば2000人のポリシリコン
膜3及び膜厚が例えば2000人の金属シリサイド膜4
を順次形成する。この時、ポリシリコン膜3及び金属シ
リサイド膜4からなるポリサイドが形成される。次いで
、金属シリサイド膜4上にレジストを塗布した後、露光
・現像により金属シリサイド膜4及びポリシリコン膜3
のゲート電極に対応する領域が残るようにレジストをバ
ターニングしてレジストマスク5を形成する。
基板1を酸化して膜厚がゲート酸化膜2を形成した後、
例えばCVD法によりゲート酸化膜2上にポリSi、W
Siを堆積して膜厚が例えば2000人のポリシリコン
膜3及び膜厚が例えば2000人の金属シリサイド膜4
を順次形成する。この時、ポリシリコン膜3及び金属シ
リサイド膜4からなるポリサイドが形成される。次いで
、金属シリサイド膜4上にレジストを塗布した後、露光
・現像により金属シリサイド膜4及びポリシリコン膜3
のゲート電極に対応する領域が残るようにレジストをバ
ターニングしてレジストマスク5を形成する。
次に、RIE装置を用い、第1図(b)に示すように、
例えば塩素系ガスとしてC7!2ガス80sccm、圧
力80mTorr、 RFパワー300Wの条件による
RIEによりレジストマスク5をマスクとして、金属シ
リサイド膜4を選択的にエツチングするとともに、ポリ
シリコン膜3の途中までエツチングしてポリシリコン膜
3を露出させる(ゲート酸化膜2は露出させない)。次
いで、第1図(c)に示すように、例えば臭素系ガスと
してHBrガス100sccia、圧力100mTor
r、 RFパワー200Wの条件によるRIEによりレ
ジストマスク5をマスクとして、ポリシリコン膜3を選
択的にエツチングするとともに、ゲート酸化膜2を露出
させる。
例えば塩素系ガスとしてC7!2ガス80sccm、圧
力80mTorr、 RFパワー300Wの条件による
RIEによりレジストマスク5をマスクとして、金属シ
リサイド膜4を選択的にエツチングするとともに、ポリ
シリコン膜3の途中までエツチングしてポリシリコン膜
3を露出させる(ゲート酸化膜2は露出させない)。次
いで、第1図(c)に示すように、例えば臭素系ガスと
してHBrガス100sccia、圧力100mTor
r、 RFパワー200Wの条件によるRIEによりレ
ジストマスク5をマスクとして、ポリシリコン膜3を選
択的にエツチングするとともに、ゲート酸化膜2を露出
させる。
この時、金属シリサイド膜4及びポリシリコン膜3から
なるゲート電極6が形成される。
なるゲート電極6が形成される。
そして、レジストマスク5を除去し、ソース/ドレイン
拡散層、層間絶縁膜、コンタクトホール及び配線層等を
形成することにより、半導体装置を得ることができる。
拡散層、層間絶縁膜、コンタクトホール及び配線層等を
形成することにより、半導体装置を得ることができる。
すなわち、上記実施例では、まず塩素系ガスとしてC1
zガスを用いて金属シリサイド膜4を選択的にエツチン
グしくここではポリシリコン膜3にまでオーバーエツチ
ングしている)、次いで、臭素系ガスとしてHBrガス
を用いてポリシリコン膜3をエツチングして金属シリサ
イド膜4及びポリシリコン膜3からなるゲート電極6を
形成するようにしている。このように、まず塩素系ガス
を用いて金属シリサイド膜4及びポリシリコン膜3の途
中までエツチングしているため、エンチングレートを向
上させることができる。そして、臭素系ガスとしてHB
rガスを用いてポリシリコン膜3をエツチングしている
ため、下地のゲート酸化膜2に対して高選択比でエツチ
ングすることができる。また、従来のように反応ガス中
にカーボンを用いていないため、ゴミの発生がなく、従
来のように基板温度を低温にしたり高真空にする必要が
なく通常のRIE装置で行うことができる。
zガスを用いて金属シリサイド膜4を選択的にエツチン
グしくここではポリシリコン膜3にまでオーバーエツチ
ングしている)、次いで、臭素系ガスとしてHBrガス
を用いてポリシリコン膜3をエツチングして金属シリサ
イド膜4及びポリシリコン膜3からなるゲート電極6を
形成するようにしている。このように、まず塩素系ガス
を用いて金属シリサイド膜4及びポリシリコン膜3の途
中までエツチングしているため、エンチングレートを向
上させることができる。そして、臭素系ガスとしてHB
rガスを用いてポリシリコン膜3をエツチングしている
ため、下地のゲート酸化膜2に対して高選択比でエツチ
ングすることができる。また、従来のように反応ガス中
にカーボンを用いていないため、ゴミの発生がなく、従
来のように基板温度を低温にしたり高真空にする必要が
なく通常のRIE装置で行うことができる。
したがって、ゴミを発生させることなくパターン制御幅
が精度良(なされ、下地ポリシリコン膜3に対して高選
択比をもつ下地ポリシリコン膜3を損傷することなく、
スループットの高い金属シリサイイド膜4及びポリシリ
コン膜3からなるポリサイドの垂直エツチングを複雑な
装置を用いることなく行うことができる。
が精度良(なされ、下地ポリシリコン膜3に対して高選
択比をもつ下地ポリシリコン膜3を損傷することなく、
スループットの高い金属シリサイイド膜4及びポリシリ
コン膜3からなるポリサイドの垂直エツチングを複雑な
装置を用いることなく行うことができる。
なお、上記実施例の条件でCI!、ガスのみを用いて金
属シリサイド膜4及びポリシリコン膜3からなるポリサ
イドをエツチングした場合は第2図(a)に示すように
、下地ゲート酸化膜2の膜減りが観察されたが、本発明
の上記実施例では下地のゲート酸化膜2の膜減りはなく
高選択比でエツチングすることができることを確認した
。また、上記実施例の条件でRFパワーを200Wとし
C12ガスのみを用いて金属シリサイド膜4及びポリシ
リコン膜3からなるポリサイドをエツチングした場合、
第2図(b)に示すように、テーバ角75±5度であっ
たのに対し、本発明の上記実施例ではテーバ角90±5
度と略垂直形状でエツチングすることができることを確
認した。更に、フッ素系ガスのみで金属シリサイド膜及
びポリシリコン膜3からなるポリサイドをエツチングし
た場合、アンダーカットが0.1〜0.2μm程度入っ
たのに対し、本発明の上記実施例ではアンダーカットが
ほとんど入らず垂直形状でエツチングできることを確認
した。
属シリサイド膜4及びポリシリコン膜3からなるポリサ
イドをエツチングした場合は第2図(a)に示すように
、下地ゲート酸化膜2の膜減りが観察されたが、本発明
の上記実施例では下地のゲート酸化膜2の膜減りはなく
高選択比でエツチングすることができることを確認した
。また、上記実施例の条件でRFパワーを200Wとし
C12ガスのみを用いて金属シリサイド膜4及びポリシ
リコン膜3からなるポリサイドをエツチングした場合、
第2図(b)に示すように、テーバ角75±5度であっ
たのに対し、本発明の上記実施例ではテーバ角90±5
度と略垂直形状でエツチングすることができることを確
認した。更に、フッ素系ガスのみで金属シリサイド膜及
びポリシリコン膜3からなるポリサイドをエツチングし
た場合、アンダーカットが0.1〜0.2μm程度入っ
たのに対し、本発明の上記実施例ではアンダーカットが
ほとんど入らず垂直形状でエツチングできることを確認
した。
本発明によれば、ゴミを発生させることな(、パターン
幅制御が精度良くなされ、下地の膜に対して高選択比を
もち下地の膜を損傷することなく、スループットの高い
メタル、メタルシリサイド、ポリサイドの垂直エンチン
グを複雑な装置を用いることな(行うことができるとい
う効果がある。
幅制御が精度良くなされ、下地の膜に対して高選択比を
もち下地の膜を損傷することなく、スループットの高い
メタル、メタルシリサイド、ポリサイドの垂直エンチン
グを複雑な装置を用いることな(行うことができるとい
う効果がある。
第1図及び第2図は本発明に係る半導体装置の製造方法
の一実施例を説明する図であり、第1図は一実施例の製
造方法を説明する図、第2図は一実施例の効果を説明す
る図である。 ・・・・・・基板、 ・・・・・・ゲート酸化膜、 −・・・・・ポリシリコン膜、 ・・・・・・金属シリサイド膜、 ・・・・・・レジストマスク、 ・・・・・・ゲート電極。 (む (b”1 一実施例の効果を説明する図 第2図 −へり+e叩■
の一実施例を説明する図であり、第1図は一実施例の製
造方法を説明する図、第2図は一実施例の効果を説明す
る図である。 ・・・・・・基板、 ・・・・・・ゲート酸化膜、 −・・・・・ポリシリコン膜、 ・・・・・・金属シリサイド膜、 ・・・・・・レジストマスク、 ・・・・・・ゲート電極。 (む (b”1 一実施例の効果を説明する図 第2図 −へり+e叩■
Claims (1)
- 【特許請求の範囲】 金属または金属シリサイドあるいはポリサイドからな
る膜(4、3)を、塩素系ガスまたはフッ素系ガスある
いは塩素系ガスとフッ素系ガスの混合ガスによる反応ガ
スで該膜の途中までエッチングした後、 該膜を臭素系ガスによる反応ガスで下地の膜(2)に対
して選択的にエッチングする工程を含むことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20715090A JPH0496223A (ja) | 1990-08-03 | 1990-08-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20715090A JPH0496223A (ja) | 1990-08-03 | 1990-08-03 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0496223A true JPH0496223A (ja) | 1992-03-27 |
Family
ID=16535046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20715090A Pending JPH0496223A (ja) | 1990-08-03 | 1990-08-03 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0496223A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07335634A (ja) * | 1994-06-06 | 1995-12-22 | Nec Corp | 半導体装置の製造方法 |
JPH08139080A (ja) * | 1994-09-29 | 1996-05-31 | Consorzio Per La Ric Sulla Microelettronica Nel Mezzogiorno | コバルトシリサイド層のエッチング方法 |
US6258723B1 (en) | 1998-03-18 | 2001-07-10 | International Business Machines Corporation | Dry etching method and a TFT fabrication method |
JP2002043283A (ja) * | 2000-07-11 | 2002-02-08 | Applied Materials Inc | タングステン/ポリシリコンゲートのエッチング方法 |
US6531349B2 (en) | 2000-02-21 | 2003-03-11 | Nec Corporation | Method of etching polycrystalline silicon film by using two consecutive dry-etching processes |
KR100548546B1 (ko) * | 1999-12-17 | 2006-02-02 | 주식회사 하이닉스반도체 | 코발트 실리사이드를 이용한 반도체 소자의 게이트 전극형성 방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6053027A (ja) * | 1983-07-27 | 1985-03-26 | アメリカン テレフオン アンド テレグラフ カムパニ− | エツチング技術 |
JPS6477128A (en) * | 1987-03-26 | 1989-03-23 | Applied Materials Inc | Material and method for etching tungsten polycrystalline silicide with silicon compound as mask |
JPH01248522A (ja) * | 1988-03-29 | 1989-10-04 | Nec Corp | 高融点金属配線層の形成方法 |
JPH0286126A (ja) * | 1988-07-11 | 1990-03-27 | Philips Gloeilampenfab:Nv | 臭化水素によるシリコンの反応性イオンエッチング |
JPH03215938A (ja) * | 1990-01-22 | 1991-09-20 | Sony Corp | ドライエッチング方法 |
-
1990
- 1990-08-03 JP JP20715090A patent/JPH0496223A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6053027A (ja) * | 1983-07-27 | 1985-03-26 | アメリカン テレフオン アンド テレグラフ カムパニ− | エツチング技術 |
JPS6477128A (en) * | 1987-03-26 | 1989-03-23 | Applied Materials Inc | Material and method for etching tungsten polycrystalline silicide with silicon compound as mask |
JPH01248522A (ja) * | 1988-03-29 | 1989-10-04 | Nec Corp | 高融点金属配線層の形成方法 |
JPH0286126A (ja) * | 1988-07-11 | 1990-03-27 | Philips Gloeilampenfab:Nv | 臭化水素によるシリコンの反応性イオンエッチング |
JPH03215938A (ja) * | 1990-01-22 | 1991-09-20 | Sony Corp | ドライエッチング方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07335634A (ja) * | 1994-06-06 | 1995-12-22 | Nec Corp | 半導体装置の製造方法 |
JPH08139080A (ja) * | 1994-09-29 | 1996-05-31 | Consorzio Per La Ric Sulla Microelettronica Nel Mezzogiorno | コバルトシリサイド層のエッチング方法 |
US6258723B1 (en) | 1998-03-18 | 2001-07-10 | International Business Machines Corporation | Dry etching method and a TFT fabrication method |
KR100548546B1 (ko) * | 1999-12-17 | 2006-02-02 | 주식회사 하이닉스반도체 | 코발트 실리사이드를 이용한 반도체 소자의 게이트 전극형성 방법 |
US6531349B2 (en) | 2000-02-21 | 2003-03-11 | Nec Corporation | Method of etching polycrystalline silicon film by using two consecutive dry-etching processes |
JP2002043283A (ja) * | 2000-07-11 | 2002-02-08 | Applied Materials Inc | タングステン/ポリシリコンゲートのエッチング方法 |
JP4702983B2 (ja) * | 2000-07-11 | 2011-06-15 | アプライド マテリアルズ インコーポレイテッド | タングステン/ポリシリコンゲートのエッチング方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5880035A (en) | Dry etching method | |
JPH11204504A (ja) | シリコン層のエッチング方法 | |
JPH04209556A (ja) | 局部相互接続形成方法 | |
JP2991177B2 (ja) | 半導体装置の製造方法 | |
US6461969B1 (en) | Multiple-step plasma etching process for silicon nitride | |
US6955990B2 (en) | Methods for forming a gate in a semiconductor device | |
JPH0496223A (ja) | 半導体装置の製造方法 | |
JP2891952B2 (ja) | 半導体装置の製造方法 | |
US7262103B2 (en) | Method for forming a salicide in semiconductor device | |
JPH02219227A (ja) | プラズマ散乱現象を利用した蝕刻方法 | |
JP3116276B2 (ja) | 感光膜のエッチング方法 | |
JPH08181086A (ja) | 半導体装置の製造方法 | |
JPH03241829A (ja) | 半導体装置の製造方法 | |
JP2907314B2 (ja) | 半導体装置の製造方法 | |
JPH11330045A (ja) | 酸化膜及びシリコン層の積層膜のエッチング方法 | |
JP2762972B2 (ja) | 半導体装置の製造方法 | |
JPH0318023A (ja) | 半導体装置の製造方法 | |
JPH07135198A (ja) | エッチング方法 | |
JP3271085B2 (ja) | エッチング方法 | |
JPS62124741A (ja) | 半導体装置の製造方法 | |
JP2947774B2 (ja) | エッチング方法 | |
JP3123914B2 (ja) | 半導体装置の製造方法 | |
JPH05206083A (ja) | 半導体装置の製造方法 | |
JPH08316313A (ja) | コンタクトホールの形成方法 | |
JPH0493028A (ja) | 半導体装置の製造方法 |