JPH01248522A - 高融点金属配線層の形成方法 - Google Patents

高融点金属配線層の形成方法

Info

Publication number
JPH01248522A
JPH01248522A JP7711188A JP7711188A JPH01248522A JP H01248522 A JPH01248522 A JP H01248522A JP 7711188 A JP7711188 A JP 7711188A JP 7711188 A JP7711188 A JP 7711188A JP H01248522 A JPH01248522 A JP H01248522A
Authority
JP
Japan
Prior art keywords
etching
melting point
gas
point metal
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7711188A
Other languages
English (en)
Other versions
JPH0680644B2 (ja
Inventor
Yasuyuki Ono
康行 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7711188A priority Critical patent/JPH0680644B2/ja
Publication of JPH01248522A publication Critical patent/JPH01248522A/ja
Publication of JPH0680644B2 publication Critical patent/JPH0680644B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に於ける高融点金属配線層の形成方
法に関する。
〔従来の技術〕
従来、半導体装置の集積度の向上に伴ない、半導体チッ
プ上の配線層の幅も狭くするような微細化の傾向が益々
強くなってきた。このため、配線層の断面も設計値を確
保するようにエツチング工程で精密に形成することが要
求されてきている。
例えば、配線層のドライエツチング法による形成方法と
して、例えば、1986年11月の第8回ドライプロセ
スシンポジウムn−Iの30〜35頁にわたり報告され
ている「マイクロ波プラズマエツチングにおけるチョッ
ピング法を用いた新制壁保護技術」がある。この方法は
、側壁保護効果を有するアンモンニアガスと六ふっ化ガ
スとで交互にドライエツチングすることによって、横方
向のエツチング量を抑えて配線層を形成する方法である
。実際に、この方法で、エツチングしてみた結果を図面
で示すと、以下の結果になった。第3図は従来の方法に
よるエツチング超過時間と横方向エツチング量を示すグ
ラフである。
〔発明が解決しようとする課題〕
上述した高融点金属材料のドライエツチング方法では、
エツチング時間を超過したとき、第3図に示すように、
横方向のエッチグ量が大きく、例えば、エツチング時間
が100秒を過ぎると、横方向のエツチング量が0.1
μmを越えてしまう。
従って、設計通りの微細な配線層の製造が出来ないとい
う問題がある。
本発明の目的は、横方向のエツチング量をより少なくし
てより微細な高融点金属配線層の形成方法を提供するこ
とである。
〔課題を解決するための手段〕
本発明の高融点金属配線層の形成方法は、半導体基板上
に形成された高融点金属層を選択的にエツチングして形
成する高融点金属配線層の形成方法において、前記高融
点金属層を第一工程にて六ふっ化硫黄ガスとクロロカー
ボン系あるいはフロロクロロカーボン系ガスの混合ガス
でドライエツチングし、前記第一の工程に続く第二の工
程にてフロロクロロカーボン系のガスと窒素ガスの混合
ガスでドライエツチングして高融点金属配線層を形成す
ることを含んで構成される。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図(a)〜(c)は本発明の一実施例を説明するた
めの半導体チップの断面図である。まず、第1図(a>
に示すように、半導体基板1の上に、CVD法により、
酸化膜2を成長させる0次に、CVD法により、酸化膜
2の上に、厚さ400nm程度のゲート電極用の高融点
金属材料、例えば、タングステン層3を形成する。次に
、半導体基板上にレジストを塗布して、レジスト層を形
成し、選択的にエツチング処理して、レジスト層4を形
成する。 次に、第111(b)に示すように、例えば
、平行平板型の反応性ドライエツチング置を用いて、第
一工程のエツチングで、六ふつ化硫黄とフロロクロロカ
ーボン系のガス、例えば、CCL、Fガスとを、2:1
の割合で混合したガスを使用して、条件を、例えば、流
量40cm’/minで装置のチャンバー内に導入し、
圧力を6゜67Paに維持し、高周波電力を500Wを
印加してエツチングを行なう。タングステン層3が、例
えば、厚さの75〜90%がエツチングされたときエツ
チングを終了する。次に、第一の工程に引続き第二の工
程で、第1図(c)に示すように、フロロクロロカーボ
ン系のガス、CCLSFガスと窒素ガスとを3:1に混
合し、流量70cm2/minで、装置のチャンバー内
に導入し、圧力を、例えば、24Paに維持して、高周
波電力を800Wを印加して、約3分間エツチングして
酸化膜2の上に残ったタングステン層3を完全に除。
去する。実際は、この酸化膜2の上に残ったタングステ
ン層3を完全に除去するのに、約90秒近くのエツチン
グ超過時間を含んでいる。ここで、エツチング超過時間
は、タングステン層3が酸化膜2上からなくなる時点を
、エンドポイントディテクターで検知し、その時点から
の時間をエツチング超過時間としている。
第2図は本発明の一実施例によるエツチング超過時間と
横方向エツチング量を示すグラフである。
このグラフかられかるように、150秒のエツチング超
過時間を行なっても、横方向のエツチング量は、わずか
0.05μmである。
この実施例では、タングステン層をエツチングして電極
層を形成する場合を述べたが、その他の高融点金属材料
をエツチングして電極を形成する場合にも本発明の方法
を適用出来る。例えば、タングステンシリサイドと多結
晶層との二層構造の金属層にも適用出来る。
〔発明の効果〕
以上説明したJうに、本発明番ン゛、第一の工程で速度
の早いエツチングを行ない、引続き第二の工程で横方向
のエツチングを抑えて電極層をエツチングし一精密い加
工出来るので、上り微細な配線層が得られ乙という効果
がある。
【図面の簡単な説明】
第1図(’a )〜(C)は本発明の一実施例を説明す
るための半導体チップの断面図、第2図は本発明の一実
施例によるエツチング超過時間と横方向エツチング量を
示すグラフ、第3図は従来の方法によるエツチング超過
時間と横方向エツチング量を示すグラフである。 1・・・半導体基板、2・・・酸化膜、3タングステン
層、4・・・レジスト層。

Claims (1)

    【特許請求の範囲】
  1.  半導体基板上に形成された高融点金属層を選択的にエ
    ッチングして形成する高融点金属配線層の形成方法にお
    いて、前記高融点金属層を第一工程にて六ふっ化硫黄ガ
    スとクロロカーボン系あるいはフロロクロロカーボン系
    ガスの混合ガスでドライエッチングし、前記第一の工程
    に続く第二の工程にてフロロクロロカーボン系のガスと
    窒素ガスの混合ガスでドライエッチングして高融点金属
    配線層を形成することを特徴とする高融点金属配線層の
    形成方法。
JP7711188A 1988-03-29 1988-03-29 高融点金属配線層の形成方法 Expired - Lifetime JPH0680644B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7711188A JPH0680644B2 (ja) 1988-03-29 1988-03-29 高融点金属配線層の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7711188A JPH0680644B2 (ja) 1988-03-29 1988-03-29 高融点金属配線層の形成方法

Publications (2)

Publication Number Publication Date
JPH01248522A true JPH01248522A (ja) 1989-10-04
JPH0680644B2 JPH0680644B2 (ja) 1994-10-12

Family

ID=13624676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7711188A Expired - Lifetime JPH0680644B2 (ja) 1988-03-29 1988-03-29 高融点金属配線層の形成方法

Country Status (1)

Country Link
JP (1) JPH0680644B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0496223A (ja) * 1990-08-03 1992-03-27 Fujitsu Ltd 半導体装置の製造方法
US5853602A (en) * 1996-02-16 1998-12-29 Nec Corporation Method of dry etching for patterning refractory metal layer improved in etching rate, anisotropy and selectivity to silicon oxide
KR100445060B1 (ko) * 1997-06-30 2004-11-16 주식회사 하이닉스반도체 반도체장치의금속배선형성방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0496223A (ja) * 1990-08-03 1992-03-27 Fujitsu Ltd 半導体装置の製造方法
US5853602A (en) * 1996-02-16 1998-12-29 Nec Corporation Method of dry etching for patterning refractory metal layer improved in etching rate, anisotropy and selectivity to silicon oxide
KR100445060B1 (ko) * 1997-06-30 2004-11-16 주식회사 하이닉스반도체 반도체장치의금속배선형성방법

Also Published As

Publication number Publication date
JPH0680644B2 (ja) 1994-10-12

Similar Documents

Publication Publication Date Title
US5160407A (en) Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer
JP3300632B2 (ja) 半導体装置のエッチング方法
JPH04350932A (ja) ドライエッチング方法
US4678540A (en) Plasma etch process
JP3112832B2 (ja) 半導体装置の製造方法
JPH01248522A (ja) 高融点金属配線層の形成方法
JPH10189537A (ja) ドライエッチング方法
JP2003332312A (ja) 半導体装置の製造方法
JPH05343363A (ja) ドライエッチング方法
JPS61144026A (ja) ドライエツチング方法
JPH0794469A (ja) ドライエッチング方法
Booth et al. Application of plasma etching techniques to metal-oxide-semiconductor (MOS) processing
JPH04142737A (ja) ドライエッチング方法
JP2725695B2 (ja) 半導体装置の製造方法
JPH08186120A (ja) 半導体装置の製造方法
JPH0982691A (ja) プラズマエッチング方法およびプラズマエッチング装置
JPH0845907A (ja) 半導体装置のプラズマ処理方法
JP2001332510A (ja) 半導体装置およびその製造方法
JP3399494B2 (ja) WSiNの低ガス圧プラズマエッチング方法
JPS615523A (ja) ドライエツチングの方法
JPS6043829A (ja) ドライエッチング方法
JP2002141328A (ja) 半導体装置およびその製造方法
TW383424B (en) Solution for the micro-loading effect during polycide etching on high density plasma etching machine
JP3028306B2 (ja) 半導体素子の多層膜の乾式エッチング方法
JP2590471B2 (ja) エツチング方法