JPH0845907A - 半導体装置のプラズマ処理方法 - Google Patents
半導体装置のプラズマ処理方法Info
- Publication number
- JPH0845907A JPH0845907A JP17894994A JP17894994A JPH0845907A JP H0845907 A JPH0845907 A JP H0845907A JP 17894994 A JP17894994 A JP 17894994A JP 17894994 A JP17894994 A JP 17894994A JP H0845907 A JPH0845907 A JP H0845907A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- semiconductor device
- processed
- gas
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 部位毎の処理速度のばらつきを少なくし、信
頼性の高い半導体デバイスを得ることができる半導体装
置のプラズマ処理方法を提供する。 【構成】 シリコン基板２６上に積層され上面に疎部と
密部を有するパターンのフォトレジストマスク３０が設
けられたＷＳｉ膜２９を、Ｃｌ2 ／ＳＦ6 の混合ガスを
反応ガスとしてこれに窒素ガスを添加し高周波プラズマ
によってエッチングするようにしている。このため、全
体のエッチング速度が抑制されると共に、フォトレジス
トマスク３０のパターンの疎部でのエッチング速度が密
部でのエッチング速度よりもより抑制されたものとな
る。これによって、ＷＳｉ膜２９のパターンの疎密部間
に発生する処理速度のばらつきが減少し、ＷＳｉ膜２９
の部位によるエッチング量に差がなくなり、所望する適
正なエッチングが行われることになる。
頼性の高い半導体デバイスを得ることができる半導体装
置のプラズマ処理方法を提供する。 【構成】 シリコン基板２６上に積層され上面に疎部と
密部を有するパターンのフォトレジストマスク３０が設
けられたＷＳｉ膜２９を、Ｃｌ2 ／ＳＦ6 の混合ガスを
反応ガスとしてこれに窒素ガスを添加し高周波プラズマ
によってエッチングするようにしている。このため、全
体のエッチング速度が抑制されると共に、フォトレジス
トマスク３０のパターンの疎部でのエッチング速度が密
部でのエッチング速度よりもより抑制されたものとな
る。これによって、ＷＳｉ膜２９のパターンの疎密部間
に発生する処理速度のばらつきが減少し、ＷＳｉ膜２９
の部位によるエッチング量に差がなくなり、所望する適
正なエッチングが行われることになる。
Description
【０００１】
【産業上の利用分野】本発明は、例えば半導体デバイス
の微細パターンをガスプラズマを用いて形成する半導体
装置のプラズマ処理方法に関する。
の微細パターンをガスプラズマを用いて形成する半導体
装置のプラズマ処理方法に関する。
【０００２】
【従来の技術】周知の通り、半導体デバイスの微細加工
技術には、プラズマ処理が一般に用いられている。この
処理は反応処理室内に被処理体を収納した後に反応ガス
を導入し、反応処理室内に高周波によるガスプラズマを
生成して行われる。
技術には、プラズマ処理が一般に用いられている。この
処理は反応処理室内に被処理体を収納した後に反応ガス
を導入し、反応処理室内に高周波によるガスプラズマを
生成して行われる。
【０００３】そして、被処理体がシリコン基板上に成層
してなるタングステンやアルミニウム等の金属を含む配
線膜を処理（エッチング）する場合には、ＳＦ6 、Ｃｌ
2 、ＨＢｒ等に代表されるハロゲン系のガスの単体、も
しくはハロゲン系のガス同志の混合ガス、あるいはこれ
らのガスとＨｅやＡｒ等の不活性ガスとの混合ガスを反
応ガスとして導入し、プラズマ化してエッチングが行わ
れる。
してなるタングステンやアルミニウム等の金属を含む配
線膜を処理（エッチング）する場合には、ＳＦ6 、Ｃｌ
2 、ＨＢｒ等に代表されるハロゲン系のガスの単体、も
しくはハロゲン系のガス同志の混合ガス、あるいはこれ
らのガスとＨｅやＡｒ等の不活性ガスとの混合ガスを反
応ガスとして導入し、プラズマ化してエッチングが行わ
れる。
【０００４】しかしながら上記の従来技術においては、
次のような問題を含んでいた。以下、図６を参照して説
明する。図６は半導体デバイスのゲート電極部の部分断
面図で、図６（ａ）はパターンの疎部を所定量エッチン
グした時の部分断面図、図６（ｂ）はパターンの密部を
所定量エッチングした時の部分断面図である。
次のような問題を含んでいた。以下、図６を参照して説
明する。図６は半導体デバイスのゲート電極部の部分断
面図で、図６（ａ）はパターンの疎部を所定量エッチン
グした時の部分断面図、図６（ｂ）はパターンの密部を
所定量エッチングした時の部分断面図である。
【０００５】図６において、１はシリコン基板、２はＳ
ｉＯ2 のゲート酸化膜、３はポリシリコン膜、４は配線
を形成する被処理体のタングステンシリサイド（ＷＳ
ｉ）膜であり、５はＷＳｉ膜４をプラズマ処理する際の
フォトレジストマスクである。そして、このＷＳｉ膜４
上に形成されたフォトレジストマスク５のパターンは図
６の右側に疎部が形成され、左側に密部が形成されたも
のとなっている。
ｉＯ2 のゲート酸化膜、３はポリシリコン膜、４は配線
を形成する被処理体のタングステンシリサイド（ＷＳ
ｉ）膜であり、５はＷＳｉ膜４をプラズマ処理する際の
フォトレジストマスクである。そして、このＷＳｉ膜４
上に形成されたフォトレジストマスク５のパターンは図
６の右側に疎部が形成され、左側に密部が形成されたも
のとなっている。
【０００６】このようにパターンに疎部と密部とを有す
るものでプラズマ処理を行った場合には、パターンの疎
密差の違いにより処理（エッチング）速度に差が発生す
る。そして、図６（ａ）に示すようにエッチング速度が
速いパターンの疎部で所定の深さ、すなわちＷＳｉ膜４
を除去するようにエッチングが行われるようにすると、
この間にエッチング速度の遅いパターンの密部ではＷＳ
ｉ膜４の途中までしかエッチングされないということに
なる。このような状態になるとパターンの疎部のポリシ
リコン膜３を別工程で新たにエッチングして除去した場
合にも、パターンの密部でＷＳｉ膜４やＷＳｉ膜４膜と
ゲート酸化膜２との中間層に位置するポリシリコン膜３
がエッチング残りとして発生し、配線間のショートを誘
発する。
るものでプラズマ処理を行った場合には、パターンの疎
密差の違いにより処理（エッチング）速度に差が発生す
る。そして、図６（ａ）に示すようにエッチング速度が
速いパターンの疎部で所定の深さ、すなわちＷＳｉ膜４
を除去するようにエッチングが行われるようにすると、
この間にエッチング速度の遅いパターンの密部ではＷＳ
ｉ膜４の途中までしかエッチングされないということに
なる。このような状態になるとパターンの疎部のポリシ
リコン膜３を別工程で新たにエッチングして除去した場
合にも、パターンの密部でＷＳｉ膜４やＷＳｉ膜４膜と
ゲート酸化膜２との中間層に位置するポリシリコン膜３
がエッチング残りとして発生し、配線間のショートを誘
発する。
【０００７】また図６（ｂ）に示すように逆にパターン
の密部のＷＳｉ膜４を除去するようにエッチングを行っ
た場合には、この間にパターンの疎部ではポリシリコン
膜３やゲート酸化膜２までエッチングされてしまう虞が
ある。ゲート酸化膜２までもエッチングが行われてしま
うと、トランジスタのソースもしくはドレインを形成す
るシリコン基板１をもエチングされてしまう虞が生じる
ことになる。
の密部のＷＳｉ膜４を除去するようにエッチングを行っ
た場合には、この間にパターンの疎部ではポリシリコン
膜３やゲート酸化膜２までエッチングされてしまう虞が
ある。ゲート酸化膜２までもエッチングが行われてしま
うと、トランジスタのソースもしくはドレインを形成す
るシリコン基板１をもエチングされてしまう虞が生じる
ことになる。
【０００８】このように配線を形成するＷＳｉ膜４のパ
ターンに疎部と密部とを有するものでは、プラズマ処理
によって所定の深さまでＷＳｉ膜４を均等にエッチング
することが難しく、正常な機能を有するトランジスタ等
を得ることが困難な状況にあった。
ターンに疎部と密部とを有するものでは、プラズマ処理
によって所定の深さまでＷＳｉ膜４を均等にエッチング
することが難しく、正常な機能を有するトランジスタ等
を得ることが困難な状況にあった。
【０００９】
【発明が解決しようとする課題】上記のようにプラズマ
処理によるエッチングでパターンに密部と疎部がある場
合、密部と疎部の間に生じるエッチング速度の差によっ
て、速度の速い疎部ではゲート酸化膜や半導体基板まで
もエッチングが行われてしまったり、あるいは速度の遅
い密部ではエッチングして除去すべき配線となる導電膜
が残り配線間ショートを生じる虞があった。このような
状況に鑑みて本発明はなされたもので、その目的とする
ところは被処理体のパターンの疎密部間に発生する処理
速度のばらつきを少なくし、信頼性の高い半導体デバイ
スを得ることができる半導体装置のプラズマ処理方法を
提供することにある。
処理によるエッチングでパターンに密部と疎部がある場
合、密部と疎部の間に生じるエッチング速度の差によっ
て、速度の速い疎部ではゲート酸化膜や半導体基板まで
もエッチングが行われてしまったり、あるいは速度の遅
い密部ではエッチングして除去すべき配線となる導電膜
が残り配線間ショートを生じる虞があった。このような
状況に鑑みて本発明はなされたもので、その目的とする
ところは被処理体のパターンの疎密部間に発生する処理
速度のばらつきを少なくし、信頼性の高い半導体デバイ
スを得ることができる半導体装置のプラズマ処理方法を
提供することにある。
【００１０】
【課題を解決するための手段】本発明の半導体装置のプ
ラズマ処理方法は、被処理体上に所定パターンのマスク
を形成しハロゲン系原子を含む反応ガスの高周波プラズ
マによって該被処理体をエッチングする半導体装置のプ
ラズマ処理方法において、反応ガスに窒素ガスを添加し
てエッチングするようにしたことを特徴とするものであ
り、さらに、被処理体上に形成されたマスクのパターン
の少なくとも一部のアスペクト比が０．６以上であるこ
とを特徴とするものであり、さらに、被処理体が、シリ
コン基板上に形成された少なくとも一種類以上の金属原
子を含む膜であることを特徴とするものであり、さら
に、被処理体が、シリコン基板上に形成されたタングス
テンシリサイド膜であることを特徴とするものであり、
さらに、被処理体が、シリコン基板上に形成されたタン
グステン膜であることを特徴とするものであり、さら
に、被処理体が、シリコン基板上に形成されたアルミニ
ウム膜もしくはアルミニウム合金膜であることを特徴と
するものである。
ラズマ処理方法は、被処理体上に所定パターンのマスク
を形成しハロゲン系原子を含む反応ガスの高周波プラズ
マによって該被処理体をエッチングする半導体装置のプ
ラズマ処理方法において、反応ガスに窒素ガスを添加し
てエッチングするようにしたことを特徴とするものであ
り、さらに、被処理体上に形成されたマスクのパターン
の少なくとも一部のアスペクト比が０．６以上であるこ
とを特徴とするものであり、さらに、被処理体が、シリ
コン基板上に形成された少なくとも一種類以上の金属原
子を含む膜であることを特徴とするものであり、さら
に、被処理体が、シリコン基板上に形成されたタングス
テンシリサイド膜であることを特徴とするものであり、
さらに、被処理体が、シリコン基板上に形成されたタン
グステン膜であることを特徴とするものであり、さら
に、被処理体が、シリコン基板上に形成されたアルミニ
ウム膜もしくはアルミニウム合金膜であることを特徴と
するものである。
【００１１】
【作用】上記のように構成された半導体装置のプラズマ
処理方法は、所定パターンのマスクが設けられた被処理
体をハロゲン系原子を含む反応ガスに窒素ガスを添加し
高周波プラズマによってエッチングするようにしている
ので、全体のエッチング速度が抑制されると共に、マス
クのパターンの疎部でのエッチング速度が密部でのエッ
チング速度よりもより抑制されたものとなる。これによ
って、被処理体のパターンの疎密部間に発生する処理速
度のばらつきが減少し、被処理体の部位によるエッチン
グ量に差がなくなり、所望する適正なエッチングが行わ
れることとなって信頼性の高い半導体デバイスを得るこ
とができる等の効果を奏する。
処理方法は、所定パターンのマスクが設けられた被処理
体をハロゲン系原子を含む反応ガスに窒素ガスを添加し
高周波プラズマによってエッチングするようにしている
ので、全体のエッチング速度が抑制されると共に、マス
クのパターンの疎部でのエッチング速度が密部でのエッ
チング速度よりもより抑制されたものとなる。これによ
って、被処理体のパターンの疎密部間に発生する処理速
度のばらつきが減少し、被処理体の部位によるエッチン
グ量に差がなくなり、所望する適正なエッチングが行わ
れることとなって信頼性の高い半導体デバイスを得るこ
とができる等の効果を奏する。
【００１２】
【実施例】以下、本発明の一実施例を図１乃至図５を参
照して説明する。図１はプラズマ処理装置の概略構成を
示す断面図であり、図２はプラズマ処理前の半導体デバ
イスのゲート電極部の部分断面図であり、図３はプラズ
マ処理後の半導体デバイスのゲート電極部の部分断面図
であり、図４はフォトレジストマスクのアスペクト比に
対するパターン依存性を示す特性図であり、図５はＮ2
添加量に対するパターン依存性を示す特性図である。
照して説明する。図１はプラズマ処理装置の概略構成を
示す断面図であり、図２はプラズマ処理前の半導体デバ
イスのゲート電極部の部分断面図であり、図３はプラズ
マ処理後の半導体デバイスのゲート電極部の部分断面図
であり、図４はフォトレジストマスクのアスペクト比に
対するパターン依存性を示す特性図であり、図５はＮ2
添加量に対するパターン依存性を示す特性図である。
【００１３】図１において、１１は一対の平行平板でな
る電極を有するプラズマ処理装置で、このプラズマ処理
装置１１は内面１２がＡｌ2 Ｏ3 によって形成された反
応処理室１３と、その上方に設けられた上板を上部電極
１４とした中空状の反応ガス供給室１５とを備え、反応
処理室１３の内下部にはプラズマ処理を行う例えば被処
理物のウエハ１６を載置する下部電極１７が設けられて
いる。そして反応処理室１３の下方側にはガス排気室１
８が設けられている。なお、上部電極１４は接地され、
下部電極１７はブロッキングコンデンサ１９を介して高
周波電源２０に接続されている。
る電極を有するプラズマ処理装置で、このプラズマ処理
装置１１は内面１２がＡｌ2 Ｏ3 によって形成された反
応処理室１３と、その上方に設けられた上板を上部電極
１４とした中空状の反応ガス供給室１５とを備え、反応
処理室１３の内下部にはプラズマ処理を行う例えば被処
理物のウエハ１６を載置する下部電極１７が設けられて
いる。そして反応処理室１３の下方側にはガス排気室１
８が設けられている。なお、上部電極１４は接地され、
下部電極１７はブロッキングコンデンサ１９を介して高
周波電源２０に接続されている。
【００１４】また、反応ガス供給室１５の上板には、反
応ガス供給室１５内に反応ガスを導入する導入パイプ２
１が設けられ、反応処理室１３と反応ガス供給室１５と
を仕切る仕切板には反応ガスを反応処理室１３内に導入
するための複数の供給透孔２２が設けられている。さら
に下部電極１７の周囲には反応処理室１３とガス排気室
１８とを仕切るバッフル板２３が設けられ、このバッフ
ル板２３には排気のための複数の排出透孔２４が設けら
れている。２５はガス排気部１８の側壁に設けられた排
気パイプである。
応ガス供給室１５内に反応ガスを導入する導入パイプ２
１が設けられ、反応処理室１３と反応ガス供給室１５と
を仕切る仕切板には反応ガスを反応処理室１３内に導入
するための複数の供給透孔２２が設けられている。さら
に下部電極１７の周囲には反応処理室１３とガス排気室
１８とを仕切るバッフル板２３が設けられ、このバッフ
ル板２３には排気のための複数の排出透孔２４が設けら
れている。２５はガス排気部１８の側壁に設けられた排
気パイプである。
【００１５】このように構成されたプラズマ処理装置１
１での処理（エッチング）は次のように行われる。すな
わち、下部電極１７に被処理物のウエハ１６が図示しな
い機構によって固定され載置さる。この被処理物のウエ
ハ１６は、図２に示すようにシリコン基板２６の上面に
ＳｉＯ2 のゲート酸化膜２７とポリシリコン膜２８、さ
らに配線を形成する被処理体であるタングステンシリサ
イド（ＷＳｉ）膜２９が積層されている。
１での処理（エッチング）は次のように行われる。すな
わち、下部電極１７に被処理物のウエハ１６が図示しな
い機構によって固定され載置さる。この被処理物のウエ
ハ１６は、図２に示すようにシリコン基板２６の上面に
ＳｉＯ2 のゲート酸化膜２７とポリシリコン膜２８、さ
らに配線を形成する被処理体であるタングステンシリサ
イド（ＷＳｉ）膜２９が積層されている。
【００１６】そしてＷＳｉ膜２９の上面には、これを所
定の配線パターンとするためのフォトレジストマスク３
０が堆積されている。このフォトレジストマスク３０の
パターンは図２における右方側に疎部が形成され、左方
側に密部が形成されたものとなっている。
定の配線パターンとするためのフォトレジストマスク３
０が堆積されている。このフォトレジストマスク３０の
パターンは図２における右方側に疎部が形成され、左方
側に密部が形成されたものとなっている。
【００１７】次に、反応処理室１３内を所定の圧力状態
に保持し、反応ガスとしてＣｌ2 ／ＳＦ6 の混合ガスを
用い、この混合ガスを主ガスとし、これにさらにＮ2 ガ
スを所定量だけ添加したＮ2 添加混合ガスを導入パイプ
２１から反応ガス供給室１５に供給し、供給透孔２２を
介して反応処理室１３内に導入する。そして上部電極１
４と下部電極１７の間に高周波を印加して反応処理室１
３内にプラズマを生成し、所定の時間の処理を行うこと
で図３に示すようにＷＳｉ膜２９をエッチングし除去し
た。
に保持し、反応ガスとしてＣｌ2 ／ＳＦ6 の混合ガスを
用い、この混合ガスを主ガスとし、これにさらにＮ2 ガ
スを所定量だけ添加したＮ2 添加混合ガスを導入パイプ
２１から反応ガス供給室１５に供給し、供給透孔２２を
介して反応処理室１３内に導入する。そして上部電極１
４と下部電極１７の間に高周波を印加して反応処理室１
３内にプラズマを生成し、所定の時間の処理を行うこと
で図３に示すようにＷＳｉ膜２９をエッチングし除去し
た。
【００１８】この時、Ｎ2 ガスの添加を行うことでエッ
チング速度が全体的に抑制され、パターンの疎部と密部
とで若干エッチング速度に差を生じたが、パターンの疎
部と密部とでＷＳｉ膜２９の略均一なエッチングが行わ
れた。そして、Ｃｌ2 ／ＳＦ6 の混合ガスのみを反応ガ
スとした従来処理のように、疎部でポリシリコン膜２８
とゲート酸化膜２７が除去されてしまったり、あるいは
シリコン基板２６がエッチングされてしまうような状況
や、また密部でＷＳｉ膜２９がエッチングされずに残っ
てしまうような状況は全く発生しなかった。
チング速度が全体的に抑制され、パターンの疎部と密部
とで若干エッチング速度に差を生じたが、パターンの疎
部と密部とでＷＳｉ膜２９の略均一なエッチングが行わ
れた。そして、Ｃｌ2 ／ＳＦ6 の混合ガスのみを反応ガ
スとした従来処理のように、疎部でポリシリコン膜２８
とゲート酸化膜２７が除去されてしまったり、あるいは
シリコン基板２６がエッチングされてしまうような状況
や、また密部でＷＳｉ膜２９がエッチングされずに残っ
てしまうような状況は全く発生しなかった。
【００１９】このようにパターンの疎部と密部とにおい
ては、従来技術で示したＣｌ2 ／ＳＦ6 の混合ガスのみ
による処理では比較的大きいエッチング速度の差が生
じ、本実施例のようにＮ2 ガスを添加したＣｌ2 ／ＳＦ
6 の混合ガスによる処理ではエッチング速度に若干の差
が生じるものとなる。こうしたパターンに疎部と密部と
を有するものでのプラズマ処理で、パターンの疎密差の
違いにより処理（エッチング）速度に差が発生するパタ
ーン依存性は、 パターン依存性＝｛（Ｂ−Ａ）／Ｂ｝×１００（％） Ａ：密部の単位時間当たりのエッチング深さ Ｂ：疎部の単位時間当たりのエッチング深さ により表される。
ては、従来技術で示したＣｌ2 ／ＳＦ6 の混合ガスのみ
による処理では比較的大きいエッチング速度の差が生
じ、本実施例のようにＮ2 ガスを添加したＣｌ2 ／ＳＦ
6 の混合ガスによる処理ではエッチング速度に若干の差
が生じるものとなる。こうしたパターンに疎部と密部と
を有するものでのプラズマ処理で、パターンの疎密差の
違いにより処理（エッチング）速度に差が発生するパタ
ーン依存性は、 パターン依存性＝｛（Ｂ−Ａ）／Ｂ｝×１００（％） Ａ：密部の単位時間当たりのエッチング深さ Ｂ：疎部の単位時間当たりのエッチング深さ により表される。
【００２０】そしてパターン依存性が生じるのは、被処
理体のＷＳｉ膜２９の金属であるタングステン（Ｗ）の
ハロゲン化合物（反応生成物）が一般的に蒸気圧が低
く、パターンの密部では疎部に比べプラズマに対する見
込み角が小さいために反応生成物のハロゲン化合物が気
化しずらいからである。
理体のＷＳｉ膜２９の金属であるタングステン（Ｗ）の
ハロゲン化合物（反応生成物）が一般的に蒸気圧が低
く、パターンの密部では疎部に比べプラズマに対する見
込み角が小さいために反応生成物のハロゲン化合物が気
化しずらいからである。
【００２１】つまり、フォトレジストマスク３０の膜厚
がシリコン基板２６上で一定であるとすると、パターン
の疎密にてアスペクト比は変化する。パターンの密部で
はアスペクト比が高く、反応生成物の気化が律速されや
すくなり、エッチング速度の低下につながる。この反応
生成物の気化律速がエッチング速度の抑制の原因となっ
ている。
がシリコン基板２６上で一定であるとすると、パターン
の疎密にてアスペクト比は変化する。パターンの密部で
はアスペクト比が高く、反応生成物の気化が律速されや
すくなり、エッチング速度の低下につながる。この反応
生成物の気化律速がエッチング速度の抑制の原因となっ
ている。
【００２２】一方、アスペクト比の低い疎部ではプラズ
マに対する見込み角が大きく反応生成物の気化が律速さ
れず、エッチング速度が抑制されることなくエッチング
が進行するからである。
マに対する見込み角が大きく反応生成物の気化が律速さ
れず、エッチング速度が抑制されることなくエッチング
が進行するからである。
【００２３】また、パターン依存性についてはフォトレ
ジストマスク３０のアスペクト比の間に図４に示す特性
図のような関係がある。これによればパターン依存性は
アスペクト比が０．６以上において発生し、アスペクト
比が大きくなるに従い大きな値となる。
ジストマスク３０のアスペクト比の間に図４に示す特性
図のような関係がある。これによればパターン依存性は
アスペクト比が０．６以上において発生し、アスペクト
比が大きくなるに従い大きな値となる。
【００２４】このような点からアスペクト比が０．６以
上に形成したフォトレジストマスク３０でのプラズマエ
ッチングで、Ｃｌ2 ／ＳＦ6 の混合ガスへＮ2 ガスを添
加していった場合のパターン依存性は図５に示す特性図
の通りとなった。
上に形成したフォトレジストマスク３０でのプラズマエ
ッチングで、Ｃｌ2 ／ＳＦ6 の混合ガスへＮ2 ガスを添
加していった場合のパターン依存性は図５に示す特性図
の通りとなった。
【００２５】図５によれば、Ｎ2 の添加量が０％の場
合、すなわちＣｌ2 ／ＳＦ6 の混合ガスのみによる従来
技術においてはパターン依存性が１１％であったもの
が、Ｎ2の添加量が４％の場合にはパターン依存性は９
％になり、Ｎ2 の添加量が９％の場合にはパターン依存
性は７％になり、さらにＮ2 の添加量が２９％の場合に
はパターン依存性は４％になり、Ｃｌ2 ／ＳＦ6 の混合
ガス単独で行った場合の約１／３にまでパターン間のエ
ッチング速度の不均一性が改善できることになる。また
Ｎ2 ガスの添加量を増やすことでパターン依存性はさら
に良好なものとなる。
合、すなわちＣｌ2 ／ＳＦ6 の混合ガスのみによる従来
技術においてはパターン依存性が１１％であったもの
が、Ｎ2の添加量が４％の場合にはパターン依存性は９
％になり、Ｎ2 の添加量が９％の場合にはパターン依存
性は７％になり、さらにＮ2 の添加量が２９％の場合に
はパターン依存性は４％になり、Ｃｌ2 ／ＳＦ6 の混合
ガス単独で行った場合の約１／３にまでパターン間のエ
ッチング速度の不均一性が改善できることになる。また
Ｎ2 ガスの添加量を増やすことでパターン依存性はさら
に良好なものとなる。
【００２６】こうしたＮ2 ガスの添加によるパターン間
のエッチング速度の不均一性の改善は、単に反応ガスを
Ｎ2 ガスによって稀釈し反応速度を遅くすることで行わ
れるものではなく、Ｎ2 ガスの添加によって反応部位に
反応生成物として窒化物がパターンの疎密に応じて生成
され、この窒化物がパターンの疎部では多く生成される
ために反応速度が抑制されてパターンの疎部と密部のエ
ッチング速度の差が小さくなるためであると推定され
る。
のエッチング速度の不均一性の改善は、単に反応ガスを
Ｎ2 ガスによって稀釈し反応速度を遅くすることで行わ
れるものではなく、Ｎ2 ガスの添加によって反応部位に
反応生成物として窒化物がパターンの疎密に応じて生成
され、この窒化物がパターンの疎部では多く生成される
ために反応速度が抑制されてパターンの疎部と密部のエ
ッチング速度の差が小さくなるためであると推定され
る。
【００２７】以上のように、Ｃｌ2 ／ＳＦ6 の混合ガス
に適正量のＮ2 ガスを添加しこれを反応ガスとしてプラ
ズマ処理することで、全体のエッチング速度が抑制され
ると共に、マスクのパターンの疎部でのエッチング速度
が密部でのエッチング速度よりもより抑制されたものと
なる。これによって、配線を形成するＷＳｉ膜２９のパ
ターンの疎密部間に発生する処理速度のばらつきが減少
し、部位によるエッチング量に差がなくなり、ＷＳｉ膜
２９が略均一にエッチングされ、所望する適正量のエッ
チングが行われることとなる。
に適正量のＮ2 ガスを添加しこれを反応ガスとしてプラ
ズマ処理することで、全体のエッチング速度が抑制され
ると共に、マスクのパターンの疎部でのエッチング速度
が密部でのエッチング速度よりもより抑制されたものと
なる。これによって、配線を形成するＷＳｉ膜２９のパ
ターンの疎密部間に発生する処理速度のばらつきが減少
し、部位によるエッチング量に差がなくなり、ＷＳｉ膜
２９が略均一にエッチングされ、所望する適正量のエッ
チングが行われることとなる。
【００２８】その結果、ゲート酸化膜２７やシリコン基
板２６までエッチングがなされたり、ＷＳｉ膜２９等が
残り配線間ショートを生じることが回避でき、これによ
って形成される半導体デバイスの信頼度を高くすること
ができる。
板２６までエッチングがなされたり、ＷＳｉ膜２９等が
残り配線間ショートを生じることが回避でき、これによ
って形成される半導体デバイスの信頼度を高くすること
ができる。
【００２９】なお、上記の実施例においては被処理体と
して配線を形成するＷＳｉ膜２９について説明したが本
発明はこれに限定されるものではなく、タングステン
（Ｗ）膜やアルミニウム（Ａｌ）膜、Ａｌ−Ｓｉ−Ｃｕ
合金等のＡｌ合金など少なくとも１種類以上の金属を組
成として含むものを被処理体とし、ＳＦ6 、Ｃｌ2 、Ｈ
Ｂｒ等に代表されるハロゲン系の原子を含むガスを主た
る反応ガスにしたプラズマ処理においても適用できる。
さらに、処理装置も平行平板タイプのプラズマ処理装置
１１に限るものではなく、ＥＣＲ、ダウンフロー等に代
表されるガスの解離による反応処理を行う装置全般に適
用できる。
して配線を形成するＷＳｉ膜２９について説明したが本
発明はこれに限定されるものではなく、タングステン
（Ｗ）膜やアルミニウム（Ａｌ）膜、Ａｌ−Ｓｉ−Ｃｕ
合金等のＡｌ合金など少なくとも１種類以上の金属を組
成として含むものを被処理体とし、ＳＦ6 、Ｃｌ2 、Ｈ
Ｂｒ等に代表されるハロゲン系の原子を含むガスを主た
る反応ガスにしたプラズマ処理においても適用できる。
さらに、処理装置も平行平板タイプのプラズマ処理装置
１１に限るものではなく、ＥＣＲ、ダウンフロー等に代
表されるガスの解離による反応処理を行う装置全般に適
用できる。
【００３０】
【発明の効果】以上の説明から明らかなように本発明
は、所定パターンのマスクが設けられた被処理体をハロ
ゲン系原子を含む反応ガスに窒素ガスを添加し高周波プ
ラズマによってエッチングする構成としたことにより、
被処理体のパターンの疎密部間に発生する処理速度のば
らつきが減少し、信頼性の高い半導体デバイスを得るこ
とができる等の効果を奏する。
は、所定パターンのマスクが設けられた被処理体をハロ
ゲン系原子を含む反応ガスに窒素ガスを添加し高周波プ
ラズマによってエッチングする構成としたことにより、
被処理体のパターンの疎密部間に発生する処理速度のば
らつきが減少し、信頼性の高い半導体デバイスを得るこ
とができる等の効果を奏する。
【図１】本発明の一実施例に係るプラズマ処理装置の概
略構成を示す断面図である。
略構成を示す断面図である。
【図２】本発明の一実施例に係るプラズマ処理前の半導
体デバイスのゲート電極部の部分断面図である。
体デバイスのゲート電極部の部分断面図である。
【図３】本発明の一実施例に係るプラズマ処理後の半導
体デバイスのゲート電極部の部分断面図である。
体デバイスのゲート電極部の部分断面図である。
【図４】本発明に係るフォトレジストマスクのアスペク
ト比に対するパターン依存性を示す特性図である。
ト比に対するパターン依存性を示す特性図である。
【図５】本発明に係るＮ2 添加量に対するパターン依存
性を示す特性図である。
性を示す特性図である。
【図６】従来技術に係る半導体デバイスのゲート電極部
の部分断面図で、図６（ａ）はパターンの疎部を所定量
エッチングした時の部分断面図、図６（ｂ）はパターン
の密部を所定量エッチングした時の部分断面図である。
の部分断面図で、図６（ａ）はパターンの疎部を所定量
エッチングした時の部分断面図、図６（ｂ）はパターン
の密部を所定量エッチングした時の部分断面図である。
【符号の説明】 １６…ウエハ ２６…シリコン基板 ２９…ＷＳｉ膜 ３０…フォトレジストマスク
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/88 Ｄ
Claims (6)
- 【請求項１】 被処理体上に所定パターンのマスクを形
成しハロゲン系原子を含む反応ガスの高周波プラズマに
よって該被処理体をエッチングする半導体装置のプラズ
マ処理方法において、前記反応ガスに窒素ガスを添加し
てエッチングするようにしたことを特徴とする半導体装
置のプラズマ処理方法。 - 【請求項２】 被処理体上に形成されたマスクのパター
ンの少なくとも一部のアスペクト比が０．６以上である
ことを特徴とする請求項１記載の半導体装置のプラズマ
処理方法。 - 【請求項３】 被処理体が、シリコン基板上に形成され
た少なくとも一種類以上の金属原子を含む膜であること
を特徴とする請求項１記載の半導体装置のプラズマ処理
方法。 - 【請求項４】 被処理体が、シリコン基板上に形成され
たタングステンシリサイド膜であることを特徴とする請
求項１記載の半導体装置のプラズマ処理方法。 - 【請求項５】 被処理体が、シリコン基板上に形成され
たタングステン膜であることを特徴とする請求項１記載
の半導体装置のプラズマ処理方法。 - 【請求項６】 被処理体が、シリコン基板上に形成され
たアルミニウム膜もしくはアルミニウム合金膜であるこ
とを特徴とする請求項１記載の半導体装置のプラズマ処
理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17894994A JPH0845907A (ja) | 1994-07-29 | 1994-07-29 | 半導体装置のプラズマ処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17894994A JPH0845907A (ja) | 1994-07-29 | 1994-07-29 | 半導体装置のプラズマ処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0845907A true JPH0845907A (ja) | 1996-02-16 |
Family
ID=16057474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17894994A Pending JPH0845907A (ja) | 1994-07-29 | 1994-07-29 | 半導体装置のプラズマ処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0845907A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2333850A (en) * | 1998-01-29 | 1999-08-04 | Nec Corp | Method of forming a photoresist pattern |
| WO2001063657A1 (en) * | 2000-02-25 | 2001-08-30 | Applied Materials, Inc. | Two etchant etch method |
| WO2002039495A1 (fr) * | 2000-11-13 | 2002-05-16 | Tokyo Electron Limited | Dispositif de traitement au plasma et procede de montage du dispositif de traitement au plasma |
| US6881991B2 (en) * | 1998-08-07 | 2005-04-19 | Ulvac Coating Corporation | Dry-etching method and apparatus, photomasks and method for the preparation thereof, and semiconductor circuits and method for the fabrication thereof |
| JP2014517498A (ja) * | 2011-04-07 | 2014-07-17 | ピコサン オーワイ | プラズマ源を有する堆積反応炉 |
-
1994
- 1994-07-29 JP JP17894994A patent/JPH0845907A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2333850A (en) * | 1998-01-29 | 1999-08-04 | Nec Corp | Method of forming a photoresist pattern |
| GB2333850B (en) * | 1998-01-29 | 2000-09-06 | Nec Corp | Method of forming photoresist pattern |
| US6348418B1 (en) | 1998-01-29 | 2002-02-19 | Nec Corporation | Method of forming photoresist pattern |
| US6881991B2 (en) * | 1998-08-07 | 2005-04-19 | Ulvac Coating Corporation | Dry-etching method and apparatus, photomasks and method for the preparation thereof, and semiconductor circuits and method for the fabrication thereof |
| WO2001063657A1 (en) * | 2000-02-25 | 2001-08-30 | Applied Materials, Inc. | Two etchant etch method |
| US6372655B2 (en) | 2000-02-25 | 2002-04-16 | Applied Materials, Inc. | Two etchant etch method |
| US6391788B1 (en) | 2000-02-25 | 2002-05-21 | Applied Materials, Inc. | Two etchant etch method |
| WO2002039495A1 (fr) * | 2000-11-13 | 2002-05-16 | Tokyo Electron Limited | Dispositif de traitement au plasma et procede de montage du dispositif de traitement au plasma |
| JP2014517498A (ja) * | 2011-04-07 | 2014-07-17 | ピコサン オーワイ | プラズマ源を有する堆積反応炉 |
| US10494718B2 (en) | 2011-04-07 | 2019-12-03 | Picosun Oy | Deposition reactor with plasma source |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20020027520A (ko) | 에칭 공정용 측벽 폴리머 형성 가스 첨가제 | |
| JPH0982687A (ja) | 半導体装置の製造方法 | |
| KR960002600A (ko) | 반도체집적회로장치의 제조방법 | |
| US6383942B1 (en) | Dry etching method | |
| KR100259352B1 (ko) | 반도체 소자의 다층막 건식각 방법 | |
| US6860275B2 (en) | Post etching treatment process for high density oxide etcher | |
| KR950021175A (ko) | 드라이에칭 방법 | |
| JP2891952B2 (ja) | 半導体装置の製造方法 | |
| US20030092280A1 (en) | Method for etching tungsten using NF3 and Cl2 | |
| JPH0845907A (ja) | 半導体装置のプラズマ処理方法 | |
| US5792708A (en) | Method for forming residue free patterned polysilicon layers upon high step height integrated circuit substrates | |
| KR100386127B1 (ko) | 질화티탄함유다층막을 건식식각하기 위한 방법 | |
| JP3281158B2 (ja) | 半導体装置の製造方法 | |
| JP3362093B2 (ja) | エッチングダメージの除去方法 | |
| JP3082396B2 (ja) | 半導体装置の製造方法 | |
| JP2001250817A (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
| JP3271373B2 (ja) | ドライエッチング方法 | |
| US6399497B2 (en) | Semiconductor manufacturing process and semiconductor device | |
| JPH06151390A (ja) | ドライエッチングの後処理方法 | |
| JPH11135481A (ja) | エッチング方法 | |
| JP3271085B2 (ja) | エッチング方法 | |
| JP3780657B2 (ja) | エッチング方法 | |
| JP3445141B2 (ja) | アルミニウム合金配線の形成方法 | |
| KR0147674B1 (ko) | 반도체장치 제조방법 | |
| KR0181959B1 (ko) | 반도체 장치의 비아홀 형성방법 |