KR100386127B1 - 질화티탄함유다층막을 건식식각하기 위한 방법 - Google Patents

질화티탄함유다층막을 건식식각하기 위한 방법 Download PDF

Info

Publication number
KR100386127B1
KR100386127B1 KR10-2000-0018122A KR20000018122A KR100386127B1 KR 100386127 B1 KR100386127 B1 KR 100386127B1 KR 20000018122 A KR20000018122 A KR 20000018122A KR 100386127 B1 KR100386127 B1 KR 100386127B1
Authority
KR
South Korea
Prior art keywords
film
titanium nitride
gas
etching
resist
Prior art date
Application number
KR10-2000-0018122A
Other languages
English (en)
Other versions
KR20000071591A (ko
Inventor
이자와미쓰타카
Original Assignee
엔이씨 일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 코포레이션 filed Critical 엔이씨 일렉트로닉스 코포레이션
Publication of KR20000071591A publication Critical patent/KR20000071591A/ko
Application granted granted Critical
Publication of KR100386127B1 publication Critical patent/KR100386127B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

이산화규소층에 형성되며 질화티탄을 함유한 다층막을 건식식각하기 위한 방법에서, 다층막이 Cl2/BCl3/CHF3가스를 사용하며 레지스트를 마스크로 사용하여 식각된 이후이면서 레지스트는 이 레지스트의 제거를 위해 식각되기 이전에, 오버에칭이 적어도 50%의 SF6을 함유한 가스를 사용하여 수행되어, 애싱에 의한 레지스트의 제거능을 향상시킨다.

Description

질화티탄함유다층막을 건식식각하기 위한 방법{Method for dry-etching a titanium nitride containing multilayer film}
본 발명은 반도체장치를 제작하기 위한 공정에 관한 것으로, 보다 상세하게는 이산화규소층 상에 형성된 질화티탄함유다층막을 레지스트를 마스크로 사용하여 건식식각하기 위한 방법에 관한 것이다.
알루미늄(Al) 및 텅스텐(W)은 반도체장치에서의 배선들을 위해 사용된다. 이 경우, 다층막은 종종 질화티탄(TiN)으로 형성된 하부층을 갖도록 형성된다. 한편, 최근의 동적임의접근메모리(dynamic random access memory, DRAM)에서는, 현재 산화탄탈(Ta2O5)의 커패시터유전체막을 형성하는 것이 고려된다. 이 경우, 커패시터전극의 재료를 기존의 폴리실리콘에서부터 W/Ti와 같은 금속다층막으로 바꾸는 것 또한 고려된다.
종래기술에서는, TiN막을 구비한 다층막을 식각하는 경우, 적어도 TiN은 염소(Cl)를 주원소로 함유한 Cl2/BCl3/CHF3와 같은 가스로 식각된 다음, 염소(Cl)를 주원소로 함유하나 SF6는 함유하지 않는 가스로 오버에칭(overetching)된다. 그러나, TiN이 식각된 때에 발생된 TiCl의 증착물은 계속되는 애싱(ashing)공정에서 레지스트의 제거를 방해한다. 이런 문제는 커패시터판과 같은 큰 면적의 패턴에서 두드러진다.
그러므로, 레지스트의 제거능(removability)을 향상시키기 위하여, TiCl의 증착물을 휘발시키도록 불소함유가스가 애싱가스에 첨가되며, 그 결과로 제거능이개선되는 대책이 사용되어 왔다. 예를 들어, 애싱은 O2에 첨가된 1%의 CF4를 함유한 가스를 사용하여 수행된다. 그러나, 이는 애서(asher)내의 분위기를 교란시키며 애싱율을 변동시키는 원인이 된다. 그러므로, 애싱공정에 불소함유가스를 사용하지 않으면서도 레지스트의 제거능을 향상시키는 식각법이 요구되었다.
지금, 종래기술의 전술한 문제를 도면들을 참조하여 설명할 것이다. TiN막을 구비한 다층막을 식각하기 위한 제1예의 종래기술방법을 도 1a 내지 1c를 참조하여 설명한다.
도 1a는 반도체장치의 개략적인 부분단면도로서, SiO2로 형성된 층간절연막(1) 상에, 열거되는 순서대로, Ta2O5막(2)(이것은 커패스터판전극의 경우에는 제공되나 알루미늄배선의 경우에는 제공되지 않음)이 화학증기증착(chemical vapor deposition, CVD)에 의해 형성되며, TiN막(3)이 CVD 또는 스퍼터링에 의해 형성되며, AlCu막(4) 및 TiN막(5)이 스퍼터링에 의해 형성되고, 레지스트(6)는 증착되고 패터닝되는 상태를 도시한다.
이 상태에서, TiN막을 구비한 다층막(2+3+4+5)이 패터닝된 레지스트(6)를 마스크로서 사용하여 식각된다. 이 경우, 이 식각은 AlCu 또는 TiN을 위한 식각공정에서 전통적으로 사용되는 Cl2/BCl3/CHF3또는 Cl2/BCl3/CH2F2를 사용하여 수행된다. 예를 들어, TiN/AlCu/TiN막은 Cl2/BCl3/CHF3=70/40/7sccm의 가스흐름율, 8mTorr의 압력, 1200W의 소스파워 및 120W의 바이어스파워로 식각되고, 이어서 동일한 유형의식각가스로 오버에칭이 수행된다. 그 결과, 도 1b에 보여진 구조가 얻어진다.
그 후에, 애싱은 인라인애서로 수행된다. 예를 들어, 패터닝된 레지스트(6)는 O2/N2=3000/200sccm의 가스흐름율, 2Torr의 압력, 1000W의 RF파워의 애싱에 의해 제거된다. 그 결과, 도 1c에 보인 구조가 얻어진다. 그러나, 이 종래기술의 공정에서는 특히 커패시터판과 같은 대면적 패턴에 잔류물(7)이 남아있기 쉽다는 문제에 봉착한다. 이 잔류물(7)은 남아있는 레지스트 및 Ti를 함유한 증착물을 담고 있다.
여기서, 전술한 바와 같이, 불소함유가스는 레지스트의 제거능을 향상시키기 위하여 애싱가스에 첨가될 수 있다. 그러나, 이는 애서내의 분위기를 교란하고 애싱율을 변동시키는 원인이 된다.
지금, TiN막을 구비한 다층막을 식각하기 위한 제2예의 종래기술방법을 도 2a 내지 2d를 참조하여 설명한다.
도 2a는 반도체장치의 개략적인 부분단면도로서, SiO2로 형성된 층간절연막(8) 상에, 열거된 순서대로, TiN막(9)이 CVD 또는 스퍼터링에 의해 형성되며, W 또는 WN막(10)이 CVD에 의해 형성되고, 레지스트(11)는 증착되며 패터닝된다.
이 상태에서, TiN막을 구비한 다층막(8+9+10)은 패터닝된 레지스트(11)를 마스크로 사용하여 식각된다. 제1단계에서, 식각은 W 또는 WN을 위한 식각공정에서 전통적으로 사용되는 SF6/CHF3/N2를 사용하여 수행된다. 예를 들어, W 또는 WN막은 SF6/CHF3/N2=90/20/10sccm의 가스흐름율, 10mTorr의 압력, 1200W의 소스파워 및 60W의 바이어스파워로 식각된다. 그 결과, 도 2b에 보인 것 같은 구조가 얻어진다.
제2단계에서, 식각은 TiN을 위한 식각공정에서 전통적으로 사용되는 Cl2/BCl3/CHF3또는 Cl2/BCl3/CH2F2를 사용하여 수행된다. 예를 들어, TiN막은 Cl2/BCl3/CHF3=70/40/7sccm의 가스흐름율, 8mTorr의 압력, 1200W의 소스파워 및 120W의 바이어스파워로 식각된다. 이어서, 오버에칭이 동일한 종류의 식각가스로 수행된다. 그 결과, 도 2c에 보인 것 같은 구조가 얻어진다.
그 후에, 애싱이 애서를 사용하여 수행된다. 예를 들어, 패터닝된 레지스트(11)는 O2/N2=3000/200sccm의 가스흐름율, 2Torr의 압력, 및 1000W의 RF파워의 애싱에 의해 제거된다. 그 결과, 도 2d에 보인 것 같은 구조가 얻어진다. 그러나, 특히 커패시터판과 같은 대면적 패턴에서, 제2예의 종래기술의 공정에서도 잔류물(12)이 남아있기 쉽다는 문제에 봉착한다. 이 잔류물(12)은, 잔류물(7)과 비슷하게, 남아있는 레지스트 및 Ti을 함유한 증착물을 담고 있다.
여기서, 전술한 것처럼, 불소함유가스는 레지스트의 제거능을 향상시키도록 애싱가스에 첨가될 수 있다. 그러나, 이는 애서내의 분위기를 교란시키며 애싱율을 변동시키는 원인이 된다.
전술한 바와 같이, 종래기술의 공정에서는, 잔류물이 레지스트의 애싱 후에도 남아있기 쉽다. 이에 대한 이유는, TiN막을 식각하기 위해 Cl2/BCl3/CHF3와 같은 염소함유가스를 사용하는 것이 일상적인 일이 었었다는 것이다. 이 경우, 식각제인 Cl기는 Ti와 반응하여, TiCl이 레지스트상에 증착되게 한다. 이 TiCl 증착물은 애싱에 의한 레지스트의 제거를 방해한다.
이에 더하여, 불소함유가스를 애싱가스에 첨가하는 경우, F기는 TiCl의 증착물과 반응하여 TiF의 휘발성반응산물을 생성하고, 그 결과로 TiCl의 증착물이 제거되며, 그래서 레지스트의 제거능이 향상된다. 그러나, 불소함유가스의 첨가는 애서 내의 분위기를 교란시키며 애싱율을 변동시킨다. 이는 종래기술에서 피해야할 문제가 된다.
따라서, 본 발명의 목적은, 종래기술의 전술한 문제들을 극복하는, 질화티탄함유다층막을 건식식각하기 위한 식각방법을 제공함에 있다.
본 발명의 다른 목적은, 애싱공정에서 불소함유가스를 사용하지 않으면서 레지스트의 제거능을 향상시키는, 질화티탄함유다층막을 건식식각하기 위한 식각방법을 제공함에 있다.
도 1a 내지 1c는 TiN막을 구비한 다층막을 식각하기 위한 제1예의 종래기술방법을 도시하는 반도체장치의 개략적인 부분단면도들,
도 2a 내지 2d는 TiN막을 구비한 다층막을 식각하기 위한 제2예의 종래기술방법을 도시하는 반도체장치의 개략적인 부분단면도들,
도 3a 내지 3d는 TiN막을 구비한 다층막을 식각하기 위한 본 발명에 따른 방법의 제1실시예를 도시하는 반도체장치의 개략적인 부분단면도들,
도 4a 내지 4e는 TiN막을 구비한 다층막을 식각하기 위한 본 발명에 따른 방법의 제2실시예를 도시하는 반도체장치의 개략적인 부분단면도들.
*도면의 주요부분에 대한 부호의 설명
1,8 : 층간절연막(SiO2막) 2 : Ta2O5막
3,5,9 : TiN막 4 : AlCu막
6,11 : 레지스트 7,12 : 잔류물
10 : W막 또는 WN막
본 발명의 전술한 및 다른 목적들은 본 발명에 따른, 이산화규소층 상에 형성된 질화티탄함유다층막을 건식식각하기 위한 방법으로서, 다층막이 식각된 이후이면서 레지스트의 제거를 위해 상기 레지스트가 애싱되기 이전에, 오버에칭이 적어도 50%의 SF6을 함유한 가스를 사용하여 수행되어, 애싱에 의한 레지스트의 제거능을 향상시키는 것을 특징으로 하는 방법에 의해 달성된다.
질화티탄함유다층막을 건식식각하기 위한 본 발명에 따른 전술의 방법에서, 레지스트가 레지스트의 제거를 위해 애싱되기 이전에, 오버에칭이 적어도 50%의 SF6을 함유한 가스를 사용하여 수행되는 것이 중요하다. 이 처리에서, 다량의 F기는 SF6로부터 분리될 수 있다. F기는 Ti와 반응하여 휘발성반응산물을 발생하며, 그 결과로 TiCl의 증착물이 효과적으로 제거된다. 그러므로, 애싱에서의 레지스트의 제거능은 향상된다. 이러한 이점은 오버에칭을 위해 사용되는 가스에 함유된 SF6의 비율이 50%보다 적은 경우에는 얻어지지 않는다. 한편, 오버에칭을 위해 사용되는 가스는 오직 SF6만으로 구성될 수 있다.
본 발명의 전술한 및 다른 목적들, 특징들 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시예들의 다음의 상세한 설명으로부터 명확해질 것이다.
이제부터, TiN막을 구비한 다층막을 식각하기 위한 본 발명에 따른 방법의 제1실시예를, TiN막을 구비한 다층막을 식각하기 위한 본 발명에 따른 방법의 제1실시예를 도시하는 반도체장치의 개략적인 부분단면도들인 도 3a 내지 3d를 참조하여 설명할 것이다.
도 3a는 SiO2로 형성된 층간절연막(1) 상에, 열거된 순서대로, Ta2O5막(2)(이는 커패시터판전극의 경우에는 제공되나 알루미늄배선을 위해서는 제공되지 않음)이 CVD에 의해 형성되며, TiN막(3)이 CVD 또는 스퍼터링에 의해 형성되며, AlCu막(4) 및 TiN막(5)이 스퍼터링에 의해 형성되고, 레지스트(6)가 증착되고 패터닝된 상태를 도시한다.
이 상태에서, TiN막을 구비한 다층막(2+3+4+5)이 패터닝된 레지스트(6)를 마스크로 사용하여 식각된다. 제1단계에서, 식각이 AlCu 또는 TiN을 위한 식각공정에서 전통적으로 사용되는 Cl2/BCl3/CHF3또는 Cl2/BCl3/CH2F2를 사용하여 수행된다. 예를 들어, TiN/AlCu/TiN막이 Cl2/BCl3/CHF3=70/40/7sccm의 가스흐름율, 8mTorr의 압력, 1200W의 소스파워 및 120W의 바이어스파워로 식각된다. 그 결과, 도 3b에 보인 구조가 얻어진다.
이어서, 제2단계에서, 오버에칭이 적어도 50%의 SF6를 함유한 가스를 사용하여 수행된다. 예를 들어, 오버에칭은 SF6/CHF3=100/20sccm의 가스흐름율, 10mTorr의 압력, 1000W의 소스파워 및 60W의 바이어스파워로 수행된다. 그 결과, 도 3c에 보인 구조가 얻어진다.
그 후에, 애싱이 인라인애서(in-line asher)를 사용하여 수행된다. 예를 들어, 패터닝된 레지스트(6)는 O2/N2=3000/200sccm의 가스흐름율, 2Torr의 압력, 1000W의 RF파워의 애싱에 의해 제거된다. 그 결과, 도 3d에 보인 구조가 얻어진다.
이 제1실시예에서, 도 1a 내지 1c에 보인 종래기술의 공정에서는 남아있기 쉬운 잔류물(7)이 남아있지 않게 된다.
다음으로, TiN막을 구비한 다층막을 식각하기 위한 본 발명에 따른 방법의 제2실시예를, TiN막을 구비한 다층막을 식각하기 위한 본 발명에 따른 방법의 제2실시예를 도시하는 반도체장치의 개략적인 부분단면도들인 도 4a 내지 4e를 참조하여 설명할 것이다.
도 4a는 SiO2로 형성된 층간절연막(8) 상에, 열거된 순서대로, TiN막(9)이 CVD 또는 스퍼터링에 의해 형성되며, W 또는 WN막(10)이 CVD에 의해 형성되고, 레지스트(11)가 증착되며 패터닝된 상태를 도시한다.
이 상태에서, TiN막을 구비한 다층막(8+9+10)이 패터닝된 레지스트(11)를 마스크로 사용하여 식각된다. 제1단계에서, 식각이 W 또는 WN을 위한 식각공정에서 전통적으로 사용되는 SF6/CHF3/N2를 사용하여 수행된다. 예를 들어, W 또는 WN막(10)은 SF6/CHF3/N2=90/20/10sccm의 가스흐름율, 10mTorr의 압력, 1200W의 소스파워 및 60W의 바이어스파워로 식각된다. 그 결과, 도 4b에 보인 것 같은 구조가 얻어진다.
제2단계에서, 식각은 TiN을 위한 식각공정에서 전통적으로 사용되는 Cl2/BCl3/CHF3또는 Cl2/BCl3/CH2F2를 사용하여 수행된다. 예를 들어, TiN막(9)은 Cl2/BCl3/CHF3=70/40/7sccm의 가스흐름율, 8mTorr의 압력, 1200W의 소스파워 및 120W의 바이어스파워로 식각된다. 그 결과, 도 4c에 보인 구조가 얻어진다.
이어서, 제3단계에서, 오버에칭이 적어도 50%의 SF6을 함유한 가스를 사용하여 수행된다. 예를 들어, 오버에칭은 SF6/CHF3=100/20sccm의 가스흐름율, 10mTorr의 압력, 1000W의 소스파워 및 60W의 바이어스파워로 수행된다. 그 결과, 도 4d에 보인 것 같은 구조가 얻어진다.
그 후에, 애싱이 애서를 사용하여 수행된다. 예를 들어, 패터닝된 레지스트(11)는 O2/N2=3000/200sccm의 가스흐름율, 2Torr의 압력 및 1000W의 RF파워의 애싱에 의해 제거된다. 그 결과, 도 4e에 보인 것 같은 구조가 얻어진다.
이 제2실시예에서, 도 2a 내지 2d에 보여진 종래기술의 공정에서 남아있기 쉬운 잔류물(12)이 남아있지 않게 된다.
전술한 실시예들에서, TiN함유다층막은 TiN막 및 AlCu막으로 구성되거나 또는 TiN막 및 W 또는 WN막으로 구성된다. 그러나, 본 발명은 예로서 제시된 TiN함유다층막들에만 한정되는 것이 아니라, 임의의 TiN함유다층막, 예를 들면, 규소막 및 TiN막으로 구성된 다층막에 적용될 수 있다.
전술한 바와 같이, TiN막의 식각을 위해 Cl2/BCl3/CHF3와 같은 염소함유가스를 사용하는 것은 일반적으로 행해지는 것이다. 이 경우, 식각제인 Cl기(radical)는 Ti와 반응하여, TiCl이 레지스트상에 증착되게 한다. 본 발명에서는 그러나, 오버에칭은 적어도 50%의 SF6을 함유한 가스를 사용하여 수행된다. 이러한 처리로, SF6로부터 분리된 대량의 F는 TiCl의 Ti와 반응하여 TiF의 휘발성반응산물을 생성하며, 그 결과 TiCl의 증착물이 효과적으로 제거된다. 그러므로, 애싱에서의 레지스트의 제거능이 향상된다.
종래기술에서는, 불소함유가스는 레지스트상에 증착된 TiCl을 제거하기 위해애싱가스에 첨가될 수 있다. 그러나, 이는 애서 내의 분위기를 교란시키며 또한 이전에 언급한 바와 같이 애싱율을 변동시키는 다른 문제를 야기한다. 본 발명에서는, 더 이상 불소함유가스를 애싱가스에 첨가할 필요가 없게되어, 애서 내의 분위기를 교란하며 애싱율을 변동시키는 문제가 발생하지 않는다.
본 발명의 방법은 TiN함유다층막으로 형성된 커패시터판과 같은 대면적 패턴과 TiN함유다층막으로 형성된 배선들과 같은 미세패턴에 적용될 수 있다. 그러나, 본 발명의 방법은, 다량의 증착물이 레지스트상에 증착되므로, 커패시터판과 같은 대면적 패턴을 형성하는 경우에 특히 이롭다.
본 발명은 특정한 실시예들을 참조하여 보여지며 설명되었다. 그러나, 본 발명은 도시된 구조들의 상세한 설명들에 한정되지 않고 변경들 및 변형들이 첨부된 청구항들의 범위내에서 만들어질 수 있을 것이다.

Claims (15)

  1. 이산화규소층 위에 형성된 질화티탄함유다층막을, 레지스트를 마스크로 사용하여 건식식각하기 위한 방법에 있어서,
    상기 레지스트를 마스크로서 사용하여 상기 이산화규소층이 노출될 때까지 상기 다층막을 염소함유기체로써 건식식각하는 제1단계;
    적어도 50%의 SF6를 함유한 가스를 사용하여 상기 이산화규소층을 오버에칭하여, 다음의 제3단계에서의 애싱에 의한 레지스트를 제거능을 향상시키는 제2단계; 및
    불소가 함유되지 않은 애싱가스를 사용하여 상기 레지스트를 애싱하는 제3단계를 포함하는 방법.
  2. 제1항에 있어서, 질화티탄함유다층막은 열거된 순서대로 상기 이산화규소층 위에 쌓인 제1질화티탄막, AlCu막 및 제2질화티탄막으로 구성된 방법.
  3. 제2항에 있어서, 제1질화티탄막, AlCu막 및 제2질화티탄막으로 구성된 질화티탄함유다층막은 주원소로서 염소를 함유한 식각가스로 식각되고, 상기 오버에칭은 적어도 50%의 SF6를 함유한 SF6/CHF3을 사용하여 수행되는 방법.
  4. 제3항에 있어서, 상기 식각가스는 Cl2/BCl3/CHF3또는 Cl2/BCl3/CH2F2인 방법.
  5. 제1항에 있어서, 상기 질화티탄함유다층막은 열거된 순서대로 상기 이산화규소막 위에 쌓인 질화티탄막 및 W 또는 WN 막으로 구성된 방법.
  6. 제5항에 있어서, 상기 질화티탄막 및 상기 W 또는 WN 막으로 구성된 상기 질화티탄함유다층막은 상기 W 또는 WN 막을 식각하기 위해 SF6/CHF3/N2를 사용하는 제1식각단계에 의해 식각된 다음, 상기 질화티탄막을 식각하기 위해 주원소로서 염소를 함유한 식각가스를 사용하는 제2식각단계에 의해 식각되고, 상기 오버에칭은 적어도 50%의 SF6을 함유한 SF6/CHF3을 사용하여 수행되는 방법.
  7. 제6항에 있어서, 상기 식각가스는 Cl2/BCl3/CHF3또는 Cl2/BCl3/CH2F2인 방법.
  8. 질화티탄막을 건식식각하기 위한 방법에 있어서,
    절연막 위에 질화티탄막을 형성하는 단계;
    레지스트를 마스크로서 사용하여 상기 절연막이 노출될 때까지 상기 질화티탄막을 염소함유가스로써 건식식각하는 단계;
    전체표면을 적어도 50%의 SF6를 함유한 가스로써 플라즈마처리하는 단계; 및
    불소를 함유하지 않은 애싱가스로써 상기 레지스트를 제거하는 단계를 포함하는 방법.
  9. 제8항에 있어서, 상기 적어도 50%의 SF6를 함유한 가스를 사용한 상기 플라즈마처리는, 상기 염소함유가스를 이용한 상기 질화티탄막의 상기 건식식각에 의해 상기 레지스트 상에 증착된 TiCl을, TiF의 휘발성반응생성물로 변환하여, 증착된 TiCl이 효과적으로 제거될 수 있게 하는 방법.
  10. 제9항에 있어서, 절연막 위에 질화티탄막을 형성하는 상기 단계는, 이산화규소층 위에 제1질화티탄막, AlCu막 및 제2질화티탄막을 열거된 순서대로 증착하여 질화티탄함유다층막을 형성하는 단계를 포함하는 방법.
  11. 제10항에 있어서, 상기 제1질화티탄막, 상기 AlCu막 및 상기 제2질화티탄막으로 구성된 상기 질화티탄함유다층막이 상기 염소함유가스로써 식각된 다음, 상기 플라즈마처리가 적어도 50%의 SF6를 함유한 SF6/CH3가스를 사용하여 행해지는 방법.
  12. 제9항에 있어서, 상기 염소함유가스는 Cl2/BCl3/CHF3또는 Cl2/BCl3/CH2F2인 방법.
  13. 제9항에 있어서, 절연막 위에 질화티탄막을 형성하는 상기 단계는,
    이산화규소층 위에 질화티탄막과 W 또는 WN막을 열거된 순서대로 증착하여 질화티탄함유다층막을 형성하는 단계를 포함하는 방법.
  14. 제13항에 있어서, 상기 질화티탄막과 상기 W 또는 WN막으로 구성된 상기 질화티탄함유다층막이 상기 W 또는 WN막의 식각을 위해 SF6/CH3/N2를 사용하는 제1건식식각단계와 그 뒤의 상기 질화티탄막의 식각을 위해 상기 염소함유가스를 사용하는 제2건식식각단계에 의해 식각된 다음, 상기 플라즈마처리는 적어도 50%의 SF6를 함유한 SF6/CH3가스를 사용하여 행해지는 방법.
  15. 제14항에 있어서, 상기 식각가스는 Cl2/BCl3/CHF3또는 Cl2/BCl3/CH2F2인 방법.
KR10-2000-0018122A 1999-04-08 2000-04-07 질화티탄함유다층막을 건식식각하기 위한 방법 KR100386127B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11-101473 1999-04-08
JP11101473A JP2000294544A (ja) 1999-04-08 1999-04-08 ドライエッチング方法

Publications (2)

Publication Number Publication Date
KR20000071591A KR20000071591A (ko) 2000-11-25
KR100386127B1 true KR100386127B1 (ko) 2003-06-02

Family

ID=14301713

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0018122A KR100386127B1 (ko) 1999-04-08 2000-04-07 질화티탄함유다층막을 건식식각하기 위한 방법

Country Status (5)

Country Link
US (1) US20010044214A1 (ko)
JP (1) JP2000294544A (ko)
KR (1) KR100386127B1 (ko)
GB (1) GB2349980B (ko)
TW (1) TW463263B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134480A (ja) * 2000-10-25 2002-05-10 Sony Corp 半導体装置の製造方法
JP2002134477A (ja) * 2000-10-25 2002-05-10 Sony Corp 半導体装置の製造方法
KR100551326B1 (ko) * 2003-09-01 2006-02-09 동부아남반도체 주식회사 캐패시터를 갖는 반도체 소자 제조 방법
KR100625393B1 (ko) 2004-01-05 2006-09-19 주식회사 하이닉스반도체 반도체소자의 제조방법
US7341951B2 (en) * 2005-12-27 2008-03-11 Micron Technology, Inc. Methods of forming semiconductor constructions
US7815814B2 (en) * 2007-03-23 2010-10-19 Tokyo Electron Limited Method and system for dry etching a metal nitride
US8388851B2 (en) 2008-01-08 2013-03-05 Micron Technology, Inc. Capacitor forming methods
US8652926B1 (en) * 2012-07-26 2014-02-18 Micron Technology, Inc. Methods of forming capacitors
CN113540214B (zh) * 2021-06-28 2024-04-19 上海华虹宏力半导体制造有限公司 屏蔽盾的刻蚀方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0487332A (ja) * 1990-07-31 1992-03-19 Hitachi Ltd 半導体集積回路装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0487332A (ja) * 1990-07-31 1992-03-19 Hitachi Ltd 半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
GB2349980B (en) 2003-11-12
GB0008753D0 (en) 2000-05-31
US20010044214A1 (en) 2001-11-22
GB2349980A (en) 2000-11-15
KR20000071591A (ko) 2000-11-25
TW463263B (en) 2001-11-11
JP2000294544A (ja) 2000-10-20

Similar Documents

Publication Publication Date Title
JPH0786244A (ja) ドライエッチング方法
US6054391A (en) Method for etching a platinum layer in a semiconductor device
US6383942B1 (en) Dry etching method
KR100386127B1 (ko) 질화티탄함유다층막을 건식식각하기 위한 방법
US6753133B2 (en) Method and manufacturing a semiconductor device having a ruthenium or a ruthenium oxide
US5776832A (en) Anti-corrosion etch process for etching metal interconnections extending over and within contact openings
JP2891952B2 (ja) 半導体装置の製造方法
JP3112832B2 (ja) 半導体装置の製造方法
US6057230A (en) Dry etching procedure and recipe for patterning of thin film copper layers
KR100680504B1 (ko) 반도체 소자의 캐패시터의 제조방법
KR100824627B1 (ko) 반도체 소자의 제조방법
US7247572B2 (en) Method for fabricating a capacitor using a metal insulator metal structure
US5915202A (en) Blanket etching process for formation of tungsten plugs
JP3238563B2 (ja) 半導体装置の製造方法
JP2008124391A (ja) 半導体装置の製造方法
JP2953866B2 (ja) ドライエッチング方法
KR100231846B1 (ko) 반도체 장치의 금속배선 형성방법
JP3445141B2 (ja) アルミニウム合金配線の形成方法
KR100652292B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
JP2010226022A (ja) 半導体装置の製造方法
JP3378693B2 (ja) 半導体装置の製造方法
KR100299380B1 (ko) 반도체소자의금속배선형성방법
KR20010005182A (ko) 반도체소자의 폴리사이드 배선 형성 방법
JPH104086A (ja) ドライエッチング方法
KR980011913A (ko) 반도체 장치의 백금전극 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee