JP2002134480A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2002134480A JP2002134480A JP2000326138A JP2000326138A JP2002134480A JP 2002134480 A JP2002134480 A JP 2002134480A JP 2000326138 A JP2000326138 A JP 2000326138A JP 2000326138 A JP2000326138 A JP 2000326138A JP 2002134480 A JP2002134480 A JP 2002134480A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- manufacturing
- layer
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
金属が異常成長するのを抑制できる半導体装置の製造方
法を提供する。 【解決手段】第1の絶縁膜上に導電層を形成する工程
と、前記導電層にレジストをマスクとするドライエッチ
ングを行って、前記導電層を所定のパターンを有する配
線に加工する工程と、前記レジストが除去され、かつ前
記配線の表面状態が変化するようなプラズマ処理を行う
工程と、少なくとも前記配線の表面に薬液処理を行う工
程と、前記配線上および前記配線以外の部分の前記絶縁
膜上に、化学気相成長により第2の絶縁膜を形成する工
程とを有する半導体装置の製造方法。
Description
た後の熱処理による金属配線の異常酸化、膨張あるいは
剥離を防止できる半導体装置の製造方法に関する。
路形成に要求される加工寸法は微細化され続けている。
また、配線の多層化も進んでいる。配線の低抵抗化のた
め、配線材料としてはアルミニウム(Al)、Al合金
やタングステン(W)等の金属材料が多く用いられる。
一般に、金属配線の加工はドライエッチングによって行
われる。
て、図6および図7を参照して説明する。まず、図6
(a)に示すように、絶縁膜11上に密着層(グルーレ
イヤー)12として、例えばチタン(Ti)および窒化
チタン(TiN)の積層膜を形成する。絶縁膜11は基
板(不図示)あるいは基板上の導電体層上に形成された
シリコン酸化膜であり、基板にはトランジスタ等の素子
が形成されている。
して例えばタングステン層13を形成する。絶縁膜11
上に直接タングステン層13を形成すると、シリコン酸
化膜とタングステンとの親和性が低いため、良好な界面
が得られない。これを避けるため、グルーレイヤー12
が形成される。
層を20nm、その上層のTiN層を50nmとする。
Ti層およびTiN層は例えばスパッタリングにより形
成する。Ti層のスパッタリング条件は、例えばアルゴ
ン(Ar)ガス流量1000sccm、圧力0.4P
a、直流(DC)電力5kW、基板加熱温度150℃と
する。
Arガス流量30sccm、窒素(N2 )ガス流量80
sccm、圧力0.4Pa、DC電力5kW、基板加熱
温度150℃とする。Ti層上にTiN層を形成した
後、ランプアニール装置において例えば700℃、30
秒間のアニール処理を行う。これにより、絶縁膜11と
グルーレイヤー12の界面、およびTi層とTiN層の
界面が合金化される。
(CVD;chemical vapor depos
ition)により形成する。タングステン層13のC
VD条件は、例えば成膜温度410℃、成膜圧力266
6Pa、フッ化タングステン(WF6 )ガス流量80s
ccm、水素(H2 )ガス流量600sccmとする。
テン層13上に配線パターンを有するレジスト14を形
成する。続いて、図6(c)に示すように、レジスト1
4をマスクとしてタングステン層13およびグルーレイ
ヤー12に異方性ドライエッチングを行う。
12のドライエッチングは、例えば以下の条件で行う。
まず、エッチング初期の第1工程では、六フッ化イオウ
(SF6 )ガス流量100〜120sccm、圧力1.
6Pa、高周波(RF)パワー(トップ(上部電極パワ
ー))450W、RFパワー(ボトム(下部電極パワ
ー))80Wとする。
は、塩素(Cl2 )ガス流量70sccm、三塩化ホウ
素(BCl3 )ガス流量20sccm、Arガス流量5
0sccm、フルオロホルム(CHF3 )ガス流量10
sccm、圧力1.33Pa、RFパワー(トップ)3
25W、RFパワー(ボトム)50Wとする。
は、Cl2 ガス流量25sccm、BCl3 ガス流量2
0sccm、CHF3 ガス流量15sccm、Arガス
流量50sccm、圧力1.33Pa、RFパワー(ト
ップ)325W、RFパワー(ボトム)40Wとする。
もある程度エッチングされる。また、エッチングされた
レジストの分解物や、プラズマ中で分解されたエッチン
グガスや、あるいはそれらの反応生成物が、ポリマー層
15としてレジスト14、タングステン層13およびグ
ルーレイヤー12の側面に堆積される。
積した後も、レジスト14のエッチングは進行する。し
かしながら、ポリマー層15はエッチングされないた
め、ドライエッチング終了後のポリマー層15は、図6
(c)に示すように上方に延びた形状となる。
を行って、レジスト14の残渣およびポリマー層15を
除去する。薬液処理には例えばフッ化アンモニウム(N
H4F)を含有する有機系薬液や、有機アミンを含有す
る有機系薬液を用いる。ポリシリコン層等のエッチング
後、レジストを除去する場合には、酸素プラズマを用い
たアッシングが行われることが多いが、金属配線のエッ
チングに用いられたレジストの除去はウェットエッチン
グにより行われることが多い。
シングを行う場合には、酸素(O2)ガスに水を加えて
プラズマ化させ、通常のアッシングよりも低温でアッシ
ングを行うことが多い。エッチングを行うと、配線表面
にフッ素や塩素等が付着してコロージョンが発生する要
因となるが、水を加えてアッシングを行うと、フッ素や
塩素等を除去できる。また、上記のように水を加えたア
ッシングを行うことにより、レジストのアッシングに伴
う金属配線の重金属汚染が防止される。
によりシリコン酸化膜からなる層間絶縁膜16を形成す
る。以上の工程により、タングステンからなる低抵抗の
配線17が形成される。配線17は、例えば半導体メモ
リのビット線として用いられる。
従来の半導体装置の製造方法によれば、配線17に薬液
処理を行った後、層間絶縁膜16のCVDを開始する
と、タングステンの表面で異常酸化が起こり、タングス
テンまたはその化合物が配線17の表面で異常成長す
る。
および側面に異常成長部18が不規則に形成される。こ
のような異常成長部18は、層間絶縁膜16を形成する
ためのCVDの初期段階で形成される。通常、200〜
300℃以上の熱処理を行うと、異常成長部18が観察
されるようになる。図8は、図7(e)のA−A’にお
ける断面図である。図8に示すように、異常成長部18
は配線17表面の全体に分布する。
えば0.11μm幅で形成され、配線17の間隔は例え
ば0.3μm程度である。このように線幅および配線間
隔が縮小されている状態で、タングステンの異常成長が
起こると、互いに隣接する配線17の異常成長部18が
接続し、ビット線間がショートする場合がある。ビット
線間がショートしない場合にも、ビット線間の耐圧が低
下する。
間の層間絶縁膜16にはコンタクトホール19が形成さ
れる。半導体メモリの場合には例えば、ビット線17B
の上層のキャパシタと、ビット線17Bの下層のトラン
ジスタがコンタクトホール19により接続される。
9が形成されているため、ビット線17Bの表面に異常
成長部18が存在すると、ビット線17Bとコンタクト
ホール19との間の耐圧の低下が問題となる。さらに、
ビット線間の場合と同様に、ビット線17Bとコンタク
トホール19がショートする可能性もある。
異常成長した配線の表面は、不規則な凹凸を有するた
め、層間絶縁膜16の剥離が起こりやすいという問題も
ある。本発明は上記の問題点に鑑みてなされたものであ
り、したがって本発明は、配線表面に絶縁膜を堆積する
際に、配線表面で金属が異常成長するのを抑制できる半
導体装置の製造方法を提供することを目的とする。
め、本発明の半導体装置の製造方法は、第1の絶縁膜上
に導電層を形成する工程と、前記導電層にレジストをマ
スクとするドライエッチングを行って、前記導電層を所
定のパターンを有する配線に加工する工程と、前記レジ
ストが除去され、かつ前記配線の表面状態が変化するよ
うなプラズマ処理を行う工程と、少なくとも前記配線の
表面に薬液処理を行う工程と、前記配線上および前記配
線以外の部分の前記絶縁膜上に、化学気相成長により第
2の絶縁膜を形成する工程とを有することを特徴とす
る。
は、前記配線の表面状態の変化は、前記配線表面の酸化
を含むことを特徴とする。本発明の半導体装置の製造方
法は、好適には、前記導電層は金属層であることを特徴
とする。本発明の半導体装置の製造方法は、好適には、
前記金属層は高融点金属層であることを特徴とする。本
発明の半導体装置の製造方法は、好適には、前記高融点
金属層はタングステン層であることを特徴とする。本発
明の半導体装置の製造方法は、好適には、前記第2の絶
縁膜はシリコン酸化膜であることを特徴とする。
は、前記プラズマ処理にプラズマ化された酸素を用いる
ことを特徴とする。本発明の半導体装置の製造方法は、
好適には、前記プラズマ処理にプラズマ化された窒素を
用いることを特徴とする。本発明の半導体装置の製造方
法は、好適には、前記プラズマ処理はフッ素化合物ガス
を添加して行うことを特徴とする。本発明の半導体装置
の製造方法は、さらに好適には、前記フッ素化合物ガス
はCF4 、SF6 、NF3 およびC4 F8 のうちの少な
くとも1つを含むことを特徴とする。
は、前記薬液処理に有機アミンを含有する薬液を用いる
ことを特徴とする。あるいは、本発明の半導体装置の製
造方法は、好適には、前記薬液処理にフッ素化合物を含
有する薬液を用いることを特徴とする。あるいは、本発
明の半導体装置の製造方法は、好適には、前記薬液処理
に発煙硝酸を用いることを特徴とする。
膜を堆積する際に、配線表面で金属が異常成長するのを
防止することが可能となる。したがって、配線幅が設計
寸法よりも大きくなるのを防止でき、配線間の耐圧の低
下やショートが防止される。また、隣接する配線間にコ
ンタクトホールを形成する場合には、コンタクトホール
と配線との間の耐圧の低下やショートが防止される。
造方法の実施の形態について、図面を参照して説明す
る。 (実施形態1)本実施形態の半導体装置の製造方法によ
る配線の形成工程を、図1および図2を参照して説明す
る。
上に密着層(グルーレイヤー)2として、例えばTiお
よびTiNの積層膜を形成する。絶縁膜1は基板(不図
示)あるいは基板上の導電体層上に形成されたシリコン
酸化膜であり、基板にはトランジスタ等の素子が形成さ
れている。
て例えばタングステン層3を形成する。絶縁膜1上に直
接タングステン層3を形成すると、シリコン酸化膜とタ
ングステンとの親和性が低いため、良好な界面が得られ
ない。これを避けるため、グルーレイヤー2が形成され
る。
を20nm、その上層のTiN層を50nmとする。T
i層およびTiN層は例えばスパッタリングにより形成
する。Ti層のスパッタリング条件は、例えばArガス
流量1000sccm、圧力0.4Pa、DC電力5k
W、基板加熱温度150℃とする。
Arガス流量30sccm、N2 ガス流量80scc
m、圧力0.4Pa、DC電力5kW、基板加熱温度1
50℃とする。Ti層上にTiN層を形成した後、ラン
プアニール装置において例えば700℃、30秒間のア
ニール処理を行う。これにより、絶縁膜1とグルーレイ
ヤー2の界面、およびTi層とTiN層の界面が合金化
される。タングステン層3は例えばCVDにより形成す
る。タングステン層3のCVD条件は、例えば成膜温度
410℃、成膜圧力2666Pa、WF6 ガス流量80
sccm、H2 ガス流量600sccmとする。
テン層3上に配線パターンを有するレジスト4を形成す
る。続いて、図1(c)に示すように、レジスト4をマ
スクとしてタングステン層3およびグルーレイヤー2に
異方性ドライエッチングを行う。これにより、タングス
テン層3およびグルーレイヤー2が配線パターンに加工
される。
のドライエッチングは、例えば以下の条件で行う。ま
ず、エッチング初期の第1工程では、SF6 ガス流量1
00〜120sccm、圧力1.6Pa、RFパワー
(トップ)450W、RFパワー(ボトム)80Wとす
る。
は、Cl2 ガス流量70sccm、BCl3 ガス流量2
0sccm、Arガス流量50sccm、CHF3 ガス
流量10sccm、圧力1.33Pa、RFパワー(ト
ップ)325W、RFパワー(ボトム)50Wとする。
は、Cl2 ガス流量25sccm、BCl3 ガス流量2
0sccm、CHF3 ガス流量15sccm、Arガス
流量50sccm、圧力1.33Pa、RFパワー(ト
ップ)325W、RFパワー(ボトム)40Wとする。
ある程度エッチングされる。また、エッチングされたレ
ジストの分解物や、プラズマ中で分解されたエッチング
ガスや、あるいはそれらの反応生成物が、ポリマー層5
としてレジスト4、タングステン層3およびグルーレイ
ヤー2の側面に堆積される。
た後も、レジスト4のエッチングは進行する。しかしな
がら、ポリマー層5はエッチングされないため、ドライ
エッチング終了後のポリマー層5は、図1(c)に示す
ように上方に延びた形状となる。
線7の表面に酸素ガスや窒素ガス等を用いたプラズマ処
理を行うことにより、レジスト4の残渣を除去し、タン
グステン表面を極めて薄く酸化する。このプラズマ処理
は、例えば平行平板型反応性イオンエッチング(RI
E;reactive ion etching)装置
を用い、プラズマ処理の条件は例えば酸素(O2 )ガス
流量3750sccm、温度250℃、圧力150P
a、パワー900W、処理時間60秒とする。
行うため、プラズマ処理でレジスト残渣4を完全に除去
する必要はない。したがって、プラズマ処理は過剰に長
い時間行う必要はない。上記のような条件のプラズマ処
理によれば、配線7の表面の状態のみが変化し、表面か
ら1〜2nm以上深い部分では、タングステンの酸化は
ほぼ起こらない。
て、レジスト4の残渣およびポリマー層5を除去する。
薬液処理には例えばフッ化アンモニウム(NH4 F)を
含有する有機系薬液や、有機アミンを含有する有機系薬
液を用いる。薬液処理には、例えばスプレー式バッチ型
洗浄機を用いる。この場合、例えばNH4 Fを含有する
有機系薬液を用いて薬液処理を3分行ってから、流水処
理を10分行い、その後、スピンドライを行う。
理の順序を逆にして、薬液処理を先に行ってからプラズ
マ処理を行うと、タングステンの異常成長を抑制する効
果は得られない。したがって、続くCVD工程でタング
ステンの異常成長を防止するためには、プラズマ処理と
薬液処理を上記の順に行う必要がある。
によりシリコン酸化膜からなる層間絶縁膜6を形成する
と、配線7表面におけるタングステンの異常成長が顕著
に抑制される。以上の工程により、例えば半導体メモリ
のビット線として用いられるタングステン配線7が形成
される。図3は図2(e)のA−A’における断面図で
ある。図3に示すように、配線7表面の全体でタングス
テンの異常成長が防止される。また、図2(e)に示す
ように、配線7上部におけるタングステンの異常成長も
抑制される。
によれば、配線7表面におけるタングステンの異常成長
が防止されるため、配線間隔の縮小による耐圧の低下
や、配線間のショート等を防止できる。また、図4に示
すように、配線7間に例えばコンタクトホール8を形成
する場合には、配線7とコンタクトホール8との間の耐
圧の低下やショートが防止される。さらに、配線7表面
にタングステンの異常成長による凹凸が形成されにくい
ため、層間絶縁膜6の配線7からの剥離が抑制される。
これにより、半導体装置の歩留りを向上させることがで
きる。
の半導体装置の製造方法に従ってタングステン配線を形
成した場合の加工変換差を示す。ここで、加工変換差と
は配線幅の設計寸法WD と、層間絶縁膜が堆積された後
の配線幅WP との差(WP −WD )をさす。配線幅の設
計寸法WD は、フォトリソグラフィ工程のマスク幅であ
り、図1(b)のレジスト4の幅W1 と実質的に等しい
とみなすことができる。
ては、タングステンの異常成長が層間絶縁膜のCVDを
開始した後に起こるため、図2(d)に示すドライエッ
チング後の配線幅W2 を用いることができない。そこ
で、配線表面のみを被覆し、配線間を埋め込まないよう
な所定の厚さ、例えば約5nmの絶縁膜をCVDにより
形成し、その状態での配線幅から絶縁膜の厚さを差し引
いた値を配線幅WP とした。
成長が起こると、配線幅は増大する。したがって、図5
において、加工変換差WP −WD が大きいほど、タング
ステンの異常成長が著しいことを示す。図5は、条件1
〜6について、それぞれ配線幅の測定をウェハ上の10
0点で行った結果である。
液処理のみを行った場合である。具体的には、条件1で
はNH4 F系有機剥離液を用いた薬液処理のみ行った。
条件2ではアミン系有機剥離液Aを用いた薬液処理のみ
行った。条件3ではアミン系有機剥離液Bを用いた薬液
処理のみ行った。アミン系有機剥離液Aおよびアミン系
有機剥離液Bはいずれも市販品であり、溶媒や含有成分
量が異なる。
実施形態1と同様に、プラズマ処理を行ってから薬液処
理を行った場合である。具体的には、条件4ではO2 プ
ラズマ処理を行った後、NH4 F系有機剥離液を用いた
薬液処理を行った。条件5ではO2 プラズマ処理を行っ
た後、アミン系有機剥離液Aを用いた薬液処理を行っ
た。条件6ではO2 プラズマ処理を行った後、アミン系
有機剥離液Bを用いた薬液処理を行った。図5に示すよ
うに、条件1〜3の場合に比較して、条件4〜6の場合
に加工変換差は明らかに小さい。したがって、条件4〜
6の場合には、タングステンの異常成長が抑制されてい
る。
造方法によれば、タングステンからなる配線表面に絶縁
膜を堆積する際に、配線表面で金属が異常成長するのを
防止することが可能となる。したがって、配線間の耐圧
の低下やショートを防止して、半導体装置の歩留りを向
上させることができる。
は、上記の説明に限定されない。例えば、薬液処理は有
機アミンを含有する薬液やフッ素化合物を含有する薬液
以外に、発煙硝酸等を用いることも可能である。また、
本発明の半導体装置の製造方法を、タングステン以外の
金属からなる配線にも適用できる。その他、本発明の要
旨を逸脱しない範囲で、種々の変更が可能である。
ば、金属からなる配線表面に絶縁膜を堆積する際に、配
線表面で金属が異常成長するのを抑制できる。
る半導体装置の製造方法の製造工程を示す断面図であ
る。
に係る半導体装置の製造方法の製造工程を示す断面図で
あり、図1(c)に続く工程を示す。
ある。
製造方法により製造される半導体装置の断面図である。
び従来の半導体装置の製造方法による配線の加工変換差
を示す図である。
方法の製造工程を示す断面図である。
製造方法の製造工程を示す断面図であり、図6(c)に
続く工程を示す。
ある。
される半導体装置の断面図である。
3…タングステン層、4、14…レジスト、5、15…
ポリマー層、6、16…層間絶縁膜、7、17…配線、
17B…ビット線、8、19…コンタクトホール、18
…異常成長部。
Claims (15)
- 【請求項1】第1の絶縁膜上に導電層を形成する工程
と、 前記導電層にレジストをマスクとするドライエッチング
を行って、前記導電層を所定のパターンを有する配線に
加工する工程と、 前記レジストが除去され、かつ前記配線の表面状態が変
化するようなプラズマ処理を行う工程と、 少なくとも前記配線の表面に薬液処理を行う工程と、 前記配線上および前記配線以外の部分の前記絶縁膜上
に、化学気相成長により第2の絶縁膜を形成する工程と
を有する半導体装置の製造方法。 - 【請求項2】前記配線の表面状態の変化は、前記配線表
面の酸化を含む請求項1記載の半導体装置の製造方法。 - 【請求項3】前記導電層は金属層である請求項2記載の
半導体装置の製造方法。 - 【請求項4】前記金属層は高融点金属層である請求項3
記載の半導体装置の製造方法。 - 【請求項5】前記高融点金属層はタングステン層である
請求項4記載の半導体装置の製造方法。 - 【請求項6】前記第2の絶縁膜はシリコン酸化膜である
請求項5記載の半導体装置の製造方法。 - 【請求項7】前記プラズマ処理にプラズマ化された酸素
を用いる請求項6記載の半導体装置の製造方法。 - 【請求項8】前記プラズマ処理にプラズマ化された窒素
を用いる請求項6記載の半導体装置の製造方法。 - 【請求項9】前記プラズマ処理はフッ素化合物ガスを添
加して行う請求項7記載の半導体装置の製造方法。 - 【請求項10】前記フッ素化合物ガスはCF4 、SF
6 、NF3 およびC4 F8 のうちの少なくとも1つを含
む請求項9記載の半導体装置の製造方法。 - 【請求項11】前記プラズマ処理はフッ素化合物ガスを
添加して行う請求項8記載の半導体装置の製造方法。 - 【請求項12】前記フッ素化合物ガスはCF4 、SF
6 、NF3 およびC4 F8 のうちの少なくとも1つを含
む請求項11記載の半導体装置の製造方法。 - 【請求項13】前記薬液処理に有機アミンを含有する薬
液を用いる請求項6記載の半導体装置の製造方法。 - 【請求項14】前記薬液処理にフッ素化合物を含有する
薬液を用いる請求項6記載の半導体装置の製造方法。 - 【請求項15】前記薬液処理に発煙硝酸を用いる請求項
6記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000326138A JP2002134480A (ja) | 2000-10-25 | 2000-10-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000326138A JP2002134480A (ja) | 2000-10-25 | 2000-10-25 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002134480A true JP2002134480A (ja) | 2002-05-10 |
Family
ID=18803378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000326138A Pending JP2002134480A (ja) | 2000-10-25 | 2000-10-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002134480A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009141261A (ja) * | 2007-12-10 | 2009-06-25 | Nec Electronics Corp | 半導体装置 |
CN113540214A (zh) * | 2021-06-28 | 2021-10-22 | 上海华虹宏力半导体制造有限公司 | 屏蔽盾的刻蚀方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS594027A (ja) * | 1982-06-30 | 1984-01-10 | Toshiba Corp | 半導体装置の製造方法 |
JPS642325A (en) * | 1987-06-25 | 1989-01-06 | Fuji Electric Co Ltd | Removal of resist |
JPH01302751A (ja) * | 1988-05-30 | 1989-12-06 | Nec Corp | 半導体装置 |
JPH04369219A (ja) * | 1991-06-18 | 1992-12-22 | Sony Corp | ドライエッチング方法 |
JPH0645289A (ja) * | 1992-07-21 | 1994-02-18 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH06318573A (ja) * | 1993-05-07 | 1994-11-15 | Sony Corp | 高融点金属のエッチング方法 |
JPH0885887A (ja) * | 1994-09-20 | 1996-04-02 | Hitachi Ltd | エッチング後処理方法 |
JPH11352703A (ja) * | 1998-06-05 | 1999-12-24 | Tokyo Ohka Kogyo Co Ltd | アッシング後の処理液およびこれを用いた処理方法 |
JP2000294544A (ja) * | 1999-04-08 | 2000-10-20 | Nec Corp | ドライエッチング方法 |
-
2000
- 2000-10-25 JP JP2000326138A patent/JP2002134480A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS594027A (ja) * | 1982-06-30 | 1984-01-10 | Toshiba Corp | 半導体装置の製造方法 |
JPS642325A (en) * | 1987-06-25 | 1989-01-06 | Fuji Electric Co Ltd | Removal of resist |
JPH01302751A (ja) * | 1988-05-30 | 1989-12-06 | Nec Corp | 半導体装置 |
JPH04369219A (ja) * | 1991-06-18 | 1992-12-22 | Sony Corp | ドライエッチング方法 |
JPH0645289A (ja) * | 1992-07-21 | 1994-02-18 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH06318573A (ja) * | 1993-05-07 | 1994-11-15 | Sony Corp | 高融点金属のエッチング方法 |
JPH0885887A (ja) * | 1994-09-20 | 1996-04-02 | Hitachi Ltd | エッチング後処理方法 |
JPH11352703A (ja) * | 1998-06-05 | 1999-12-24 | Tokyo Ohka Kogyo Co Ltd | アッシング後の処理液およびこれを用いた処理方法 |
JP2000294544A (ja) * | 1999-04-08 | 2000-10-20 | Nec Corp | ドライエッチング方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009141261A (ja) * | 2007-12-10 | 2009-06-25 | Nec Electronics Corp | 半導体装置 |
CN113540214A (zh) * | 2021-06-28 | 2021-10-22 | 上海华虹宏力半导体制造有限公司 | 屏蔽盾的刻蚀方法 |
CN113540214B (zh) * | 2021-06-28 | 2024-04-19 | 上海华虹宏力半导体制造有限公司 | 屏蔽盾的刻蚀方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6177347B1 (en) | In-situ cleaning process for Cu metallization | |
US7354853B2 (en) | Selective dry etching of tantalum and tantalum nitride | |
US5700740A (en) | Prevention of corrosion of aluminum interconnects by removing corrosion-inducing species | |
US5776832A (en) | Anti-corrosion etch process for etching metal interconnections extending over and within contact openings | |
JP2809087B2 (ja) | 配線形成方法 | |
KR20000076337A (ko) | 개선된 전도층 엣칭방법 및 장치 | |
KR100500444B1 (ko) | 금속전극들을 갖는 커패시터 제조방법 | |
JP2891952B2 (ja) | 半導体装置の製造方法 | |
JP2001060672A (ja) | エッチング方法およびエッチングマスク | |
US7279382B2 (en) | Methods of manufacturing semiconductor devices having capacitors | |
US6057230A (en) | Dry etching procedure and recipe for patterning of thin film copper layers | |
US6847085B2 (en) | High aspect ratio contact surfaces having reduced contaminants | |
JP2002134480A (ja) | 半導体装置の製造方法 | |
JP3324466B2 (ja) | 金属配線のドライエッチング方法 | |
US5915202A (en) | Blanket etching process for formation of tungsten plugs | |
JP2001077193A (ja) | コンタクトの形成方法 | |
JP2661355B2 (ja) | 半導体装置の製造方法 | |
JPH0745587A (ja) | 半導体装置の製造方法 | |
JP3418162B2 (ja) | TiNおよびSiO2材料のエッチング方法およびターミナル・ビアの形成方法 | |
JPH08288255A (ja) | 半導体装置の製造方法 | |
JP2000277522A (ja) | 半導体装置とその製造方法 | |
KR20010010513A (ko) | 반도체장치의 텅스텐 배선 형성방법 | |
JP2002246393A (ja) | メタル配線形成方法 | |
KR0147674B1 (ko) | 반도체장치 제조방법 | |
JPH11330241A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070131 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090302 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100615 |