JP2000294544A - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JP2000294544A
JP2000294544A JP11101473A JP10147399A JP2000294544A JP 2000294544 A JP2000294544 A JP 2000294544A JP 11101473 A JP11101473 A JP 11101473A JP 10147399 A JP10147399 A JP 10147399A JP 2000294544 A JP2000294544 A JP 2000294544A
Authority
JP
Japan
Prior art keywords
film
tin
etching
resist
ashing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11101473A
Other languages
English (en)
Inventor
Mitsutaka Izawa
光貴 伊澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11101473A priority Critical patent/JP2000294544A/ja
Priority to TW089106582A priority patent/TW463263B/zh
Priority to KR10-2000-0018122A priority patent/KR100386127B1/ko
Priority to US09/546,485 priority patent/US20010044214A1/en
Priority to GB0008753A priority patent/GB2349980B/en
Publication of JP2000294544A publication Critical patent/JP2000294544A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】 TiNのエッチングにCl2/BCl3/CHF3のようなガ
スが用いた場合には、アッシングによるレジストの剥離
性が悪い。 【解決手段】 SiO2上にあるTiNを含む積層膜をレジス
トをマスクとしてエッチングする方法において、積層膜
エッチング後のオーバーエッチング工程またはエッチン
グ後処理にSF6を50%以上含むガスを用いることにより、
アッシングによるレジストの剥離性を向上させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
【０００２】
【従来の技術】半導体デバイスの配線にはAl、W等が使
用されており、この場合、下層にTiNを用いた積層膜に
なっていることが多い。また、近年DRAMにおける容量絶
縁膜にはTa2O5が検討されており、その場合、容量電極
には従来のポリシリコンから例えばW/TiN等の積層電極
への変更が検討されている。従来、TiNを含む積層膜を
エッチングする場合、少なくともTiNはCl2/BCl3/CHF3の
ような塩素をメインとするガス系でエッチングし、オー
バーエッチングにも塩素をメインとするガス系でSF6を
含まないガスを用いていた。しかし、TiNエッチング時
に生じるTiCl系のデポがアッシングによるレジストの剥
離性を阻害し、特に容量プレートなどの大面積パターン
において顕著であった。そのため、剥離性を向上させる
べく、アッシングにおいてFを含むガスを添加すること
により、TiCl系のデポを揮発させつつ、剥離性の改善を
行うという手段が用いられていた。例えば、O2に1%程度
のCF4を含むガスを用いてアッシングを行っていた。こ
れはアッシャーの雰囲気を乱し、アッシングレートの変
動を生む要因となっていた。そこで、アッシングにおい
てFを含むガスを用いることなくレジストの剥離性を向
上させるエッチング方法が要求される。
【０００３】従来技術を用いてTiNを含む積層膜のエッ
チングを行う第１の実施例について図３を用いて説明す
る。層間絶縁膜であるSiO2膜1上にCVDによりTa2O5膜2
(容量プレート電極の場合に適用、Al配線の場合はな
し)、CVDまたはスパッタによりTiN膜3、スパッタにより
AlCu膜4、TiN膜5を順次形成し、レジスト6によりパター
ニングを施し、図３(a)を得る。ここでレジスト6をマス
クとし、TiNを含む積層膜2〜5のエッチングを行う。こ
こでは通常のAlCuまたはTiNのエッチング方法であるCl2
/BCl3/CHF3またはCl2/BCl3/CH2F2を用いてエッチングを
行う。例えば、ガス流量Cl2/BCl3/CHF3=70/40/7sccm、
圧力8mTorr、ソースパワー1200W、バイアスパワー120W
なる条件を用いて、TiN/AlCu/TiNのエッチングを行い、
引き続き同ガス系によるオーバーエッチングを行い、図
３(b)を得る。最後にインラインアッシャーによりアッ
シングを行う。例えば、ガス流量O2/N2=3000/200sccm、
圧力2Torr、RFパワー1000Wなる条件を用いて、レジスト
のアッシングを行い、図３(c)を得るが、この従来技術
では特に容量プレートなどの大面積パターンの場合に、
剥離残り7が生じやすいという問題点があった。また、
アッシングにFを含むガスを添加し剥離性を向上させる
ことも可能であるが、アッシャーの雰囲気を乱し、アッ
シングレートの変動を生む要因となっていた。
【０００４】次に、従来技術を用いてTiNを含む積層膜
のエッチングを行う第２の実施例について図４を用いて
説明する。層間絶縁膜であるSiO2膜8上にCVDまたはスパ
ッタによりTiN膜9、CVDによりWまたはWN膜10を順次形成
し、レジスト11によりパターニングを施し、図４(a)を
得る。ここでレジスト11をマスクとし、TiNを含む積層
膜8〜10のエッチングを行う。第１の工程として、ここ
では通常のWまたはWNのエッチング方法であるSF6/CHF3/
N2を用いてエッチングを行う。例えば、ガス流量SF6/CH
F3/N2=90/20/10sccm、圧力10mTorr、ソースパワー1200
W、バイアスパワー60Wなる条件を用いて、WまたはWNの
エッチングを行い、図４(b)を得る。第２の工程とし
て、ここでは通常のTiNのエッチング方法であるCl2/BCl
3/CHF3またはCl2/BCl3/CH2F2を用いてエッチングを行
う。例えば、ガス流量Cl2/BCl3/CHF3=70/40/7sccm、圧
力8mTorr、ソースパワー1200W、バイアスパワー120Wな
る条件を用いて、TiNのエッチングを行い、引き続き同
ガス系によるオーバーエッチングを行い、図４(c)を得
る。最後にアッシャーによりアッシングを行う。例え
ば、ガス流量O2/N2=3000/200sccm、圧力2Torr、RFパワ
ー1000Wなる条件を用いて、レジストのアッシングを行
い、図４(d)を得る。
【０００５】
【発明が解決しようとする課題】しかしながら上記の従
来技術では、特に容量プレートなどの大面積パターンの
場合に、剥離残り12が生じやすいという問題点があっ
た。また、アッシングにFを含むガスを添加し剥離性を
向上させることも可能であるが、アッシャーの雰囲気を
乱し、アッシングレートの変動を生む要因となってい
た。
【０００６】これらの理由としては、TiNのエッチング
には通常Cl2/BCl3/CHF3のようなガスが用いられるが、
エッチャントであるClラジカルがTiと反応し、TiCl系の
デポがレジスト上に付着し、このデポがアッシングによ
る剥離性を阻害していた。また、FラジカルとTiCl系の
デポを反応させ、TiFの揮発生成物を生じさせるため
に、アッシングにおいてFを含むガスを添加することに
より、剥離性を向上させることは可能であるが、アッシ
ャーの雰囲気を乱し、アッシングレートが変動するとい
う問題点があった。
【０００７】
【課題を解決するための手段】本発明によるエッチング
方法は、SiO2上にあるTiNを含む積層膜をレジストをマ
スクとしてエッチングする方法において、積層膜エッチ
ング後のオーバーエッチング工程またはエッチング後処
理にSF6を50%以上含むガスを用いることにより、アッシ
ングによるレジストの剥離性を向上させることを特徴と
する。
【０００８】本発明において、SF6を50%以上含むガス系
を用いてオーバーエッチングまたは後処理を行うことが
重要であり、これにより、SF6から多量のFラジカルを解
離させることが可能になる。このFラジカルは、Tiと反
応してTiFの揮発生成物を生じさせるので、TiCl系のデ
ポを効果的に除去することが可能になり、その結果、ア
ッシングによるレジストの剥離性が向上する。SF6の含
有量が50%以下の場合には、このような効果は得られな
い。
【０００９】
【発明の実施の形態】TiNを含む積層膜のエッチングに
適用した本発明の第１の実施の形態について図１を用い
て説明する。
【００１０】層間絶縁膜であるSiO2膜1上に、CVDにより
Ta2O5膜2(容量プレート電極の場合に適用、Al配線の場
合はなし)、CVDまたはスパッタによりTiN膜3、スパッタ
によりAlCu膜4、TiN膜5を順次形成し、レジスト6により
パターニングを施し、図１(a)に示した構造を得る。
【００１１】ここで、レジスト6をマスクとし、TiNを含
む積層膜2〜5のエッチングを行う。第１の工程として、
ここでは通常のAlCuまたはTiNのエッチング方法であるC
l2/BCl3/CHF3またはCl2/BCl3/CH2F2を用いてエッチング
を行う。例えば、ガス流量Cl 2/BCl3/CHF3=70/40/7scc
m、圧力8mTorr、ソースパワー1200W、バイアスパワー12
0Wなる条件を用いて、TiN/AlCu/TiNのエッチングを行
い、図１(b)に示した構造を得る。
【００１２】ここで第２の工程として、本発明の方法に
従って、SF6を50%以上含むガス系によるオーバーエッチ
ングまたは後処理を行う。例えば、ガス流量SF6/CHF3=1
00/20sccm、圧力10mTorr、ソースパワー1000W、バイア
スパワー60Wなる条件を用いて、オーバーエッチングま
たは後処理を行い、図１(c)に示した構造を得る。
【００１３】最後にインラインアッシャーによりアッシ
ングを行う。例えば、ガス流量O2/N 2=3000/200sccm、圧
力2Torr、RFパワー1000Wなる条件を用いて、レジストの
アッシングを行い、図１(d)に示した構造を得る。
【００１４】次に、TiNを含む積層膜のエッチングに適
用した本発明の第２の実施の形態について図２を用いて
説明する。
【００１５】層間絶縁膜であるSiO2膜8上に、CVDまたは
スパッタによりTiN膜9、CVDによりWまたはWN膜10を順次
形成し、レジスト11によりパターニングを施し、図２
(a)に示した構造を得る。
【００１６】ここでレジスト11をマスクとし、TiNを含
む積層膜8〜10のエッチングを行う。第１の工程とし
て、ここでは通常のWまたはWNのエッチング方法であるS
F6/CHF3/N2を用いてエッチングを行う。例えば、ガス流
量SF6/CHF3/N2=90/20/10sccm、圧力10mTorr、ソースパ
ワー1200W、バイアスパワー60Wなる条件を用いて、Wま
たはWNのエッチングを行い、図２(b)に示した構造を得
る。
【００１７】第２の工程として、ここでは通常のTiNの
エッチング方法であるCl2/BCl3/CHF3またはCl2/BCl3/CH
2F2を用いてエッチングを行う。例えば、ガス流量Cl2/B
Cl3/CHF3=70/40/7sccm、圧力8mTorr、ソースパワー1200
W、バイアスパワー120Wなる条件を用いて、TiNのエッチ
ングを行い、図２(c)に示した構造を得る。
【００１８】ここで第３の工程として、本発明方法に従
って、SF6を50%以上含むガス系によるオーバーエッチン
グまたは後処理を行う。例えば、ガス流量SF6/CHF3=100
/20sccm、圧力10mTorr、ソースパワー1000W、バイアス
パワー60Wなる条件を用いて、オーバーエッチングまた
は後処理を行い、図２(d)に示した構造を得る。最後に
アッシャーによりアッシングを行う。例えば、ガス流量
O2/N2=3000/200sccm、圧力2Torr、RFパワー1000Wなる条
件を用いて、レジストのアッシングを行い、図２(e)に
示した構造を得る。
【００１９】本発明では、TiN以外にAl、W、WNを用いた
が、TiNを含む膜であればこれらに限定されることはな
い。
【００２０】
【発明の効果】TiNのエッチングには通常、上記に示すC
l2/BCl3/CHF3のようなガスが用いられるが、エッチャン
トであるClラジカルがTiと反応し、TiCl系のデポがレジ
スト上に付着する。ところが本発明では、SF6を50%以上
含むガス系によるオーバーエッチングまたは後処理を行
い、SF6から解離する多量のFラジカルをTiと反応させ、
TiFの揮発生成物を生じさせ、TiCl系のデポを除去させ
ることにより、アッシングによるレジストの剥離性が向
上する。
【００２１】またレジスト上に付着したTiCl系のデポを
除去するために、オーバーエッチングまたは後処理時で
はなく、アッシングにおいてFを含むガスを添加するこ
とも可能であるが、アッシャーの雰囲気を乱し、アッシ
ングレートが変動する懸念がある。そのため、本発明は
アッシングにFを含むガスを添加する必要がないという
効果もある。また本発明は、TiNを含む積層膜のマスク
として容量プレートなどの大面積パターン、配線などの
微細パターン、どちらでも適用可能であるが、容量プレ
ートなどの大面積パターンの方がレジスト上層部に付着
するデポの量が多くなるため、特に有効となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における工程断面
図。
【図２】本発明の第２の実施の形態における工程断面
図。
【図３】従来の第１の実施の形態における工程断面図。
【図４】従来の第２の実施の形態における工程断面図。
【符号の説明】 1,8 SiO2膜 2 Ta2O5膜 3,5,9 TiN膜 4 AlCu膜 6,11 レジスト 7,12 剥離残り 10 WまたはWN膜

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 SiO2上に設けられたTiNを含む積層膜を
    レジストをマスクとしてドライエッチングする方法にお
    いて、積層膜エッチング後のオーバーエッチング工程ま
    たはエッチング後処理に、SF6を50%以上含むガスを用い
    ることを特徴とするドライエッチング方法。
  2. 【請求項２】 前記SiO2上に設けられたTiNを含む積層
    膜が、TiN膜、AlCu膜及びTiN膜からなっている請求項１
    に記載のドライエッチング方法。
  3. 【請求項３】 前記SiO2上に設けられたTiNを含む積層
    膜が、TiN膜及びWまたはWN膜からなっている請求項１に
    記載のドライエッチング方法。
JP11101473A 1999-04-08 1999-04-08 ドライエッチング方法 Pending JP2000294544A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP11101473A JP2000294544A (ja) 1999-04-08 1999-04-08 ドライエッチング方法
TW089106582A TW463263B (en) 1999-04-08 2000-04-07 Method for dry-etching a titanium nitride containing multilayer film
KR10-2000-0018122A KR100386127B1 (ko) 1999-04-08 2000-04-07 질화티탄함유다층막을 건식식각하기 위한 방법
US09/546,485 US20010044214A1 (en) 1999-04-08 2000-04-10 Method for dry-etching a titanium nitride containing multilayer film
GB0008753A GB2349980B (en) 1999-04-08 2000-04-10 Method for dry-etching a titanium-nitride-containing multilayer film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11101473A JP2000294544A (ja) 1999-04-08 1999-04-08 ドライエッチング方法

Publications (1)

Publication Number Publication Date
JP2000294544A true JP2000294544A (ja) 2000-10-20

Family

ID=14301713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11101473A Pending JP2000294544A (ja) 1999-04-08 1999-04-08 ドライエッチング方法

Country Status (5)

Country Link
US (1) US20010044214A1 (ja)
JP (1) JP2000294544A (ja)
KR (1) KR100386127B1 (ja)
GB (1) GB2349980B (ja)
TW (1) TW463263B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134480A (ja) * 2000-10-25 2002-05-10 Sony Corp 半導体装置の製造方法
JP2002134477A (ja) * 2000-10-25 2002-05-10 Sony Corp 半導体装置の製造方法
KR100625393B1 (ko) 2004-01-05 2006-09-19 주식회사 하이닉스반도체 반도체소자의 제조방법
JP2008244479A (ja) * 2007-03-23 2008-10-09 Tokyo Electron Ltd 金属窒化物を乾式エッチングする方法及びシステム

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100551326B1 (ko) * 2003-09-01 2006-02-09 동부아남반도체 주식회사 캐패시터를 갖는 반도체 소자 제조 방법
US7341951B2 (en) * 2005-12-27 2008-03-11 Micron Technology, Inc. Methods of forming semiconductor constructions
US8388851B2 (en) 2008-01-08 2013-03-05 Micron Technology, Inc. Capacitor forming methods
US8652926B1 (en) * 2012-07-26 2014-02-18 Micron Technology, Inc. Methods of forming capacitors
CN113540214B (zh) * 2021-06-28 2024-04-19 上海华虹宏力半导体制造有限公司 屏蔽盾的刻蚀方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3172168B2 (ja) * 1990-07-31 2001-06-04 株式会社日立製作所 半導体集積回路装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134480A (ja) * 2000-10-25 2002-05-10 Sony Corp 半導体装置の製造方法
JP2002134477A (ja) * 2000-10-25 2002-05-10 Sony Corp 半導体装置の製造方法
KR100625393B1 (ko) 2004-01-05 2006-09-19 주식회사 하이닉스반도체 반도체소자의 제조방법
JP2008244479A (ja) * 2007-03-23 2008-10-09 Tokyo Electron Ltd 金属窒化物を乾式エッチングする方法及びシステム

Also Published As

Publication number Publication date
GB2349980B (en) 2003-11-12
GB0008753D0 (en) 2000-05-31
KR100386127B1 (ko) 2003-06-02
US20010044214A1 (en) 2001-11-22
GB2349980A (en) 2000-11-15
KR20000071591A (ko) 2000-11-25
TW463263B (en) 2001-11-11

Similar Documents

Publication Publication Date Title
US6573167B2 (en) Using a carbon film as an etch hardmask for hard-to-etch materials
JPH09266200A (ja) 半導体装置の製造方法
JP3088178B2 (ja) ポリシリコン膜のエッチング方法
JP2000294544A (ja) ドライエッチング方法
US7279382B2 (en) Methods of manufacturing semiconductor devices having capacitors
JP2985858B2 (ja) エッチング方法
JP2003338608A (ja) 強誘電体キャパシタ及びその製造方法
KR100680504B1 (ko) 반도체 소자의 캐패시터의 제조방법
KR100824627B1 (ko) 반도체 소자의 제조방법
JP3324466B2 (ja) 金属配線のドライエッチング方法
US7247572B2 (en) Method for fabricating a capacitor using a metal insulator metal structure
JP2002169302A (ja) 半導体装置の製造方法
KR100859254B1 (ko) 반도체 소자의 커패시터 제조 방법
JP2987977B2 (ja) アルミニウム系金属膜のドライエッチング方法
JP2003282839A (ja) 強誘電体メモリ装置の製造方法
KR100349692B1 (ko) 강유전체 메모리 소자의 보호막 식각 방법
JP2003298015A (ja) 強誘電体メモリ装置およびその製造方法
JPH05182937A (ja) ドライエッチング方法
KR100844937B1 (ko) 반도체 소자 제조 방법
JPH09260390A (ja) 半導体装置の製造方法
KR20000020313A (ko) 반도체 소자의 금속배선 형성방법
JPH0589662A (ja) 半導体装置の製造方法
JP2001358145A (ja) 配線と配線形成方法及び半導体装置
JPH06291091A (ja) ドライエッチング方法
JP2002134475A (ja) エッチング方法