JP2002134477A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2002134477A JP2002134477A JP2000325094A JP2000325094A JP2002134477A JP 2002134477 A JP2002134477 A JP 2002134477A JP 2000325094 A JP2000325094 A JP 2000325094A JP 2000325094 A JP2000325094 A JP 2000325094A JP 2002134477 A JP2002134477 A JP 2002134477A
- Authority
- JP
- Japan
- Prior art keywords
- titanium
- etching
- gas
- film
- based material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 ボーダーレスコンタクトをともなうもので、
チタン系材料層を密着層に形成した金属配線を、アンダ
ーカットを生じることなく安定して形成することによ
り、配線信頼性の向上、歩留りの向上を図る。 【解決手段】 基板１１上に絶縁膜（層間絶縁膜１４）
とシリコン系導電体のプラグ１６とが形成された下地上
にチタン系材料層として、チタン膜２１と窒化チタン膜
２２、金属材料層としてタングステン膜２３を積層して
配線層を形成する工程と、シリコン系導電体の一部が露
出するように配線層をエッチングによりパターニングし
て配線となるビット線２５を形成する工程とを備えた半
導体装置の製造方法において、前記チタン系材料をエッ
チングするエッチングガスに炭素、水素およびフッ素を
含有するフルオロカーボン系の堆積性ガスを添加するこ
とを特徴としている。
チタン系材料層を密着層に形成した金属配線を、アンダ
ーカットを生じることなく安定して形成することによ
り、配線信頼性の向上、歩留りの向上を図る。 【解決手段】 基板１１上に絶縁膜（層間絶縁膜１４）
とシリコン系導電体のプラグ１６とが形成された下地上
にチタン系材料層として、チタン膜２１と窒化チタン膜
２２、金属材料層としてタングステン膜２３を積層して
配線層を形成する工程と、シリコン系導電体の一部が露
出するように配線層をエッチングによりパターニングし
て配線となるビット線２５を形成する工程とを備えた半
導体装置の製造方法において、前記チタン系材料をエッ
チングするエッチングガスに炭素、水素およびフッ素を
含有するフルオロカーボン系の堆積性ガスを添加するこ
とを特徴としている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、詳しくはチタン系材料を含む配線をエッチ
ングで形成する半導体装置の製造方法に関する。
方法に関し、詳しくはチタン系材料を含む配線をエッチ
ングで形成する半導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体装置の集積度が向上する上で、構
造の特徴として、いわゆるボーダーレスコンタクト、ボ
ーダーレス配線形成が必須となってきている。特に、繰
り返しの密配線が必要なＤＲＡＭ構造においてはボーダ
ーレスコンタクト構造は必須技術となっている。
造の特徴として、いわゆるボーダーレスコンタクト、ボ
ーダーレス配線形成が必須となってきている。特に、繰
り返しの密配線が必要なＤＲＡＭ構造においてはボーダ
ーレスコンタクト構造は必須技術となっている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記ボ
ーダーレスコンタクト構造の採用によって、配線形成時
に、下地の導電材料が一部露出することにより加工特性
が一部劣化する問題が発生している。
ーダーレスコンタクト構造の採用によって、配線形成時
に、下地の導電材料が一部露出することにより加工特性
が一部劣化する問題が発生している。
【０００４】すなわち、ボーダーレス配線の加工におい
ては、下層の導電材料とボーダーレス配線とが電気的に
接合している部分が、エッチング時のプラズマにさらさ
れるため、影響を受けるということである。例えば、Ｄ
ＲＡＭ混載ロジックデバイスのＤＲＡＭ構造において、
シリコン系材料が埋め込まれたビットコンタクト上にビ
ット線を形成する時に、例えば、下層からチタン膜、窒
化チタン膜、タングステン膜が積層された構造の配線層
をエッチング加工してボーダーレス構造のビット線を形
成する際に、ビットコンタクトとのボーダーレス部分に
おけるチタン材料部分に特異なアンダーカットが発生す
る。
ては、下層の導電材料とボーダーレス配線とが電気的に
接合している部分が、エッチング時のプラズマにさらさ
れるため、影響を受けるということである。例えば、Ｄ
ＲＡＭ混載ロジックデバイスのＤＲＡＭ構造において、
シリコン系材料が埋め込まれたビットコンタクト上にビ
ット線を形成する時に、例えば、下層からチタン膜、窒
化チタン膜、タングステン膜が積層された構造の配線層
をエッチング加工してボーダーレス構造のビット線を形
成する際に、ビットコンタクトとのボーダーレス部分に
おけるチタン材料部分に特異なアンダーカットが発生す
る。
【０００５】構造解析を行った結果、酸化膜上の配線層
は正常に加工されていたが、ボーダーレス部分のみ、チ
タン系材料とシリコン系材料の接触部分にアンダーカッ
トが発生していた。このように、アンダーカットが発生
すると、その後の加工精度に影響を及ぼすことになり、
信頼性の低下、歩留りの低下を招くことになる。
は正常に加工されていたが、ボーダーレス部分のみ、チ
タン系材料とシリコン系材料の接触部分にアンダーカッ
トが発生していた。このように、アンダーカットが発生
すると、その後の加工精度に影響を及ぼすことになり、
信頼性の低下、歩留りの低下を招くことになる。
【０００６】上記配線層を形成するには、まず、チタン
膜を形成した後、窒素雰囲気中で熱処理を行い、窒化チ
タンを生成する。この窒化チタン膜の生成を行った後、
さらに窒素雰囲気中で熱処理を行う。その時に、酸化膜
上のチタン系材料は窒化され、ほとんど窒化チタンにな
り、シリコン系材料上部のチタンはシリコンと反応して
シリサイド化が進行している。すなわち、タングステン
膜の下層材料として酸化膜上は窒化チタンが主となり、
シリコン系材料上はチタンシリサイドが主となる。その
ため、ボーダーレス部分での加工は、窒化チタンとチタ
ンシリサイドという異種材料を同時加工することが必要
となっていた。
膜を形成した後、窒素雰囲気中で熱処理を行い、窒化チ
タンを生成する。この窒化チタン膜の生成を行った後、
さらに窒素雰囲気中で熱処理を行う。その時に、酸化膜
上のチタン系材料は窒化され、ほとんど窒化チタンにな
り、シリコン系材料上部のチタンはシリコンと反応して
シリサイド化が進行している。すなわち、タングステン
膜の下層材料として酸化膜上は窒化チタンが主となり、
シリコン系材料上はチタンシリサイドが主となる。その
ため、ボーダーレス部分での加工は、窒化チタンとチタ
ンシリサイドという異種材料を同時加工することが必要
となっていた。
【０００７】通常、下層から、チタン、窒化チタン、タ
ングステン系材料のエッチングにおいては、タングステ
ン系材料はフッ素を含むガスとして、例えばサルファー
ヘキサフルオライド（ＳＦ6 ）を主とするガス系でエッ
チングを行い、チタン系材料においては、塩素系ガスを
主とするガス形、例えば、三塩化ホウ素（ＢＣｌ3 ）と
塩素（Ｃｌ2 ）とからなるガス系を主としてエッチング
を行っていた。このようなドライエッチング方法では、
シリコン上部での局所的なアンダーカットは防止できな
かった。
ングステン系材料のエッチングにおいては、タングステ
ン系材料はフッ素を含むガスとして、例えばサルファー
ヘキサフルオライド（ＳＦ6 ）を主とするガス系でエッ
チングを行い、チタン系材料においては、塩素系ガスを
主とするガス形、例えば、三塩化ホウ素（ＢＣｌ3 ）と
塩素（Ｃｌ2 ）とからなるガス系を主としてエッチング
を行っていた。このようなドライエッチング方法では、
シリコン上部での局所的なアンダーカットは防止できな
かった。
【０００８】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた半導体装置の製造方法である。
決するためになされた半導体装置の製造方法である。
【０００９】本発明の半導体装置の製造方法は、基板上
に絶縁膜とシリコン系導電体とが形成された下地上にチ
タン系材料層と金属材料層とを積層して配線層を形成す
る工程と、前記シリコン系導電体の一部が露出するよう
に前記配線層をエッチングによりパターニングして配線
を形成する工程とを備えた半導体装置の製造方法におい
て、前記チタン系材料をエッチングするエッチングガス
に炭素、水素およびフッ素を含有するフルオロカーボン
系の堆積性ガスを添加する。
に絶縁膜とシリコン系導電体とが形成された下地上にチ
タン系材料層と金属材料層とを積層して配線層を形成す
る工程と、前記シリコン系導電体の一部が露出するよう
に前記配線層をエッチングによりパターニングして配線
を形成する工程とを備えた半導体装置の製造方法におい
て、前記チタン系材料をエッチングするエッチングガス
に炭素、水素およびフッ素を含有するフルオロカーボン
系の堆積性ガスを添加する。
【００１０】上記半導体装置の製造方法では、チタン系
材料をエッチングするエッチングガスに炭素、水素およ
びフッ素を含有するフルオロカーボン系の堆積性ガスを
添加したエッチングガスを用いることから、エッチング
ガスの主用成分として従来のように塩素系ガスを用いて
も、添加した上記堆積性ガスがチタンとの反応性が低い
ガス系であることから、シリコン系材料とチタン系材料
が接合している部分のシリサイド材料との反応性が低下
し、アンダーカットを防止する。また、塩素ガス系のエ
ッチングガスはガス自体がポリマーを形成しやすいた
め、異方性エッチング加工が行われやすくなる。
材料をエッチングするエッチングガスに炭素、水素およ
びフッ素を含有するフルオロカーボン系の堆積性ガスを
添加したエッチングガスを用いることから、エッチング
ガスの主用成分として従来のように塩素系ガスを用いて
も、添加した上記堆積性ガスがチタンとの反応性が低い
ガス系であることから、シリコン系材料とチタン系材料
が接合している部分のシリサイド材料との反応性が低下
し、アンダーカットを防止する。また、塩素ガス系のエ
ッチングガスはガス自体がポリマーを形成しやすいた
め、異方性エッチング加工が行われやすくなる。
【００１１】
【発明の実施の形態】本発明の実施の形態を、図１の概
略構成断面図によって説明する。なお、基板の構造につ
いては詳細を省略する。
略構成断面図によって説明する。なお、基板の構造につ
いては詳細を省略する。
【００１２】図１の（１）に示すように、基板（シリコ
ン基板）１１にＤＲＡＭ構造のトランジスタ１２，１３
を形成し、上記シリコン基板１１上に上記トランジスタ
１２，１３を覆う層間絶縁膜（絶縁膜）１４を形成す
る。
ン基板）１１にＤＲＡＭ構造のトランジスタ１２，１３
を形成し、上記シリコン基板１１上に上記トランジスタ
１２，１３を覆う層間絶縁膜（絶縁膜）１４を形成す
る。
【００１３】次いで、上記層間絶縁膜１４にビット線用
のコンタクトホール１５およびノード用のコンタクトホ
ールを形成する。その後、上記層間絶縁膜１４上に上記
コンタクトホール１５等を埋め込むように、リンがドー
ピングされたアモルファスシリコンを形成する。そして
化学的機械研磨（以下ＣＭＰという）により層間絶縁膜
１４上に形成された余分なアモルファスシリコンを除去
するとともに層間絶縁膜１４の平坦化を行う。この結
果、コンタクトホール１５、ノード用のコンタクトホー
ル（図示せず）の内部等にはリンがドーピングされたア
モルファスシリコン（シリコン系導電体）からなるプラ
グ１６が形成される。
のコンタクトホール１５およびノード用のコンタクトホ
ールを形成する。その後、上記層間絶縁膜１４上に上記
コンタクトホール１５等を埋め込むように、リンがドー
ピングされたアモルファスシリコンを形成する。そして
化学的機械研磨（以下ＣＭＰという）により層間絶縁膜
１４上に形成された余分なアモルファスシリコンを除去
するとともに層間絶縁膜１４の平坦化を行う。この結
果、コンタクトホール１５、ノード用のコンタクトホー
ル（図示せず）の内部等にはリンがドーピングされたア
モルファスシリコン（シリコン系導電体）からなるプラ
グ１６が形成される。
【００１４】その後、上記層間絶縁膜１４上に酸化シリ
コン系の層間絶縁膜１７を形成し、この層間絶縁膜１７
にビットコンタクトホール１８を形成する。
コン系の層間絶縁膜１７を形成し、この層間絶縁膜１７
にビットコンタクトホール１８を形成する。
【００１５】次に、チタン系材料層として、チタン膜２
１を例えば２０ｎｍの厚さに形成した後、例えば６８０
℃の窒素雰囲気で４０秒間の熱処理を行う。次いで、窒
化チタン膜２２を例えば３０ｎｍの厚さに形成した後、
例えば６８０℃の窒素雰囲気で４０秒間の熱処理を行
う。
１を例えば２０ｎｍの厚さに形成した後、例えば６８０
℃の窒素雰囲気で４０秒間の熱処理を行う。次いで、窒
化チタン膜２２を例えば３０ｎｍの厚さに形成した後、
例えば６８０℃の窒素雰囲気で４０秒間の熱処理を行
う。
【００１６】その後、例えばＣＶＤ法によって、金属材
料層としてタングステン膜２３を例えば１１０ｎｍの厚
さに形成する。このようにして、チタン系材料層と金属
材料層とからなる配線層を形成する。さらにタングステ
ン膜２３上に反射防止膜となる例えば窒化シリコン膜２
４を例えば７０ｎｍの厚さに形成する。
料層としてタングステン膜２３を例えば１１０ｎｍの厚
さに形成する。このようにして、チタン系材料層と金属
材料層とからなる配線層を形成する。さらにタングステ
ン膜２３上に反射防止膜となる例えば窒化シリコン膜２
４を例えば７０ｎｍの厚さに形成する。
【００１７】その後、レジスト塗布、フォトリソグラフ
ィー技術によって、上記窒化シリコン膜２４上にビット
線をパターニングするためのレジストパターン（図示せ
ず）を形成した後、このレジストパターン（図示せず）
をマスクに用いて上記チタン膜２１から窒化シリコン膜
２４までの積層膜をエッチングして、図１の（２）に示
すように、上記プラグ１６に接続する配線としてビット
線２５をボーダーレス配線構造に形成する。このビット
線２５は、上記プラグ１６上でいわゆるボーダーレス配
線となっているため、ビット線２５側方においてプラグ
１６上部の一部が露出されている。
ィー技術によって、上記窒化シリコン膜２４上にビット
線をパターニングするためのレジストパターン（図示せ
ず）を形成した後、このレジストパターン（図示せず）
をマスクに用いて上記チタン膜２１から窒化シリコン膜
２４までの積層膜をエッチングして、図１の（２）に示
すように、上記プラグ１６に接続する配線としてビット
線２５をボーダーレス配線構造に形成する。このビット
線２５は、上記プラグ１６上でいわゆるボーダーレス配
線となっているため、ビット線２５側方においてプラグ
１６上部の一部が露出されている。
【００１８】上記エッチング条件の一例としては、ＩＣ
Ｐタイプのエッチング装置を用い、第１ステップの窒化
シリコン膜２４のエッチングは、エッチングガスにサル
ファーヘキサフルオライド（ＳＦ6 ）（供給流量：８０
ｃｍ3 ／ｍｉｎ）を用い、エッチング雰囲気の圧力を
１．４７Ｐａ、上部電極パワーを５８９Ｗ，下部電極パ
ワーを３９Ｗに設定した。
Ｐタイプのエッチング装置を用い、第１ステップの窒化
シリコン膜２４のエッチングは、エッチングガスにサル
ファーヘキサフルオライド（ＳＦ6 ）（供給流量：８０
ｃｍ3 ／ｍｉｎ）を用い、エッチング雰囲気の圧力を
１．４７Ｐａ、上部電極パワーを５８９Ｗ，下部電極パ
ワーを３９Ｗに設定した。
【００１９】第２ステップのタングステン膜２３のエッ
チングは、エッチングガスにサルファーヘキサフルオラ
イド（ＳＦ6 ）（供給流量：８３ｃｍ3 ／ｍｉｎ）と窒
素（Ｎ2 ）（供給流量：１２ｃｍ3 ／ｍｉｎ）とを用
い、エッチング雰囲気の圧力を１．５Ｐａ、上部電極パ
ワーを５８９Ｗ，下部電極パワーを３９Ｗに設定した。
チングは、エッチングガスにサルファーヘキサフルオラ
イド（ＳＦ6 ）（供給流量：８３ｃｍ3 ／ｍｉｎ）と窒
素（Ｎ2 ）（供給流量：１２ｃｍ3 ／ｍｉｎ）とを用
い、エッチング雰囲気の圧力を１．５Ｐａ、上部電極パ
ワーを５８９Ｗ，下部電極パワーを３９Ｗに設定した。
【００２０】第３ステップの窒化チタン膜２２とチタン
膜２１のエッチングは、エッチングガスに、塩素（Ｃｌ
2 ）（供給流量：１１２ｃｍ3 ／ｍｉｎ）と三塩化ホウ
素（ＢＣｌ3 ）（供給流量：１９ｃｍ3 ／ｍｉｎ）とを
主成分とするガス系にトリフルオロメタン（ＣＨＦ3 ）
を添加したガス系を用い、エッチング雰囲気の圧力を
２．５Ｐａ、上部電極パワーを４２５Ｗ，下部電極パワ
ーを６２Ｗに設定した。
膜２１のエッチングは、エッチングガスに、塩素（Ｃｌ
2 ）（供給流量：１１２ｃｍ3 ／ｍｉｎ）と三塩化ホウ
素（ＢＣｌ3 ）（供給流量：１９ｃｍ3 ／ｍｉｎ）とを
主成分とするガス系にトリフルオロメタン（ＣＨＦ3 ）
を添加したガス系を用い、エッチング雰囲気の圧力を
２．５Ｐａ、上部電極パワーを４２５Ｗ，下部電極パワ
ーを６２Ｗに設定した。
【００２１】従来の技術では、塩素（Ｃｌ2 ）（供給流
量：１１２ｃｍ3 ／ｍｉｎ）と三塩化ホウ素（ＢＣ
ｌ3 ）（供給流量：１９ｃｍ3 ／ｍｉｎ）とからなるエ
ッチングガスを用いていたため、酸化膜上の配線は、正
常にエッチングされていたものの、シリコン上に形成さ
れた配線は、チタンとシリコンとの界面付近がサイドエ
ッチングされていた。
量：１１２ｃｍ3 ／ｍｉｎ）と三塩化ホウ素（ＢＣ
ｌ3 ）（供給流量：１９ｃｍ3 ／ｍｉｎ）とからなるエ
ッチングガスを用いていたため、酸化膜上の配線は、正
常にエッチングされていたものの、シリコン上に形成さ
れた配線は、チタンとシリコンとの界面付近がサイドエ
ッチングされていた。
【００２２】本発明の実施の形態では、上述したよう
に、上記サイドエッチングを改善するために、第３ステ
ップのチタン系材料をエッチングするエッチングガスに
炭素、水素およびフッ素を含有するフルオロカーボン系
の堆積性ガスとしてトリフルオロメタン（ＣＨＦ3 ）を
添加したエッチングガスを用いたことから、シリコン系
材料とチタン系材料が接合している部分のシリサイド材
料との反応性が低下し、アンダーカットの発生が防止さ
れる。また、塩素ガス系のエッチングガスはガス自体が
ポリマーを形成しやすいため、異方性エッチング加工が
行われやすくなる。このように、塩素系ガスを主成分と
するエッチングガスにトリフルオロメタンガスを添加す
ることで、シリコン上のチタン／シリコン界面付近でサ
イドエッチングが生じなくなった。
に、上記サイドエッチングを改善するために、第３ステ
ップのチタン系材料をエッチングするエッチングガスに
炭素、水素およびフッ素を含有するフルオロカーボン系
の堆積性ガスとしてトリフルオロメタン（ＣＨＦ3 ）を
添加したエッチングガスを用いたことから、シリコン系
材料とチタン系材料が接合している部分のシリサイド材
料との反応性が低下し、アンダーカットの発生が防止さ
れる。また、塩素ガス系のエッチングガスはガス自体が
ポリマーを形成しやすいため、異方性エッチング加工が
行われやすくなる。このように、塩素系ガスを主成分と
するエッチングガスにトリフルオロメタンガスを添加す
ることで、シリコン上のチタン／シリコン界面付近でサ
イドエッチングが生じなくなった。
【００２３】上記添加するガスとしては、トリフルオロ
メタンの他に、ジフルオロメタン（Ｃ2 Ｈ2 Ｆ2 ）、フ
ルオロメタン（ＣＨ3 Ｆ）等のＣＨＦ系のガスを用いる
ことが可能である。また、添加するガスの流量、エッチ
ング雰囲気の圧力、上部電極に印加するパワー、下部電
極に印加するパワー等は添加ガスによって、適宜調整さ
れる。
メタンの他に、ジフルオロメタン（Ｃ2 Ｈ2 Ｆ2 ）、フ
ルオロメタン（ＣＨ3 Ｆ）等のＣＨＦ系のガスを用いる
ことが可能である。また、添加するガスの流量、エッチ
ング雰囲気の圧力、上部電極に印加するパワー、下部電
極に印加するパワー等は添加ガスによって、適宜調整さ
れる。
【００２４】
【発明の効果】以上、説明したように本発明の半導体装
置の製造方法によれば、チタン系材料をエッチングする
エッチングガスに炭素、水素およびフッ素を含有するフ
ルオロカーボン系の堆積性ガスを添加したエッチングガ
スを用いるので、エッチングガスの主用成分として従来
のように塩素系ガスを用いても、添加した上記堆積性ガ
スがチタンとの反応性が低いガス系であることから、シ
リコン系材料とチタン系材料が接合している部分のシリ
サイド材料との反応性が低下し、アンダーカットを防止
することができる。また、塩素ガス系のエッチングガス
はガス自体がポリマーを形成しやすいため、異方性エッ
チング加工が行われやすくなる。よって、ボーダーレス
コンタクトをともなうもので、チタン系材料層を密着層
に形成した金属配線の形成を、アンダーカットを発生さ
せることなく安定して行うことが可能になった。よっ
て、配線信頼性の向上、歩留りの向上を図る。
置の製造方法によれば、チタン系材料をエッチングする
エッチングガスに炭素、水素およびフッ素を含有するフ
ルオロカーボン系の堆積性ガスを添加したエッチングガ
スを用いるので、エッチングガスの主用成分として従来
のように塩素系ガスを用いても、添加した上記堆積性ガ
スがチタンとの反応性が低いガス系であることから、シ
リコン系材料とチタン系材料が接合している部分のシリ
サイド材料との反応性が低下し、アンダーカットを防止
することができる。また、塩素ガス系のエッチングガス
はガス自体がポリマーを形成しやすいため、異方性エッ
チング加工が行われやすくなる。よって、ボーダーレス
コンタクトをともなうもので、チタン系材料層を密着層
に形成した金属配線の形成を、アンダーカットを発生さ
せることなく安定して行うことが可能になった。よっ
て、配線信頼性の向上、歩留りの向上を図る。
【図１】本発明の実施の形態を示す概略構成断面図であ
る。
る。
１１…基板、１４…層間絶縁膜、１６…プラグ、２１…
チタン膜、２２…窒化チタン膜、２３…タングステン
膜、２５…ビット線
チタン膜、２２…窒化チタン膜、２３…タングステン
膜、２５…ビット線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長谷川 明広 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5F004 AA05 BA20 CA02 CA03 DA00 DA04 DA11 DA16 DA18 DA25 DB08 DB15 EA28 EB02 5F033 HH18 HH19 HH27 HH33 JJ05 KK01 LL04 MM08 NN01 PP06 QQ04 QQ08 QQ09 QQ12 QQ15 QQ16 QQ37 QQ48 QQ59 QQ65 RR04 XX00
Claims (2)
- 【請求項１】 基板上に絶縁膜とシリコン系導電体とが
形成された下地上にチタン系材料層と金属材料層とを積
層して配線層を形成する工程と、 前記シリコン系導電体の一部が露出するように前記配線
層をエッチングによりパターニングして配線を形成する
工程とを備えた半導体装置の製造方法において、 前記チタン系材料をエッチングするエッチングガスに炭
素、水素およびフッ素を含有するフルオロカーボン系の
堆積性ガスを添加することを特徴とする半導体装置の製
造方法。 - 【請求項２】 前記チタン系材料層は、前記配線層を形
成する際に前記シリコン系導電体界面でチタンシリサイ
ドを形成するチタン系材料からなることを特徴とする請
求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000325094A JP2002134477A (ja) | 2000-10-25 | 2000-10-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000325094A JP2002134477A (ja) | 2000-10-25 | 2000-10-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002134477A true JP2002134477A (ja) | 2002-05-10 |
Family
ID=18802517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000325094A Pending JP2002134477A (ja) | 2000-10-25 | 2000-10-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002134477A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008244479A (ja) * | 2007-03-23 | 2008-10-09 | Tokyo Electron Ltd | 金属窒化物を乾式エッチングする方法及びシステム |
| US7566654B2 (en) | 2006-10-11 | 2009-07-28 | Elpida Memory, Inc. | Method for manufacturing a semiconductor device including interconnections having a smaller width |
| KR20160018400A (ko) | 2014-08-07 | 2016-02-17 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1197528A (ja) * | 1997-07-23 | 1999-04-09 | Sony Corp | 半導体装置及びその製造方法 |
| JPH11233628A (ja) * | 1998-02-16 | 1999-08-27 | Mitsubishi Electric Corp | コンタクト構造の製造方法 |
| JP2000294544A (ja) * | 1999-04-08 | 2000-10-20 | Nec Corp | ドライエッチング方法 |
-
2000
- 2000-10-25 JP JP2000325094A patent/JP2002134477A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1197528A (ja) * | 1997-07-23 | 1999-04-09 | Sony Corp | 半導体装置及びその製造方法 |
| JPH11233628A (ja) * | 1998-02-16 | 1999-08-27 | Mitsubishi Electric Corp | コンタクト構造の製造方法 |
| JP2000294544A (ja) * | 1999-04-08 | 2000-10-20 | Nec Corp | ドライエッチング方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7566654B2 (en) | 2006-10-11 | 2009-07-28 | Elpida Memory, Inc. | Method for manufacturing a semiconductor device including interconnections having a smaller width |
| JP2008244479A (ja) * | 2007-03-23 | 2008-10-09 | Tokyo Electron Ltd | 金属窒化物を乾式エッチングする方法及びシステム |
| KR20160018400A (ko) | 2014-08-07 | 2016-02-17 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 |
| US9583441B2 (en) | 2014-08-07 | 2017-02-28 | Renesas Electronics Corporation | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7799693B2 (en) | Method for manufacturing a semiconductor device | |
| JP2002009150A5 (ja) | 半導体装置とその製造方法 | |
| JPH10189482A (ja) | コンタクトホール内の導電性プラグ形成方法 | |
| JPH0869980A (ja) | 半導体装置及びその製造方法 | |
| JPH09116009A (ja) | 接続孔の形成方法 | |
| US6057230A (en) | Dry etching procedure and recipe for patterning of thin film copper layers | |
| KR20030058853A (ko) | 반도체 소자의 플러그 형성 방법 | |
| JP2000058643A (ja) | プラグの形成方法 | |
| JP2002134477A (ja) | 半導体装置の製造方法 | |
| US6184113B1 (en) | Method of manufacturing a gate electrode in a semiconductor device | |
| JP3000935B2 (ja) | 半導体装置の製造方法 | |
| KR100876532B1 (ko) | 반도체 소자의 제조 방법 | |
| JP3317279B2 (ja) | 半導体装置の製造方法 | |
| JPH10340952A (ja) | 集積回路の多層配線形成方法 | |
| JPH08181146A (ja) | 半導体装置の製造方法 | |
| JPH08203871A (ja) | 半導体装置の製造方法 | |
| KR20050052630A (ko) | 반도체 소자의 메탈 콘택 형성방법 | |
| JPH10163216A (ja) | 半導体装置の製造方法 | |
| KR100410811B1 (ko) | 반도체장치의다층금속배선형성방법 | |
| KR19990004947A (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| JP2002016134A (ja) | 半導体装置の製造方法 | |
| KR100395907B1 (ko) | 반도체소자의 배선 형성방법 | |
| KR100192173B1 (ko) | 반도체 소자의 텅스텐 플러그 형성방법 | |
| KR100315020B1 (ko) | 반도체소자의배선형성방법 | |
| KR20020044859A (ko) | 반도체 소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081219 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090309 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090310 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091102 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091102 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100615 |