JP2001060672A - エッチング方法およびエッチングマスク - Google Patents

エッチング方法およびエッチングマスク

Info

Publication number
JP2001060672A
JP2001060672A JP11233579A JP23357999A JP2001060672A JP 2001060672 A JP2001060672 A JP 2001060672A JP 11233579 A JP11233579 A JP 11233579A JP 23357999 A JP23357999 A JP 23357999A JP 2001060672 A JP2001060672 A JP 2001060672A
Authority
JP
Japan
Prior art keywords
film
etching
tisin
hard mask
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11233579A
Other languages
English (en)
Inventor
Keiichirou Kashiwabara
慶一朗 柏原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP11233579A priority Critical patent/JP2001060672A/ja
Priority to US09/495,306 priority patent/US6458284B1/en
Priority to KR1020000022761A priority patent/KR100332517B1/ko
Publication of JP2001060672A publication Critical patent/JP2001060672A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Abstract

(57)【要約】 【課題】 電極材料に対し密着性が高く、かつ電極材料
に対しエッチング選択比が高く、しかも形成および除去
の工程が複雑でない材料をハードマスクに用いたエッチ
ング方法を実現する。 【解決手段】 ハードマスクにＴｉＳｉＮ（珪化窒化チ
タン）膜またはＴｉＳｉＮ膜とＴｉＳｉ膜との積層膜を
用いる。ＴｉＳｉＮ膜１ａは金属２への密着性がよく、
しかも金属に対するエッチング選択性の高い材料であ
り、またＴｉＳｉはＴｉＳｉＮよりもさらに金属に対す
るエッチング選択性の高い材料であるので、これらの材
料をエッチングマスクとして用いることによって、従来
ハードマスクとして採用されていたＳｉＯ2膜等の有す
る問題点を解消することができる。また、バリアメタル
層３にもＴｉＳｉＮ膜を採用すれば、ハードマスクとバ
リアメタル層の形成および除去の工程においてプロセス
を迅速に進めることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置等を
製造する際に用いられるエッチング方法と、そのエッチ
ング方法に用いられるエッチングマスクとに関するもの
である。
【０００２】
【従来の技術】図１２は、ＢＳＴ（チタン酸バリウムス
トロンチウム）等の高誘電率材料を誘電体層として用い
たキャパシタを備えるＤＲＡＭを示す断面図である。こ
のＤＲＡＭは、半導体基板１３上に形成されたＭＩＳＦ
ＥＴ１８とキャパシタ１９とから構成されている。半導
体基板１３の内部には素子分離領域１４および活性領域
１５が形成され、半導体基板１３の表面にはＭＩＳゲー
ト１６、コンタクトプラグ４、ビット線１７および層間
絶縁膜５が形成されている。ＭＩＳＦＥＴ１８は１つの
ＭＩＳゲート１６とその直下の半導体基板１３を挟む２
つの活性領域１５とから成り立っている。
【０００３】また、キャパシタ１９は、上部電極１０
と、高誘電率材料からなる誘電体層９と、バリアメタル
層３およびコンタクトプラグ４を介して活性領域１５に
接続された下部電極２とから成り立っている。ここでバ
リアメタル層３は、コンタクトプラグ４の接触による下
部電極２への悪影響（例えばコンタクトプラグ４にポリ
シリコンを採用し、下部電極２に金属膜を採用する場
合、金属がポリシリコンと接触してシリサイド化し、抵
抗値が上昇する等の影響）を防ぐ目的で両者の間に形成
されている。バリアメタル層３の材料には例えばＴｉＮ
やＴａＮ等が採用される。また、バリアメタル層３の誘
電体層９への接触を防ぐために下部電極側壁８が形成さ
れている。
【０００４】なお、ＭＩＳＦＥＴ１８が２つ形成されて
いることに対応してキャパシタ１９も２つ形成され、図
１２ではビット線１７の両側に下部電極２、バリアメタ
ル層３および下部電極側壁８が２組並んで形成されてい
る。ただし、誘電体層９および上部電極１０は左右のキ
ャパシタ１９で共通である。
【０００５】なお、図１２では上部電極１０の上面には
層間絶縁膜１１が形成され、さらに層間絶縁膜１１の上
面には配線層１２が形成されている。
【０００６】高誘電率材料を誘電体層として用いるキャ
パシタの電極の材料としては、例えばＰｔ（白金）等の
金属が用いられる。このような金属からなる電極は、例
えばドライエッチングによって形成することができる。
ただし、Ｐｔ等の金属は常温付近では化学反応に対し不
活性であるので、常温付近のエッチング条件下では化学
反応によるエッチングはあまり起こらずに、ほとんど物
理的なエッチングのみによってエッチングプロセスが進
行する（このようなエッチングプロセスを以下ではスパ
ッタエッチングと称する）。
【０００７】Ｐｔ等の金属に対しスパッタエッチングを
行うときのプロセスの手順を、図１２に示したキャパシ
タ１９の形成過程を例にとり図１３〜図１９を用いて説
明する。まず、層間絶縁膜５およびコンタクトプラグ４
までが形成されている半導体基板１３を準備し、層間絶
縁膜５およびコンタクトプラグ４の表面にバリアメタル
層材料３と下部電極材料２（Ｐｔ等の金属）とをこの順
に積層して成膜する。そして、下部電極材料２の表面に
フォトレジスト６を形成し、フォトリソグラフィ技術を
用いてパターニングを行う（図１３）。次に、スパッタ
エッチングにより下部電極材料２のうちフォトレジスト
６に覆われていない部分を除去する（図１４）。
【０００８】ただしスパッタエッチングの際には、スパ
ッタリングによって下部電極材料２の再堆積が起こり、
その再堆積物がレジスト６に付着してしまいやすい。レ
ジスト６の上面においてはスパッタエッチングを受ける
ために付着した再堆積物はすぐに除去されるが、レジス
ト６の側面には図１４に示すように下部電極２とつなが
る付着物７が形成されてしまう。
【０００９】その後、バリアメタル層材料３についても
フォトレジスト６および下部電極２に覆われていない部
分を除去し（図１５）、残ったフォトレジスト６も除去
する（図１６）。付着物７は下部電極２がキャパシタの
電極として機能するのに障害となるので、スクラバ処理
を行い、付着物７を吹き飛ばしてこれを除去する（図１
７）。
【００１０】そして、下部電極側壁８の材料を下部電極
２、バリアメタル層３および層間絶縁膜５を覆うように
形成し（図１８）、スパッタエッチングによりエッチバ
ックを行う（図１９）。この後、誘電体層９および上部
電極１０を形成すれば、キャパシタ１９が形成できる。
【００１１】
【発明が解決しようとする課題】しかし、上記のような
付着物７を取り除いたとしても、キャパシタの信頼性が
劣化し、歩留まりが低下する可能性があった。スクラバ
処理において付着物７が完全には除去しきれずに、付着
物７の残渣が例えば上部電極１０と下部電極２とを短絡
してしまう場合があるからである。また、図１７〜図１
９に示すように、付着物７のスクラバ処理後には付着物
の痕跡７ａが残り、この痕跡７ａが突起状であるためキ
ャパシタ動作時に電界集中を生じさせ、リーク電流を引
き起こす可能性もある。
【００１２】このような付着物７の発生を抑制するため
には、フォトレジスト６の膜厚をできるだけ少なくして
側面積を減らすようにすればよい。側面積を減らせば再
堆積物のフォトレジスト６への付着量が減少するからで
ある。また、フォトレジスト６の側面の最上部付近は、
上からのスパッタエッチングの影響で再堆積物が付着し
にくいので、膜厚が薄くなることで結果的にフォトレジ
スト６の側面に付着物が生じにくいともいえる。
【００１３】しかし、フォトレジスト６の膜厚を少なく
すると、下部電極材料２をスパッタエッチングする際
に、フォトレジスト６がエッチングマスクとしての機能
を果たさなくなる可能性がある。フォトレジストの物理
的な強度は高くはなく、図１４、図１５に示すようにス
パッタエッチングの進行に伴ってフォトレジスト６も除
去されてゆくので、膜厚を少なくするとフォトレジスト
６が完全に除去される可能性があるからである。よっ
て、フォトレジスト６の膜厚を少なくすることは困難で
ある。
【００１４】そこで、フォトレジストではなく、物理的
な強度の高い材料をエッチングマスクに用いることが考
えられている（以下そのようなエッチングマスクをハー
ドマスクと称する）。以下では、ハードマスクを用いた
場合のエッチングプロセスの手順を、図１２に示したキ
ャパシタ１９の形成過程を例にとり図２０〜図２４を用
いて説明する。
【００１５】まず、層間絶縁膜５およびコンタクトプラ
グ４までが形成されている半導体基板１３を準備し、層
間絶縁膜５およびコンタクトプラグ４の表面にバリアメ
タル層３と下部電極材料２とハードマスク材料１とをこ
の順に積層して形成する。そして、ハードマスク材料１
の表面にフォトレジスト６を形成し、フォトリソグラフ
ィ技術を用いてパターニングを行う（図２０）。次に、
ドライエッチング等によりハードマスク材料１のうちフ
ォトレジスト６に覆われていない部分を除去し、さらに
フォトレジスト６も除去する（図２１）。
【００１６】そして、スパッタエッチングにより下部電
極材料２のうちハードマスク材料１に覆われていない部
分を除去する（図２２）。その後、バリアメタル層３に
ついてもハードマスク材料１に覆われていない部分を除
去し（図２３）、ハードマスク１を除去する（図２
４）。
【００１７】この後、図１８、図１９の場合と同様にし
て下部電極側壁８を形成し、さらに誘電体層９および上
部電極１０を形成すれば、キャパシタが形成できる。
【００１８】このようにハードマスクを用いる場合、そ
の膜厚を少なくすることができるので、スパッタエッチ
ングの際にハードマスク１の側面に下部電極２の再堆積
物の付着が生じにくい。よって、スクラバ処理を必要と
せず、付着物の残渣が短絡を引き起こすことやキャパシ
タに突起状の痕跡が生じることがないため、キャパシタ
の信頼性が劣化し、歩留まりが低下する可能性が少な
い。このようなハードマスクの材料として、図２５に示
すようなＳｉＯ2（二酸化シリコン）膜１ｃや、図２６
に示すようなＴｉＮ（窒化チタン）膜１ｄが用いられて
いる。
【００１９】さて、スパッタエッチングだけでなく化学
反応によるエッチングをも伴うエッチング（このような
エッチングを以下では反応性エッチングと称する）を用
いて下部電極２を形成することによっても、上記のよう
な付着物の発生を抑制できる。反応性エッチングの場
合、化学反応によるエッチングを伴うので、スパッタリ
ングにより生じる下部電極材料２の再堆積物の量が減少
し、再堆積物がエッチングマスクの側面に付着しにくい
からである。
【００２０】そのためには、Ｐｔ等の金属が化学反応に
対し活性となる温度条件下でエッチングを行う。つま
り、エッチング時の温度を高くする必要がある。ところ
が、フォトレジストをエッチングマスクとして用いるエ
ッチングの場合、例えば２００℃程度でフォトレジスト
がエッチングマスクとして機能しなくなることがあるた
め、エッチング条件を高温にするのは困難であった。
【００２１】一方、ハードマスクの場合には耐熱性を備
えた材料を選ぶことが可能であり、先述のＳｉＯ2膜や
ＴｉＮ膜も、Ｐｔ等の金属が化学反応に対し活性となる
温度条件下では耐熱性がある。よって、図２０〜図２４
に示したスパッタエッチングと同様のプロセスで反応性
エッチングも行える。このように反応性エッチングを用
いる場合、下部電極２の形成に際して化学反応によるエ
ッチングが行えるので、スパッタエッチングのみの場合
よりもさらに付着物が生じにくい。
【００２２】しかし、ハードマスクの材料として用いら
れるＳｉＯ2膜やＴｉＮ膜は、必ずしもハードマスクに
適した材料というわけではない。特に電極の材料にＰｔ
等の金属を用いる場合、これらの材料は問題点を有して
いる。すなわち、ＳｉＯ2膜はＰｔ等の金属との密着性
が悪く、パターンのはがれが生じやすい。また、ＴｉＮ
膜はＰｔ等の金属に対するエッチング選択比が充分では
ない。エッチング選択比の不足を補うためにハードマス
クの膜厚を厚くすると、付着物が生じやすくなるし、ま
た、ハードマスク自体をパターニングするのが困難とな
ってしまう。
【００２３】そこで、ＳｉＯ2膜およびＴｉＮ膜のそれ
ぞれの問題点を補うために、ＴｉＮ膜１ｄの上にＳｉＯ
2膜１ｃを形成した図２７に示すようなＳｉＯ2／ＴｉＮ
積層膜をハードマスクに採用することが考えられてい
た。
【００２４】しかし、ＳｉＯ2／ＴｉＮ積層膜は、その
形成および除去の工程が増えてしまい、プロセスが複雑
になるという点が問題となる。特に形成工程において
は、ＴｉＮ膜はＰＶＤ（Physical Vapor Deposition）
法により形成され、ＳｉＯ2膜はＣＶＤ（Chemical Vapo
r Deposition）法で形成されるために、ＰＶＤ装置から
取り出してＣＶＤ装置に移し替える必要があった。
【００２５】本発明は、以上の問題点を解決するために
なされたものであり、電極材料に対し密着性が高く、か
つ電極材料に対しエッチング選択比が高く、しかも形成
および除去の工程が複雑でない材料をハードマスクに用
いたエッチング方法を実現する。
【００２６】
【課題を解決するための手段】この発明のうち請求項１
にかかるものは、基板を準備する第１工程と、前記基板
上に被エッチング膜を形成する第２工程と、第１のＴｉ
ＳｉＮ膜を前記被エッチング膜の表面に形成する第３工
程と、前記第１のＴｉＳｉＮ膜をフォトリソグラフィ技
術によりパターニングする第４工程と、パターニングさ
れた前記第１のＴｉＳｉＮ膜をエッチングマスクとして
前記被エッチング膜にエッチングを施す第５工程とを備
えるエッチング方法である。
【００２７】この発明のうち請求項２にかかるものは、
請求項１記載のエッチング方法であって、前記第４工程
の後、前記第５工程に先立って、前記第１のＴｉＳｉＮ
膜に等方性エッチングを施す第６工程をさらに備える。
【００２８】この発明のうち請求項３にかかるものは、
請求項１記載のエッチング方法であって、前記第４工程
に先立って、前記第１のＴｉＳｉＮ膜の表面にＴｉＳｉ
膜を形成する第６工程をさらに備え、前記第４工程にお
いて、前記第１のＴｉＳｉＮ膜と前記ＴｉＳｉ膜とをフ
ォトリソグラフィ技術により同形にパターニングする。
【００２９】この発明のうち請求項４にかかるものは、
請求項３記載のエッチング方法であって、前記第４工程
の後、前記第５工程に先立って、前記第１のＴｉＳｉＮ
膜および前記ＴｉＳｉ膜に等方性エッチングを施す第７
工程をさらに備える。
【００３０】この発明のうち請求項５にかかるものは、
請求項１乃至４のいずれかに記載のエッチング方法であ
って、前記基板上に第２のＴｉＳｉＮ膜を形成する第８
工程を前記第２工程に先立ってさらに備える。
【００３１】この発明のうち請求項６にかかるものは、
ＴｉＳｉＮ膜からなることを特徴とするエッチングマス
クである。
【００３２】この発明のうち請求項７にかかるものは、
ＴｉＳｉＮ膜からなる第１層と、前記第１層の上面に形
成された、ＴｉＳｉ膜からなる第２層とを備えるエッチ
ングマスクである。
【００３３】
【発明の実施の形態】実施の形態１．本実施の形態は、
ハードマスクにＴｉＳｉＮ（珪化窒化チタン）膜を用い
るエッチング方法である。ＴｉＳｉＮ膜はＰｔ等の金属
への密着性がよく、しかもＰｔ等の金属に対するエッチ
ング選択性の高い材料であり、この材料をエッチングマ
スクとして用いることによって、従来、ハードマスクと
して採用されていたＳｉＯ2膜、ＴｉＮ膜およびＳｉＯ2
／ＴｉＮ積層膜の有する問題点を解消することができ
る。
【００３４】なお本実施の形態においても図１２に示し
たキャパシタ１９の形成過程を例にとり、下部電極材料
２を被エッチング膜として採用したエッチングプロセス
を図１〜図５を用いて説明する。
【００３５】層間絶縁膜５およびコンタクトプラグ４ま
でが形成されている半導体基板１３を準備し、層間絶縁
膜５およびコンタクトプラグ４の表面に例えばＴｉＮか
らなるバリアメタル層材料３と例えばＰｔからなる下部
電極材料２とをこの順に積層して形成する（図１）。例
えば、バリアメタル層材料３の膜厚は１５０〜２００ｎ
ｍ程度、下部電極材料２の膜厚は２００〜３００ｎｍ程
度とすればよい。
【００３６】そして、下部電極材料２の上にハードマス
ク材料としてＴｉＳｉＮ膜１ａを形成する（図２）。Ｔ
ｉＳｉＮ膜１ａは、ＰＶＤ装置を用いて例えばＮ2ガス
中でＴｉＳｉのスパッタリングターゲットをスパッタす
ることで形成できる。その膜厚は、例えば１５０〜２０
０ｎｍ程度とすればよい。
【００３７】そして、ＴｉＳｉＮ膜１ａの表面にフォト
レジスト６を形成し、フォトリソグラフィ技術を用いて
パターニングを行う（図３）。次に、例えば常温付近の
温度でＣｌ2／Ａｒ混合ガスをエッチャントとする反応
性イオンエッチングによって、ＴｉＳｉＮ膜１ａのうち
フォトレジスト６に覆われていない部分を除去する（図
４）。このとき、反応性イオンエッチングを常温付近の
温度で行い、金属が化学反応に対して活性となる温度で
行わないので、下部電極材料２を除去することなく、Ｔ
ｉＳｉＮ膜１ａのみをエッチングすることが可能であ
る。なお、ＴｉＳｉＮ膜１ａは、Ｃｌ2／Ａｒ混合ガス
等のＣｌ2系ガスのほかに、例えばＣＦ4／Ｏ2等のフッ
素系ガスをエッチャントとする反応性イオンエッチング
によっても行える。
【００３８】そして、さらにフォトレジスト６も除去す
る（図５）。これによりハードマスクのパターニングが
終了する。
【００３９】この後、図２２と同様にして下部電極材料
２をエッチングする。下部電極材料２に対してスパッタ
エッチングを行う場合、例えばＡｒ／Ｏ2混合ガスをエ
ッチャントとしてエッチングを行えばよい。下部電極材
料２が例えばＰｔである場合、例えば、ヘリコン波プラ
ズマエッチング装置を用いて、Ａｒ／Ｏ2混合ガスの流
量（単位はｓｃｃｍ）の割合をＡｒ：Ｏ2＝４：１と
し、圧力を１．６ｍＴｏｒｒ、ステージ温度を４０℃、
ソースパワーを１６００Ｗ、バイアスパワーを３００Ｗ
として下部電極材料２のスパッタエッチングを行えば、
ＴｉＳｉＮ膜１ａと下部電極材料２との間のエッチング
選択比（単位時間当たりのエッチング可能膜厚量の比）
を、１：４９とすることも可能である。
【００４０】また、下部電極材料２に対して反応性エッ
チングを行う場合には、例えばＣｌ 2／Ｏ2混合ガスをエ
ッチャントとし、ステージ温度の設定を２７０℃以上と
してエッチングを行えばよい。この場合、Ｃｌ2ガスに
Ｏ2ガスが混合されているので、ＴｉＳｉＮ膜１ａをエ
ッチングすることなく下部電極材料２のみをエッチング
することが可能となる。
【００４１】続いてバリアメタル層３についても、従来
の場合と同様、図２３に示したようにＴｉＳｉＮ膜１ａ
に覆われていない部分を除去する。その後、パターニン
グ時と同様、例えば常温付近の温度でＣｌ2／Ａｒ混合
ガスをエッチャントとする反応性イオンエッチングによ
ってＴｉＳｉＮ膜１ａを除去する。
【００４２】なお、バリアメタル層材料３には、例えば
ＴｉＮ、ＷＮ、ＴａＮ、ＷＳｉＮ、ＴａＳｉＮ等の遷移
金属の窒化物または珪化窒化物を用いればよいが、ハー
ドマスクと同じ材料であるＴｉＳｉＮを用いることもで
きる。バリアメタル層３がハードマスクと同じＴｉＳｉ
Ｎ膜である場合、ハードマスクとバリアメタル層の形成
および除去の工程においてプロセス上の利点がある。
【００４３】形成工程においては、下部電極材料２とＴ
ｉＳｉＮ膜とを同じＰＶＤ装置内の異なるチャンバーに
セットしておくことで、バリアメタル層３の形成後、チ
ャンバーを切り替えて下部電極材料２を形成し、再びＴ
ｉＳｉＮのチャンバーを選択してハードマスクとしての
ＴｉＳｉＮ膜１ａを形成することができる。すなわち、
従来のＳｉＯ2／ＴｉＮ積層膜の場合のように、装置を
入れ替えて各層を形成する必要がない。
【００４４】また、除去工程においては、バリアメタル
層３のエッチング時にハードマスクであるＴｉＳｉＮ膜
１ａも一緒に除去されるので、例えばハードマスクの膜
厚とバリアメタル層の膜厚を同じにしておくなどして各
層の膜厚を調整しておき、エッチング条件を整えること
で、図２２の後、図２３を経ることなく直ちに図２４の
状態にプロセスを進行させることができる。
【００４５】本実施の形態にかかるエッチング方法を用
いれば、被エッチング膜がＰｔ等の金属である場合に、
ＴｉＳｉＮ膜が、被エッチング膜への密着性に優れ、か
つ被エッチング膜とのエッチング選択比の高いエッチン
グマスクとして機能する。さらに、従来のＳｉＯ2／Ｔ
ｉＮ積層膜の場合と異なり、ＴｉＳｉＮ膜の形成および
除去の工程が複雑ではない。
【００４６】また、バリアメタル層３がＴｉＳｉＮ膜で
ある場合、ハードマスクとバリアメタル層の形成および
除去の工程において、プロセスを迅速に進めることがで
きる。
【００４７】なお、本実施の形態においては被エッチン
グ膜の例としてＰｔ等の金属をとりあげたが、ＴｉＳｉ
Ｎ膜はその他の材料に対してもハードマスクとして機能
する。また、ＴｉＳｉＮ膜は、スパッタエッチングや反
応性エッチング等のドライエッチングに限らず、金属の
ウェットエッチングのエッチングマスクとしても機能す
る。よって、本実施の形態はエッチング方法一般に適用
することが可能である。
【００４８】実施の形態２．本実施の形態は、実施の形
態１の変形例であって、ハードマスクにＴｉＳｉＮ膜と
ＴｉＳｉ膜との積層膜を用いるエッチング方法である。
Ｏ2系ガスを用いてエッチングを行う場合、ＴｉＳｉ膜
はＰｔ等の金属に対するエッチング選択性がＴｉＳｉＮ
膜よりも高く、この材料をＴｉＳｉＮ膜の上面に積層す
ることでさらにエッチング選択性の優れたエッチングマ
スクを実現することができる。
【００４９】本実施の形態においても図１２に示したキ
ャパシタ１９の形成過程を例にとり、下部電極材料２を
被エッチング膜として採用したエッチングプロセスを図
６〜図９を用いて説明する。
【００５０】実施の形態１において述べたと同様、層間
絶縁膜５およびコンタクトプラグ４までが形成されてい
る半導体基板１３を準備し、層間絶縁膜５およびコンタ
クトプラグ４の表面にバリアメタル層材料３と下部電極
材料２とをこの順に積層して形成する。
【００５１】そして、下部電極材料２の上にハードマス
ク材料としてＴｉＳｉＮ膜１ａおよびＴｉＳｉ膜１ｂを
この順に形成する（図６）。ＴｉＳｉＮ膜１ａは、ＰＶ
Ｄ装置を用いて例えばＮ2ガス中でＴｉＳｉのスパッタ
リングターゲットをスパッタすることで形成できる。そ
の膜厚は、例えば５０ｎｍ程度とすればよい。また、Ｔ
ｉＳｉ膜１ｂは、ＴｉＳｉＮ膜１ａの形成後、同じＰＶ
Ｄ装置およびスパッタリングターゲットを用いて、ただ
ガスをＮ2ガスからＡｒガスに変えるだけでプロセスを
中断することなく連続して形成できる。その膜厚は、例
えば１００〜１５０ｎｍ程度とすればよい。
【００５２】そして実施の形態１と同様、ＴｉＳｉＮ膜
１ａおよびＴｉＳｉ膜１ｂの積層膜の表面にフォトレジ
スト６を形成し、フォトリソグラフィ技術を用いてパタ
ーニングを行う（図７）。続いて実施の形態１と同様、
例えば常温付近の温度でＣｌ 2／Ａｒ混合ガスをエッチ
ャントとする反応性イオンエッチングによって、ＴｉＳ
ｉＮ膜１ａおよびＴｉＳｉ膜１ｂのうちフォトレジスト
６に覆われていない部分を除去し、ＴｉＳｉＮ膜１ａお
よびＴｉＳｉ膜１ｂを同形にパターニングする（図
８）。
【００５３】そして、フォトレジスト６も除去する（図
９）。これによりハードマスクのパターニングが終了す
る。
【００５４】この後、図２２と同様にして下部電極材料
２をエッチングする。例えば、Ａｒ／Ｏ2混合ガスをエ
ッチャントとして下部電極２に対してスパッタエッチン
グを行う場合、下部電極材料２がＰｔのときは、実施の
形態１と同様、例えば、ヘリコン波プラズマエッチング
装置を用いて、Ａｒ／Ｏ2混合ガスのガス流量（単位は
ｓｃｃｍ）の割合をＡｒ：Ｏ2＝４：１とし、圧力を
１．６ｍＴｏｒｒ、ステージ温度を４０℃、ソースパワ
ーを１６００Ｗ、バイアスパワーを３００Ｗとすること
で、ＴｉＳｉ膜１ｂと下部電極材料２との間のエッチン
グ選択比を１：６９とすることも可能である。
【００５５】また、下部電極２に対して反応性エッチン
グを行う場合にも、実施の形態１と同様、例えばＣｌ2
／Ｏ2混合ガスをエッチャントとし、ステージ温度の設
定を２７０℃以上としてエッチングを行えばよい。この
場合も、Ｃｌ2ガスにＯ2ガスが混合されているので、Ｔ
ｉＳｉＮ膜１ａおよびＴｉＳｉ膜１ｂをエッチングする
ことなく下部電極材料２のみをエッチングすることがで
きる。
【００５６】続いてバリアメタル層３についても、実施
の形態１と同様、図２３に示したようにＴｉＳｉＮ膜１
ａに覆われていない部分を除去する。その後、パターニ
ング時と同様、例えば常温付近の温度でＣｌ2／Ａｒ混
合ガスをエッチャントとする反応性イオンエッチングに
よってＴｉＳｉＮ膜１ａおよびＴｉＳｉ膜１ｂを除去す
る。
【００５７】なお、ＴｉＳｉ膜１ｂを単独でハードマス
クとして用いることも考えられるが、Ｐｔ等の金属にＴ
ｉＳｉ膜を直接接触させた構造の場合、２００℃以上の
高温でＴｉＳｉ膜と下部電極材料２との間で合金化と考
えられる反応が起こるため、ＴｉＳｉＮ膜１ａをＴｉＳ
ｉ膜１ｂと下部電極材料２との間に挟んでバリア層とす
ることが望ましい。
【００５８】また、実施の形態１と同様、バリアメタル
層３がＴｉＳｉＮ膜である場合、ハードマスクとバリア
メタル層の形成および除去の工程においてプロセスを迅
速に進めることができるというプロセス上の利点があ
る。この場合、ＴｉＳｉ膜１ｂとバリアメタル層３のＴ
ｉＳｉＮ膜とのエッチングレートやエッチング条件等を
考慮して、ハードマスクのＴｉＳｉＮ膜１ａおよびＴｉ
Ｓｉ膜１ｂの各層の膜厚、並びにバリアメタル層３のＴ
ｉＳｉＮ膜の膜厚を決定しておけばよい。
【００５９】本実施の形態にかかるエッチング方法を用
いれば、実施の形態１と同様の効果を有する。さらに、
Ｏ2系ガスを用いてエッチングを行う場合、ＴｉＳｉ膜
はＰｔ等の金属に対するエッチング選択性がＴｉＳｉＮ
膜よりも高く、この材料をＴｉＳｉＮ膜の上面に積層す
ることでさらにエッチング選択性の優れたエッチングマ
スクを実現することができる。
【００６０】また、バリアメタル層３がＴｉＳｉＮ膜で
ある場合、ハードマスクとバリアメタル層の形成および
除去の工程において、プロセスを迅速に進めることがで
きる。
【００６１】なお、本実施の形態においても被エッチン
グ膜の例としてＰｔ等の金属をとりあげたが、ＴｉＳｉ
Ｎ膜およびＴｉＳｉ膜の積層膜はその他の材料に対して
もハードマスクとして機能する。また、ＴｉＳｉＮ膜お
よびＴｉＳｉ膜の積層膜は、スパッタエッチングや反応
性エッチング等のドライエッチングに限らず、ウェット
エッチングのエッチングマスクとしても機能する。よっ
て、本実施の形態もエッチング方法一般に適用すること
が可能である。
【００６２】実施の形態３．本実施の形態は、実施の形
態１または２の変形例であって、フォトリソグラフィ技
術によるパターニング終了後のハードマスクに対し、さ
らに等方性エッチングを施してパターンサイズがより小
さいハードマスクに加工するエッチング方法である。
【００６３】以下では本実施の形態を、実施の形態１に
かかるエッチング方法を例にとって図１０、図１１を用
いて説明する。
【００６４】まず、実施の形態１にかかるエッチング方
法を用いて図５の状態にする。その後、ＴｉＳｉＮ膜１
ａに例えばフッ酸と過酸化水素水との混合液（例えば、
ＨＦ：Ｈ2Ｏ2＝５００：１の体積濃度割合の混合液）を
用いたウェットエッチングを施し、エッチング時間を調
節することによりＴｉＳｉＮ膜１ａのパターンサイズを
細くする（図１０）。そして、細くしたＴｉＳｉＮ膜１
ａをハードマスクとして、上述のようにスパッタエッチ
ングまたは反応性エッチングを施し、下部電極材料２を
パターニングする（図１１）。
【００６５】このように、フォトリソグラフィ技術を用
いてパターニングしたＴｉＳｉＮ膜にさらに等方性エッ
チングを施すことにより、フォトリソグラフィ技術の光
学的限界によって規定される最小パターンサイズよりも
さらに小さいパターンを形成することが可能となる。
【００６６】なお、等方性エッチングの例として上記で
はフッ酸と過酸化水素水との混合液を用いたウェットエ
ッチングを挙げたが、下部電極材料２をエッチングする
ことなくＴｉＳｉＮ膜だけを等方的にエッチングできる
のであれば、その他のウェットエッチングまたはドライ
エッチングを用いてもよい。上記のフッ酸と過酸化水素
水との混合液を用いたウェットエッチングによれば、下
部電極材料にＰｔ等の金属を用いた場合に下部電極材料
２をエッチングすることなくＴｉＳｉＮ膜だけを等方的
にエッチングできる。
【００６７】また、本実施の形態は実施の形態２にかか
るエッチング方法にも適用することが可能で、同様の手
法によってＴｉＳｉＮ膜１ａおよびＴｉＳｉ膜１ｂの積
層膜のパターンサイズを細くすることができる。例えば
上記と同様、フッ酸と過酸化水素水との混合液を用いた
ウェットエッチングを用いれば、０．０１〜０．０５μ
ｍオーダーで細線化させる場合、ＴｉＳｉＮ膜１ａおよ
びＴｉＳｉ膜１ｂをともにほぼ同じエッチングレートで
エッチングすることが可能である。
【００６８】本実施の形態にかかるエッチング方法を用
いれば、ハードマスクとしてのＴｉＳｉＮ膜１ａまたは
ＴｉＳｉＮ膜１ａおよびＴｉＳｉ膜１ｂの積層膜を細く
することができるので、被エッチング膜をさらに細くパ
ターニングできる。
【００６９】
【発明の効果】この発明のうち請求項１にかかるエッチ
ング方法を用いれば、被エッチング膜が金属である場合
に、第１のＴｉＳｉＮ膜が、被エッチング膜への密着性
に優れ、かつ被エッチング膜とのエッチング選択比の高
いエッチングマスクとして機能する。さらに、従来のＳ
ｉＯ2／ＴｉＮ積層膜の場合と異なり、第１のＴｉＳｉ
Ｎ膜の形成および除去の工程が複雑ではない。
【００７０】この発明のうち請求項２にかかるエッチン
グ方法を用いれば、エッチングマスクとしての第１のＴ
ｉＳｉＮ膜を細くすることができるので、被エッチング
膜をさらに細くパターニングできる。
【００７１】この発明のうち請求項３にかかるエッチン
グ方法を用いれば、請求項１にかかるエッチング方法の
有する効果に加え、被エッチング膜が金属である場合
に、ＴｉＳｉ膜が被エッチング膜とのエッチング選択比
のさらに高いエッチングマスクとして機能する。
【００７２】この発明のうち請求項４にかかるエッチン
グ方法を用いれば、マスクとしての第１のＴｉＳｉＮ膜
およびＴｉＳｉ膜を細くすることができるので、被エッ
チング膜をさらに細くパターニングできる。
【００７３】この発明のうち請求項５にかかるエッチン
グ方法を用いれば、第２のＴｉＳｉＮ膜が被エッチング
膜のバリアメタルとして機能する。また、第１および第
２のＴｉＳｉＮ膜の形成および除去の工程において、プ
ロセスを迅速に進めることができる。
【００７４】この発明のうち請求項６にかかるエッチン
グマスクを用いれば、被エッチング膜に金属を採用した
場合に、被エッチング膜への密着性に優れ、かつ被エッ
チング膜とのエッチング選択比が高い。
【００７５】この発明のうち請求項７にかかるエッチン
グマスクを用いれば、被エッチング膜に金属を採用した
場合に、第１層については被エッチング膜への密着性に
優れ、第２層については第１層よりも被エッチング膜と
のエッチング選択比が高い。
【図面の簡単な説明】
【図１】 実施の形態１のエッチング方法の各段階を示
す断面図である。
【図２】 実施の形態１のエッチング方法の各段階を示
す断面図である。
【図３】 実施の形態１のエッチング方法の各段階を示
す断面図である。
【図４】 実施の形態１のエッチング方法の各段階を示
す断面図である。
【図５】 実施の形態１のエッチング方法の各段階を示
す断面図である。
【図６】 実施の形態２のエッチング方法の各段階を示
す断面図である。
【図７】 実施の形態２のエッチング方法の各段階を示
す断面図である。
【図８】 実施の形態２のエッチング方法の各段階を示
す断面図である。
【図９】 実施の形態２のエッチング方法の各段階を示
す断面図である。
【図１０】 実施の形態３のエッチング方法の各段階を
示す断面図である。
【図１１】 実施の形態３のエッチング方法の各段階を
示す断面図である。
【図１２】 ＤＲＡＭの構造を示す断面図である。
【図１３】 フォトレジストをエッチングマスクとして
用いた従来のエッチング方法の各段階を示す断面図であ
る。
【図１４】 フォトレジストをエッチングマスクとして
用いた従来のエッチング方法の各段階を示す断面図であ
る。
【図１５】 フォトレジストをエッチングマスクとして
用いた従来のエッチング方法の各段階を示す断面図であ
る。
【図１６】 フォトレジストをエッチングマスクとして
用いた従来のエッチング方法の各段階を示す断面図であ
る。
【図１７】 フォトレジストをエッチングマスクとして
用いた従来のエッチング方法の各段階を示す断面図であ
る。
【図１８】 フォトレジストをエッチングマスクとして
用いた従来のエッチング方法の各段階を示す断面図であ
る。
【図１９】 フォトレジストをエッチングマスクとして
用いた従来のエッチング方法の各段階を示す断面図であ
る。
【図２０】 ハードマスクをエッチングマスクとして用
いたエッチング方法の各段階を示す断面図である。
【図２１】 ハードマスクをエッチングマスクとして用
いたエッチング方法の各段階を示す断面図である。
【図２２】 ハードマスクをエッチングマスクとして用
いたエッチング方法の各段階を示す断面図である。
【図２３】 ハードマスクをエッチングマスクとして用
いたエッチング方法の各段階を示す断面図である。
【図２４】 ハードマスクをエッチングマスクとして用
いたエッチング方法の各段階を示す断面図である。
【図２５】 従来用いられていたＳｉＯ2膜からなるハ
ードマスクを示す断面図である。
【図２６】 従来用いられていたＴｉＮ膜からなるハー
ドマスクを示す断面図である。
【図２７】 従来用いられていたＳｉＯ2／ＴｉＮ積層
膜からなるハードマスクを示す断面図である。
【符号の説明】
１ ハードマスク、１ａ ＴｉＳｉＮ膜、１ｂ ＴｉＳ
ｉ膜、２ 下部電極、３ バリアメタル層。

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 基板を準備する第１工程と、 前記基板上に被エッチング膜を形成する第２工程と、 第１のＴｉＳｉＮ膜を前記被エッチング膜の表面に形成
    する第３工程と、 前記第１のＴｉＳｉＮ膜をフォトリソグラフィ技術によ
    りパターニングする第４工程と、 パターニングされた前記第１のＴｉＳｉＮ膜をエッチン
    グマスクとして前記被エッチング膜にエッチングを施す
    第５工程とを備えるエッチング方法。
  2. 【請求項２】 前記第４工程の後、前記第５工程に先立
    って、前記第１のＴｉＳｉＮ膜に等方性エッチングを施
    す第６工程をさらに備える請求項１記載のエッチング方
    法。
  3. 【請求項３】 前記第４工程に先立って、前記第１のＴ
    ｉＳｉＮ膜の表面にＴｉＳｉ膜を形成する第６工程をさ
    らに備え、 前記第４工程において、前記第１のＴｉＳｉＮ膜と前記
    ＴｉＳｉ膜とをフォトリソグラフィ技術により同形にパ
    ターニングする、請求項１記載のエッチング方法。
  4. 【請求項４】 前記第４工程の後、前記第５工程に先立
    って、前記第１のＴｉＳｉＮ膜および前記ＴｉＳｉ膜に
    等方性エッチングを施す第７工程をさらに備える請求項
    ３記載のエッチング方法。
  5. 【請求項５】 前記基板上に第２のＴｉＳｉＮ膜を形成
    する第８工程を前記第２工程に先立ってさらに備える、
    請求項１乃至４のいずれかに記載のエッチング方法。
  6. 【請求項６】 ＴｉＳｉＮ膜からなることを特徴とする
    エッチングマスク。
  7. 【請求項７】 ＴｉＳｉＮ膜からなる第１層と、 前記第１層の上面に形成された、ＴｉＳｉ膜からなる第
    ２層とを備えるエッチングマスク。
JP11233579A 1999-08-20 1999-08-20 エッチング方法およびエッチングマスク Pending JP2001060672A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP11233579A JP2001060672A (ja) 1999-08-20 1999-08-20 エッチング方法およびエッチングマスク
US09/495,306 US6458284B1 (en) 1999-08-20 2000-02-01 Method of etching and etch mask
KR1020000022761A KR100332517B1 (ko) 1999-08-20 2000-04-28 에칭 방법 및 에칭 마스크

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11233579A JP2001060672A (ja) 1999-08-20 1999-08-20 エッチング方法およびエッチングマスク

Publications (1)

Publication Number Publication Date
JP2001060672A true JP2001060672A (ja) 2001-03-06

Family

ID=16957291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11233579A Pending JP2001060672A (ja) 1999-08-20 1999-08-20 エッチング方法およびエッチングマスク

Country Status (3)

Country Link
US (1) US6458284B1 (ja)
JP (1) JP2001060672A (ja)
KR (1) KR100332517B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214544A (ja) * 2003-01-08 2004-07-29 Fujitsu Ltd 半導体装置の製造方法
JP2007067403A (ja) * 2005-08-30 2007-03-15 Ovonyx Inc 相変化メモリセルにおける相変化層の成形方法
JP2007335897A (ja) * 2007-08-29 2007-12-27 Fujitsu Ltd 半導体装置の製造方法
JP2020088183A (ja) * 2018-11-27 2020-06-04 京セラ株式会社 配線基板及び電子装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624086B1 (en) * 1999-09-15 2003-09-23 Texas Instruments Incorporated Effective solution and process to wet-etch metal-alloy films in semiconductor processing
JP4083397B2 (ja) * 2001-06-18 2008-04-30 株式会社ルネサステクノロジ 半導体集積回路装置
KR100455723B1 (ko) * 2001-09-13 2004-11-12 주식회사 하이닉스반도체 비트라인 형성방법
US6682996B1 (en) * 2002-06-28 2004-01-27 Cypress Semiconductor Corp. Method for forming a semiconductor structure using a disposable hardmask
ES2531163T3 (es) * 2002-10-11 2015-03-11 Enthone Procedimiento y electrolito para la deposición galvánica de bronces
KR100476936B1 (ko) * 2002-10-30 2005-03-17 삼성전자주식회사 엠아이엠 구조의 커패시터를 갖는 반도체소자 및 그형성방법
KR100560803B1 (ko) * 2004-02-04 2006-03-13 삼성전자주식회사 캐패시터를 갖는 반도체 소자 및 그 제조방법
JP5293010B2 (ja) * 2008-09-02 2013-09-18 大日本印刷株式会社 力学量センサおよび積層体の製造方法
US8613863B2 (en) * 2011-11-29 2013-12-24 Intermolecular, Inc. Methods for selective etching of a multi-layer substrate

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6053020A (ja) 1983-09-02 1985-03-26 Mitsubishi Electric Corp 半導体装置の製造方法
JP3294041B2 (ja) * 1994-02-21 2002-06-17 株式会社東芝 半導体装置
US5468342A (en) * 1994-04-28 1995-11-21 Cypress Semiconductor Corp. Method of etching an oxide layer
US5554488A (en) * 1994-07-28 1996-09-10 Northern Telecom Limited Semiconductor device structure and method of formation thereof
JP3131595B2 (ja) 1997-09-22 2001-02-05 科学技術庁金属材料技術研究所長 反応性イオンエッチング用のマスク
US6077780A (en) * 1997-12-03 2000-06-20 Advanced Micro Devices, Inc. Method for filling high aspect ratio openings of an integrated circuit to minimize electromigration failure
KR100285066B1 (ko) * 1997-12-06 2001-04-02 윤종용 고유전체 물질을 갖는 커패시터의 형성방법
US6140226A (en) * 1998-01-16 2000-10-31 International Business Machines Corporation Dual damascene processing for semiconductor chip interconnects

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214544A (ja) * 2003-01-08 2004-07-29 Fujitsu Ltd 半導体装置の製造方法
JP2007067403A (ja) * 2005-08-30 2007-03-15 Ovonyx Inc 相変化メモリセルにおける相変化層の成形方法
JP2007335897A (ja) * 2007-08-29 2007-12-27 Fujitsu Ltd 半導体装置の製造方法
JP4515492B2 (ja) * 2007-08-29 2010-07-28 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2020088183A (ja) * 2018-11-27 2020-06-04 京セラ株式会社 配線基板及び電子装置
JP7136672B2 (ja) 2018-11-27 2022-09-13 京セラ株式会社 配線基板及び電子装置

Also Published As

Publication number Publication date
KR20010020792A (ko) 2001-03-15
US6458284B1 (en) 2002-10-01
KR100332517B1 (ko) 2002-04-15

Similar Documents

Publication Publication Date Title
JP3495955B2 (ja) 半導体メモリ装置及びその製造方法
JP2006216854A (ja) 半導体装置の製造方法
KR100332517B1 (ko) 에칭 방법 및 에칭 마스크
JP2002353443A (ja) 半導体装置の製造方法
JPH08321544A (ja) 配線形成法
JP4562482B2 (ja) 強誘電体キャパシタ構造およびその作製方法
US6136691A (en) In situ plasma clean for tungsten etching back
JP2004023078A (ja) 半導体装置の製造方法
JP2001036024A (ja) 容量及びその製造方法
US7557045B2 (en) Manufacture of semiconductor device with good contact holes
JP2003224207A (ja) 半導体装置およびその製造方法
JP3543504B2 (ja) 半導体装置の製造方法
KR100190055B1 (ko) 반도체 장치의 백금전극 제조방법
JPH10150024A (ja) 積層配線の形成方法
JP2000183287A (ja) 誘電体薄膜のエッチング方法及び半導体装置
JPH06267907A (ja) ドライエッチング方法
JP4211235B2 (ja) コンタクトホール形成方法
JPH11288923A (ja) トレンチの形成方法およびそれを用いる半導体装置の製造方法
JPH11330045A (ja) 酸化膜及びシリコン層の積層膜のエッチング方法
JP3567635B2 (ja) コンタクト形成方法
JP4718193B2 (ja) 半導体装置の製造方法
JP2003023075A (ja) 半導体装置の製造方法
JPH09321141A (ja) 半導体装置の製造方法
JP2005123392A (ja) 強誘電体キャパシタの製造方法
JPH0997835A (ja) 接続孔の製造方法