JP2003224207A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2003224207A
JP2003224207A JP2002021171A JP2002021171A JP2003224207A JP 2003224207 A JP2003224207 A JP 2003224207A JP 2002021171 A JP2002021171 A JP 2002021171A JP 2002021171 A JP2002021171 A JP 2002021171A JP 2003224207 A JP2003224207 A JP 2003224207A
Authority
JP
Japan
Prior art keywords
film
etching
lower electrode
semiconductor device
etching stopper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002021171A
Other languages
English (en)
Inventor
Tomohito Okudaira
智仁 奥平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2002021171A priority Critical patent/JP2003224207A/ja
Priority to TW091119656A priority patent/TW558766B/zh
Priority to US10/246,521 priority patent/US6764896B2/en
Priority to KR1020020060086A priority patent/KR20030065280A/ko
Publication of JP2003224207A publication Critical patent/JP2003224207A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 化学的エッチングによりキャパシタ下部電極
をパターニングする際に、同一基板上、あるいは複数の
基板間での温度分布に起因して発生する不均一エッチン
グを解消する。 【解決手段】 Ｃ4Ｆ8等のエッチングガスを用いて、シ
リコン酸化膜２４および２２のスパッタエッチングを行
う。このときシリコン窒化膜２１は殆どエッチングされ
ないため、シリコン酸化膜２４および２２に対して十分
にオーバーエッチングとなる条件でエッチングを行う
と、シリコン窒化膜２１がエッチングストッパーとな
り、白金膜２３上のシリコン酸化膜２４、および白金膜
２３の下部以外のシリコン酸化膜２２が完全に除去さ
れ、白金膜２３の下部のみにシリコン酸化膜２２が残
り、シリコン酸化膜２２と白金膜２３との積層体がシリ
コン窒化膜２１の表面から突出した形状となる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特に、キャパシタを有する半導体装置に関する。
【０００２】
【従来の技術】ＤＲＡＭ（dinamic random access memo
ry）等のキャパシタを有する半導体装置は、キャパシタ
構造の改良だけでは高集積化のスケーリング則にキャパ
シタ容量が対応できないため、キャパシタ絶縁膜を構成
する誘電体として、Ｔａ2Ｏ5、（Ｂａ，Ｓｒ）Ｔｉ
Ｏ3、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3、Ｐｂ（Ｌａ，Ｔｉ）
Ｏ3、ＳＢＴ（ＳｒＢｉ2Ｔａ2Ｏ9）等の高誘電率の材料
を用いることが検討されている。
【０００３】また、不揮発性メモリにおいては強誘電体
の分極反転を利用した強誘電体メモリの開発が行われて
いる。
【０００４】キャパシタ絶縁膜を上記のような高誘電率
の材料で構成する場合、キャパシタ電極としては、一般
的には白金族元素または白金族元素の酸化物を主成分と
した材料で構成する。
【０００５】白金族元素は一般的に化合物の蒸気圧が低
いため、電極成形に際しては、エネルギーの高いイオン
を用いてエッチングする、いわゆるスパッタエッチング
が用いられている。この方法は物理的エッチングであ
り、マスク材料と被加工物の選択比が小さい、エッチン
グ断面がテーパー形状を呈する、微細加工が困難などの
問題を有していた。
【０００６】そこで、ウェハ温度を高温に保ち、反応性
化合物の蒸気圧を上げることで化学的にエッチングする
手法を併せて用いる反応性イオンエッチング等の技術が
検討された。この手法では、電極成形のマスク材料とし
て、シリコン酸化膜、シリコン窒化膜、窒化チタン膜等
の耐熱性材料、いわゆるハードマスクを使用する。
【０００７】以下、反応性イオンエッチングを用いた従
来の製造方法手法について、製造工程を順に示す断面図
である図１５〜図２１を用いて説明する。
【０００８】まず、図１５に示す工程において、シリコ
ン基板１を準備し、素子間を電気的に分離するとともに
素子形成領域となる活性領域を規定する素子分離絶縁膜
３を形成する。そして、素子分離絶縁膜３で規定される
活性領域上に、ＭＯＳトランジスタのゲート絶縁膜４お
よびゲート電極５を選択的に形成する。そして、ゲート
電極５をマスクとして、シリコン基板１の主面内にソー
ス・ドレイン層となる不純物拡散層２を選択的に形成す
る。
【０００９】その後、ＭＯＳトランジスタを完全に覆う
ようにシリコン基板１上に層間絶縁膜６を形成する。こ
のとき、層間絶縁膜６内に、所定の不純物拡散層２に接
続されるコンタクトプラグ７（ビット線コンタクト）
と、該コンタクトプラグ７を介して所定の不純物拡散層
２に電気的に接続されるビット線８を形成する。
【００１０】そして、層間絶縁膜６上にエッチングスト
ッパーとしてシリコン窒化膜１１を形成した後、層間絶
縁膜６およびシリコン窒化膜１１を貫通して所定の不純
物拡散層２に接続される複数のコンタクトプラグ１０
（ストレージノードコンタクト）を形成する。なお。コ
ンタクトプラグ７および１０はポリシリコン等の導電体
で構成されている。
【００１１】次に、図１６に示す工程において、シリコ
ン窒化膜１１上に白金膜１２およびシリコン酸化膜１３
を順次形成する。その後、シリコン酸化膜１３上に、キ
ャパシタ下部電極（ストレージノード）のパターンに対
応するようにパターニングされたレジストマスクＲＭ１
を形成する。
【００１２】次に、図１７に示す工程において、レジス
トマスクＲＭ１をエッチングマスクとしてシリコン酸化
膜１３をパターニングする。これがハードマスクとな
る。
【００１３】次に、図１８に示す工程において、このハ
ードマスクをエッチングマスクとして白金膜１２をパタ
ーニングし、キャパシタ下部電極を形成する。その後、
キャパシタ下部の下層のシリコン窒化膜１１をエッチン
グストッパーとして、ハードマスクであるシリコン酸化
膜１３を除去する。
【００１４】次に、図１９に示す工程において、キャパ
シタ下部電極である白金膜１２を被覆するようにキャパ
シタ誘電体膜１４を形成し、キャパシタ誘電体膜１４上
に導体膜を形成してキャパシタ上部電極１５とする。こ
れらキャパシタ下部電極１２、キャパシタ誘電体膜１３
およびキャパシタ上部電極１３でキャパシタＣＰが構成
される。
【００１５】なお、上述した従来の手法の他に、特開平
９−２６６２００号公報には、強誘電体や白金電極の微
細加工の容易な実現を目的として以下の製造技術が開示
されている。
【００１６】すなわち、半導体基板上のデバイス絶縁膜
上に下層白金膜、強誘電体膜および上層白金膜の多層膜
を形成し、当該多層膜厚上に、多層膜の１０分の１以下
の膜厚のチタン膜を形成する。チタン膜をフォトレジス
ト膜を用いてパターニングした後、このパターニングさ
れたチタン膜をエッチングマスクとして、多層膜を酸素
濃度４０％の酸素および塩素の混合ガスでエッチングす
る。その後、チタン膜を塩素ガスでエッチング除去する
工程が示されている。
【００１７】また、特開平２０００−１８３３０３号公
報には、ルテニウム電極の微細加工を異方性良く行うこ
とを目的として以下の製造技術が開示されている。
【００１８】すなわち、シリコン酸化膜上にシリコン窒
化膜、ルテニウム膜および白金膜の多層膜を形成し、当
該多層膜上にシリコン酸化膜を形成する。最上部のシリ
コン酸化膜をフォトレジスト膜を用いてパターニングし
た後、このパターニングされたシリコン酸化膜をエッチ
ングマスクとして、白金膜およびルテニウム膜をエッチ
ングする。最後にエッチングマスクとして使用したシリ
コン酸化膜を、ルテニウム下層に形成されたシリコン窒
化膜をエッチングストッパーとして除去する工程が示さ
れている。
【００１９】
【発明が解決しようとする課題】ここで問題となるの
が、白金族元素で構成されるキャパシタ下部電極のパタ
ーニング工程である。先に説明したように、白金族元素
のエッチングに際しては化学的エッチングが寄与する
が、白金族元素のエッチング特性は温度依存性が大き
く、ウェハ上での温度分布や、同時に処理を受ける複数
のウェハ間での温度分布に起因して、ウェハ面上で、あ
るいは複数のウェハ間でエッチング速度（エッチングレ
ート）が均一にならないという問題が生じる。
【００２０】例えば、キャパシタ下部電極のパターニン
グのエッチング条件として、エッチングガスとして塩素
ガスおよびアルゴンガスを使用し、それぞれの流量を１
２０ｓｃｃｍおよび３０ｓｃｃｍとして、反応室内の圧
力を２０×０．１３３３Ｐａ（２０ｍＴｏｒｒ）とした
場合の白金（Ｐｔ）、シリコン窒化膜（ＳｉＮ）および
シリコン酸化膜（ＳｉＯ2）のエッチングレートの温度
依存性を図２０に示す。
【００２１】図２０において、横軸にウェハ温度（℃）
を、縦軸にエッチングレート（ｎｍ／ｍｉｎ）を示して
おり、図から明らかなように白金のエッチングレートの
温度依存性が極めて大きいことが判る。
【００２２】これは白金膜のエッチングレートが、ウェ
ハ面上で、あるいは複数のウェハ間での温度分布の影響
を強く受けることを示している。
【００２３】ここで、上述した製造工程において、ウェ
ハの設定温度を３７０℃とし、シリコン窒化膜１１上の
厚さ２００ｎｍの白金膜１２をパターニングする場合を
想定する。このとき、シリコン基板１の主面上において
は、最低温度領域３６０℃、最高温度領域３８０℃とな
る温度分布が生じ、シリコン基板１の主面上で２０℃の
温度差があるものとする。
【００２４】最低温度領域（３６０℃）でのオーバーエ
ッチング量を１０％とした場合、白金膜１２のエッチン
グ時間を図２０の特性から求めると、３分４０秒とな
る。このときの下地のシリコン窒化膜１１のエッチング
量は３７ｎｍとなる。
【００２５】一方、最高温度領域（３８０℃）での白金
膜１２のエッチング時間を図２０の特性から求めると、
約２分２０秒でエッチングが終了するため、１分２０秒
間は下地のシリコン窒化膜１１がエッチングされ、その
エッチング量は１４２ｎｍにもなる。
【００２６】ここで、上述した温度分布がある場合の白
金膜１２のエッチング状態を、図２１に模式的に示す。
なお、図２１は、図１８を用いて説明した工程を示して
いるが、簡略化のため、ＭＯＳトランジスタの構造等に
ついては記載を省略している。
【００２７】図２１に示すように、シリコン窒化膜１１
の突出部を含めた白金膜１２の高さが、同じ基板上で、
２３７ｎｍから３４２ｎｍまで変化するため、アスペク
ト比が場所によって異なり、後に形成されるキャパシタ
誘電体膜による均一な厚さでの被覆が困難となる。
【００２８】図２２には、キャパシタ誘電体膜１４およ
びキャパシタ上部電極１５を形成した状態を示す。
【００２９】図２２に示すように、シリコン窒化膜１１
のエッチング量に差が生じることで、同じ基板上でシリ
コン窒化膜１１の厚さに分布が生じる。このためキャパ
シタ上部電極１５と層間絶縁膜６中に存在する配線層、
例えばビット線８との間の寄生容量ＰＣにも差が生じ、
容量設計が困難になる。
【００３０】本発明は上記のような問題点を解消するた
めになされたもので、化学的エッチングによりキャパシ
タ下部電極をパターニングする際に、同一基板上、ある
いは複数の基板間での温度分布に起因して発生する不均
一エッチングを解消することを目的とする。
【００３１】
【課題を解決するための手段】本発明に係る請求項１記
載の半導体装置の製造方法は、下地層の上に選択的に形
成された下部電極と、該下部電極を覆う誘電体膜と、該
誘電体膜を間に挟んで前記下部電極に対向して配設され
た上部電極とを有するキャパシタを備えた半導体装置の
製造方法であって、前記下地層として、層間絶縁膜上
に、互いに材質が異なる第１および第２のエッチングス
トッパー膜を順に形成する工程(ａ)と、前記第２のエッ
チングストッパー膜上に、前記下部電極となる導電体膜
を形成する工程(ｂ)と、前記導電体膜上に、前記下部電
極の平面パターンに対応するパターンを有するハードマ
スクを形成する工程(ｃ)と、前記ハードマスクをエッチ
ングマスクとし、前記第２のエッチングストッパー膜を
エッチングストッパーとして、少なくとも前記導電体膜
をパターニングして前記下部電極を形成する工程(ｄ)
と、前記第１のエッチングストッパー膜をエッチングス
トッパーとして、少なくとも前記下部電極の下部以外の
前記第２のエッチングストッパー膜を完全に除去する工
程(ｅ)と、前記下部電極および、その下部に残る前記第
２のエッチングストッパー膜を被覆するように前記誘電
体膜および前記上部電極を形成する工程(ｆ)とを備えて
いる。
【００３２】本発明に係る請求項２記載の半導体装置の
製造方法は、前記工程(ｂ)が、前記導電体膜を、白金族
元素、または白金族元素を含んだ酸化物を主成分として
形成する工程を含んでいる。
【００３３】本発明に係る請求項３記載の半導体装置の
製造方法は、前記工程(ａ)が、前記第１のエッチングス
トッパー膜をシリコン窒化膜で形成し、前記第２のエッ
チングストッパー膜をシリコン酸化膜で形成する工程を
含んでいる。
【００３４】本発明に係る請求項４記載の半導体装置の
製造方法は、前記工程(ｃ)が、前記ハードマスクをシリ
コン酸化膜で形成する工程を含み、前記工程(ｅ)が、前
記ハードマスクも併せて除去する工程を含んでいる。
【００３５】本発明に係る請求項５記載の半導体装置の
製造方法は、前記工程(ｃ)に先だって、前記導電体膜上
に、前記第２のエッチングストッパー膜に対するエッチ
ング選択比の小さい犠牲膜を形成する工程と、前記工程
(ｆ)に先だって、前記下部電極上に残る前記犠牲膜を除
去する工程とをさらに備え、前記工程(ｄ)は、前記ハー
ドマスクをエッチングマスクとして、前記犠牲膜もパタ
ーニングする工程を含んでいる。
【００３６】本発明に係る請求項６記載の半導体装置の
製造方法は、前記犠牲膜が、Ｔｉ、ＴｉＮ、ＴｉＳｉ
Ｎ、ＡｌＮ、ＴｉＡｌＮ、ＢＳＴ（barium strontium t
itanate）、ＳＴ（ＳｒＴｉＯ3）、ＢＴ（ＢａＴｉ
Ｏ3）、ＰＺＴ（lead zirconate titanate）、ＰＬＺＴ
（Ｌａ添加ＰＺＴ）、ＰＴ（ＰｂＴｉＯ3）およびＰＺ
（ＰｂＺｒＯ3）から選択される何れかである。
【００３７】本発明に係る請求項７記載の半導体装置の
製造方法は、前記犠牲膜を除去する工程が、前記犠牲膜
がＴｉ、ＴｉＮ、ＴｉＳｉＮ、ＡｌＮおよびＴｉＡｌＮ
から選択される何れかである場合は、反応性イオンエッ
チングにより前記犠牲膜を除去する工程を含み、イオン
によるスパッタリングの寄与が低い状態でエッチングが
進行する条件を選択するものである。
【００３８】本発明に係る請求項８記載の半導体装置の
製造方法は、前記犠牲膜を除去する工程が、前記犠牲膜
がＢＳＴ、ＳＴ、ＢＴ、ＰＺＴ、ＰＬＺＴ、ＰＴおよび
ＰＺから選択される何れかである場合は、ウエットエッ
チングにより前記犠牲膜を除去する工程を含んでいる。
【００３９】本発明に係る請求項９記載の半導体装置の
製造方法は、前記工程(ｃ)が、前記ハードマスクを金属
酸化物で形成する工程を含み、前記工程(ｆ)に先だっ
て、前記下部電極上に残る前記金属酸化物を除去する工
程をさらに備えている。
【００４０】本発明に係る請求項１０記載の半導体装置
の製造方法は、前記金属酸化物が誘電体である。
【００４１】本発明に係る請求項１１記載の半導体装置
の製造方法は、前記誘電体が、ＢＳＴ、ＳＴ、ＢＴ、Ｐ
ＺＴ、ＰＬＺＴ、ＰＴおよびＰＺから選択される何れか
である。
【００４２】本発明に係る請求項１２記載の半導体装置
は、下地層の上に選択的に配設された下部電極と、該下
部電極を覆う誘電体膜と、該誘電体膜を間に挟んで前記
下部電極に対向して配設された上部電極とを有するキャ
パシタを備えた半導体装置であって、前記下地層が、層
間絶縁膜と、前記層間絶縁膜上に全面に渡って配設され
た第１のエッチングストッパー膜と、前記第１のエッチ
ングストッパー膜上に、前記下部電極の平面パターンに
対応するパターンを有して配設された第２のエッチング
ストッパー膜とを有し、前記下部電極が、第２のエッチ
ングストッパー膜上に配設され、前記誘電体膜および前
記上部電極が、前記下部電極および、その下部の前記第
２のエッチングストッパー膜を被覆するように配設され
ている。
【００４３】本発明に係る請求項１３記載の半導体装置
は、前記下部電極が、白金族元素、または白金族元素を
含んだ酸化物を主成分として構成されている。
【００４４】本発明に係る請求項１４記載の半導体装置
の製造方法は、前記第１のエッチングストッパー膜が、
シリコン窒化膜で構成され、前記第２のエッチングスト
ッパー膜が、シリコン酸化膜で構成される。
【００４５】
【発明の実施の形態】＜Ａ．装置構成＞本発明に係る実
施の形態として、図１に半導体装置１００の断面構成を
示す。図１に示すように、シリコン基板１上には層間絶
縁膜６が配設され、シリコン基板１の表面内には、ＭＯ
Ｓトランジスタのソース・ドレイン層となる不純物拡散
層２が選択的に複数配設され、またＭＯＳトランジスタ
間を電気的に分離するとともに不純物拡散層２を含む活
性領域を規定する素子分離絶縁膜３が選択的に複数配設
されている。
【００４６】また、層間絶縁膜６内には、隣り合う不純
物拡散層２の間のシリコン基板１上に対応してＭＯＳト
ランジスタのゲート電極５が配設されている。なお、ゲ
ート電極５とシリコン基板１との間にはゲート絶縁膜４
が配設されている。
【００４７】また、層間絶縁膜６上には、第１のエッチ
ングストッパーとして厚さ２０ｎｍ程度のシリコン窒化
膜２１が配設され、シリコン窒化膜２１上には選択的に
厚さ１００ｎｍ程度のシリコン酸化膜２２が配設されて
いる。このシリコン酸化膜２２は、製造工程においては
第２のエッチングストッパーとして機能する。
【００４８】そして、シリコン酸化膜２２、シリコン窒
化膜２１および層間絶縁膜６を貫通して所定の不純物拡
散層２に達する複数のコンタクトプラグ１０（ストレー
ジノードコンタクト）が配設されている。
【００４９】また、層間絶縁膜６内にはビット線８が選
択的に配設され、当該ビット線８はコンタクトプラグ７
（ビット線コンタクト）を介して所定の不純物拡散層２
に接続されている。なお、コンタクトプラグ７および１
０は窒化チタンやポリシリコン等の導電体で構成されて
いる。
【００５０】シリコン酸化膜２２上にはキャパシタ下部
電極である白金膜２３が配設されており、シリコン酸化
膜２２の平面パターンは白金膜２３の平面パターンに合
致している。
【００５１】そして、シリコン酸化膜２２および白金膜
２３を被覆するようにキャパシタ誘電体膜１４が配設さ
れ、その上にはキャパシタ上部電極１５が配設されて、
キャパシタＣＰ１が構成されている。
【００５２】このような構成の半導体装置１００におい
ては、シリコン窒化膜２１の存在により、キャパシタ下
部電極の下層の絶縁膜のエッチング厚さが、シリコン酸
化膜２２の厚さに、均一に規定されるので、白金膜２３
のパターニングに際して、不均一エッチングが生じるこ
とが防止される。
【００５３】＜Ｂ．製造方法＞以下、半導体装置１００
の製造工程を順に示す断面図である図２〜図６を用い
て、上記効果についてさらに説明する。
【００５４】まず、図２に示す工程において、シリコン
基板１を準備し、素子間を電気的に分離するとともに素
子形成領域となる活性領域を規定する素子分離絶縁膜３
を形成する。そして、素子分離絶縁膜３で規定される活
性領域上に、ＭＯＳトランジスタのゲート絶縁膜４およ
びゲート電極５を選択的に形成する。そして、ゲート電
極５をマスクとして、シリコン基板１の主面内にソース
・ドレイン層となる不純物拡散層２を選択的に形成す
る。
【００５５】その後、ＭＯＳトランジスタを完全に覆う
ようにシリコン基板１上に層間絶縁膜６を形成する。こ
のとき、層間絶縁膜６内に、所定の不純物拡散層２に接
続されるコンタクトプラグ７（ビット線コンタクト）
と、該コンタクトプラグ７を介して所定の不純物拡散層
２に電気的に接続されるビット線８を形成する。
【００５６】そして、層間絶縁膜６上に第１のエッチン
グストッパーとして厚さ２０ｎｍ程度のシリコン窒化膜
２１を形成した後、シリコン窒化膜２１上に第２のエッ
チングストッパーとして厚さ１００ｎｍ程度のシリコン
酸化膜２２を、何れも減圧ＣＶＤ法などで形成する。
【００５７】なお、シリコン窒化膜２１の代わりに、Ｂ
ＳＴ（barium strontium titanate）、ＳＴ（ＳｒＴｉ
Ｏ3）、ＢＴ（ＢａＴｉＯ3）、ＰＺＴ（lead zirconate
titanate）、ＰＬＺＴ（Ｌａ添加ＰＺＴ）、ＰＴ（Ｐ
ｂＴｉＯ3）およびＰＺ（ＰｂＺｒＯ3）等の誘電体膜を
スパッタリング法で形成しても良い。
【００５８】そして、シリコン酸化膜２２、シリコン窒
化膜２１および層間絶縁膜６を貫通して所定の不純物拡
散層２に達するコンタクトホールを形成した後、窒化チ
タン等の導電体層をシリコン酸化膜２２に形成し、当該
導電体層をコンタクトホール内に充填する。その後、シ
リコン酸化膜２２の導電体層をＣＭＰ（chemical mecha
nical polishing）法などで平坦化することで、所定の
不純物拡散層２に電気的に接続される複数のコンタクト
プラグ１０を形成する。
【００５９】次に、図３に示す工程において、シリコン
酸化２２上に厚さ２００ｎｍ程度の白金膜２３を、例え
ばスパッタリング法により形成し、白金膜２３の上にハ
ードマスクとなる厚さ４００ｎｍ程度のシリコン酸化膜
２４を、例えばプラズマＣＶＤ法により形成する。ここ
で、図３〜図６においては、簡略化のため、ＭＯＳトラ
ンジスタの構造等については記載を省略している。
【００６０】なお、白金膜２３はシリコン酸化膜２２と
の密着力が弱いため、白金膜２３の下主面とシリコン酸
化膜２２との間、および白金膜２３の上主面とシリコン
酸化膜２４との間に、チタン膜あるいは窒化チタン（Ｔ
ｉＮ）膜等の薄い層（密着層）ＡＤ１およびＡＤ２を形
成することで、密着力を高めるようにしても良い。
【００６１】密着層ＡＤ１およびＡＤ２の厚さは１〜２
０ｎｍ（１０〜２００Å）であり、チタン膜および窒化
チタン膜の代わりに、タンタル（Ｔａ）、コバルト（Ｃ
ｏ）等の金属膜、およびこれらの窒化物膜、硫化窒化物
膜を形成しても良い。
【００６２】次に、図４に示す工程において、シリコン
酸化膜２４上に、キャパシタ下部電極のパターンに対応
するようにパターニングされたレジストマスクＲＭ１１
を形成し、レジストマスクＲＭ１１をエッチングマスク
としてシリコン酸化膜２４をエッチングによりパターニ
ングする。このエッチングにおいては、白金膜２３がエ
ッチングストッパーとなる。
【００６３】次に、図５に示す工程において、シリコン
酸化膜２４上に残るレジストマスクＲＭ１１を、例えば
酸素プラズマ処理等で除去した後、シリコン酸化膜２４
をハードマスクとして白金膜２３をドライエッチングに
よりパターニングする。このエッチング条件は、例えば
３７０℃の温度条件下で、塩素ガスおよびアルゴンガス
を使用し、それぞれの流量を１２０ｓｃｃｍおよび３０
ｓｃｃｍとし、反応室内の圧力を２０×０．１３３３Ｐ
ａ（２０ｍＴｏｒｒ）程度とする。
【００６４】また、このエッチングにおいては、高周波
（ＲＦ）放電により塩素ガスおよびアルゴンガスを励起
させて発生するプラズマを用いた反応性イオンエッチン
グ装置を使用し、プラズマの生成に使用されるＲＦパワ
ー（ソースパワー）を１ｋＷ、プラズマからウェハに入
射するイオンのエネルギーを調整するためにウェハに加
えられるバイアスパワーを３００Ｗとする。
【００６５】この場合、従来例で説明したように、シリ
コン基板１の主面上においては、最低温度領域３６０
℃、最高温度領域３８０℃となる温度分布が生じ、シリ
コン基板１の主面上で２０℃の温度差が生じる。
【００６６】そして、最低温度領域（３６０℃）でのオ
ーバーエッチング量を１０％とした場合、白金膜１２の
エッチング時間を図２０の特性から求めると、３分４０
秒となる。このときのシリコン酸化膜２２のエッチング
量は２５ｎｍとなる。
【００６７】一方、最高温度領域（３８０℃）での白金
膜１２のエッチング時間を図２０の特性から求めると、
約２分２０秒でエッチングが終了するため、１分２０秒
間はシリコン酸化膜２２がエッチングされ、そのエッチ
ング量は９８ｎｍとなる。従って、この状態では、シリ
コン酸化膜２２の突出部を含めた白金膜２３の高さは、
同じ基板上で、２２５ｎｍから２９８ｎｍまで変化して
いる。
【００６８】また、ハードマスクであるシリコン酸化膜
２４は、当初の厚さが４００ｎｍ程度であるので、３分
４０秒のエッチングでは、最大で１３０ｎｍ程度は残る
ことになる。なお、シリコン酸化膜２４の上部は、スパ
ッタエッチングにより削られて断面形状が三角形となっ
ている。
【００６９】次に、図６に示す工程において、例えばＣ
4Ｆ8等のエッチングガスを用いて、シリコン酸化膜２４
および２２のスパッタエッチングを行う。このときシリ
コン窒化膜２１は殆どエッチングされないため、シリコ
ン酸化膜２４および２２に対して十分にオーバーエッチ
ングとなる条件でエッチングを行うと、シリコン窒化膜
２１がエッチングストッパーとなり、白金膜２３上のシ
リコン酸化膜２４、および白金膜２３の下部以外のシリ
コン酸化膜２２が完全に除去され、白金膜２３の下部の
みにシリコン酸化膜２２が残り、シリコン酸化膜２２と
白金膜２３との積層体がシリコン窒化膜２１の表面から
突出した形状となる。
【００７０】この結果、基板上に温度分布が存在する場
合においても、キャパシタ下部電極の下層の絶縁膜のエ
ッチング厚さが、シリコン酸化膜２２の厚さに均一に規
定されることになる。これは、複数の基板間で温度分布
が存在する場合においても同様である。
【００７１】なお、上記シリコン酸化膜のエッチングに
より白金膜２３とシリコン酸化膜２４との間の密着層Ａ
Ｄ２は除去されるが、シリコン酸化膜２２と白金膜２３
との間の密着層ＡＤ１は残る。
【００７２】また、上述したシリコン酸化膜２２の膜厚
は一例であり、ウェハ温度、温度分布などにより最適膜
厚を変えるようにすれば良いが、一般にウェハ温度が高
温になるほど、また温度分布が小さくなるほどシリコン
酸化膜２２の膜厚を薄くできる。
【００７３】＜Ｃ．作用効果＞以上説明したように、本
発明に係る実施の形態の半導体装置の製造方法によれ
ば、化学的エッチングによりキャパシタ下部電極をパタ
ーニングする際に、同一基板上、あるいは複数の基板間
での温度分布に起因して発生する不均一エッチングを解
消でき、キャパシタ下部電極上に形成されるキャパシタ
誘電体膜による均一な厚さでの被覆を可能にできる。
【００７４】また、キャパシタ下部電極の下層の絶縁膜
中に形成される配線層、例えばビット線とキャパシタ上
部電極との間の寄生容量も均一にでき、容量設計が容易
となる。
【００７５】＜Ｄ．変形例１＞以上説明した本発明に係
る実施の形態においては、図６を用いて、白金膜２３上
のシリコン酸化膜２４および白金膜２３の下部以外のシ
リコン酸化膜２２をエッチングにより除去する工程を示
したが、このスパッタエッチングにより白金膜２３の上
部端縁部も若干除去され、曲率を有して丸みを帯びた形
状となる可能性がある。この場合、上部端縁部が丸みを
帯びることでキャパシタ下部電極の表面積が変化するこ
とになる。そして、上部端縁部の曲率を制御することは
困難であるため、複数のキャパシタ下部電極の表面積を
均一にするためには、白金膜２３の上部端縁部のエッチ
ングを防止することが望ましい。
【００７６】以下、図７〜図１０を用いて白金膜２３の
上部端縁部のエッチングを防止する製造方法について説
明する。なお。図７〜図１０においては、簡略化のた
め、ＭＯＳトランジスタの構造等については記載を省略
している。
【００７７】まず、図２を用いて説明した工程を経て、
シリコン酸化２２上に厚さ２００ｎｍ程度の白金膜２３
を、例えばスパッタリング法により形成する。なお、白
金膜２３の下主面とシリコン酸化膜２２との間に薄い密
着層ＡＤ１を形成しても良いことは言うまでもない。
【００７８】その後、図７に示す工程において、白金膜
２３上に犠牲膜として、厚さ２０ｎｍ程度の窒化チタン
（ＴｉＮ）膜３１を、例えばスパッタリング法により形
成する。なお、犠牲膜はＴｉＮに限らずＴｉＳｉＮ、Ａ
ｌＮ、ＴｉＡｌＮなどの材料、その他のＴｉあるいはＡ
ｌを主成分とした膜、およびＢＳＴ等の誘電体膜などで
も良く、シリコン酸化膜に対するエッチング選択比の小
さいものを使用すれば良い。また、厚さも２０ｎｍに限
定されるものではなく、シリコン酸化膜に対するエッチ
ング選択比等を考慮して決定すれば良い。
【００７９】その後、白金膜２３の上にハードマスクと
なる厚さ４００ｎｍ程度のシリコン酸化膜２４を、例え
ばプラズマＣＶＤ法により形成する。
【００８０】その後、シリコン酸化膜２４上に、キャパ
シタ下部電極のパターンに対応するようにパターニング
されたレジストマスク（図示せず）を形成し、当該レジ
ストマスクをエッチングマスクとしてシリコン酸化膜２
４をエッチングによりパターニングする。このエッチン
グにおいては、白金膜２３がエッチングストッパーとな
る。
【００８１】次に、図８に示す工程において、シリコン
酸化膜２４上に残るレジストマスクを、例えば酸素プラ
ズマ処理等で除去した後、シリコン酸化膜２４をハード
マスクとして窒化チタン膜３１および白金膜２３をドラ
イエッチングによりパターニングする。このときのエッ
チング条件は、実施の形態において図５を用いて説明し
た工程と同じである。
【００８２】このエッチングにより、ハードマスクであ
るシリコン酸化膜２４の上部は、スパッタエッチングに
より削られて断面形状が三角形となる。
【００８３】次に、図９に示す工程において、例えばＣ
4Ｆ8等のエッチングガスを用いて、シリコン窒化膜２１
をエッチングストッパーとしてシリコン酸化膜２４およ
び２２のスパッタエッチングを行い、白金膜２３上のシ
リコン酸化膜２４および白金膜２３の下部以外のシリコ
ン酸化膜２２を完全に除去する。
【００８４】このとき、窒化チタン膜３１の端縁部はス
パッタエッチングにより丸みを帯びるが、窒化チタン膜
３１の厚さを２０ｎｍ程度とすることで、完全に除去さ
れることはなく、白金膜２３の上部端縁部にまでスパッ
タエッチングが及ぶことが防止される。
【００８５】なお、実施の形態においては、白金膜２３
の上主面とシリコン酸化膜２２との間に薄い窒化チタン
膜を形成して密着層ＡＤ２とする構成を示したが、この
密着層ＡＤ２が厚ければ、窒化チタン膜３１と同様に白
金膜２３の保護膜としても機能することは言うまでもな
い。
【００８６】次に、図１０に示す工程において、窒化チ
タン膜３１をスパッタエッチングにより除去する。この
エッチング条件は、例えば、塩素ガスを使用し、ソース
パワーを５００〜２０００Ｗ、バイアスパワーを２０〜
５０Ｗの低バイアス条件とすることで、スパッタリング
の寄与が低い状態で反応性エッチングが進行し、窒化チ
タン膜３１は除去されるが、その下層の白金膜２３には
スパッタエッチングが及ばないようにできる。
【００８７】なお、犠牲膜としてＴｉＳｉＮ、ＡｌＮ、
ＴｉＡｌＮ、その他のＴｉあるいはＡｌを主成分とした
膜を用いた場合でも同様の手法で白金膜２３の上部端縁
部が丸みを帯びることを抑制できる。また、犠牲膜とし
て、ＢＳＴ、ＳＴ、ＢＴ、ＰＺＴ、ＰＬＺＴ、ＰＴおよ
びＰＺ等の誘電体膜を用いた場合には、例えば硝酸溶液
を用いたウエットエッチングを行うことで、白金膜２３
やその下地層を損なうことなく犠牲層を除去することが
できる。
【００８８】以上説明したように、白金膜２３上に犠牲
膜３１を形成し、ハードマスクの除去に際しての白金膜
２３の保護膜とすることで、白金膜２３の上部端縁部が
丸みを帯びることが抑制できる。
【００８９】また、犠牲膜３１の除去に際してはスパッ
タエッチングを低バイアス条件で行う、あるいはウエッ
トエッチングを行うことで、白金膜２３の上部端縁部が
丸みを帯びることが抑制できる。
【００９０】＜Ｅ．変形例２＞白金膜２３の上部端縁部
が丸みを帯びることを防止するには、ハードマスクの除
去をウエットエッチングにより行うことも有効である。
【００９１】以下、図１１〜図１４を用いて白金膜２３
の上部端縁部のエッチングを防止する製造方法について
説明する。なお。図１１〜図１４においては、簡略化の
ため、ＭＯＳトランジスタの構造等については記載を省
略している。
【００９２】まず、図２を用いて説明した工程を経て、
シリコン酸化２２上に厚さ２００ｎｍ程度の白金膜２３
を、例えばスパッタリング法により形成する。
【００９３】その後、図１１に示す工程において、白金
膜２３上にハードマスクとして厚さ７０ｎｍのＢＳＴ膜
４１を例えばスパッタリング法により形成する。なお、
白金膜２３の下主面とシリコン酸化膜２２との間および
白金膜２３の上主面とＢＳＴ膜４１との間に薄い密着層
ＡＤ１およびＡＤ２を形成しても良いことは言うまでも
ない。
【００９４】その後、ＢＳＴ膜４１上に、キャパシタ下
部電極のパターンに対応するようにパターニングされた
レジストマスク（図示せず）を形成し、当該レジストマ
スクをエッチングマスクとしてＢＳＴ膜４１をエッチン
グによりパターニングする。このエッチングにおいて
は、白金膜２３がエッチングストッパーとなる。
【００９５】次に、図１２に示す工程において、ＢＳＴ
膜４１上に残るレジストマスクを、例えば酸素プラズマ
処理等で除去した後、ＢＳＴ膜４１をハードマスクとし
て白金膜２３をドライエッチングによりパターニングす
る。このときのエッチング条件は、実施の形態において
図５を用いて説明した工程と同じである。
【００９６】このエッチングにおいては、白金膜２３の
ＢＳＴ膜４１に対する選択比は５〜７と大きく、ＢＳＴ
膜４１は３０ｎｍ程度しかエッチングされない。
【００９７】次に、図１３に示す工程において、例えば
Ｃ4Ｆ8等のエッチングガスを用いて、シリコン窒化膜２
１をエッチングストッパーとしてシリコン酸化膜２２の
スパッタエッチングを行い、白金膜２３の下部以外のシ
リコン酸化膜２２を完全に除去する。
【００９８】このエッチングにおいては、シリコン酸化
膜２２のＢＳＴ膜４１に対する選択比は４〜５であり、
ＢＳＴ膜４１は２０ｎｍ程度しかエッチングされず、白
金膜２３上には２０ｎｍ程度のＢＳＴ膜４１が残る。
【００９９】その後、図１４に示す工程において、例え
ば硝酸溶液を用いたウエットエッチングにより、白金膜
２３上に残るＢＳＴ膜４１を除去する。
【０１００】このように、ハードマスクとしてＢＳＴ膜
４１を用いることで、白金膜２３のハードマスクに対す
る選択比が大きくなり、白金膜２３のパターニングに際
して、キャパシタ下部電極として残すべき白金膜２３の
上部端縁部が丸みを帯びることが抑制できるとともに、
硝酸溶液を用いたウエットエッチングによりＢＳＴ膜４
１を除去することで、白金膜２３やその下地層を損なう
ことなくＢＳＴ膜４１を完全に除去することができる。
【０１０１】なお、ＢＳＴ膜４１の除去には、硝酸に限
らずフッ酸、塩酸の混合液を用いたウエットエッチング
も有効である。
【０１０２】また、ハードマスクとしてはＢＳＴに限定
されず、ＰＺＴ等の誘電体や、その他の金属酸化物、例
えば、ＴｉＯ2、ＺｒＯ2、ＳｒＴｉＯ3、ＢａＴｉＯ3等
も有効であり、ハードマスクの材質に合わせてエッチン
グ液を選択すれば良い。
【０１０３】なお、ＢＳＴは、キャパシタ誘電体膜１４
として使用することができるので、ＢＳＴ膜等の高誘電
率の絶縁膜をハードマスクとして用いる場合は、除去せ
ずに残す場合もある。
【０１０４】
【発明の効果】本発明に係る請求項１記載の半導体装置
の製造方法によれば、第２のエッチングストッパー膜を
エッチングストッパーとして、少なくとも導電体膜をパ
ターニングして下部電極を形成し、第１のエッチングス
トッパー膜をエッチングストッパーとして、少なくとも
下部電極の下部以外の第２のエッチングストッパー膜を
完全に除去するので、導電体膜のパターニングを化学的
エッチングにより行う場合に、同一基板上、あるいは複
数の基板間に温度分布が生じても、下部電極の下部の第
２のエッチングストッパー膜のエッチング厚さは、第２
のエッチングストッパー膜の厚さに均一に規定されるこ
とになる。このため、温度分布に起因して発生する下地
層の不均一エッチングを解消でき、下部電極上に被覆さ
れる誘電体膜を均一な厚さにできる。また、層間絶縁膜
中に配線層が形成される場合、配線層と上部電極との間
の寄生容量も均一になり、容量設計が容易となる。
【０１０５】本発明に係る請求項２記載の半導体装置の
製造方法によれば、導電体膜を、白金族元素、または白
金族元素を含んだ酸化物を主成分として形成するので、
キャパシタの誘電体膜を高誘電率の材料で構成する場合
に適している。
【０１０６】本発明に係る請求項３記載の半導体装置の
製造方法によれば、エッチングレートが互いに異なる第
１および第２のエッチングストッパー膜を容易に得るこ
とができる。
【０１０７】本発明に係る請求項４記載の半導体装置の
製造方法によれば、ハードマスクをシリコン酸化膜で形
成し、第２のエッチングストッパー膜の除去に際して
は、ハードマスクも併せて除去するので、製造工程を簡
略化できる。
【０１０８】本発明に係る請求項５記載の半導体装置の
製造方法によれば、導電体膜上に、第２のエッチングス
トッパー膜に対するエッチング選択比の小さい犠牲膜を
形成するので、第２のエッチングストッパー膜を完全に
除去する際に、犠牲膜が下部電極の保護膜となり、下部
電極の上部端縁部が丸みを帯びることが抑制できる。そ
の結果、下部電極の表面積が変化することを防止して、
キャパシタが複数ある場合に、下部電極の表面積を均一
にできる。
【０１０９】本発明に係る請求項６記載の半導体装置の
製造方法によれば、下部電極の保護膜として有効な犠牲
膜を得ることができる。
【０１１０】本発明に係る請求項７記載の半導体装置の
製造方法によれば、犠牲膜がＴｉ、ＴｉＮ、ＴｉＳｉ
Ｎ、ＡｌＮ、ＴｉＡｌＮの場合に、下部電極や下地層を
損なうことなく犠牲膜を除去することができる。
【０１１１】本発明に係る請求項８記載の半導体装置の
製造方法によれば、犠牲膜がＢＳＴ、ＳＴ、ＢＴ、ＰＺ
Ｔ、ＰＬＺＴ、ＰＴおよびＰＺの何れかである場合に、
下部電極や下地層を損なうことなく犠牲膜を除去するこ
とができる。
【０１１２】本発明に係る請求項９記載の半導体装置の
製造方法によれば、ハードマスクを金属酸化物で形成す
ることで、導電体膜を白金族元素、または白金族元素を
含んだ酸化物を主成分として形成した場合に、導電体膜
のハードマスクに対する選択比が大きくなり、導電体膜
のパターニングに際して、下部電極として残すべき導電
体膜の上部端縁部が丸みを帯びることが抑制できる。
【０１１３】本発明に係る請求項１０記載の半導体装置
の製造方法によれば、金属酸化物を誘電体とすること
で、下部電極上に金属酸化物を残した状態で誘電体膜を
形成することも可能になる。
【０１１４】本発明に係る請求項１１記載の半導体装置
の製造方法によれば、誘電体が高誘電率を有するＢＳ
Ｔ、ＳＴ、ＢＴ、ＰＺＴ、ＰＬＺＴ、ＰＴおよびＰＺの
何れかであるので、下部電極上に形成する誘電体膜との
適合性が良好になる。
【０１１５】本発明に係る請求項１２記載の半導体装置
によれば、第１のエッチングストッパー膜の存在によ
り、層間絶縁膜のエッチング厚さが、第２のエッチング
ストッパー膜の厚さに、均一に規定されるので、下部電
極のパターニングに際して、不均一エッチングが生じる
ことが防止される。
【０１１６】本発明に係る請求項１３記載の半導体装置
によれば、下部電極が、白金族元素、または白金族元素
を含んだ酸化物を主成分として構成されるので、キャパ
シタの誘電体膜を高誘電率の材料で構成する場合に適し
ている。
【０１１７】本発明に係る請求項１４記載の半導体装置
によれば、エッチングレートが互いに異なる第１および
第２のエッチングストッパー膜を容易に得ることができ
る。
【図面の簡単な説明】
【図１】 本発明に係る実施の形態の半導体装置の構成
を説明する断面図である。
【図２】 本発明に係る実施の形態の半導体装置の製造
工程を説明する断面図である。
【図３】 本発明に係る実施の形態の半導体装置の製造
工程を説明する断面図である。
【図４】 本発明に係る実施の形態の半導体装置の製造
工程を説明する断面図である。
【図５】 本発明に係る実施の形態の半導体装置の製造
工程を説明する断面図である。
【図６】 本発明に係る実施の形態の半導体装置の製造
工程を説明する断面図である。
【図７】 本発明に係る実施の形態の変形例の製造工程
を説明する断面図である。
【図８】 本発明に係る実施の形態の変形例の製造工程
を説明する断面図である。
【図９】 本発明に係る実施の形態の変形例の製造工程
を説明する断面図である。
【図１０】 本発明に係る実施の形態の変形例の製造工
程を説明する断面図である。
【図１１】 本発明に係る実施の形態の変形例の製造工
程を説明する断面図である。
【図１２】 本発明に係る実施の形態の変形例の製造工
程を説明する断面図である。
【図１３】 本発明に係る実施の形態の変形例の製造工
程を説明する断面図である。
【図１４】 本発明に係る実施の形態の変形例の製造工
程を説明する断面図である。
【図１５】 従来の半導体装置の製造工程を説明する断
面図である。
【図１６】 従来の半導体装置の製造工程を説明する断
面図である。
【図１７】 従来の半導体装置の製造工程を説明する断
面図である。
【図１８】 従来の半導体装置の製造工程を説明する断
面図である。
【図１９】 従来の半導体装置の製造工程を説明する断
面図である。
【図２０】 白金、シリコン窒化膜およびシリコン酸化
膜のエッチングレートの温度依存性を示す図である。
【図２１】 従来の半導体装置の製造方法の問題点を説
明する図である。
【図２２】 従来の半導体装置の製造方法の問題点を説
明する図である。
【符号の説明】
６ 層間絶縁膜、１４ キャパシタ誘電体膜、１５ キ
ャパシタ上部電極、２１ シリコン窒化膜、２２ シリ
コン酸化膜、２３ 白金膜（キャパシタ下部電極）、３
１ 窒化チタン膜、４１ ＢＳＴ膜。

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 下地層の上に選択的に形成された下部電
    極と、該下部電極を覆う誘電体膜と、該誘電体膜を間に
    挟んで前記下部電極に対向して配設された上部電極とを
    有するキャパシタを備えた半導体装置の製造方法であっ
    て、 (ａ)前記下地層として、層間絶縁膜上に、互いに材質が
    異なる第１および第２のエッチングストッパー膜を順に
    形成する工程と、 (ｂ)前記第２のエッチングストッパー膜上に、前記下部
    電極となる導電体膜を形成する工程と、 (ｃ)前記導電体膜上に、前記下部電極の平面パターンに
    対応するパターンを有するハードマスクを形成する工程
    と、 (ｄ)前記ハードマスクをエッチングマスクとし、前記第
    ２のエッチングストッパー膜をエッチングストッパーと
    して、少なくとも前記導電体膜をパターニングして前記
    下部電極を形成する工程と、 (ｅ)前記第１のエッチングストッパー膜をエッチングス
    トッパーとして、少なくとも前記下部電極の下部以外の
    前記第２のエッチングストッパー膜を完全に除去する工
    程と、 (ｆ)前記下部電極および、その下部に残る前記第２のエ
    ッチングストッパー膜を被覆するように前記誘電体膜お
    よび前記上部電極を形成する工程と、を備える半導体装
    置の製造方法。
  2. 【請求項２】 前記工程(ｂ)は、 前記導電体膜を、白金族元素、または白金族元素を含ん
    だ酸化物を主成分として形成する工程を含む、請求項１
    記載の半導体装置の製造方法。
  3. 【請求項３】 前記工程(ａ)は、 前記第１のエッチングストッパー膜をシリコン窒化膜で
    形成し、 前記第２のエッチングストッパー膜をシリコン酸化膜で
    形成する工程を含む、請求項１記載の半導体装置の製造
    方法。
  4. 【請求項４】 前記工程(ｃ)は、 前記ハードマスクをシリコン酸化膜で形成する工程を含
    み、 前記工程(ｅ)は、 前記ハードマスクも併せて除去する工程を含む、請求項
    ３記載の半導体装置の製造方法。
  5. 【請求項５】 前記工程(ｃ)に先だって、 前記導電体膜上に、前記第２のエッチングストッパー膜
    に対するエッチング選択比の小さい犠牲膜を形成する工
    程と、 前記工程(ｆ)に先だって、 前記下部電極上に残る前記犠牲膜を除去する工程と、を
    さらに備え、 前記工程(ｄ)は、 前記ハードマスクをエッチングマスクとして、前記犠牲
    膜もパターニングする工程を含む、請求項１記載の半導
    体装置の製造方法。
  6. 【請求項６】 前記犠牲膜は、Ｔｉ、ＴｉＮ、ＴｉＳｉ
    Ｎ、ＡｌＮ、ＴｉＡｌＮ、ＢＳＴ（barium strontium t
    itanate）、ＳＴ（ＳｒＴｉＯ3）、ＢＴ（ＢａＴｉ
    Ｏ3）、ＰＺＴ（lead zirconate titanate）、ＰＬＺＴ
    （Ｌａ添加ＰＺＴ）、ＰＴ（ＰｂＴｉＯ3）およびＰＺ
    （ＰｂＺｒＯ3）から選択される何れかである、請求項
    ５記載の半導体装置の製造方法。
  7. 【請求項７】 前記犠牲膜を除去する工程は、前記犠牲
    膜がＴｉ、ＴｉＮ、ＴｉＳｉＮ、ＡｌＮ、およびＴｉＡ
    ｌＮから選択される何れかである場合は、反応性イオン
    エッチングにより前記犠牲膜を除去する工程を含み、 イオンによるスパッタリングの寄与が低い状態でエッチ
    ングが進行する条件を選択する、請求項６記載の半導体
    装置の製造方法。
  8. 【請求項８】 前記犠牲膜を除去する工程は、前記犠牲
    膜がＢＳＴ、ＳＴ、ＢＴ、ＰＺＴ、ＰＬＺＴ、ＰＴおよ
    びＰＺから選択される何れかである場合は、ウエットエ
    ッチングにより前記犠牲膜を除去する工程を含む、請求
    項６記載の半導体装置の製造方法。
  9. 【請求項９】 前記工程(ｃ)は、 前記ハードマスクを金属酸化物で形成する工程を含み、 前記工程(ｆ)に先だって、前記下部電極上に残る前記金
    属酸化物を除去する工程をさらに備える、請求項２記載
    の半導体装置の製造方法。
  10. 【請求項１０】 前記金属酸化物は誘電体である、請求
    項９記載の半導体装置の製造方法。
  11. 【請求項１１】 前記誘電体は、ＢＳＴ、ＳＴ、ＢＴ、
    ＰＺＴ、ＰＬＺＴ、ＰＴおよびＰＺから選択される何れ
    かである、請求項１０記載の半導体装置の製造方法。
  12. 【請求項１２】 下地層の上に選択的に配設された下部
    電極と、該下部電極を覆う誘電体膜と、該誘電体膜を間
    に挟んで前記下部電極に対向して配設された上部電極と
    を有するキャパシタを備えた半導体装置であって、 前記下地層は、 層間絶縁膜と、 前記層間絶縁膜上に全面に渡って配設された第１のエッ
    チングストッパー膜と、 前記第１のエッチングストッパー膜上に、前記下部電極
    の平面パターンに対応するパターンを有して配設された
    第２のエッチングストッパー膜と、を有し、前記下部電
    極は、第２のエッチングストッパー膜上に配設され、 前記誘電体膜および前記上部電極は、 前記下部電極および、その下部の前記第２のエッチング
    ストッパー膜を被覆するように配設される、半導体装
    置。
  13. 【請求項１３】 前記下部電極は、白金族元素、または
    白金族元素を含んだ酸化物を主成分として構成される、
    請求項１２記載の半導体装置。
  14. 【請求項１４】 前記第１のエッチングストッパー膜
    は、シリコン窒化膜で構成され、 前記第２のエッチングストッパー膜は、シリコン酸化膜
    で構成される、請求項１２記載の半導体装置。
JP2002021171A 2002-01-30 2002-01-30 半導体装置およびその製造方法 Pending JP2003224207A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002021171A JP2003224207A (ja) 2002-01-30 2002-01-30 半導体装置およびその製造方法
TW091119656A TW558766B (en) 2002-01-30 2002-08-29 Semiconductor device and method of manufacturing the same
US10/246,521 US6764896B2 (en) 2002-01-30 2002-09-19 Semiconductor manufacturing method including patterning a capacitor lower electrode by chemical etching
KR1020020060086A KR20030065280A (ko) 2002-01-30 2002-10-02 반도체장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002021171A JP2003224207A (ja) 2002-01-30 2002-01-30 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2003224207A true JP2003224207A (ja) 2003-08-08

Family

ID=27606304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002021171A Pending JP2003224207A (ja) 2002-01-30 2002-01-30 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US6764896B2 (ja)
JP (1) JP2003224207A (ja)
KR (1) KR20030065280A (ja)
TW (1) TW558766B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218426A (ja) * 2008-03-11 2009-09-24 Tdk Corp 誘電体素子の製造方法
US8241980B2 (en) 2007-03-27 2012-08-14 Fujitsu Semiconductor Limited Semiconductor device and manufacturing method thereof

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008531761A (ja) * 2005-02-09 2008-08-14 フレクシトラル・インコーポレーテッド プロフレグランスおよびプロフレーバラント組成物
KR20060102125A (ko) * 2005-03-23 2006-09-27 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
US7659210B2 (en) * 2007-05-14 2010-02-09 Micron Technology, Inc. Nano-crystal etch process
KR101206250B1 (ko) * 2009-10-13 2012-11-28 주식회사 엘지화학 식각 마스크 패턴 형성용 페이스트 및 이의 스크린 인쇄법을 이용한 실리콘 태양전지의 제조방법
KR101684916B1 (ko) 2012-11-02 2016-12-09 삼성전자주식회사 반도체 소자 및 그 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0175017B1 (ko) 1995-10-23 1999-04-01 윤종용 알루미나 형성장치 및 알루미나 마스크를 이용한 식각 방법
JP3108374B2 (ja) 1996-01-26 2000-11-13 松下電子工業株式会社 半導体装置の製造方法
KR100224660B1 (ko) 1996-06-17 1999-10-15 윤종용 백금-폴리실리콘 게이트 형성방법
JP2000114245A (ja) * 1998-10-05 2000-04-21 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2000183303A (ja) 1998-12-11 2000-06-30 Hitachi Ltd 半導体集積回路装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8241980B2 (en) 2007-03-27 2012-08-14 Fujitsu Semiconductor Limited Semiconductor device and manufacturing method thereof
US8466021B2 (en) 2007-03-27 2013-06-18 Fujitsu Semiconductor Limited Semiconductor device and manufacturing method thereof
JP2009218426A (ja) * 2008-03-11 2009-09-24 Tdk Corp 誘電体素子の製造方法

Also Published As

Publication number Publication date
TW558766B (en) 2003-10-21
US6764896B2 (en) 2004-07-20
KR20030065280A (ko) 2003-08-06
US20030143805A1 (en) 2003-07-31

Similar Documents

Publication Publication Date Title
KR100465374B1 (ko) 반도체장치및그제조방법
US6798010B2 (en) Ferroelectric memory devices
EP1353370A2 (en) Semiconductor memory capacitor and method for fabricating the same
US6432767B2 (en) Method of fabricating semiconductor device
US20020185683A1 (en) Semiconductor storage device and method of producing same
JP2003273326A (ja) 半導体装置及びその製造方法
JP2003257942A (ja) 半導体装置の製造方法
US7547638B2 (en) Method for manufacturing semiconductor device
JP3166746B2 (ja) キャパシタ及びその製造方法
JP2003332536A (ja) 半導体装置の製造方法
US6764896B2 (en) Semiconductor manufacturing method including patterning a capacitor lower electrode by chemical etching
JP2003086771A (ja) 容量素子、半導体記憶装置及びその製造方法
JP2001308287A (ja) 半導体装置、及びその製造方法
JP2001036024A (ja) 容量及びその製造方法
JP2000223666A (ja) 半導体メモリ素子の製造方法
KR19980032584A (ko) 유전체 커패시터, 유전체 메모리 디바이스, 및 그 제조 방법
US20070184626A1 (en) Method of manufacturing ferroelectric capacitor and method of manufacturing semiconductor memory device
JP2001210807A (ja) 半導体素子のキャパシタ製造方法
JP4551725B2 (ja) 半導体装置の製造方法
JPWO2006011196A1 (ja) 半導体装置とその製造方法
JPH09135007A (ja) 半導体装置及びその製造方法
JP2005142453A (ja) 半導体装置の製造方法及び半導体装置
JP4467891B2 (ja) 半導体装置の製造方法
JP2007242928A (ja) 強誘電体メモリ装置の製造方法及び強誘電体メモリ装置
JP2006210436A (ja) 強誘電体キャパシタの製造方法