JP2006210436A - 強誘電体キャパシタの製造方法 - Google Patents

強誘電体キャパシタの製造方法 Download PDF

Info

Publication number
JP2006210436A
JP2006210436A JP2005017450A JP2005017450A JP2006210436A JP 2006210436 A JP2006210436 A JP 2006210436A JP 2005017450 A JP2005017450 A JP 2005017450A JP 2005017450 A JP2005017450 A JP 2005017450A JP 2006210436 A JP2006210436 A JP 2006210436A
Authority
JP
Japan
Prior art keywords
film
ferroelectric
manufacturing
ferroelectric capacitor
capacitor according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005017450A
Other languages
English (en)
Other versions
JP4861627B2 (ja
Inventor
Motoki Kobayashi
元樹 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2005017450A priority Critical patent/JP4861627B2/ja
Priority to US11/335,582 priority patent/US20060166379A1/en
Publication of JP2006210436A publication Critical patent/JP2006210436A/ja
Application granted granted Critical
Publication of JP4861627B2 publication Critical patent/JP4861627B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32138Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only pre- or post-treatments, e.g. anti-corrosion processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 強誘電体キャパシタのドライエッチングにおいて、強誘電体膜側壁部にエッチングダメージ層形成され、キャパシタ特性が劣化してしまう。
【解決手段】下部電極、強誘電体膜及び上部電極が積層された強誘電体キャパシタの製造方法において、一括ドライエッチングし、上部電極、強誘電体膜、下部電極を加工形成し、強誘電体キャパシタの側壁部に付着した反応生成物の除去処理を行い、そして、濃硫酸により洗浄し、強誘電体膜側壁部の不動態化処理を行う。
【選択図】 図2

Description

本発明は、強誘電体キャパシタを含む半導体装置の製造方法に係り、特に、強誘電体キャパシタ部のエッチング方法に関するものである。
強誘電体キャパシタの製造工程では、微細化のためドライエッチングにより加工することが一般的であるが、ドライエッチングが行われることにより強誘電体膜にエッチングダメージが生じ、キャパシタにリーク電流が発生してしまうという問題がある。高性能のリーク電流のない強誘電体キャパシタを実現するためには、エッチングダメージ層を除去する必要があり、例えば、ウエットエッチングによりダメージ層を除去する方法が知られている(特許文献1)。
また、強誘電体キャパシタをドライエッチングする際には、エッチングによる反応生成物がキャパシタ側壁部に付着し、リーク電流の発生原因となるため、ウエットエッチング等により反応生成物を除去している(特許文献2、特許文献3)
特開2004−260177 特開平8−296067 特開2000−173999
しかしながら、上部電極、強誘電体膜及び下部電極が積層している強誘電体キャパシタをドライエッチングする方法、特に一括エッチングする形成方法では、白金(Pt)等の下部電極をドライエッチングする際に、還元性のある塩素(Cl2)にガスが一般的に用いられるため、強誘電体膜にダメージ層が形成され易く、塩化物等の反応生成物も付着し易い。
ダメージ層は、強誘電体膜の露出する側面から内部に侵入するように形成され、強誘電体膜の誘電分極特性が劣化し、その結果、上部電極から下部電極へリーク電流が発生する。ドライエッチング後のウエットエッチング工程では、反応生成物は除去できるが、ダメージ層の完全なる除去は難しく、ダメージ層を助長させるおそれさえもあった。
本発明は、マスク膜を用いて、下部電極、強誘電体膜及び上部電極が積層された強誘電体キャパシタを一括ドライエッチングし、強誘電体キャパシタの側壁部に付着した反応生成物除去の処理を行った後、強誘電体膜側壁部の不動態化処理をおこない、ドライエッチング時のダメージを回復するものである。
本発明の製造方法では、積層構造のキャパシタを一括ドライエッチングした後、洗浄液として金属材料を不動態化できる濃硫酸を用いることにより、強誘電体膜の残留分極の劣化を防止しでき、ドライエッチングする際に強誘電体膜に形成されたダメージ層を効果的に除去でき、その結果、キャパシタ部のリーク電流を抑制する。そして、本発明によれば、側壁残さのないエッチング形状とキャパシタ特性の向上を実現し、信頼性に優れた強誘電体キャパシタを歩留まりよく、さらに低コストで製造することができる。
本発明の実施形態に係る強誘電体キャパシタを含む半導体装置の製造方法を、図1及び図2を参照して説明する。図1及び図2は、半導体装置の製造工程を示す断面図である。
従来技術と同様に、シリコン(Si)の半導体基板1に素子分離絶縁膜2、ソース・ドレイン拡散層3を形成し、さらに半導体基板1上にゲート絶縁膜及びゲート電極を形成してMOSトランジスタ4を形成する。その後、半導体基板1上に絶縁膜5を形成してトランジスタ4を覆い、絶縁膜5を平坦化する。絶縁膜5に開口部6を形成して拡散層3を露出し、窒化チタン(TiN)からなるバリア膜7及びタングステン(W)からなるプラグ電極8を開口部6に埋め込む(図1(a))。
次に、プラグ電極8の酸化防止膜としてTiAlN膜を50nm厚スパッタ法で形成し、連続して密着層として400nmのIr膜及び100nmのIrO2膜を順次スパッタ法で形成し、さらに、50nmのPt膜をスパッタ法により形成する。TiAlN膜、Ir膜及びIrO2膜の積層膜が下部電極9を構成する。
続いて、強誘電体膜10としてSBT(タンタル酸ストロンチウムビスマス:SrBi2Ta29)膜をゾルゲル法により形成する。ここでは、SBT膜の形成方法は、3層塗りとする。具体的には、SBTを溶解した前駆体溶液を下部電極9上に第1回目のスピンオン後、700℃で結晶化アニール、前駆体溶液を下部電極9上に第2回目のスピンオン後、700℃で結晶化アニール、前駆体溶液を下部電極9上に第3回目のスピンオン後、800℃で結晶化アニールする。強誘電体膜10の膜厚は、例えば100nmとする。さらに、上部電極11としてPt膜をスパッタ法で形成する。下部電極9、強誘電体膜10及び上部電極11の積層構造となっている(図1(b))。
その後、ハードマスクとして用いるTiN膜の第1マスク膜12をスパッタ法により100nm形成し、同様に第1マスク膜12上に第2マスク膜13としてP−TEOS(プラズマテトラエトキシシラン)酸化膜をプラズマCVD法により100nm形成する。
次に、第2マスク膜13上にレジスト14を形成し、通常のリソグラフィ法を用いてレジスト14にキャパシタパターンを転写し、レジスト14をマスクとして第2マスク膜13、第1マスク膜12を加工する(図1(c))。第2マスク膜13のエッチングはC48/Ar/O2混合ガスを用い、第1マスク膜12のエッチングにはBCl3/Cl2混合ガスを用いる。そして、通常の酸素(O2)プラズマアッシング及び硫酸洗浄を用いてレジスト除去が行われる。ここでは、硫酸洗浄を用いたが、有機系剥離剤を用いることも可能である。
次に、上部電極11、強誘電体膜10及び下部電極9を一括エッチングする。まず、第2マスク膜13をマスクとして上部電極11のPt膜をエッチングする。エッチングは、平行平板型RIE装置を用い、Cl2/O2=5/15sccmまたはCl2/O2/Ar=5/15/10sccmの混合ガスを用い、ガス圧力2mTorr、周波数13.56MHzのRFパワー1000W、450KHzのRFパワー100Wとする条件で行われる。なお、エッチングガスは、Cl2/Ar混合ガスを用いても良い。
Ptをできるだけ高速にエッチングするために、Cl2プラズマ中でPt塩化物が自発的に揮発する350〜450℃程度にウェハ温度を上昇させて行うことが好ましい。ウエハ温度を高くすることにより、Pt塩化物等の反応生成物が強誘電体膜10の側壁に再付着することを抑制できる。
さらに、強誘電体SBT膜をエッチングする。ウエハ温度25〜350℃、Cl2/Ar=10/10sccm、ガス圧力1mTorr、13.56MHzのRFパワー550W、450KHzのRFパワー120Wとする条件にて行う。エッチングガスは、Cl2ガス、Cl2/O2混合ガスまたはCl2/O2/Ar混合ガスを用いても良い。
そして、強誘電体膜12のエッチング後、下部電極11のPt膜、IrO2膜、Ir膜、TiAlN膜をエッチングする(図2(a))。ウエハの温度350〜450℃、Cl2/O2=5/15sccmの混合ガス、または、Cl2/O2/Ar=5/15/10sccmの混合ガス、ガス圧力1または2mTorr、13.56MHzのRFパワー1000W、450kHzのRFパワー100Wの条件にて行われる。エッチングガスは、Cl2/Ar混合ガスを用いても良い。下部電極のエッチングにより、強誘電体キャパシタ部が形成される。
下部電極までエッチングした後、同一装置内でアッシングを行う。N2/O2=180/1320sccmの混合ガス、ウエハ温度175℃にてアッシングを行う。アッシングにより基板表面に付着した反応生成物が除去除去される。別の装置でアッシングする場合、装置から被処理基板を取り出すので、電極材料および強誘電体とエッチングガスから成る反応生成物が、大気中の水分と反応し異物を生じる場合があり、同一装置内にてアッシングまで行ってから被処理基板を取り出すことが望ましい。
アッシングにて除去しきれない反応生成物は洗浄によって行われる。洗浄には89%の濃硫酸を用いられ、濃硫酸処理後、純水洗浄が行われる。付着している反応生成物は、電極材料であるPt、Ir、および、強誘電体ストロンチウムSt、ビスマスBi、タンタルTa等から構成されている。89%の濃硫酸は金属を不動態化するため電極材料および強誘電体を溶解しない。しかし、その後の純水洗浄時、非常に短時間であるが希硫酸となるため極わずかに金属系の反応生成物を溶解することができる。
続いて、第2マスク膜13及び第1マスク膜12除去しキャパシタ部が形成される(図2(b))。さらに、絶縁膜15のCVD酸化膜をCVD法を用いて形成し、エッチバック、CMP法等を用いて絶縁膜15の平坦化を行う(図2(c))。その後、図示しないが、コンタクトホールの開口を行い、MOSトランジスタ及び強誘電体キャパシタに等に接続する配線を形成し、強誘電体キャパシタを有する半導体装置が完成する。
ここで、強誘電体キャパシタの特性について説明する。上部電極11、強誘電体膜10及び下部電極11からなる積層膜のエッチング工程において、強誘電体膜10が露出するとドライエッチング雰囲気の塩素ガス等による還元反応が起こる。強誘電体膜10としてのSBT系酸化物は還元反応により強誘電体の特性である誘電分極を弱める。このような誘電分極の弱い部分がダメージ層である。ダメージ層は、図3(a)及び図3(b)に示すように、エッチング時に雰囲気に曝される強誘電体膜の側面から内部に侵入するように強誘電体膜の周辺部に形成される。
このダメージ層は、強誘電体キャパシタの面積が小面積(図3(a))であっても、大面積(図3(b))であっても、ほぼ同程度の大きさで形成されるため、高集積化のために強誘電体キャパシタを微細化するほど、強誘電体キャパシタの有効面積に対するダメージ層の割合が相対的に増大し、ダメージの影響度が大きくなる。図4(a)及び図4(b)に示すヒステリシス曲線で明らかなように、強誘電体キャパシタが小面積の場合に、強誘電体キャパシタが大面積の場合に比較して残留分極量がより低くなる。
本実施例の効果を確認するため、テストパターンとして1.4um2のSBT強誘電体キャパシタを用い、一括ドライエッチング後、89%濃硫酸及び純水による洗浄処理を行った。図5は本実験における洗浄後のSBT膜の残留分極量である。濃硫酸で洗浄しても、濃硫酸で洗浄せず純水のみで洗浄しても、洗浄後の残留分極量には影響しない。この結果は、濃硫酸での洗浄により溶解するのは反応生成物だけであって、残留分極量の減少の原因となる強誘電体のダメージ層の形成が、助長されていないことを示している。
また、図5に示されているように、ドライエッチング後に、濃硫酸及び純水洗浄を用いた場合のキャパシタリーク電流も測定された。濃硫酸で洗浄した場合、純水のみで洗浄した場合と比較して、キャパシタリーク電流が一桁程度減少しており、ドライエッチングがなされていないSBT膜自体のリーク電流特性と、同等レベルとなっていることが分かる。これは、濃硫酸でのリーク電流の原因となるSBT膜のダメージ層が、除去されたことを示している。SBT膜の場合、ダメージ層は、Sr、Bi、Taがエッチングガスにより還元劣化し、酸化物から金属的になるため電気伝導度が大きくなり、リーク電流が増加すると考えられている。本実験では、濃硫酸によりSBT膜中の金属が不動態化されたためリーク電流が減少したものと考えられる。
本発明によれば、積層構造のキャパシタを一括エッチングする際、ドライエッチング後の洗浄に、金属材料を不動態化できる濃硫酸を用いることにより、残留分極量の増加を抑制し、かつ、キャパシタリーク電流を減少できる。積層構造のキャパシタを一括エッチングする際、パターン側壁に形成される反応生成物は電極材料であるPt、Irおよび強誘電体ストロンチウムSt、ビスマスBi、タンタルTa等から構成されており、不動態化できる濃度以上の濃硫酸は電極材料および強誘電体を溶解しない。しかし、その後の純水洗浄時、非常に短時間であるが希硫酸となるため、極僅かに金属系の反応生成物を溶解することができる効果による。
本実施の形態では、強誘電体膜としてSBT膜を例にとって説明したが、PZT(PbTiO3−PbZrO3:チタン酸ジルコン酸鉛)等の酸化金属系の強誘電体膜を用いた場合にも適用可能である。また、本実施形態では、強誘電体膜にSBT膜、SBT膜の形成方法としてゾルゲル法を用いた場合について説明したが、CVD法などの他の形成方法によるSBT膜にも適用可能である。
さらに、本実施の形態では、プラグ電極8の酸化防止膜としてTiAlN膜を、密着層としてIr膜/IrO2膜を、主電極膜にPt膜からなる積層構造の下部電極9を構成したが、プラグ電極8の酸化防止膜はTiAlN膜に限定するものではなく、他の酸化防止膜を用いた場合にも本発明が適用可能である。また、上部電極11および下部電極9をアイランド状及びストライプ状の何れに形成した場合にも、本発明は適用できる。
本発明の製造方法においては、側壁残さのないエッチング形状とキャパシタ特性の向上を実現し、信頼性に優れた強誘電体キャパシタを歩留まりよく、さらに低コストで製造することができる。
本発明における実施の形態に係る半導体装置の製造方法を説明する工程断面図である。 図1に引き続き、本発明における実施の形態に係る半導体装置の製造方法を説明する工程断面図である。 強誘電体キャパシタ面積とダメージ層の面積との関係を説明するための、強誘電体キャパシタ断面図。 強誘電体キャパシタ面積と分極量との関係を説明するための、ヒステリシス曲線である。 テストパターンを用いて実験した、強誘電体キャパシタ特性の結果。
符号の説明
1 半導体基板
2 素子分離絶縁膜
3 ソース・ドレイン拡散層
4 MOSトランジスタ
5、15 絶縁膜
6,16 開口部
7,17 バリア膜
8,18 プラグ電極
9 下部電極
10 強誘電体膜
11 上部電極
12 第1マスク膜
13 第2マスク膜
14 レジスト

Claims (16)

  1. 下部電極、強誘電体膜及び上部電極が積層された強誘電体キャパシタの製造方法において、マスク膜を用いて一括ドライエッチングし上部電極、強誘電体膜、下部電極を形成し、前記強誘電体キャパシタの側壁部に付着した反応生成物の除去を行い、前記強誘電体膜側壁部の不動態化処理をおこなうことを特徴とする強誘電体キャパシタの製造方法。
  2. 前記強誘電体膜は酸化金属化合物を含むことを特徴とする請求項1記載の強誘電体キャパシタの製造方法。
  3. 前記強誘電体膜はSBT膜であることを特徴とする請求項2記載の強誘電体キャパシタの製造方法。
  4. 前記不動態化は濃硫酸によっておこなわれることを特徴とする請求項2記載の強誘電体キャパシタの製造方法。
  5. 前記濃硫酸の濃度は89%であることを特徴とする請求項4記載の強誘電体キャパシタの製造方法。
  6. 前記反応生成物除去の処理はアッシングであることを特徴とする請求項4記載の強誘電体キャパシタの製造方法。
  7. 前記マスク膜はハードマスクであることを特徴とする請求項4記載の強誘電体キャパシタの製造方法。
  8. 前記マスク膜は積層膜であることを特徴とする請求項7記載の強誘電体キャパシタの製造方法。
  9. 下部電極、強誘電体膜及び上部電極により構成される強誘電体キャパシタの製造方法において、上部電極、強誘電体膜、下部電極をドライエッチング法により形成し、前記強誘電体キャパシタの側壁部に付着した反応生成物除去の処理を行い、前記強誘電体膜側壁部の不動態化処理をおこなうことを特徴とする強誘電体キャパシタの製造方法。
  10. 前記強誘電体膜は酸化金属化合物を含むことを特徴とする請求項9記載の強誘電体キャパシタの製造方法。
  11. 前記強誘電体膜はSBT膜であることを特徴とする請求項10記載の強誘電体キャパシタの製造方法。
  12. 前記不動態化は濃硫酸によっておこなわれることを特徴とする請求項10記載の強誘電体キャパシタの製造方法。
  13. 前記濃硫酸の濃度は89%であることを特徴とする請求項12記載の強誘電体キャパシタの製造方法。
  14. 前記反応生成物除去の処理はアッシングであることを特徴とする請求項12記載の強誘電体キャパシタの製造方法。
  15. 前記マスク膜はハードマスクであることを特徴とする請求項12記載の強誘電体キャパシタの製造方法。
  16. 前記マスク膜は積層膜であることを特徴とする請求項15記載の強誘電体キャパシタの製造方法。
JP2005017450A 2005-01-25 2005-01-25 強誘電体キャパシタの製造方法 Expired - Fee Related JP4861627B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005017450A JP4861627B2 (ja) 2005-01-25 2005-01-25 強誘電体キャパシタの製造方法
US11/335,582 US20060166379A1 (en) 2005-01-25 2006-01-20 Method for manufacturing ferroelectric capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005017450A JP4861627B2 (ja) 2005-01-25 2005-01-25 強誘電体キャパシタの製造方法

Publications (2)

Publication Number Publication Date
JP2006210436A true JP2006210436A (ja) 2006-08-10
JP4861627B2 JP4861627B2 (ja) 2012-01-25

Family

ID=36697342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005017450A Expired - Fee Related JP4861627B2 (ja) 2005-01-25 2005-01-25 強誘電体キャパシタの製造方法

Country Status (2)

Country Link
US (1) US20060166379A1 (ja)
JP (1) JP4861627B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008159952A (ja) * 2006-12-25 2008-07-10 Fujitsu Ltd 半導体装置の製造方法
JP2014056887A (ja) * 2012-09-11 2014-03-27 Sumitomo Electric Device Innovations Inc キャパシタの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142452A (ja) * 1993-11-17 1995-06-02 Fujitsu Ltd 半導体装置の製造方法
JP2001077328A (ja) * 1999-09-03 2001-03-23 Fujitsu Ltd 半導体装置の製造方法
JP2002094015A (ja) * 2000-09-11 2002-03-29 Seiko Epson Corp 半導体装置およびその製造方法
JP2003258201A (ja) * 2002-02-28 2003-09-12 Fujitsu Ltd 半導体装置の製造方法
JP2004107693A (ja) * 2002-09-13 2004-04-08 Murata Mfg Co Ltd セラミック電子部品の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100229608B1 (ko) * 1995-10-06 1999-11-15 모리시타 요이찌 유전체소자의 제조방법
JP3177973B2 (ja) * 1999-01-28 2001-06-18 日本電気株式会社 半導体装置の製造方法
US6544893B2 (en) * 1999-03-30 2003-04-08 Hoya Corporation Method of manufacturing a glass substrate for an information recording medium, and method of manufacturing an information recording medium
US6379577B2 (en) * 1999-06-10 2002-04-30 International Business Machines Corporation Hydrogen peroxide and acid etchant for a wet etch process
US20040166678A1 (en) * 2003-02-24 2004-08-26 Hall Lindsey H. Wet clean method for PZT capacitors
US7220600B2 (en) * 2004-12-17 2007-05-22 Texas Instruments Incorporated Ferroelectric capacitor stack etch cleaning methods

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142452A (ja) * 1993-11-17 1995-06-02 Fujitsu Ltd 半導体装置の製造方法
JP2001077328A (ja) * 1999-09-03 2001-03-23 Fujitsu Ltd 半導体装置の製造方法
JP2002094015A (ja) * 2000-09-11 2002-03-29 Seiko Epson Corp 半導体装置およびその製造方法
JP2003258201A (ja) * 2002-02-28 2003-09-12 Fujitsu Ltd 半導体装置の製造方法
JP2004107693A (ja) * 2002-09-13 2004-04-08 Murata Mfg Co Ltd セラミック電子部品の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008159952A (ja) * 2006-12-25 2008-07-10 Fujitsu Ltd 半導体装置の製造方法
JP2014056887A (ja) * 2012-09-11 2014-03-27 Sumitomo Electric Device Innovations Inc キャパシタの製造方法

Also Published As

Publication number Publication date
JP4861627B2 (ja) 2012-01-25
US20060166379A1 (en) 2006-07-27

Similar Documents

Publication Publication Date Title
JP4901105B2 (ja) 半導体装置の製造方法
JP4746357B2 (ja) 半導体装置の製造方法
JP4515333B2 (ja) 半導体装置の製造方法
JP4838613B2 (ja) 半導体装置の製造方法
JP4580284B2 (ja) 強誘電体素子の製造方法
JP2003332536A (ja) 半導体装置の製造方法
JP3951540B2 (ja) 強誘電体膜を有する半導体装置の製造方法
JP3166746B2 (ja) キャパシタ及びその製造方法
JP2007123548A (ja) 半導体装置の製造方法
JP2001308287A (ja) 半導体装置、及びその製造方法
JP4861627B2 (ja) 強誘電体キャパシタの製造方法
US20080179645A1 (en) Semiconductor device and method of producing the same
JP2003224207A (ja) 半導体装置およびその製造方法
JP2007019276A (ja) 強誘電体素子の製造方法
JP2007214353A (ja) 強誘電体キャパシタの製造方法及び半導体記憶装置の製造方法
JP2004349531A (ja) 半導体装置の製造方法
JP4551725B2 (ja) 半導体装置の製造方法
JP2008159924A (ja) 半導体装置の製造方法
US20070178657A1 (en) Method of manufacturing a semiconductor device
JP4718193B2 (ja) 半導体装置の製造方法
KR100732026B1 (ko) 반도체 장치의 제조 방법
JP2008159952A (ja) 半導体装置の製造方法
JP2000260956A (ja) 容量素子、その容量素子の製造方法、半導体記憶素子、および、その半導体記憶素子の製造方法
JP2008300397A (ja) 強誘電体キャパシタの製造方法
JP2006203029A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060923

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060929

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061013

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071121

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081203

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111107

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees