JP3177973B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3177973B2
JP3177973B2 JP02044799A JP2044799A JP3177973B2 JP 3177973 B2 JP3177973 B2 JP 3177973B2 JP 02044799 A JP02044799 A JP 02044799A JP 2044799 A JP2044799 A JP 2044799A JP 3177973 B2 JP3177973 B2 JP 3177973B2
Authority
JP
Japan
Prior art keywords
platinum group
group metal
substrate
cleaning
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02044799A
Other languages
English (en)
Other versions
JP2000223461A (ja
Inventor
かおり 渡▲邉▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP02044799A priority Critical patent/JP3177973B2/ja
Priority to EP00101375A priority patent/EP1024521A2/en
Priority to CN00100658A priority patent/CN1262523A/zh
Priority to TW089101397A priority patent/TW447030B/zh
Priority to KR1020000003919A priority patent/KR100356528B1/ko
Priority to US09/493,239 priority patent/US6245650B1/en
Publication of JP2000223461A publication Critical patent/JP2000223461A/ja
Application granted granted Critical
Publication of JP3177973B2 publication Critical patent/JP3177973B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052Wet cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に白金族金属を容量部の電極材料として
使用した半導体装置の製造過程におけるPt、Ir等の
白金族金属の汚染物質を除去する工程を有する半導体装
置の製造方法に関する。
【0002】
【従来の技術】DRAMなどのメモリセルにおいては、
近年、ますます微細化される傾向にある。しかしなが
ら、従来の窒化膜や酸化膜を誘電膜として使用してもそ
の誘電率が2〜3程度しかない為、その容量を十分に確
保できないという問題があり、これを解決する為にチタ
ン酸バリウム、チタン酸ストロンチウム、チタン酸バリ
ウムストロンチウムなどのイオン結合型ベロブスカイト
構造の強誘電体膜が使用されるようになってきている。
また、ICカードや汎用マイコン向けに強誘電体メモリ
(FeRAM)混載ロジックLSIの実用化が盛んとな
り、FeRAMの容量膜としても、PZT(Pb(Zr
Ti)O3)やSBT(SrBi2Ta29)などの強誘
電体膜が使われている。これらの強誘電体膜が直に基板
に接していると基板が酸化されて、容量特性が劣化して
しまうという問題が起こる。従って、これらの材料を使
用する場合、上部または下部容量電極として、これらの
材料と反応しない、白金(Pt)やイリジウム(Ir)
等の白金族金属を使用するようになってきた。図6,7
に白金族金属と強誘電体膜を組み合わせた容量部とMO
Sトランジスタとを組み合わせ、電荷蓄積によってデー
タ記憶を行う半導体メモリ装置の製造工程断面を示し、
白金族金属の使用例を具体的に説明する。
【0003】はじめに、公知の方法を用い、図6(a)
のようにMOS型トランジスタをシリコン基板1上に形
成する。まずLOCOS法などの公知の方法により素子
分離領域としてのフィールド酸化膜2を形成し、続いて
熱酸化によりゲート絶縁膜3としてシリコン酸化膜を5
0〜100nm程度形成する。ついでリンドープポリシ
リコン、WSiをこの順で成膜した後、これらをパター
ニングしてゲート電極4を形成する。次に、イオン注入
により不純物拡散層5を形成してMOSFETを完成す
る。
【0004】次に図6(b)に示すように、第1の層間
絶縁膜6としてボロンを含んだシリコン酸化膜(BPS
G)をCVD法により成膜した後、コンタクトホールを
エッチングにより開口し、ホール内にTi膜、タングス
テン膜をこの順で成膜し、縦配線7を形成する。
【0005】つづいて、図6(c)のように、容量部の
下部電極層8となる白金薄膜を形成した後、PZTなど
の強誘電体膜9、容量部の上部電極層10となる白金薄
膜をこの順で形成する。
【0006】次に、図7(a)に示す様に、他の素子部
の形成時にこれらの容量部を保護するため、シリコン酸
化膜からなるマスク層11を形成する。
【0007】他の素子部を形成した後、マスク層11の
上にフォトレジストパターン12を形成し、このレジス
トパターンをマスクとして、マスク層11、容量上部電
極層10、強誘電体膜9、および容量下部電極層8をド
ライエッチングし、所定の容量部14の形状とする(図
7(b))。
【0008】次に、容量部14および第1の層間絶縁膜
6を覆って、第2の層間絶縁膜15を形成し、容量上部
電極層10に上部配線を接続するための開口部16を形
成する(図7(c))。
【0009】最後に、この開口部16を埋めて全面に金
属膜を形成した後、所望形状にパターニングして上部配
線17を形成し、窒化シリコンなどの第3の層間絶縁膜
18を形成して、図5の断面図に示すような半導体メモ
リ装置が形成される。
【0010】ここで、従来、容量電極形状にエッチング
する際、エッチング残渣が容量部14の側壁に付着し、
素子特性を悪化させるという問題があり、エッチング残
渣を取り除くために、洗浄操作が実施されていた。例え
ば、特開平10−12836号公報には、洗浄液とし
て、塩酸、硝酸、フッ酸およびこれらの混合液や80℃
以上の水、有機溶剤を用い、上記エッチング残渣を除去
する方法が開示されている。
【0011】一方、半導体メモリ装置の製造段階で、例
えば、前記したように他の素子部形成の保護マスク11
として酸化シリコン膜を形成する際、また容量部14を
覆うように第2の層間絶縁膜15を形成する際に、容量
部14の上部白金薄膜10から発生する白金原子あるい
は白金パーティクル13が保護マスク11上あるいは第
2の層間絶縁膜15上に析出したり、上部電極とのコン
タクトを形成するための開口部形成時に上部白金薄膜か
ら飛び出した白金原子あるいは白金パーティクル、さら
には、ドライエッチングで用いる塩素ガスとの反応生成
物である塩化白金や、さらに酸化された塩化酸化白金が
第2層間絶縁膜15上に付着し、さらに、これらが形成
後のシリコン基板1裏面にも付着している。特に、白金
原子はシリコン基板中を熱拡散しやすいので、裏面に付
着した白金原子がトランジスタ素子の形成領域まで移動
すると、素子特性に極めて重大な影響を及ぼす。あるい
は、また、前述の保護マスクあるいは第2の層間絶縁膜
の形成装置を用いて他の半導体装置用シリコン基板に絶
縁膜を形成する際に、装置内に残留していた白金原子あ
るいは白金パーティクルが絶縁膜上あるいはシリコン基
板裏面に付着すれば、同様の問題を引き起こす。このよ
うな白金汚染は、1×1010atoms/cm2程度残留してい
てもライフタイムや電気特性に悪影響を及ぼすことが知
られている。
【0012】これらの汚染物質は、金属イオンとして基
板あるいは、基板上に形成されているシリコン酸化膜等
の絶縁膜表面や基板裏面に吸着又は結合しているもの
と、パーティクルとして付着しているものとが挙げられ
る。
【0013】そこで、これらの白金族金属による汚染を
取り除く必要があるが、従来、このような白金族金属に
よる汚染を除去する手法について、有効な手だてはあま
り知られていない。
【0014】また、実際の製造設備では、除去する対象
物によっては、例えば、他の工程と洗浄槽を共通に使用
する場合もあり、その場合に、これらの白金族金属によ
り汚染されたままの基板を洗浄した後に他の基板を洗浄
すると、二次汚染を引き起こす恐れがあり、そのため、
前もってこれらの白金族金属による汚染を取り除いてお
く必要がある。このような汚染された基板と他の基板と
が共通の製造設備を使用することは、洗浄工程の他にも
酸化膜形成工程など様々な工程で起こり得る。
【0015】従来の金属除去薬液としては、塩酸と過酸
化水素と水(HCl−H22−H2O:HPM)、硫酸
と過酸化水素(H2SO4−H22:SPM)、硝酸と塩
酸(王水)、アンモニア水−過酸化水素−水(NH4
H−H22−H2O:APM)などが知られている。し
かしながら、これら従来公知の金属除去薬液は、一般的
な重金属用途であり、イオン化傾向の極めて小さい白金
やイリジウム等の汚染を十分に除去することができず、
前記した1×1010atoms/cm2未満まで低減することは
困難である。また、たとえ一旦基板表面から除去できた
としても、それが洗浄液中に懸濁浮遊している為、洗浄
槽からの引き上げ時にこれらの汚染物質が再付着して、
結局除去困難となる。
【0016】また、シリコンウエハーの洗浄用として塩
酸、フッ酸及び過酸化水素水の混合液を用いて、シリコ
ンウエハー表面から金属及び自然酸化膜中の汚染物質を
除去する技術については、例えば、特開平3−2283
27号公報、特開平8−31781号公報などに開示が
ある。しかしながら、これらはいずれもシリコンウエハ
ー上の汚染物質の除去であり、デバイス構成要素の形成
前の処理に関するものであり、特開平3−228327
号公報では、HF:HCl:H22:H2O=1:1
0:20:100の比率で混合し、常温で実施する例
が、特開平8−31781号公報では17%HCl:2
5%HF=1:1を水で100倍に希釈し、これにH2
2を添加して使用している例が示されているが、どち
らも通常の金属汚染除去には効果があるものの、シリコ
ン系絶縁膜に対するPtやIrなどの白金族金属汚染に
関して何ら示唆するものではない。
【0017】また、特開平7−45580号公報には、
まず、シリコンウエハー上の表面自然酸化膜を希フッ酸
で除去後、フッ酸、塩酸、過酸化水素及び水混合液でウ
エハ処理し、更に塩酸、過酸化水素、水混合液で洗浄す
る一連の洗浄プロセスにより、ウエハ表面に付着してい
る銅などの金属汚染を除去する方法が開示されている。
【0018】しかしながら、白金やイリジウム等の白金
族金属は、フッ酸に対して安定である為、最初にフッ酸
処理を施すと、酸化膜表面などに付着しているものは、
酸化膜のエッチングと同時に液中に取り出されるが、そ
のまま懸濁成分として存在している為、引き出しの際に
基板表面に再付着してしまい、十分な除去効果を得るこ
とはできない。
【0019】また、特開平6−333898号公報に
は、半導体基板の表面に残存する有機物及び無機物を除
去する強酸及び酸化剤と、半導体基板の表面を極微量だ
けエッチングすることにより半導体基板の表面に残存す
る残渣及びパーティクルを除去するフッ素を生成するフ
ルオロ硫酸又は二フッ化スルフリルよりなるフッ素含有
化合物と、水とを含有する洗浄液によって半導体基板の
表面を洗浄する方法が開示され、実施例ではポリシリコ
ン膜をドライエッチングした後に付着する残渣を除去す
る例が示されているが、白金族金属除去については何ら
言及されていない。
【0020】
【発明が解決しようとする課題】本発明者は、半導体基
板上に形成された絶縁膜の白金族金属による汚染を除去
する為、金属除去薬液に微量のフッ酸を添加した洗浄液
を用いて白金族金属の除去を行う方法について提案して
いる(特願平10−263482号)。該方法によれ
ば、系内で生成する次亜塩素酸イオンや、硫酸イオンに
より白金族金属をイオン化して溶解し、再付着を防止す
ることで、これら白金族金属による汚染を1×1010at
oms/cm2未満にまで低減できる。
【0021】しかしながら、高い効果を得るためには、
かなりの強酸性条件を必要とすることから、製造する半
導体装置構成によっては逆に悪影響を与えるおそれもあ
り、また次亜塩素酸イオンや硫酸イオンによるイオン化
だけでは、酸化膜上の汚染は取り除けたとしても、シリ
コン基板への再付着を防止するには十分であるとは言え
なかった。
【0022】従って、本発明の目的は、基板上に形成さ
れたシリコン酸化膜等のシリコン系絶縁膜およびシリコ
ン基板裏面に対するPtやIr等の白金族金属による汚
染物質を確実に除去し、また、その再付着を防止し得る
洗浄液及び洗浄方法を提供することにある。
【0023】
【発明を解決するための手段】本発明者は、上記課題を
解決する為に鋭意検討した結果、半導体基板上に形成さ
れた絶縁膜および基板裏面の白金族金属による汚染を除
去する為、金属除去薬液に微量のフッ酸とキレート剤を
添加した洗浄液を使用することで、白金族金属による汚
染物質を確実に除去し、また、除去されたものがキレー
ト剤と反応してキレートを形成し、再付着しないことを
見出し、本発明を完成するに至った。
【0024】すなわち本発明は、シリコン基板をベース
として白金族金属電極と強誘電体膜との組み合わせから
なる容量部を有する半導体装置の製造方法であって、白
金族金属電極と該白金族金属電極に接して形成されるシ
リコン系絶縁膜を成膜後の基板を、金属除去用薬液に微
量のフッ酸およびキレート剤を添加した洗浄液に浸漬し
て洗浄する工程と、前記白金族金属電極の一部を露出さ
せる工程と、該白金族金属電極が露出した基板の裏面を
金属除去用薬液に微量のフッ酸およびキレート剤を添加
した洗浄液で洗浄する工程と、を有することを特徴とす
る半導体装置の製造方法である。
【0025】
【発明の実施の形態】以下、本発明を詳細に説明する。
【0026】本発明において使用される金属除去薬液と
は、塩酸、硫酸等の無機酸に過酸化水素を添加したもの
が挙げられ、中でも塩酸が好ましい。
【0027】本発明の検討によれば、洗浄液として塩酸
と過酸化水素の組み合わせのように、系内で次亜塩素酸
を生成する成分と、微量、好ましくは1%以下のフッ酸
を含む洗浄液を使用することで、白金族金属の除去効率
が高いことを見出した。次亜塩素酸水溶液は極めて不安
定で、通常は、次亜塩素酸塩の形で市販されているが、
それらはナトリウム塩やカリウム塩などの半導体素子に
悪影響を与える陽イオンを含む為使用できない。本発明
では系内で次亜塩素酸を生成するような成分を組み合わ
せて使用することで、不安定な次亜塩素酸の使用を可能
としている。
【0028】塩酸は過酸化水素と反応して次亜塩素酸を
形成するが、この次亜塩素酸の作用によりPtやIr等
の白金族金属は一旦、塩化白金、塩化イリジウムのよう
な塩化物を経るか、あるいは直接にテトラクロロ白金酸
イオン(H[PtCl4-)、テトラクロロイリジウム
酸イオン(H[IrCl4-)となり、洗浄液中に懸濁
成分として残る量が少なくなる。さらに本発明では、キ
レート剤を添加することにより依然残存している白金族
金属をキレート内に取り込むことで、洗浄液中にはほと
んど懸濁成分が残っておらず、再付着を確実に防止する
ことが可能となる。
【0029】この時、同時に添加したフッ酸の作用によ
りシリコン系絶縁膜がエッチングされ、シリコン系絶縁
膜上に付着している白金族金属の汚染物質が除去しやす
くなる。
【0030】本発明で使用するキレート剤とは、白金族
金属とキレートを形成する能力のあるものであればいず
れも使用可能であるが、同時に使用する金属除去薬液に
対して安定であるという観点から、カルボン酸の二塩基
酸が特に好ましい。
【0031】カルボン酸の二塩基酸としては、シュウ
酸、マロン酸、コハク酸、クエン酸、リンゴ酸、フマル
酸、シトラコン酸、酒石酸などの脂肪族二塩基カルボン
酸、フタル酸、ナフタル酸などの芳香族二塩基カルボン
酸が挙げられる。又、これらのカルボン酸の二塩基酸以
外に、ピロメリット酸などのカルボン酸の多塩基酸も同
様に使用可能である。
【0032】これらキレート剤の添加量は、100pp
m〜1%程度で十分な効果が得られる。
【0033】図1は、本発明及び従来技術による洗浄液
を用いて、CVD法で200nm程度の膜厚に形成した
シリコン酸化膜およびシリコン基板裏面上に付着したP
t汚染の除去を実施した際のPt汚染量を示すグラフで
あり、単位面積あたりに付着したPt原子数を2〜4枚
のウエハについて計測した結果を示す。初期濃度1×1
11-12(atoms/cm2)程度のPt汚染された基板を処理し
た場合、従来のHPM(HCl:H22:H2O=1:
1:5)やSPM(H2SO4:H22=4:1)で処理
したものはほとんど除去効果がないことが分かる。これ
に対し、本発明者の先の提案になるHPFM(HCl:
22:H2O=3:1:5+0.1%HF)、SPF
M(H2SO4:H22=4:1+0.1%HF)では1
×1010(atoms/cm2)未満に低減されており、十分に効
果があることが分かる。さらに、これらにキレート剤を
添加した場合、ほぼ、検出限界までPt汚染が除去でき
ていることが確認された。なお、塩酸系では液温65
℃、硫酸系では130℃で実施している。また、Pt汚
染量の測定は、熱王水回収液によるウエハ表面処理及び
ICP−MS測定により実施しており、この場合の検出
限界は1×109(atoms/cm2)程度である。
【0034】塩酸濃度は1〜25%の範囲で使用するこ
とが可能であるが、本発明では、他の素子部への悪影響
を考慮して、1〜10%の範囲で使用することが好まし
い。また、過酸化水素の量は、0.5〜5%程度が好ま
しい。塩酸濃度が低い場合は、相対的に添加する過酸化
水素の量を少なくするのが好ましい。
【0035】フッ酸の量は、シリコン酸化膜のエッチレ
ートとの関係で適宜最適となるように選択すればよい
が、概ね1%以下とするのが好ましい。また、シリコン
酸化膜以外の、例えばシリコン窒化膜あるいはシリコン
酸窒化膜などのシリコン系絶縁膜の場合は、それよりも
多く添加することも可能である。エッチレートとして1
〜5mm/minの範囲内となるようにフッ酸の量を規
定するのが好ましい。
【0036】本発明の洗浄液も、従来の過酸化水素含有
洗浄液同様、そのライフタイムはそれほど長くはない
為、洗浄操作の直前に過酸化水素を混合して使用するの
が望ましい。
【0037】塩酸を使用する場合、洗浄の際の液温度
は、室温(25℃)から洗浄液の沸点未満の温度、好ま
しくは50〜70℃程度の温度範囲で使用する。処理時
間は、塩酸及び過酸化水素の量、液温度等により適宜変
更すればよいが、あまり長すぎるとフッ酸による酸化膜
の膜減りが許容限度を越える場合があり、また、短すぎ
れば十分効果が得られない。通常は、1〜15分、好ま
しくは5〜10分程度である。
【0038】また本発明では、白金族金属層の形成に先
立って、シリコン基板裏面に薄い酸化膜層を形成するこ
とで、基板裏面の汚染物質の除去を容易にすることがで
きる。シリコンはシリコン酸化膜より白金族金属による
汚染物質を吸着しやすい性質があるため、この方法は有
効である。このような薄い酸化膜層は、熱酸化法や、C
VD法など、公知の方法で形成すれば良く、その膜厚と
しては、10〜100nm程度形成すれば良い。
【0039】本発明における洗浄操作は、素子全体を洗
浄液に浸漬(ディッピング)して行っても良いし、基板
上に素子部を形成した後は、基板裏面のみを洗浄液に接
触させる方法でも良い。又、例えば、スプレー法や、流
水洗浄法など、その他公知の洗浄方法にも適用可能であ
る。
【0040】
【実施例】以下、実施例を参照して本発明を具体的に説
明するが、本発明はこれに限定されるものではない。
【0041】図2〜4に白金族金属と強誘電体膜を組み
合わせた容量部とMOSトランジスタとを組み合わせ、
電荷蓄積によってデータ記憶を行う半導体メモリ装置の
製造工程断面を示す。
【0042】はじめに、公知の方法を用い、図2(a)
のようにMOS型トランジスタをシリコン基板1上に形
成する。まずLOCOS法などの公知の方法により素子
分離領域としてのフィールド酸化膜2を形成し、続いて
熱酸化によりゲート絶縁膜3としてシリコン酸化膜を5
0〜100nm程度形成する。ついでリンドープポリシ
リコン、WSiをこの順で成膜した後、これらをパター
ニングしてゲート電極4を形成する。次に、イオン注入
により不純物拡散層5を形成してMOSFETを完成す
る。
【0043】次に図2(b)に示すように、第1の層間
絶縁膜6としてボロンを含んだシリコン酸化膜(BPS
G)をCVD法により成膜した後、コンタクトホールを
エッチングにより開口し、ホール内にTi膜、タングス
テン膜をこの順で成膜し、縦配線7を形成する。
【0044】つづいて、図2(c)のように、容量部の
下部電極層8となる白金薄膜を形成した後、PZTなど
の強誘電体膜9、容量部の上部電極層10となる白金ま
たはイリジウム薄膜をスパッタ法によりこの順で形成す
る。この時、ウエハ裏面に白金汚染物が付着するが、ウ
エハ表面に白金膜が形成されているので浸漬法によるウ
エハ洗浄はできず、基板裏面のみの洗浄を行う。
【0045】次に、図3(a)に示す様に、他の素子部
の形成時にこれらの容量部を保護するため、CVD法に
よりシリコン酸化膜からなるマスク層11を形成する。
この時、マスク層11および基板1裏面には、白金によ
る汚染物質13が付着している。この汚染物質13は、
CVD装置でシリコン酸化膜を成膜中にウエハ表面の白
金薄膜から金属イオンが放出されたものが付着したり、
前の工程で裏面洗浄を省略した場合にウエハ裏面に付着
していたものが飛散して付着すると推察される。このよ
うに、白金薄膜を形成したり、白金薄膜をエッチングし
たりする工程ではないにも拘わらず、シリコン酸化膜の
表面に白金汚染物が付着していることを、発明者は新た
に見いだした。この工程における白金汚染物を洗浄する
ことなく次工程の処理を行うと、白金金属が自ウエハ内
を拡散したり、他ウエハにクロス汚染して素子特性に影
響を与えることになる。
【0046】そこで、このように白金汚染された基板を
本発明になる洗浄液中に浸漬して洗浄操作を実施する。
ここで使用した洗浄液の組成および洗浄条件は、以下の
通りである。 <洗浄液組成> ・塩酸 5% ・過酸化水素 4% ・フッ酸 0.1% ・キレート剤(シュウ酸) 1000ppm <洗浄条件> ・液温 65℃ ・浸漬時間 10分 このような条件で洗浄操作を実施することで、汚染物質
を確実に除去することができる。
【0047】次に、不図示の他の素子部を形成した後、
マスク層11の上にフォトレジストパターンを形成し、
このレジストパターンをマスクとして、マスク層11、
容量上部電極層10、強誘電体膜9、および容量下部電
極層8をドライエッチングし、所定の容量部14の形状
とする(図3(b))。この時、エッチング残渣が付着
する場合があるが、公知の方法あるいは本発明になる洗
浄液を用いて残渣の除去を実施することができる。
【0048】次に、図4(a)に示すように、容量部1
4および第1の層間絶縁膜6を覆って、第2の層間絶縁
膜15を形成するが、この時にも容量部の白金族金属層
から金属イオンが放出され、第2の層間絶縁膜上および
基板裏面に汚染物質が付着する。そこで、前記と同様の
洗浄操作を実施することで同様に汚染物質の除去が達成
される。
【0049】引き続き、容量上部電極層10に上部配線
を接続するための開口部16をドライエッチングで形成
する(図4(b))。この時にもわずかながら露出した
上部電極層10がエッチングされることで汚染が発生す
る場合がある。この場合、上部電極が露出しているの
で、スプレー法、流水洗浄法などにより基板裏面のみの
洗浄を行う。または、上部電極を腐食しない洗浄液に基
板を浸漬してエッチング残渣を除去する工程を設けても
良い。
【0050】最後に、この開口部16を埋めて全面に金
属膜を形成した後、所望形状にパターニングして上部配
線17を形成し、窒化シリコンなどの第3の層間絶縁膜
18を形成して、図5の断面図に示すような白金を電極
として強誘電体キャパシタを有する半導体メモリ装置が
形成される。上部配線17を形成後、基板裏面の洗浄を
行い、第3の層間絶縁膜18を形成後、浸漬法によるウ
エハ洗浄を行う。
【0051】
【発明の効果】以上説明したように、本発明によれば、
白金族金属汚染が確実に除去でき、しかも、再付着する
ことがない為、他のデバイスへの二次汚染も防止でき
る。
【0052】また、白金族金属を成膜したり、エッチン
グした後、基板裏面を洗浄して白金族金属汚染物を除去
するようにしたので、次工程でシリコン酸化膜形成用の
CVD装置など汎用の装置にハンドラで搬入しても、ハ
ンドラが白金族金属に汚染されることがなくなる。その
結果、他の半導体基板が白金族金属によってクロス汚染
されることがなくなる。
【0053】更に、白金族金属が露出した状態で、白金
族金属の上面に層間絶縁膜などを成膜したとき、成膜中
に飛散した白金族金属イオンで層間絶縁膜表面が汚染さ
れるが、洗浄液に基板を浸漬して基板の表面と裏面を洗
浄することにより、白金族金属汚染物を除去することが
できる。
【0054】また、洗浄液にキレート剤を添加すること
により、塩酸濃度を低くすることができるので、洗浄に
よる素子部への影響を低減することができる。
【0055】このようにして白金族金属汚染物を除去す
ることにより、半導体基板内に白金族金属が拡散してト
ランジスタなどの素子特性を劣化させることがなくな
り、信頼性の高い半導体装置を製造することができる。
【図面の簡単な説明】
【図1】本発明及び従来技術になる洗浄液を用いた際の
Pt汚染量の違いを示すグラフである。
【図2】本発明の半導体装置の製造方法の一実施形態を
示す工程断面図である。
【図3】本発明の半導体装置の製造方法の一実施形態を
示す工程断面図である。
【図4】本発明の半導体装置の製造方法の一実施形態を
示す工程断面図である。
【図5】本発明及び従来工程によって形成される白金族
金属と強誘電体膜を組み合わせた容量部とMOSトラン
ジスタとを組み合わせ、電荷蓄積によってデータ記憶を
行う半導体メモリ装置の一例を示す概略断面図である。
【図6】従来の半導体装置の製造方法の一例を示す工程
断面図である。
【図7】従来の半導体装置の製造方法の一例を示す工程
断面図である。
【符号の説明】
1 シリコン基板 2 フィールド酸化膜 3 ゲート絶縁膜 4 ゲート電極 5 拡散層 6 第1の層間絶縁膜 7 縦配線 8 下部白金薄膜 9 強誘電体膜 10 上部白金薄膜 11 マスク層 14 容量部 15 第2の層間絶縁膜 16 コンタクト開口部 17 金属配線 18 第3の層間絶縁膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平7−45580(JP,A) 特開 平7−130702(JP,A) 特開 平6−41773(JP,A) 特開 平4−130100(JP,A) 特開2000−100765(JP,A) 特開 平6−291099(JP,A) 特許2841627(JP,B2) (58)調査した分野(Int.Cl.7,DB名) H01L 21/304

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】 シリコン基板をベースとして白金族金属
    電極と強誘電体膜との組み合わせからなる容量部を有す
    る半導体装置の製造方法であって、白金族金属電極と該
    白金族金属電極に接して形成されるシリコン系絶縁膜を
    成膜後の基板を、金属除去用薬液に微量のフッ酸および
    キレート剤を添加した洗浄液に浸漬して洗浄する工程
    と、前記白金族金属電極の一部を露出させる工程と、該
    白金族金属電極が露出した基板の裏面を金属除去用薬液
    に微量のフッ酸およびキレート剤を添加した洗浄液で洗
    浄する工程と、を有することを特徴とする半導体装置の
    製造方法。
  2. 【請求項2】 前記白金族金属電極の形成に先立って、
    シリコン基板裏面に薄い酸化膜層を形成しておくことを
    特徴とする請求項1に記載の半導体装置の製造方法。
  3. 【請求項3】 前記白金族金属電極の形成後であって、
    シリコン系絶縁膜の形成前に基板裏面のみを前記洗浄液
    で洗浄する工程を有することを特徴とする請求項1又は
    2に記載の半導体装置の製造方法。
  4. 【請求項4】 前記金属除去用薬液が、塩酸及び過酸化
    水素を含むものである請求項1乃至3のいずれか1項に
    記載の半導体装置の製造方法。
  5. 【請求項5】 前記金属除去用薬液中の塩酸濃度が1〜
    10%の範囲である請求項4に記載の半導体装置の製造
    方法。
  6. 【請求項6】 前記金属除去用薬液が、硫酸及び過酸化
    水素を含むものである請求項1乃至3のいずれか1項に
    記載の半導体装置の製造方法。
  7. 【請求項7】 前記洗浄液の液温が室温乃至洗浄液の沸
    点未満の温度範囲であることを特徴とする請求項1乃至
    6のいずれか1項に記載の半導体装置の製造方法。
  8. 【請求項8】 前記キレート剤がカルボン酸の二塩基酸
    であることを特徴とする請求項1乃至7のいずれか1項
    に記載の半導体装置の製造方法。
JP02044799A 1999-01-28 1999-01-28 半導体装置の製造方法 Expired - Fee Related JP3177973B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP02044799A JP3177973B2 (ja) 1999-01-28 1999-01-28 半導体装置の製造方法
EP00101375A EP1024521A2 (en) 1999-01-28 2000-01-24 Process for production of semiconductor device
CN00100658A CN1262523A (zh) 1999-01-28 2000-01-26 半导体器件的生产工艺
TW089101397A TW447030B (en) 1999-01-28 2000-01-27 Process for production of semiconductor device
KR1020000003919A KR100356528B1 (ko) 1999-01-28 2000-01-27 반도체 장치의 제조 방법
US09/493,239 US6245650B1 (en) 1999-01-28 2000-01-28 Process for production of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02044799A JP3177973B2 (ja) 1999-01-28 1999-01-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000223461A JP2000223461A (ja) 2000-08-11
JP3177973B2 true JP3177973B2 (ja) 2001-06-18

Family

ID=12027325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02044799A Expired - Fee Related JP3177973B2 (ja) 1999-01-28 1999-01-28 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US6245650B1 (ja)
EP (1) EP1024521A2 (ja)
JP (1) JP3177973B2 (ja)
KR (1) KR100356528B1 (ja)
CN (1) CN1262523A (ja)
TW (1) TW447030B (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3264367B2 (ja) * 1998-10-14 2002-03-11 信越半導体株式会社 サンドブラスト処理剤、それを用いて処理されたウェーハ及びその処理方法
US6635565B2 (en) * 2001-02-20 2003-10-21 United Microelectronics Corp. Method of cleaning a dual damascene structure
JP2002353182A (ja) * 2001-05-25 2002-12-06 Mitsubishi Electric Corp 半導体装置の洗浄方法および洗浄装置、ならびに半導体装置の製造方法
JP4000796B2 (ja) * 2001-08-08 2007-10-31 株式会社豊田自動織機 ビアホールの銅メッキ方法
JP3941433B2 (ja) * 2001-08-08 2007-07-04 株式会社豊田自動織機 ビアホールのスミア除去方法
US6818935B2 (en) * 2001-09-12 2004-11-16 Hynix Semiconductor Inc. Semiconductor device and method for fabricating the same
JP2003100739A (ja) 2001-09-20 2003-04-04 Oki Electric Ind Co Ltd シリコンウエハの選択酸化方法
JP2003218084A (ja) * 2002-01-24 2003-07-31 Nec Electronics Corp 除去液、半導体基板の洗浄方法および半導体装置の製造方法
US7320942B2 (en) * 2002-05-21 2008-01-22 Applied Materials, Inc. Method for removal of metallic residue after plasma etching of a metal layer
US6905974B2 (en) * 2002-08-08 2005-06-14 Micron Technology, Inc. Methods using a peroxide-generating compound to remove group VIII metal-containing residue
US7077975B2 (en) * 2002-08-08 2006-07-18 Micron Technology, Inc. Methods and compositions for removing group VIII metal-containing materials from surfaces
KR100466310B1 (ko) * 2002-11-13 2005-01-14 삼성전자주식회사 금속-절연체-금속 커패시터의 제조 방법
KR100480636B1 (ko) * 2002-11-22 2005-03-31 삼성전자주식회사 반도체 장치의 제조방법
US7658811B2 (en) * 2004-03-29 2010-02-09 The Procter & Gamble Company Letterpress application of elastomeric compositions
CN101065837A (zh) 2004-03-30 2007-10-31 巴斯福股份公司 用于去除蚀刻后残留物的水溶液
JP4861627B2 (ja) * 2005-01-25 2012-01-25 ラピスセミコンダクタ株式会社 強誘電体キャパシタの製造方法
KR100685735B1 (ko) * 2005-08-11 2007-02-26 삼성전자주식회사 폴리실리콘 제거용 조성물, 이를 이용한 폴리실리콘 제거방법 및 반도체 장치의 제조 방법
US7659210B2 (en) * 2007-05-14 2010-02-09 Micron Technology, Inc. Nano-crystal etch process
DE102007061806A1 (de) * 2007-12-19 2009-06-25 Mettler-Toledo Ag Verfahren zur Regeneration amperometrischer Sensoren
JP5295740B2 (ja) * 2008-12-04 2013-09-18 株式会社東芝 不揮発性半導体記憶装置の製造方法
US8586472B2 (en) * 2010-07-14 2013-11-19 Infineon Technologies Ag Conductive lines and pads and method of manufacturing thereof
TWI517235B (zh) 2013-03-01 2016-01-11 栗田工業股份有限公司 半導體基板洗淨系統以及半導體基板的洗淨方法
US10276362B2 (en) * 2016-04-29 2019-04-30 Infineon Technologies Ag Method for processing a semiconductor region and an electronic device
US10685869B2 (en) * 2018-10-19 2020-06-16 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of forming the same
CN109659236B (zh) * 2018-12-17 2022-08-09 吉林华微电子股份有限公司 降低vdmos恢复时间的工艺方法及其vdmos半导体器件

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2841627B2 (ja) 1990-02-02 1998-12-24 日本電気株式会社 半導体ウェーハの洗浄方法
JPH04130100A (ja) 1990-09-21 1992-05-01 Nippon Steel Corp 半導体ウェハのエッチング方法および洗浄方法
JPH056884A (ja) 1991-06-27 1993-01-14 Kawasaki Steel Corp シリコンウエハーの洗浄方法
TW263531B (ja) * 1992-03-11 1995-11-21 Mitsubishi Gas Chemical Co
JPH0641773A (ja) * 1992-05-18 1994-02-15 Toshiba Corp 半導体ウェーハ処理液
JPH06333898A (ja) 1993-03-23 1994-12-02 Matsushita Electric Ind Co Ltd 半導体装置の洗浄方法及びその装置
JP3338134B2 (ja) 1993-08-02 2002-10-28 株式会社東芝 半導体ウエハ処理方法
JPH07130702A (ja) * 1993-11-08 1995-05-19 Fujitsu Ltd 白金又はパラジウムよりなる金属膜のパターニング方法
JPH07193035A (ja) 1993-12-27 1995-07-28 Sumitomo Chem Co Ltd シリコンウェハー表面の不純物元素の回収方法
JPH0831781A (ja) 1994-07-13 1996-02-02 Sony Corp 洗浄薬液
EP0789071B1 (en) * 1995-07-27 2006-10-11 Mitsubishi Chemical Corporation Method for treating surface of substrate and surface treatment composition therefor
US5700383A (en) * 1995-12-21 1997-12-23 Intel Corporation Slurries and methods for chemical mechanical polish of aluminum and titanium aluminide
US5993686A (en) * 1996-06-06 1999-11-30 Cabot Corporation Fluoride additive containing chemical mechanical polishing slurry and method for use of same
JP2954877B2 (ja) 1996-06-18 1999-09-27 松下電子工業株式会社 容量素子の製造方法

Also Published As

Publication number Publication date
KR100356528B1 (ko) 2002-10-18
EP1024521A2 (en) 2000-08-02
CN1262523A (zh) 2000-08-09
TW447030B (en) 2001-07-21
JP2000223461A (ja) 2000-08-11
US6245650B1 (en) 2001-06-12
KR20000057814A (ko) 2000-09-25

Similar Documents

Publication Publication Date Title
JP3177973B2 (ja) 半導体装置の製造方法
JP3189892B2 (ja) 半導体基板の洗浄方法及び洗浄液
JP3667273B2 (ja) 洗浄方法および洗浄液
JP2000315670A (ja) 半導体基板の洗浄方法
JP4759079B2 (ja) 半導体装置の製造方法
KR100445790B1 (ko) 반도체장치 제조방법
US20050263489A1 (en) Ruthenium silicide wet etch
JP2002016053A (ja) 半導体装置の製造方法
JP3159257B2 (ja) 半導体装置の製造方法
JP3185732B2 (ja) 基板表面金属汚染除去方法
JP4199232B2 (ja) 半導体集積回路装置の量産方法
US20050045202A1 (en) Method for wafer surface cleaning using hydroxyl radicals in deionized water
JP2000188292A (ja) 半導体装置および製造方法
JP4724959B2 (ja) フォトレジスト剥離剤組成物
JP4623254B2 (ja) フォトレジスト剥離剤組成物
JP2003100715A (ja) 半導体用洗浄剤
JP2000311880A (ja) 半導体装置の洗浄方法
JP2002057134A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees