JPH0997835A - 接続孔の製造方法 - Google Patents

接続孔の製造方法

Info

Publication number
JPH0997835A
JPH0997835A JP25263795A JP25263795A JPH0997835A JP H0997835 A JPH0997835 A JP H0997835A JP 25263795 A JP25263795 A JP 25263795A JP 25263795 A JP25263795 A JP 25263795A JP H0997835 A JPH0997835 A JP H0997835A
Authority
JP
Japan
Prior art keywords
etching
film
connection hole
insulating film
titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25263795A
Other languages
English (en)
Inventor
Hirobumi Sumi
▲博▼文 角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP25263795A priority Critical patent/JPH0997835A/ja
Publication of JPH0997835A publication Critical patent/JPH0997835A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 金属シリサイド上の絶縁膜をエッチングして
接続孔を形成する際に、接続孔底部の金属シリサイドが
エッチングされるためコンタクト抵抗の低減が図れな
い。また金属シリサイドが凝集するためシート抵抗の低
減が図れない。 【解決手段】 半導体基板11の半導体領域と金属とを反
応させて形成した金属反応膜15,16 を覆う第2絶縁膜17
を堆積した後、金属反応膜15,16 上の第2絶縁膜17に接
続孔19,20 を形成する方法であって、接続孔19,20 を形
成するエッチングを、第2絶縁膜17の構成原子の電子同
士の結合を切るエネルギー以上、金属反応膜15,16 をエ
ッチングしないエネルギー以下にイオンエネルギーを設
定して行うことで、金属反応膜のエッチングを防ぐ方法
である。また上記エッチングのエッチングガスと金属反
応膜15,16 とで反応生成物21,22 を形成することで、金
属反応膜15,16 を保護する方法である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の層間
絶縁膜に形成される接続孔の製造方法に関するものであ
る。
【0002】
【従来の技術】素子の微細化にともない、トランジスタ
の拡散層はますます浅い接合になっている。すなわち、
いわゆるシャロー化が進んでいる。一方、ゲート線幅が
縮小化しているので、拡散層の深さを浅くしないとショ
ートチャネル効果が増大する。例えばゲート線幅が0.
25μmのトランジスタに対しては拡散層の深さを0.
08μm程度に浅くする必要がある。
【0003】そして拡散層のいわゆるシャロー化にとも
ない、トランジスタのソース・ドレインのシート抵抗は
増大する。その結果、素子の応答速度が劣化するという
問題を発生する。いま、ゲート遅延時間をτpdとする
と、動作周波数fは1/τpdに関係することにより、応
答速度の劣化すると動作周波数の向上は望めない。これ
は、特に高速動作を要求されるマイクロプロセッサユニ
ット(MPU)には不利になる。その対策として、ソー
ス・ドレイン上のみに選択的に低抵抗なチタンシリサイ
ド(TiSi2 )を形成するサリサイド(SALICIDE)プ
ロセスが注目されている。
【0004】ここで、従来のMOSLSIプロセスの一
例を、図9の製造工程図によって説明する。
【0005】図9の(1)に示すように、通常のMOS
(Metal-Oxide-Semiconductor )トランジスタプロセス
によって、半導体基板111に、素子分離領域112を
形成した後、半導体基板111にゲート絶縁膜113を
介してゲート配線114を形成する。そしてゲート配線
113の両側にサイドウォール絶縁膜115,116を
形成し、さらにゲート配線113の両側の半導体基板1
11にソース・ドレイン領域117,118を形成する
ことで、MOSトランジスタ101を形成する。
【0006】次いで図9の(2)に示すように、上記半
導体基板111に対してフッ酸(HF)処理を施し、ソ
ース・ドレイン領域117,118上の自然酸化膜(図
示省略)を完全に除去する。その後、例えばスパッタリ
ングによって、全面にチタン(Ti)膜119を50n
mの厚さに形成する。その後、熱処理(第1熱処理は窒
素雰囲気中で600℃の加熱、および第2熱処理は窒素
雰囲気中で800℃の加熱)を施して、ゲート配線11
3およびソース・ドレイン領域117,118のシリコ
ン(Si)とチタン膜119のチタン(Ti)とを反応
させて低抵抗なチタンシリサイド(TiSi2 )層12
1,122,123を選択的に形成する。
【0007】続いて上記半導体基板111を、例えばア
ンモニア過水に浸漬することで、未反応なチタン膜11
9(2点鎖線で示す部分)を選択的にエッチングして除
去する。
【0008】次いで図9の(3)に示すように、例えば
化学的気相成長(以下、CVDという)法によって、M
OSトランジスタ101を覆う状態に、半導体基板11
1上に酸化シリコンからなる層間絶縁膜131を形成し
た後、リソグラフィー技術とエッチング技術とによっ
て、例えばゲート配線113上およびソース・ドレイン
領域118上の層間絶縁膜131に接続孔132,13
3を形成する。さらに通常のブランケットタングステン
プラグの形成方法によって、接続孔132,133の内
部に密着層134を介してタングステンプラグ135,
136を形成する。さらにそれらに接続する状態で層間
絶縁膜131上に、例えば、密着層(141)とアルミ
ニウム−シリコン膜からなる配線層(142)とを形成
する。そしてリソグラフィー技術とエッチング技術とに
よって、上記密着層(141)と配線層(142)とを
パターニングして配線143,144を形成する。
【0009】上記プロセス例によって素子を形成した場
合には、ソース・ドレイン領域117,118の抵抗
が、従来のチタンシリサイドを形成しない構造のものよ
りも1桁程度低下する利点がある。
【0010】そして素子の微細化にともない、拡散層領
域も微細化が進行している。そのため、拡散層(例えば
ソース・ドレイン領域)上に形成するチタンシリサイド
(TiSi2 )の膜厚も薄膜化する必要がある。例えば
デザインルールが0.25μmの製品ではチタンシリサ
イド膜の厚さは50nm程度以下にしなければならな
い。このように薄膜化しないと接合リークが増大する原
因になる。
【0011】上記のように薄いチタンシリサイド膜上の
層間絶縁膜に接続孔を形成するためのドライエッチング
条件は、通常、異方性エッチングの成分を高めるため
に、イオンエッチング成分を高めた条件を用いる。イオ
ンエッチング成分を高めるためには、アルゴン(Ar)
等の不活性ガスをエッチングガス中に混入させる。ま
た、高いVcdを加えることでイオンの加速性を高めた条
件で接続孔を形成すればよい。例えば、エッチングガス
に、流量が50sccm〔以下、sccmは標準状態に
おける体積流量(cm3 /分)を表す〕のオクタフルオ
ロシクロブタン(C48 )と流量が100sccmの
アルゴン(Ar)を用い、RFパワーを1.20kW、
エッチング雰囲気の圧力を1Paに設定する。
【0012】
【発明が解決しようとする課題】しかしながら、図10
に示すように、サリサイド(SALICIDE)プロセスによっ
て形成したチタンシリサイド膜121,123上の層間
絶縁膜131に接続孔132,133を形成した場合、
層間絶縁膜131の膜厚が薄い部分に形成した接続孔1
32内では、チタンシリサイド膜121までエッチング
されて、チタンシリサイド膜が無くなる問題が発生して
いる。この問題は、エッチングガス中にアルゴン(A
r)ガスが含まれているため、アルゴンのスパッタリン
グ作用によりチタンシリサイド膜121がエッチングさ
れることに起因する。
【0013】特に、層間絶縁膜131の平坦化が進むに
つれて、層間絶縁膜131の厚い部分と薄い部分とが存
在するようになる。例えば層間絶縁膜131の厚い部分
に対して接続孔133が開口するまでエッチングを行う
と、層間絶縁膜131の薄い部分に形成した接続孔13
2の底部はいわゆるオーバエッチング状態になる。すな
わち、接続孔132の底部はエッチングが過剰になっ
て、チタンシリサイド膜121がエッチング除去される
ことになる。その結果、接続孔132におけるコンタク
ト抵抗が上昇することになる。
【0014】一方、図示はしないが、接続孔の形成時に
おけるオーバエッチングでは、接続孔の底部のチタンシ
リサイド層がエッチングされ、その膜厚が薄くなる。こ
の影響で、チタンシリサイドが凝集し易くなるので、シ
ート抵抗の低減化は望めなくなる。シート抵抗の増大ま
たはその原因となるシリサイドの凝集の原因は、(a)
チタン膜を形成する前に、シリコン基板上の自然酸化膜
の除去が不十分なため、もしくは、(b)チタン膜を成
膜する前の前処理(通常はフッ酸によるエッチング処理
を行う)後、シリコン基板が大気中にさらされることに
より酸素(O2 )が吸着して不均一な自然酸化膜が形成
されるためである。このように自然酸化膜が形成された
状態でチタン膜を形成し、シリサイド化のための熱処理
を施すと、シリサイド化反応は不均一に進行する。その
結果、シリサイド形成後の熱処理で不均一に生じたシリ
サイドが再結晶化によって安定化しようとするため、シ
リサイドの凝集が発生し易くなるといえる。
【0015】本発明は、シリサイド膜上の層間絶縁膜に
接続孔を形成する際に、接続孔底部にシリサイド膜を十
分に残す接続孔の製造方法を提供することを目的とす
る。
【0016】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされた接続孔の製造方法である。すなわ
ち、基板の半導体領域と金属とを反応させて形成した金
属反応膜を覆う状態に、基板上に絶縁膜を堆積した後、
金属反応膜上の絶縁膜に接続孔を形成する接続孔の製造
方法において、接続孔を形成するエッチングのイオンエ
ネルギーは、絶縁膜の構成原子の電子同士の結合を切る
エネルギー以上、金属反応膜をエッチングしないエネル
ギー以下に設定する。
【0017】さらには上記エッチングを行う前に、エッ
チングのイオンエネルギーを、絶縁膜が異方性エッチン
グされるエネルギーに設定したエッチングを行う。
【0018】また、絶縁膜がエッチングされて金属反応
膜が部分的に表出した時点で、エッチングガスと金属反
応膜との反応生成物を金属反応膜上に形成する。その
後、接続孔を開口した後、エッチングによって反応生成
物を、例えば、不活性ガスをエッチング種に用いたイオ
ンエッチングで行う。
【0019】上記接続孔の製造方法では、金属反応膜上
の絶縁膜に接続孔を形成する際のエッチングのイオンエ
ネルギーは、絶縁膜の構成原子の電子同士の結合を切る
エネルギー以上、金属反応膜をエッチングしないエネル
ギー以下に設定することから、絶縁膜はエッチングさ
れ、しかも金属反応膜はエッチングされない。そのた
め、例えば金属反応膜がシリサイドの場合には、接続孔
の底部にシリサイドが残されることになる。
【0020】さらには上記エッチングを行う前に、エッ
チングのイオンエネルギーを、絶縁膜が異方性エッチン
グされるエネルギーに設定したエッチングを行うことか
ら、接続孔は金属反応膜の近傍まで異方性エッチングに
より形成される。そのため、接続孔のエッチングでは、
いわゆるサイドエッチング量が少なくなるので、微細な
径の接続孔の形成が可能となる。
【0021】また、絶縁膜がエッチングされて金属反応
膜が部分的に表出した時点で、エッチングガスと金属反
応膜との反応生成物を金属反応膜上に形成する方法で
は、反応生成物によって金属反応膜が保護される。その
ため、接続孔のエッチングにおいてオーバエッチングを
行っても金属反応膜はエッチングされない。そして接続
孔を開口した後、エッチングによって反応生成物を、例
えば、不活性ガスをエッチング種に用いたイオンエッチ
ングで行うことから、不活性ガスのスパッタリング作用
によって反応生成物は除去される。
【0022】
【発明の実施の形態】本発明に係わる第1の実施形態を
図1によって説明する。
【0023】図1に示すように、半導体基板(例えば、
シリコン基板)11上に第1絶縁膜12を介して導電性
のポリシリコンからなる配線13上を形成し、また半導
体基板11に拡散層14上を形成する。そして半導体領
域である配線13および拡散層14の各上部には、金属
反応膜〔例えばチタンシリサイド(TiSi2 )膜〕1
5,16を形成する。
【0024】その後、通常の成膜方法(例えば、CVD
法)によって、上記のような半導体基板11の素子形成
領域側を覆う状態に酸化シリコンからなる第2絶縁膜1
7を形成する。
【0025】次いでリソグラフィー技術によって、上記
第2絶縁膜17上に、接続孔を形成するためのエッチン
グマスク18を例えばレジストで形成する。その後、第
2絶縁膜17の構成原子であるシリコン(Si)と酸素
(O)との電子同士の結合を切るようなエネルギー以上
で、金属反応膜である上記金属反応膜15,16をエッ
チングしないエネルギー以下にイオンエネルギーを設定
したエッチングによって、上記第2絶縁膜17に接続孔
19,20を形成する。
【0026】上記エッチング条件の一例としては、エッ
チングガスに流量が20sccmのオクタフルオロシク
ロブタン(C4 8 )またはパーフルオロプロパン(C
3 8 )と、流量が80sccmの一酸化炭素(CO)
とを用い、RFパワーを600W、エッチング雰囲気の
圧力を20Paに設定する。したがって、このエッチン
グでは、RFパワーによってイオンエネルギーを制御す
る。このエッチングにおけるRFパワーは、例えば、1
00W〜1.0kWの範囲内に設定することが好まし
い。上記エッチングでは、エッチングガス中に含まれて
いるフッ素(F)と金属反応膜15,16のチタン(T
i)とが反応して、接続孔19,20の底部に反応生成
物〔この場合は、フッ化チタン(TiFx )膜〕21,
22を形成する。
【0027】上記接続孔の製造方法では、エッチングガ
スにアルゴン(Ar)のような金属反応膜15,16を
イオンエッチングする成分が含まれていないため、金属
反応膜15,16はエッチングされない。また、エッチ
ング中に、接続孔19,20の底部に反応生成物21,
22を形成するため、それによって金属反応膜15,1
6が保護される。したがって、金属反応膜15,16上
に接続孔19,20を形成してもその底部には金属反応
膜15,16が残る。
【0028】なお、上記反応生成物膜21,22は、そ
の後エッチング、またはスパッタリングに成膜時の逆ス
パッタリングによって除去される。また、上記エッチン
グマスク18は、接続孔19,20を開口した後、通常
の除去方法(例えばアッシング、ウェットエッチング
等)によって除去される。
【0029】次に第1実施形態に係わる実施例(以降、
第1実施例という)を、図2の接続孔の製造工程図によ
って説明する。図では、一例として、MOSトランジス
タを覆う層間絶縁膜に設けた接続孔の製造方法を示す。
【0030】図2の(1)に示すように、通常のMOS
トランジスタプロセスによって、半導体基板11に、素
子分離領域31を形成した後、半導体基板11上にゲー
ト絶縁膜32を介してゲート配線33(第1実施形態の
配線13に相当)を形成し、さらにその両側にサイドウ
ォール34,35を形成した。そして例えばイオン注入
法によってゲート配線33の両側における半導体基板1
1にソース・ドレイン領域36,37(第1実施形態の
拡散層14に相当)を形成することで、MOSトランジ
スタ1を形成した。なお、上記半導体基板11にはシリ
コン基板を用いた。
【0031】続いて図2の(2)に示すように、ICP
(Induction Coupled Plasma)ソフトエッチングを行っ
て、半導体基板11上に形成された自然酸化膜(図示省
略)を除去した。上記ICPソフトエッチング条件は、
一例として、 エッチングガス:アルゴン(Ar);10sccm〔以
下、sccmは標準状態における体積流量(cm3
分)を表す〕、 エッチング雰囲気の圧力:0.06Pa、 Vdc:100V、 ICPパワー:1kW、 に設定した。
【0032】上記ICPソフトエッチングを行った直後
に、例えばスパッタリングによって、半導体基板11上
の全面にチタン(Ti)膜41を成膜した。上記スパッ
タリング条件は、一例として、 スパッタリングガス:アルゴン(Ar);100scc
m、 基板温度:150℃、 スパッタリング雰囲気の圧力:0.47Pa、 に設定した。その結果、チタン(Ti)膜20を30n
mの厚さに成膜した。
【0033】次いでRTA(Rapid Thermal Annealing
)によって、上記ゲート配線33のシリコン(Si)
および上記ソース・ドレイン領域36,37のシリコン
(Si)と、上記チタン膜41のチタン(Ti)とを反
応させて、チタンシリサイド(TiSi2 )層42,4
3,44(第1実施形態の金属反応膜15,16に相
当)を形成した。上記RTA条件は、一例として、 熱処理の雰囲気:窒素(N2 );5dm3 /分、 熱処理温度:650℃、 熱処理時間:30秒、 に設定した。
【0034】次いで、上記処理を行った半導体基板11
をアンモニア過水に浸すことで未反応なチタン膜41
(2点鎖線で示す部分)を選択的に除去した。
【0035】続いて、熱処理を行って、上記チタンシリ
サイド層42,43,44の安定化を図った。この熱処
理条件は、一例として、 熱処理の雰囲気:窒素(N2 );5dm3 /分、 熱処理温度:800℃、 熱処理時間:30秒、 に設定した。
【0036】次いで図2の(3)に示すように、例えば
CVD(Chemical Vapour Deposition)法によって、M
OSトランジスタ1を覆う状態に、酸化シリコン膜から
なる層間絶縁膜51(第1実施形態の第2絶縁膜17に
相当)の成膜を行った。上記成膜条件は、一例として、 成膜ガス:テトラエトキシシラン(TEOS);50s
ccm、 成膜雰囲気の温度:720℃、 成膜雰囲気の圧力:40Pa、 に設定した。そして上記層間絶縁膜51を600nmの
厚さに成膜した。
【0037】次いでリソグラフィー技術(レジスト塗
布、露光、現像、ベーキング等の処理)によってレジス
ト膜からなるエッチングマスク52を形成した。その
後、一酸化炭素(CO)を添加した高次フッ素化合物ガ
ス系を用いたエッチングによって、例えばゲート配線3
3上のチタンシリサイド層42,ソース・ドレイン領域
37上のチタンシリサイド層44に通じる接続孔53,
54を形成した。このときのエッチング条件は、一例と
して、 エッチングガス:オクタフルオロシクロブタン(C4
8 );20sccmと一酸化炭素(CO);80scc
m、 RFパワー:600W、 エッチング雰囲気の圧力:20Pa、 に設定した。
【0038】上記エッチングでは、エッチングガス(オ
クタフルオロシクロブタン)にフッ素が含まれているの
で、そのフッ素と下地のチタンシリサイド層42,43
のチタン(Ti)とが反応してできる反応生成物である
フッ化チタン(TiFx )膜55,56が形成された。
【0039】その後、上記エッチングマスク52を、通
常の除去方法(例えばアッシング、ウェットエッチング
等)によって除去した。そして図2の(4)に示すよう
に、配線材料を形成した。まず、スパッタリングによっ
て、チタン(Ti)膜と窒化チタン(TiN)膜とを成
膜して密着層61を形成した。このときのアルゴン(A
r)の逆スパッタによって、フッ化チタン膜(55,5
6)を除去された。このスパッタリング条件は、一例と
して、 スパッタリングガス:アルゴン(Ar);100scc
m、 スパッタパワー:8kW、 基板温度:150℃、 成膜雰囲気の圧力:0.47Pa、 に設定した。そしてチタン膜を10nmの厚さに成膜し
た。
【0040】続いてスパッタリングによって窒化チタン
膜を形成した。このスパッタリング条件は、一例とし
て、 スパッタリングガス:アルゴン(Ar);40sccm
と窒素(N2 );20sccm、 成膜雰囲気の圧力:0.47Pa、 に設定した。そして窒化チタン膜を70nmの厚さに成
膜した。
【0041】次いでCVD法によって、タングステン
(W)膜を形成した。このタングステン膜の形成条件
は、一例として、 反応ガス:アルゴン(Ar);2200sccm、窒素
(N2 );300sccm、水素(H2 );500sc
cmおよび六フッ化タングステン(WF6 );75sc
cm、 成膜雰囲気の温度:450℃、 成膜雰囲気の圧力:10.64kPa、 に設定した。そしてタングステン膜を400nmの厚さ
に成膜した。
【0042】続いて、上記タングステン膜をエッチバッ
クした。このエッチバック条件は、一例として、 エッチングガス:六フッ化イオウ(SF6 ):50sc
cm、 RFパワー:150W、 エッチング雰囲気の圧力:1.33Pa、 に設定した。そして、接続孔53,54の内部にタング
ステンからなるプラグ62,63を形成した。
【0043】その後、例えばスパッタリングによって、
密着層となるチタン膜64と主配線材料となるアルミニ
ウム(Al)膜65とからなる配線層を形成した。この
スパッタリング条件は、一例として、 スパッタリングガス:アルゴン(Ar);100scc
m、 スパッタパワー:4kW、 基板温度:150℃、 成膜雰囲気の圧力:0.47Pa、 に設定した。そしてチタン膜64を30nmの厚さに成
膜した。
【0044】さらに例えばスパッタリングによって、ア
ルミニウム膜65を成膜した。このスパッタリング条件
は、一例として、 スパッタリングガス:アルゴン(Ar);50scc
m、 スパッタパワー:22.5kW、 基板温度:150℃、 成膜雰囲気の圧力:0.47Pa、 に設定した。そしてアルミニウム膜65を0.5μmの
厚さに成膜した。
【0045】その後、リソグラフィー技術とエッチング
技術とによって、プラグ62,63に接続するもので、
アルミニウム膜65/チタン膜64からなる配線66,
67を形成した。このエッチング条件は、一例として、 エッチングガス:三塩化ホウ素(BCl3 );60sc
cmと塩素(Cl2 );90sccm、 マイクロ波パワー:1kW、 RFパワー:50W、 エッチング雰囲気の圧力:0.016Pa、 に設定した。
【0046】この第1実施例の接続孔の製造方法では、
エッチングガスには、アルゴン(Ar)のようなチタン
シリサイド層42,(43),44をイオンエッチング
する成分が含まれていないため、チタンシリサイド層4
2,44はエッチングされなかった。また、エッチング
中に、エッチングガス(オクタフルオロシクロブタン)
のフッ素)とチタンシリサイド層42,,44のチタン
とが反応して、接続孔53,54の底部にフッ化チタン
膜55,56を形成するため、それによってチタンシリ
サイド層42,44は保護された。したがって、チタン
シリサイド層42,44上に接続孔53,54を形成し
てもその底部にはチタンシリサイド層42,44は残っ
た。
【0047】次に、本発明に係わる第2の実施形態を図
3によって説明する。なお、図3では、前記図1で説明
した構成部品と同様のものには同一符号を付す。
【0048】図3に示すように、半導体基板(例えば、
シリコン基板)11上に第1絶縁膜12を介して導電性
のポリシリコンからなる配線13上を形成し、また半導
体基板11に拡散層14上を形成する。そして配線13
および拡散層14の各上部には、シリサイド〔例えばチ
タンシリサイド(TiSi2 )〕層15,16を形成す
る。その後、通常の成膜方法(例えば、CVD法)によ
って、上記のような半導体基板11の素子形成領域側を
覆う状態に酸化シリコンからなる第2絶縁膜17を形成
する。
【0049】次いでリソグラフィー技術によって、上記
第2絶縁膜17上に、接続孔を形成するためのエッチン
グマスク18を例えばレジストで形成する。
【0050】その後、上記第2絶縁膜17を異方性エッ
チングするイオンエネルギーに設定した第1のエッチン
グによって、接続孔19,20を形成する。この第1の
エッチングでは、接続孔19,20の例えば80%〜9
0%程度(2点鎖線で示す部分)までエッチングする。
【0051】上記第1のエッチング条件の一例として
は、エッチングガスに流量が20sccmのオクタフル
オロシクロブタン(C4 8 )と、流量が80sccm
の一酸化炭素(CO)と、流量が100sccmのアル
ゴン(Ar)とを用い、RFパワーを1.2kW、エッ
チング雰囲気の圧力を20Paに設定する。したがっ
て、この第1のエッチングでは、RFパワーによってイ
オンエネルギーを制御する。このエッチングにおけるR
Fパワーは、例えば、0.6kW〜1.6kWの範囲内
に設定することが好ましい。
【0052】その後、第2絶縁膜17の構成原子である
シリコン(Si)と酸素(O)との電子同士の結合を切
るようなエネルギー以上で、金属反応膜である上記金属
反応膜15,16をエッチングしないエネルギー以下に
イオンエネルギーを設定した第2のエッチングによっ
て、上記第2絶縁膜17をエッチングして、接続孔1
9,20を開口する。
【0053】上記第2のエッチング条件の一例として
は、エッチングガスに流量が20sccmのオクタフル
オロシクロブタン(C4 8 )と、流量が80sccm
の一酸化炭素(CO)とを用い、RFパワーを600
W、エッチング雰囲気の圧力を20Paに設定する。し
たがって、この第2のエッチングでは、RFパワーによ
ってイオンエネルギーを制御する。このエッチングにお
けるRFパワーは、例えば、100W〜1.0kWの範
囲内に設定することが好ましい。上記第2のエッチング
では、エッチングガス中に含まれているフッ素(F)と
金属反応膜15,16のチタン(Ti)とが反応して、
接続孔19,20の底部に反応生成物〔この場合はフッ
化チタン(TiFx )膜〕21,22を形成する。
【0054】上記接続孔の製造方法では、上記第1のエ
ッチングのエッチングガスにアルゴンが含まれているの
で、第2絶縁膜17を異方性エッチングされる。また第
2のエッチングでは、エッチングガスにアルゴン(A
r)のような金属反応膜15,16をイオンエッチング
する成分が含まれていないため、金属反応膜15,16
はエッチングされない。また、第2のエッチング中に、
接続孔19,20の底部に反応生成物21,22を形成
するため、それによって金属反応膜15,16が保護さ
れる。したがって、金属反応膜15,16上に接続孔1
9,20を形成してもその底部には金属反応膜15,1
6が残る。
【0055】なお、上記反応生成物21,22は、その
後エッチング、またはスパッタリングに成膜時の逆スパ
ッタリングによって除去される。
【0056】次に第2実施形態に係わる実施例(以降、
第2実施例という)を、図4の接続孔の製造工程図によ
って説明する。図では、一例として、MOSトランジス
タを覆う層間絶縁膜に設けた接続孔の製造方法を示す。
なお、図4では、前記図2で説明した構成部品と同様の
ものには同一符号を付す。
【0057】この第2実施例は、上記図2の(3)で説
明した工程のみの変更である。その他の工程は上記第1
実施例と同様である。
【0058】まず上記図2の(1),(2)によって説
明した第1実施例の工程を行う。
【0059】その後、図4の(1)に示すように、例え
ばCVD法によって、半導体基板11上に酸化シリコン
膜からなる層間絶縁膜51(第1実施形態の第2絶縁膜
17に相当)を、例えば600nmの厚さに成膜した。
上記成膜条件は、第1実施例で説明したのと同様であ
る。次いでリソグラフィー技術(レジスト塗布、露光、
現像、ベーキング等の処理)によって、上記層間絶縁膜
51上に、レジスト膜からなるエッチングマスク52を
形成した。
【0060】その後、一酸化炭素(CO)を添加した高
次フッ素化合物ガス系を用いた2段階のエッチングによ
って接続孔53,54を形成した。すなわち、図4の
(2)に示すように、第1のエッチングでは、層間絶縁
膜51が薄い法に形成する接続孔53の例えば80%〜
90%程度の深さに、接続孔53,54を形成した。
【0061】第1のエッチング条件は、一例として、 エッチングガス:オクタフルオロシクロブタン(C4
8 );20sccmと一酸化炭素(CO);80scc
mとアルゴン(Ar);100sccm、 RFパワー:1.20kW、 エッチング雰囲気の圧力:20Pa、 に設定した。
【0062】そして図4の(3)に示すように、第2の
エッチングでは、チタンシリサイド層42,44に達す
る状態に接続孔53,54を完全に開口した。
【0063】第2のエッチング条件は、一例として、 エッチングガス:オクタフルオロシクロブタン(C4
8 );20sccmと一酸化炭素(CO);80scc
m、 RFパワー:600W、 エッチング雰囲気の圧力:20Pa、 に設定した。
【0064】上記第1のエッチングでは、アルゴン(A
r)によって異方性が強められ、またアルゴン(Ar)
による逆スパッタによってフッ化チタン(TiFx )は
形成されない。このようなエッチングによって、層間絶
縁膜17の80%〜90%をエッチングする。
【0065】上記第2エッチングでも、上記第1実施例
と同様に、エッチングガス(オクタフルオロシクロブタ
ン)にフッ素が含まれているので、そのフッ素と下地の
チタンシリサイド層42,43のチタンとが反応してフ
ッ化チタン(TiFx )膜55,56が形成される。
【0066】その後、前記第1実施例の図2の(4)で
説明したのと同様の工程を行えばよい。
【0067】次に、本発明に係わる第3の実施形態を図
5によって説明する。なお、図5では、前記図1,図3
で説明した構成部品と同様のものには同一符号を付す。
【0068】図5の(1)に示すように、半導体基板1
1上に形成された第2絶縁膜17には接続孔19,20
が形成されている。各接続孔19,20の底部にはエッ
チング時に発生した反応生成物21,22が形成されて
いる。
【0069】そこで図5の(2)に示すように、上記接
続孔19,20を開口した後、エッチングによって、2
点鎖線で示す上記反応生成物21,22を除去する。
【0070】上記エッチングの一例としては、例えば、
エッチングガスに流量が100sccmの塩素(C
2 )と流量が20sccmの酸素(O2 )とを用い、
RFパワーを600W、エッチング雰囲気の圧力を20
Paに設定して、エッチングを行う。
【0071】上記エッチングを行うことにより、接続層
19,20の各底部には、金属反応膜15,16が露出
する状態になりので、コンタクト抵抗が低減される。
【0072】次に第3実施形態に係わる実施例(以降、
第3実施例という)を、図6の接続孔の製造工程図によ
って説明する。図では、一例として、MOSトランジス
タを覆う層間絶縁膜に設けた接続孔の製造方法を示す。
なお、図6では、前記図2,図4で説明した構成部品と
同様のものには同一符号を付す。
【0073】この第3実施例は、接続孔53,54を形
成した後、フッ化チタン膜55,56を除去する工程を
付加した方法であって、他の工程は、上記第1,第2実
施例で説明したのとほぼ同様である。したがって、ここ
では層間絶縁膜17を成膜する工程から配線層を形成す
る前までの工程を説明する。
【0074】まず、図2の(1)および図2の(2)で
説明した第1実施例の工程を半導体基板(11)に行っ
てMOSトランジスタ1を形成した。その後図6の
(1)に示すように、例えばCVD法によって、上記M
OSトランジスタ1を形成した半導体基板11上に酸化
シリコン膜からなる層間絶縁膜51を、例えば600n
mの厚さに成膜した。上記成膜条件は、第1実施例で説
明したのと同様である。
【0075】次いでリソグラフィー技術によってレジス
ト膜からなるエッチングマスク52を形成した。その
後、一酸化炭素(CO)を添加した高次フッ素化合物ガ
ス系を用いたエッチングによって接続孔53,54を形
成した。このときのエッチング条件は、一例として、 エッチングガス:パーフルオロプロパン(C3 8 );
20sccmと一酸化炭素(CO);80sccm、 RFパワー:600W、 エッチング雰囲気の圧力:20Pa、 に設定した。
【0076】上記エッチングでは、エッチングガスにフ
ッ化チタン等の反応生成物を形成し易いパーフルオロプ
ロパンが含まれているので、そのフッ素と下地のチタン
シリサイド層42,44のチタン(Ti)とが反応して
フッ化チタン膜55,56が形成され易くなった。
【0077】なお、上記接続孔53,54の形成方法
は、上記エッチング方法に限定されることはなく、前記
第1,第2実施例で説明した方法によって形成してもよ
い。
【0078】そして接続孔53,54を開口した後、図
6の(2)に示すように、塩素(Cl2 )ガスによるエ
ッチングによって、フッ化チタン膜55,56(2点鎖
線で示す部分)を除去した。その時のエッチング条件
は、一例として、 エッチングガス:塩素(Cl2 );100sccmと酸
素(O2 );20sccm、 RFパワー:600W、 エッチング雰囲気の圧力:20Pa、 に設定した。
【0079】その後、エッチングマスク52を除去した
後、配線層を形成する工程として、前記図2の(4)ま
たは前記図4の(4)で説明した工程を行えばよい。
【0080】上記第3実施例では、塩素(Cl2 )によ
るエッチングによって、接続層19,20の各底部に形
成されているフッ化チタン膜55,56が除去された。
そのため、チタンシリサイド層42,44が露出する状
態になるので、コンタクト抵抗が低減された。
【0081】次に第3実施形態の別の実施例(以降、第
4実施例という)を、図7の製造工程図によって説明す
る。この第4実施例は、上記図4の(3)で説明した第
2実施例の工程において、エッチング条件を変更し、塩
素(Cl2 )によるフッ化チタン膜の除去を行ったもの
である。したがって、上記第1実施例で説明したのと同
様に、(1),(2)で説明した工程と同様の工程を行
う。
【0082】図2の(1)および図2の(2)で説明し
た第1実施例の工程を半導体基板(11)に行った後、
図7の(1)に示すように、例えばCVD法によって、
上記半導体基板11上に、酸化シリコン膜からなる層間
絶縁膜51を、例えば600nmの厚さに成膜した。上
記成膜条件は、第1実施例で説明したのと同様である。
【0083】次いでリソグラフィー技術(例えば、レジ
スト塗布、露光、現像、ベーキング等の処理)によって
レジスト膜からなるエッチングマスク52を形成した。
【0084】その後、一酸化炭素(CO)を添加した高
次フッ素化合物ガス系を用いた2段階のエッチングによ
って接続孔53,54を形成した。すなわち、図7の
(2)に示すように、第1のエッチングでは、層間絶縁
膜51の厚さが薄い部分に形成する接続孔53の深さの
例えば80%〜90%の深さに、チタンシリサイド層4
2,44上の層間絶縁膜51に接続孔53,54を形成
した。
【0085】第1のエッチング条件は、一例として、 エッチングガス:オクタフルオロシクロブタン(C4
8 );20sccmと一酸化炭素(CO);80scc
mとアルゴン(Ar);100sccm、 RFパワー:1.20kW、 エッチング雰囲気の圧力:20Pa、 に設定した。
【0086】そして図7の(3)に示すように、第2の
エッチングでは、層間絶縁膜51に接続孔53,54を
完全に開口した。この第2のエッチングによって、接続
孔53,54の各底部には反応生成物のフッ化チタン膜
55,56が形成された。
【0087】第2のエッチング条件は、一例として、 エッチングガス:パーフルオロプロパン(C3 8 );
20sccmと一酸化炭素(CO);80sccm、 RFパワー:600W、 エッチング雰囲気の圧力:20Pa、 に設定した。
【0088】なお、接続孔53,54の製造方法は、上
記方法に限定されることはなく、上記第1〜第3実施例
で説明した方法によって形成してもよい。
【0089】そして第3のエッチングとして、図7の
(4)に示すように、エッチングによって、フッ化チタ
ン膜55,56の除去を行った。
【0090】第3のエッチング条件は、一例として、 エッチングガス:塩素(Cl2 );100sccmと酸
素(O2 );20sccm、 RFパワー:600W、 エッチング雰囲気の圧力:20Pa、 に設定した。
【0091】上記第1のエッチングでは、アルゴン(A
r)によって異方性エッチングの成分が強められた。ま
たアルゴン(Ar)による逆スパッタ作用によってフッ
化チタン膜は形成されなかった。このようなエッチング
によって、層間絶縁膜51に接続孔53,54が途中ま
で形成された。
【0092】上記第2エッチングでは、フッ素を含むエ
ッチングガス(オクタフルオロシクロブタン)を用いた
ことから、そのフッ素と下地のチタンシリサイド層4
2,44のチタン(Ti)とが反応してフッ化チタン膜
55,56が形成された。そして、フッ素原子の含有量
が相対的に多いガス系でエッチングを施したことから、
フッ化チタン膜は形成され易くなった。ここでは、炭素
(C)原子の含有量を調整することでフッ素原子の含有
量を相対的に多くした。すなわち、オクタフルオロシク
ロブタン(C4 8 )からパーフルオロプロパン(C3
8 )にした。そして接続孔53,54をエッチングし
ている間にフッ化チタン膜55,56が除去されないよ
うにするため、パワーを低減(1.20keVから60
0eVに低減)してイオンエッチングの成分を弱めた。
【0093】そして上記第3のエッチングでは、塩素
(Cl2 )によってフッ化チタン膜55,56が除去さ
れた。そのため、チタンシリサイド層42,44が露出
する状態になるので、コンタクト抵抗が低減された。
【0094】その後、エッチングマスク52を除去し
て、前記第1実施例の図2の(4)で説明したのと同様
の工程を行えばよい。
【0095】次に第3実施形態の別の実施例(以降、第
5実施例という)を、図8の製造工程図によって説明す
る。図では、上記図2,図4で説明したのと同様の構成
部品には同一符号を付す。
【0096】この第5実施例は、上記図2の(3)で説
明した第1実施例の工程において、接続孔53,54を
形成するエッチングを行った後、不活性ガスを用いたイ
オンエッチングによってフッ化チタン膜の除去を行った
ものである。
【0097】図8の(1)に示すように、まず、前記図
2の(1)および図2の(2)で説明した第1実施例の
工程を半導体基板11に行った。その後前記図2の
(3)で説明したのと同様にして、上記半導体基板11
上に、酸化シリコン膜からなる層間絶縁膜51を、例え
ば600nmの厚さに成膜した。次いで、層間絶縁膜5
1上にエッチングマスク52を形成した。その後、一酸
化炭素(CO)を添加した高次フッ素化合物ガス系を用
いたエッチングによって接続孔53,54を形成した。
このときのエッチング条件は、第1実施例と同様であ
る。
【0098】上記エッチングでは、エッチングガス(オ
クタフルオロシクロブタン)にフッ素が含まれているの
で、そのフッ素と下地のチタンシリサイド層42,44
のチタンとが反応してできる反応生成物であるフッ化チ
タン膜55,56が形成される。
【0099】なお、接続孔53,54の製造方法は、上
記方法に限定されることはなく、上記第2〜第4実施例
で説明した方法によって形成してもよい。
【0100】そして図8の(2)に示すように、接続孔
53,54を開口した後、不活性ガスによるイオンエッ
チングによって、フッ化チタン膜55,56(2点鎖線
で示す部分)の除去を行った。その時のエッチング条件
は、一例として、 エッチングガス:アルゴン(Ar);10sccm、 RFパワー:1.00kW、 エッチング雰囲気の圧力:2Pa、 に設定した。
【0101】その後、配線層を形成する工程として、前
記図2の(4)または前記図4の(4)で説明した工程
を行えばよい。
【0102】上記第5実施例では、不活性ガスをエッチ
ング種に用いたイオンエッチングを行うことから、不活
性ガスのスパッタリング作用によって反応生成物である
フッ化チタン膜55,56は除去される。そのため、チ
タンシリサイド層42,43,44が露出する状態にな
るので、コンタクト抵抗が低減される。
【0103】なお、上記第5実施例によって説明したの
と同様に、前記実施例4においても、塩素(Cl2 )を
用いたエッチングの代わりに、上記不活性ガスを用いた
イオンエッチングによって、フッ化チタン膜55,56
を除去することも可能である。また、上記不活性ガスに
は、アルゴン(Ar)の他に、例えばヘリウム(H
e)、ネオン(Ne)、クリプトン(Kr)およびキセ
ノン(Xe)のうちのいずれかを用いることが可能であ
る。
【0104】また、上記金属反応膜は、チタンシリサイ
ドの他に、例えば、コバルト(Co)、ニッケル(N
i)、モリブデン(Mo)、タングステン(W)、ハフ
ニウム(Hf)、ジルコニウム(Zr)、白金(P
t)、金(Au)、および銅(Cu)のうちのいずれか
を用いることが可能である。
【0105】したがって、上記反応生成物は、上記コバ
ルト(Co)、ニッケル(Ni)、モリブデン(M
o)、タングステン(W)、ハフニウム(Hf)、ジル
コニウム(Zr)、白金(Pt)、金(Au)または銅
(Cu)のシリサイドの場合には、それぞれのシリサイ
ドの金属のフッ化物になる。
【0106】上記層間絶縁膜51は、酸化シリコンに限
定されることはなく、例えば酸窒化シリコン(SiO
N)または窒化シリコン(Si3 4 )であってもよ
い。
【0107】上記各実施例の説明では、チタンシリサイ
ド層42,44上の層間絶縁膜51に接続孔53,54
を形成した状態を説明したが、当然のことながら、チタ
ンシリサイド層43上の層間絶縁膜51に接続孔を形成
した場合も同様の効果が得られる。
【0108】上記説明したように、本発明は上記実施例
に限定されることはなく、上記方法を実現できるもので
あれば、どのような方法であってもよい。上記エッチン
グ方法で用いることができるはエッチング装置は、例え
ば、平行平板型のダイオードエッチング装置およびマグ
ネトロンエッチング装置の他に、例えば、ECR(Elec
tron Cycrotron Resonance)エッチング装置、ICP
(Induction Coupled Plasma)エッチング装置およびヘ
リコン波エッチング装置等の高密度プラズマの発生源を
有するエッチング装置を用いることも可能である。
【0109】また、プロセス例として、MOSデバイス
への適用例を説明したが、他のデバイス、例えばバイポ
ーラトランジスタ、CCD(Charge-Coupled Device )
等にも適用することが可能である。さらに、上記説明で
は、チタンシリサイド(TiSi2 )層を例に挙げた
が、例えば、コバルト(Co)、ニッケル(Ni)、タ
ングステン(W)、モリブデン(Mo)、白金(P
t)、ジルコニウム(Zr)、ハフニウム(Hf)等の
いわゆる高融点金属シリサイドを有する電子装置にも、
上記説明と同様にして適用できる。
【0110】
【発明の効果】以上、説明したように本発明によれば、
金属反応膜上の絶縁膜に接続孔を形成する際のエッチン
グのイオンエネルギーは、絶縁膜の構成原子の電子同士
の結合を切るエネルギー以上、金属反応膜をエッチング
しないエネルギー以下に設定されるので、金属反応膜を
エッチングすることなく絶縁膜をエッチングして接続孔
を形成することができる。よって、接続孔内に形成した
配線のコンタクト抵抗の低減が図れる。
【0111】また、絶縁膜の構成原子の電子同士の結合
を切るエネルギー以上、金属反応膜をエッチングしない
エネルギー以下のイオンエネルギーによるエッチングを
行う前に、絶縁膜が異方性エッチングされるエネルギー
でエッチングを行う方法によれば、接続孔は金属反応膜
の近傍まで異方性エッチングにより形成することができ
る。よって、微細な径の接続孔を形成できる。
【0112】また、接続孔を形成する際に、反応生成物
を金属反応膜上に形成する方法によれば、反応生成物に
よって金属反応膜を保護することができる。そして接続
孔を開口した後、エッチングによって反応生成物を除去
するので、接続孔内に金属反応膜を表出することがで
き、接続孔内に形成した配線のコンタクト抵抗を低減す
ることが可能になる。
【図面の簡単な説明】
【図1】本発明に係わる第1の実施形態の説明図であ
る。
【図2】第1実施例の接続孔の製造工程図である。
【図3】本発明に係わる第2の実施形態の説明図であ
る。
【図4】第2実施例の接続孔の製造工程図である。
【図5】本発明に係わる第3の実施形態の説明図であ
る。
【図6】第3実施例の接続孔の製造工程図である。
【図7】第4実施例の接続孔の製造工程図である。
【図8】第5実施例の接続孔の製造工程図である。
【図9】従来のMOSLSIプロセス例を示す製造工程
図である。
【図10】課題の説明図である。
【符号の説明】
11 半導体基板 15,16 金属反応膜 17 第2絶縁膜 19,20 接続孔 21,22 反応生成物

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 基板の半導体領域と金属とを反応させて
    形成した金属反応膜を覆う状態に、該基板上に絶縁膜を
    堆積した後、該金属反応膜上の該絶縁膜に接続孔を形成
    する接続孔の製造方法において、 前記接続孔を形成するエッチングは、前記絶縁膜の構成
    原子の電子同士の結合を切るイオンエネルギー以上、金
    属反応膜をエッチングしないイオンエネルギー以下のイ
    オンエネルギーを有するエッチングにより行うことを特
    徴とする接続孔の製造方法。
  2. 【請求項2】 請求項1記載の接続孔の製造方法におい
    て、 前記絶縁膜の構成原子の電子同士の結合を切るエネルギ
    ー以上、金属反応膜をエッチングしないエネルギー以下
    に設定したエッチングを行う前に、 エッチングのイオンエネルギーを前記絶縁膜を異方性エ
    ッチングするエネルギーに設定したエッチングを行うこ
    とを特徴とする接続孔の製造方法。
  3. 【請求項3】 請求項1記載の接続孔の製造方法におい
    て、 前記エッチング中に、前記絶縁膜がエッチングされて金
    属反応膜が部分的に表出した時点で、エッチングガスと
    金属反応膜との反応生成物を金属反応膜上に形成するこ
    とを特徴とする接続孔の製造方法。
  4. 【請求項4】 請求項2記載の接続孔の製造方法におい
    て、 前記エッチング中に、前記絶縁膜がエッチングされて金
    属反応膜が部分的に表出した時点で、エッチングガスと
    金属反応膜との反応生成物を金属反応膜上に形成するこ
    とを特徴とする接続孔の製造方法。
  5. 【請求項5】 請求項3記載の接続孔の製造方法におい
    て、 前記接続孔を開口した後、エッチングによって前記反応
    生成物を除去することを特徴とする接続孔の製造方法。
  6. 【請求項6】 請求項4記載の接続孔の製造方法におい
    て、 前記接続孔を開口した後、エッチングによって前記反応
    生成物を除去することを特徴とする接続孔の製造方法。
  7. 【請求項7】 請求項5記載の接続孔の製造方法におい
    て、 前記反応生成物の除去は、不活性ガスをエッチング種に
    用いたイオンエッチングで行うことを特徴とする接続孔
    の製造方法。
  8. 【請求項8】 請求項6記載の接続孔の製造方法におい
    て、 前記反応生成物の除去は、不活性ガスをエッチング種に
    用いたイオンエッチングで行うことを特徴とする接続孔
    の製造方法。
JP25263795A 1995-09-29 1995-09-29 接続孔の製造方法 Pending JPH0997835A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25263795A JPH0997835A (ja) 1995-09-29 1995-09-29 接続孔の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25263795A JPH0997835A (ja) 1995-09-29 1995-09-29 接続孔の製造方法

Publications (1)

Publication Number Publication Date
JPH0997835A true JPH0997835A (ja) 1997-04-08

Family

ID=17240127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25263795A Pending JPH0997835A (ja) 1995-09-29 1995-09-29 接続孔の製造方法

Country Status (1)

Country Link
JP (1) JPH0997835A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999057755A1 (fr) * 1998-04-30 1999-11-11 Nippon Zeon Co., Ltd. Procede selectif d'attaque a sec
US6577005B1 (en) 1997-11-27 2003-06-10 Kabushiki Kaishia Toshiba Fine protuberance structure and method of production thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6577005B1 (en) 1997-11-27 2003-06-10 Kabushiki Kaishia Toshiba Fine protuberance structure and method of production thereof
WO1999057755A1 (fr) * 1998-04-30 1999-11-11 Nippon Zeon Co., Ltd. Procede selectif d'attaque a sec

Similar Documents

Publication Publication Date Title
US6103610A (en) Integrated circuit structure with dual thickness cobalt silicide layers and method for its manufacture
US5948702A (en) Selective removal of TixNy
JPH09148268A (ja) 半導体装置の製造方法
JPH04233225A (ja) 集積回路の製造方法
JPH0529254A (ja) 配線形成方法
US6468904B1 (en) RPO process for selective CoSix formation
US6228761B1 (en) Method of forming a local interconnect with improved etch selectivity of silicon dioxide/silicide
JP2001060672A (ja) エッチング方法およびエッチングマスク
JPH07254574A (ja) 電極形成方法
JP3781729B2 (ja) 半導体装置の製造方法
TWI741007B (zh) 內連線結構的製造方法
US7125809B1 (en) Method and material for removing etch residue from high aspect ratio contact surfaces
JPH0997835A (ja) 接続孔の製造方法
US6225216B1 (en) Method of forming a local interconnect with improved etch selectivity of silicon dioxide/silicide
US6174795B1 (en) Method for preventing tungsten contact plug loss after a backside pressure fault
JPH1167766A (ja) 半導体装置の製造方法
JPH10270381A (ja) 半導体装置の製造方法
JP3543504B2 (ja) 半導体装置の製造方法
JP3380172B2 (ja) 半導体装置の製造方法
JPH11288923A (ja) トレンチの形成方法およびそれを用いる半導体装置の製造方法
JPH05144951A (ja) 配線形成方法
JP3593804B2 (ja) 半導体装置及びその製造方法
JPH0950973A (ja) シリサイド層の形成方法
JP3421891B2 (ja) 高融点金属を成膜する工程を有する半導体装置の製造方法
JP3674986B2 (ja) 半導体装置の製造方法