JP3421891B2 - 高融点金属を成膜する工程を有する半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本発明は高融点金属を成膜す
る工程を有する半導体装置の製造方法に関し、特に非晶
質薄膜の形成工程を有する半導体装置の製造方法に関す
るものである。本発明は、例えば、微細な素子構造をも
つ半導体集積回路装置等、各種の半導体装置の製造の際
に用いることができる。

【０００２】

【従来の技術及びその問題点】各種トランジスタ等半導
体装置の分野では、集積度向上等のための素子の微細化
がますます進行している。

【０００３】このような素子の微細化に伴い、トランジ
スタの拡散層はますますシャロー化している。ＭＯＳ型
半導体装置では、ゲート配線幅が縮小化し、このため拡
散層の深さを浅くしないと、ショートチャンネル効果が
増大し、ソース／ドレイン耐圧が劣化する。例えば、ゲ
ート配線幅０．２５μｍに対し、拡散層の深さは、０．
０８μｍ以下程度が必要になる。

【０００４】拡散層のシャロー化に伴い、ソース／ドレ
インのシート抵抗は増大する。その結果、素子の応答速
度が劣化するという問題が発生する。ゲート遅延時間を
τｐｄとすると、 動作集波数ｆ〜１／τｐｄ の関係にあることより、動作集波数の向上が望めなくな
る。これは、特にマイクロプロセッサ、その内でも特
に、高速動作を要求されるＭＰＵ等には不利になる。そ
こで、その対策として、ソース／ドレイン上にのみに選
択的に低抵抗のＴｉＳｉ₂ を形成するサリサイド（ＳＡ
ＬＩＣＩＤＥ）技術が注目されている。

【０００５】ここで、サリサイド技術を用いた従来のＭ
ＯＳＬＳＩプロセス例を以下に示す（図１１〜図１
３）。

【０００６】（ａ）図１１を参照する。半導体基板１
（ここではＳｉ基板）上に素子分離領域１２（ＬＯＣＯ
Ｓ−ＳｉＯ₂ ）及びゲート領域を形成する。ゲート領域
は、ゲート材１５（ポリＳｉ、ポリサイド等）、ゲート
絶縁膜１７（ＳｉＯ₂ 等）、ＳｉＯ₂ 等のサイドウォー
ル１６ａ，１６ｂを備える。即ち、ＬＤＤ領域１４ａ，
１４ｂの形成用イオン注入を行い、その後ゲートサイド
ウォール１６ａ，１６ｂを形成し、ソース／ドレイン１
３ａ，１３ｂ形成のためのイオン注入を行い、図のＭＯ
Ｓトランジスタ構造を得る。

【０００７】（ｂ）ＨＦ処理を施し、ソース／ドレイン
１３ａ，１３ｂ上の自然酸化膜の完全除去を施す。その
後、全面に例えばＴｉを５０ｎｍ程度成膜する。熱処理
（例えば、第１熱処理はＮ₂ 雰囲気で６００℃、第２熱
処理はＮ₂ 雰囲気中で８００℃でシリサイド化）を施
し、ソース／ドレイン１３ａ，１３ｂのＳｉと該成膜し
たＴｉとを反応させ、低抵抗のＴｉＳｉ₂ を選択的に形
成する。アンモニア−過酸化水素水混合液等に浸すこと
で、絶縁膜１２上に残されたＴｉのみを選択エッチング
する。これにより図１２のシリサイド層１０ａ，１０ｂ
が形成された構造を得る。

【０００８】（ｃ）層間絶縁膜１８の形成及び接続孔１
９の形成を行う。更に接続孔１９内を、Ｂｌｋ−Ｗ（ブ
ランケットタングステン）等で埋め込み（埋め込み材を
符号２１′で示す。符号２０′は、下地密着層としての
ＴｉＮ等である）、さらに、その上ヘＡｌ−Ｓｉ等のＡ
ｌ系合金を成膜して配線材料層としこれをパターニング
することで配線領域２３ａを形成させる。これにより図
１３の構造を得る。符号２２ａはバリアメタル層（Ｔｉ
Ｎ等）である。

【０００９】上記プロセス例により素子を形成させる
と、ソース／ドレインの抵抗が、従来より１桁程度低下
する利点を有する。しかし、素子の微細化に伴い、拡散
層領域も微細化が進行している。この影響で、狭部のソ
ース／ドレイン部にＴｉＳｉ₂等のシリサイドを形成さ
せることで、ＴｉＳｉ₂ が凝集し、結果としてシート抵
抗の低減化が望めない問題がある（これについては、日
経マグロウヒル社「ＮＩＫＫＥＩ ＭＩＣＲＯＤＥＶＩ
ＣＥＳ」１９９４年６月号５２頁以降の記事「０．３５
μｍＭＯＳＦＥＴは材料一変まずサリサイドの導入始ま
る」に記載がある）。

【００１０】また、拡散層のシャロー化に伴い、形成す
るＳＡＬＩＣＩＤＥ（以下「サリサイド」とする）の薄
膜化が必要になる。しかし、薄膜化するとＴｉＳｉ₂ の
安定形成は困難になる。形成するＴｉＳｉ₂ は凝集し、
一層、狭部でのサリサイドのシート抵抗の低減化は望め
なくなる。上記のような事情であるから、狭部において
も凝縮しにくく、薄いサリサイドの開発が望まれてい
る。

【００１１】これらサリサイドの薄膜化に伴うシート抵
抗の増大もしくはその原因となるシリサイドの凝集は、
以下のような原因によるのではないかと推測されてい
る。即ち、Ｔｉ成膜前のＳｉ基板上の自然酸化膜除去が
不充分のため、もしくはＴｉ成膜前の前処理（通常はＨ
Ｆ処理を行う。）後、大気中にさらすため、酸素の吸着
で不均一な自然酸化膜が付着している。この状態でＴｉ
を形成させ、シリサイド化熱処理を加えるために、シリ
サイド化反応が不均一に進行する。その結果として、シ
リサイド形成後の熱処理で不均一なシリサイドが再結晶
化で安定化しようとするために、シリサイドの凝集が発
生しやすくなるという機構ではないかと考えられてい
る。

【００１２】Ｔｉ成膜前処理として、Ｔｉ成膜スパッタ
装置を真空（低圧）にして前処理を行うことで、自然酸
化膜の再付着を防ぐことができる。その方法として、平
行平板を有するＡｒイオンエッチング装置を用いて前処
理を行う方法が提案されている。しかしこのイオンエッ
チング技術では、自然酸化膜の除去を行う程度のスパッ
タを行うには、１ｋＶ以上のＡｒイオンの加速が必要に
なる。そのため、高イオンエネルギーでシリコン基板表
面が荒れ、その後のシリサイド化反応時、不均一なシリ
サイド化で、ストレスが大きくなり、部分的にシリサイ
ド膜が剥がれる場合があるという問題を有している。

【００１３】また、スパッタエッチングの際、ゲート配
線が長く張りめぐらされた部分を、平行平板のプラズマ
中にさらすことになるため、薄いゲート酸化膜がプラズ
マダメージの影響で破壊するおそれがあるという問題も
発生している。

【００１４】いずれにおいても、薄いＴｉＳｉ₂ 等を安
定して形成させるためのメカニズムを明らかにし、かつ
それにそったプロセスの開発が強く望まれている。

【００１５】

【発明が解決しようとする課題】本発明は、上記事情に
鑑みてなされたもので、微細化したデバイスについて有
利に適用できる非晶質薄膜を形成できる半導体装置の製
造方法を提供することを目的とする。例えば、薄いＴｉ
膜を安定して形成できる非晶質薄膜形成によって、凝集
のないＴｉＳｉ_２等を形成し、また、これを従来のプロ
セスの延長線上で実現できるようにしてＬＳＩ等のコス
トを抑制可能とし、更にトランジスタルールが縮小して
も、薄膜サリサイドを安定して形成でき、よってソース
／ドレイン抵抗の低減化が可能となり、応答速度が向上
する半導体装置で、かつ高集積度、高集波数、低電圧、
低消費電力のものを安定して作ることができる半導体装
置を製造できる方法を提供することを目的とする。

【００１６】

【課題を解決するための手段】本発明の半導体装置の製
造方法は、高融点金属を成膜する工程を有する半導体装
置の製造方法において、高融点金属をシリコン基板上に
直接成膜するとともに、該高融点金属の成膜前に被成膜
基板にプラズマ処理を行って基板の自然酸化膜を除去
し、高融点金属の薄膜を形成することにより非晶質高融
点金属を得、その後該非晶質高融点金属が下地シリコン
基板と反応し、下地基板酸化物とは反応しない第一の熱
処理を行い、未反応の非晶質高融点金属を除去し、再度
下地シリコン基板と前記非晶質高融点金属とが反応する
前記第一の熱処理より高温の第二の熱処理を行い、これ
により前記非晶質高融点金属とシリコン基板との界面に
おいて両者を反応させる工程を備えることを特徴とす
る。この構成をとることによって、上記目的が達成され
る。

【００１７】本発明の半導体装置の製造方法は、また、
高融点金属を成膜する工程を有する半導体装置の製造方
法において、高融点金属をシリコン基板上に直接成膜す
るとともに、該高融点金属の成膜前に被成膜基板にプラ
ズマ処理を行って基板の自然酸化膜を除去し、高融点金
属の薄膜を形成することにより非晶質高融点金属を得る
とともに該成膜と同時に該非晶質高融点金属が下地シリ
コン基板と反応し、下地基板酸化物とは反応しない第一
の熱処理を行って該非晶質高融点金属と下地シリコン基
板との反応を進行させ、未反応の非晶質高融点金属を除
去し、再度下地シリコン基板と前記非晶質高融点金属と
が反応する前記第一の熱処理より高温の第二の熱処理を
行い、これにより前記非晶質高融点金属とシリコン基板
との界面において両者を反応させる工程を備えることを
特徴とする。この構成をとることによって、上記目的が
達成される。

【００１８】本発明の半導体装置の製造方法は、また、
高融点金属をシリコン基板上に成膜する工程を有する半
導体装置の製造方法において、最終的に金属化合物を形
成させない領域上のみに基板窒化物を形成させ、高融点
金属の成膜前に被成膜基板にプラズマ処理を行って基板
の自然酸化膜を除去し、高融点金属の薄膜を形成するこ
とにより非晶質高融点金属を得るとともに該成膜と同時
に該非晶質高融点金属が下地シリコン基板と反応する第
一の熱処理を行って該非晶質高融点金属と下地シリコン
基板との反応を進行させ、更に下地シリコン基板と前記
非晶質高融点金属とが反応する前記第一の熱処理より高
温の第二の熱処理を行い、その後未反応の非晶質高融点
金属を除去し、これにより前記非晶質高融点金属とシリ
コン基板との界面において両者を反応させる工程を備え
ることを特徴とする。この構成をとることによって、上
記目的が達成される。本発明の半導体装置の製造方法
は、また、高融点金属をシリコン基板上に成膜する工程
を有する半導体装置の製造方法において、該高融点金属
の成膜前に被成膜基板にプラズマ処理を行って基板の自
然酸化膜を除去し、次いで高融点金属窒化物を形成し、
その後高融点金属薄膜を形成することにより非晶質高融
点金属を得、更に下地シリコン基板と該非晶質高融点金
属とが反応する熱処理を行い、その後未反応の非晶質高
融点金属を除去し、これにより前記非晶質高融点金属と
シリコン基板との界面において両者を反応させる工程を
備えることを特徴とする。この構成をとることによっ
て、上記目的が達成される。本発明の半導体装置の製造
方法は、また、高融点金属をシリコン基板上に成膜する
工程を有する半導体装置の製造方法において、シリコン
基板上に高融点金属薄膜を形成することにより非晶質高
融点金属を得、次いで該非晶質高融点金属上に高融点金
属窒化物を形成し、次に第１ステップの熱処理と該第１
ステップの熱処理より高温の第２ステップの熱処理を行
って下地シリコン基板と非晶質高融点金属とを反応さ
せ、その後未反応の非晶質高融点金属を除去し、これに
より前記非晶質高融点金属とシリコン基板との界面にお
いて両者を反応させる工程を備えることを特徴とする。
この構成をとることによって、上記目的が達成される。

【００１９】本発明の実施に際しては、次のような好ま
しい態様を採ることができる。

【００２０】（１）半導体領域、絶縁膜領域、配線領域
を有する構造で、基板上に非結晶チタンを形成する。そ
の後、下地基板と反応し、かつ下地基板酸化物と反応し
ない程度の第一の熱処理を不活性ガス雰囲気で行う。基
板酸化膜上等のチタン膜のみ除去する。その後、再度、
下地基板とチタンが反応する第一の熱処理温度以上の第
二の熱処理を加える。以上の態様の製造方法で、好まし
く実施できる。

【００２１】（２）半導体領域、絶縁膜領域、配線領域
を有する構造で、真空ないし低圧下（ｉｎ−ｓｉｔｕ）
で遷移金属を形成させる直前に１ｅ１１／ｃｍ³ 以上の
プラズマ密度を有するエッチング装置で自然酸化膜の除
去を行い、基板上に非結晶性チタンを形成する。その
後、下地基板と反応し、かつ下地基板酸化物と反応しな
い程度の第一の熱処理を不活性ガス雰囲気で行う。基板
酸化膜上等のチタン膜のみ除去する。その後、再度、下
地基板とチタンが反応する第一の熱処理温度以上の第二
の熱処理を加える。以上の態様の製造方法で、好ましく
実施できる。

【００２２】（３）半導体領域、絶縁膜領域、配線領域
を有する構造において、最終的に金属化合物を形成させ
ない領域上のみに基板窒化物を形成させる。次に、真空
（低圧）で遷移金属を形成させる直前に１ｅ１１／ｃｍ
³ 以上のプラズマ密度を有するエッチング装置で自然酸
化膜の除去を行う。基板上に非結晶性チタンを形成す
る。下地基板と反応し、かつ下地基板窒化物と反応しな
い程度の熱処理を不活性ガス雰囲気中で行う。以上の態
様の製造方法で、好ましく実施できる。

【００２３】（４）半導体領域、絶縁膜領域、配線領域
を有する構造で、真空ないし低圧下（ｉｎ−ｓｉｔｕ）
で遷移金属を形成させる直前に１ｅ１１／ｃｍ³ 以上の
プラズマ密度を有するエッチング装置で自然酸化膜の除
去を行う。基板上にチタン窒化物を堆積し、非結晶性チ
タンを形成する。下地基板と反応する程度の熱処理を不
活性ガス雰囲気中で行う。以上の態様の製造方法で、好
ましく実施できる。

【００２４】また、上記（１）〜（４）に示す絶縁領域
を素子分離領域とし、配線領域をゲート配線とした構造
に適した態様の製造方法で、実施できる。

【００２５】上記（２）〜（４）に示すエッチング手段
を、ＩＣＰソフトエッチング装置とした態様の製造方法
で、実施できる。

【００２６】上記（２）〜（４）に示すエッチング手段
を、ＴＣＰソフトエッチング装置とした態様の製造方法
で、実施できる。

【００２７】上記（２）〜（４）に示すエッチング手段
を、ヘリコン波を用いたソフトエッチング装置とした態
様の製造方法で、実施できる。

【００２８】上記（２）〜（４）に示すエッチング手段
を、ＥＣＲソフトエッチング装置とした態様の製造方法
で、実施できる。

【００２９】高融点金属としては、貴金属（ｎｏｂｌｅ
ｍｅｔａｌ）や近似貴金属（ｎｅａｒ ｎｏｂｌｅ
ｍｅｔａｌ）、例えば、Ｔｉ、Ｃｏ、Ｎｉ、Ｗ、Ｍｏ、
Ｚｒ、Ｈｆ、Ｐｔ、Ｐｄ等を挙げることができる。

【００３０】

【作用】本発明によれば、安定した膜質の非晶質構造を
得ることができ、これにより、性能の良い半導体装置を
得ることができる。

【００３１】例えば、トランジスタルールが縮小して
も、薄膜サリサイドを安定して形成できる構成とするこ
とが可能である。これによりソース／ドレイン抵抗の低
減化が可能となり、ＬＳＩ等の応答速度の向上を図るこ
とができる。

【００３２】かつ、高集積度、高集波度、低電圧、低消
費電力のＬＳＩ等を安定して作ることができる。

【００３３】本発明は、従来のプロセスの延長線上で実
現でき、ＬＳＩ等の半導体作製コストは抑制できる。

【００３４】ＴｉＳｉ₂ 等シリサイドの耐熱性が向上す
るので、プロセスマージンが広がる。かつ、微細化した
狭いところも、安定してシリサイドを形成できる。

【００３５】また、例えばＳｉ表面のエッチングを高密
度、低Ｖｄｃの装置を用いて形成できる。このようにす
ると、イオンの加速エネルギーは小さくなり、Ｓｉ基板
に及ぼすイオン衝撃は小さいために、Ｓｉ結晶欠陥を生
じさせにくい。かつ高密度プラズマなので、エッチング
レートは大きい。また、生成するプラズマもウェハーに
対して均一に形成しているので、均一で所望の良好な加
工が達成できる。

【００３６】また、Ｔｉ等の高融点金属の成膜前の前処
理を真空中で行うと、エッチング表面は、Ｔｉ成膜前
も、クリーンな状態を保つことができる。

【００３７】薄いＴｉ等の高融点金属を、安定して、か
つ凝集のないＴｉＳｉ₂ 等のシリサイドを形成すること
ができる。

【００３８】

【実施例】以下本発明の実施例について説明する。な
お、本発明は以下の実施例に限定されるものではない。

【００３９】実施例１ この実施例は、本発明を、非晶質Ｔｉ薄膜を形成し、こ
れを利用してシリサイドを形成し、半導体装置を得る場
合に具体化したものである。即ち、この実施例において
は、狭部においても凝縮が発生しにくく、かつ、薄いＴ
ｉＳｉ₂ を良好に安定に形成できる製造方法、及びそれ
を用いた電子回路素子の構造の製造方法を示す。

【００４０】本実施例は、次のような本発明者の知見に
基づく。即ち、ＴｉＳｉ₂ の凝集発生メカニズムとし
て、ＴｉＳｉ₂ 形成に伴う結晶変化が挙げられる。Ｔｉ
Ｓｉ₂は一般に、Ｃ４９結晶構造、及びＣ５４結晶構造
の２種類が存在する。このうち、Ｃ５４結晶構造が、低
抵抗で安定したシリサイドと考えられている。本発明者
の知見によれば、Ｃ５４結晶構造のシリサイドを形成し
ている状態で、例えば、９００℃の熱処理を加えること
で、Ｃ５４微細結晶が、該９００℃の温度で粒界拡散を
伴い、再結晶化が促進する。結果としてＣ４９結晶に相
変化する。この影響で、Ｃ４９の再結晶時に、結晶の収
縮が起こり凝集する。

【００４１】また、先にも示したように、Ｔｉ／Ｓｉ界
面に不均一な酸化膜が存在していると、上記の粒界拡散
はより助長される。これらの凝集メカニズムは、形成す
るシリサイドの膜厚が厚い場合で発生するメカニズムと
考えられる。

【００４２】更に、非常に薄いシリサイドでは、上記の
凝集メカニズムの他に、薄膜効果で安定したシリサイド
を形成できにくいことが、本発明者によるＴＥＭ分析よ
り判明した。

【００４３】図１及び図２は、基板１（Ｓｉ基板）上
の、シリサイド形成前のＴｉの結晶状態を示すＴＥＭ結
果を図面化したものを示す。

【００４４】図２に示すのは比較の場合であり、Ｔｉの
膜厚が２０ｎｍの場合である。図２から理解されるよう
に、Ｔｉ膜厚が２０ｎｍ以上だと、安定したＴｉの結晶
の存在が確認できる。図２中、符号Ｂで結晶Ｔｉを示
す。一方、図１は本発明適用の場合であって、Ｔｉの膜
厚が１０ｎｍの場合である。Ｔｉ膜厚が１０ｎｍにおい
ては、Ｔｉ結晶は形成せず、図示の如く細かなアモルフ
ァス状態であることがわかる。図１中、かかるアモルフ
ァスＴｉを符号Ａで示す。これらの状態でそれぞれに対
して、サリサイドプロセスを適用すると、Ｎ₂ 中２ステ
ップアニールであると、図２の如き通常の厚膜（２０ｎ
ｍ以上のＴｉ膜厚）では、Ｔｉは、Ｓｉとの界面部でＴ
ｉＳｉ₂ 化反応が進行すると同時に、窒素の反応は極く
表面層で反応し、同時にチェンバー内の残留酸素、もし
くはＴｉ最表面層に吸着している酸素等とも反応する。
最終的には、安定したＴｉＳｉ₂ を形成する。一方、図
１に示すようなアモルファス状態を有するＴｉにおい
て、同じプロセスを適用すると、この場合はＴｉは非常
に活性で、反応しやすい状態である。ＴｉはＳｉ界面部
でＳｉとの反応も生ずるが、それ以上に雰囲気である窒
素、もしくは残留酸素と甚だしく反応を生じる。結果と
して、１０ｎｍの殆どが窒化、もしくは酸化反応となる
（Ｔｉ／Ｓｉ界面部には自然酸化膜が存在しているの
で、薄いＴｉと自然酸化膜の反応が終了してから、下地
Ｓｉとの反応が始まる。その間に表面からは、雰囲気と
の反応が進行する結果となることも、その一要因と考え
られる）。

【００４５】ここでは、この非結晶状態を有するＴｉの
ＴｉＳｉ₂ 化反応を可能とする製造方法を示す。この方
法は、上記非安定ＴｉＳｉ₂ 形成のメカニズムの解決策
として開発したものであるとともに、非晶質の問題点を
逆に利用して、安定な半導体デバイスを得るようにした
ものある。

【００４６】また、本実施例では特に、不均一な酸化膜
の除去を行う製造方法としても特長をもたせた。

【００４７】本実施例では、高密度プラズマでかつ低Ｖ
ｄｃのイオンエネルギーのエッチング装置を用いて、Ｔ
ｉ成膜の前処理を真空ないし低圧（ｉｎ−ｓｉｔｕ）で
行う方法をとる。低Ｖｃｄであるので、基板に及ぼすダ
メージは小さい。よって、その後のＴｉＳｉ₂ の剥がれ
は発生しない。また、均一なプラズマを発生させている
ので、従来のエッチャー特有のプラズマの不均一性から
生ずる、薄い酸化膜の破壊は生じない。

【００４８】本実施例では特に、Ｔｉ成膜前処理に、真
空中でＩＣＰもしくはＴＣＰソフトエッチングを行い、
不均一な自然酸化膜の除去を行う。さらにここでは、上
記説明した如き薄く、かつ非常に活性なＴｉを雰囲気窒
素と反応させない方法として、Ａｒ等の不活性ガスを用
いる。但し、従来の第１熱処理温度でＡｒ中で熱処理を
施すと、ＳｉＯ₂ 上へシリサイドが這い上がる。本実施
例では這い上がりが生じず、ＴｉとＳｉが反応するよう
な低温度である５００℃程度の温度を設定する。即ち、
非晶質Ｔｉの非結晶性に伴い、これは結晶性Ｔｉより非
常に活性なので、通常の６００℃より低い温度でＴｉＳ
ｉ₂ を安定形成できる。これによれば、従来より低温で
反応を進行できるため、Ａｒの影響をなくし、よってシ
リサイドの這い上がりの問題などを解決でき、かつＳｉ
とのみの反応を主に進行させることができる。

【００４９】本実施例における安定した、薄いシリサイ
ドを形成する技術的ポイントは、本発明を通用して、主
に膜厚に依存する結晶質制御の性質を利用して非晶質Ｔ
ｉを得、この非晶質Ｔｉの特性を利用するプロセスにあ
る。非晶質Ｔｉは、結晶性Ｔｉより反応性が強いため、
従来の結晶性Ｔｉの場合は、６００℃の温度を加えない
とＴｉとＳｉの反応を示さなかった。非晶質Ｔｉは上記
のとおり、５００℃程度の温度でシリサイドを形成させ
ることが可能である。よって、よりゆるやかな反応でシ
リサイド化できるため、這い上がりが抑制されるものと
考えられる。

【００５０】特に、Ｔｉと反応しないＡｒ雰囲気中の熱
処理は、Ｎ₂ 中と違いＴｉ表面部が窒化しないため、Ｓ
ｉとの反応が進行し過ぎ、酸化膜上のＴｉまでＳｉの拡
散反応が生じるが、本実施例では反応を緩やかにして、
Ｓｉの拡散を抑制する。

【００５１】反応を緩やかにして、Ｓｉの拡散を抑制す
るには、温度を下げる方法がある。しかし、従来の結晶
性Ｔｉは６００℃以下に下げると安定したシリサイドの
形成は困難である。しかし本実施例で用いる非結晶Ｔｉ
は、より活性であるため、６００℃以下の温度でも安定
した膜厚のシリサイドを形成できる。本実施例の構成
は、かかる利点を活用した方法である。

【００５２】本実施例の構成について略述すると、高融
点金属（ここではＴｉ）を成膜する際、該高融点金属
（Ｔｉ）の成膜膜厚を薄くすることによって該薄膜を非
晶質化する。この非晶質薄膜の性質を利用するのであ
る。

【００５３】本実施例では上記のとおり、成膜する高融
点金属はチタンであり、成膜膜厚を２０ｎｍ未満にする
ことにより、非晶質チタン薄膜を得る。

【００５４】また本実施例は、高融点金属（ここではＴ
ｉ）を成膜する工程を有する半導体装置の製造方法であ
って、該高融点金属（Ｔｉ）の成膜の際膜厚を薄くする
（２０ｎｍ未満にする）ことによって、該薄膜を非晶質
化する工程を備える。

【００５５】本実施例では、高融点金属（Ｔｉ）を半導
体基板１（ここではＳｉ基板）上に直接成膜するととも
に、該高融点金属（Ｔｉ）と半導体基板１（Ｓｉ）との
界面において両者を反応させる（シリサイド化を進行さ
せる）工程を備える。

【００５６】具体的に更に詳細には、本実施例において
は下記の工程によって、半導体装置を得る。 （ａ）ＭＯＳＦＥＴ構造の形成 従来技術で説明したのと同様、素子分離領域１２及びゲ
ート領域（ゲート材１５、ゲート絶縁膜１７）、更にサ
イドウォール１６ａ，１６ｂ形成後ソース／ドレイン１
３ａ，１３ｂ形成用のイオン注入を行い、ＬＤＤ構造１
４ａ，１４ｂを有するＭＯＳトランジスタを形成する。
これにより図３の構造とする。図３のＳｉ基板１上に
は、自然酸化膜が不可避的に生成している。

【００５７】（ｂ）自然酸化膜の除去及び非晶質Ｔｉの
成膜とＴｉシリサイドの形成 自然酸化膜の除去をＩＣＰソフトエッチングを用いて行
う。但し、Ａｒ導入前は、１×１０^{- 9} 〜１０^{- 6} Ｐａ
の高真空、特にここでは１×１０^{- 7} Ｐａの高真空とし
た。次に、下記のようにＡｒを導入した。 条件 ガス Ａｒ＝１０ｓｃｃｍ 圧力 ０．０６Ｐａ Ｖｄｃ １００Ｖ ＩＣＰパワー １０００Ｗ

【００５８】その直後、薄膜Ｔｉを全面に形成させる。
これは、同一チェンバーをそのまま用いてもよいが、通
常は別チェンバーを適用するので、本実施例もそのよう
にした。そのときのチェンバーのＡｒ導入前の圧力は、
やはり超高真空（ここでは１×１０^{- 7} Ｐａ）とした。
次いで次のようにＡｒを導入して、下記条件のＴｉ形成
を行った。 Ｔｉ形成条件 パワー １ｋＷ 成膜温度 １５０℃ ガス Ａｒ＝１００ｓｃｃｍ 膜厚 １０ｎｍ 圧力 ０．４７Ｐａ

【００５９】本実施例におけるここでの構成は、以下の
部分に特徴がある。活性なＴｉ（非晶質Ｔｉ）が形成さ
れるので、従来のＮ₂ に代えて、Ａｒ中で熱処理を加
え、Ｔｉ（１０ｎｍ）の窒化を抑制する。また、従来の
６００℃の熱処理をＡｒ中で熱処理を施すと、酸化膜上
にＴｉＳｉの這い上がりが発生するので、反応を緩やか
にする手段として、熱処理温度の低温化を実施する。こ
こでは這い上がりの生じない５００℃の温度とした。成
膜したＴｉ薄膜は活性なＴｉなので、５００℃でも安定
したシリサイドを形成できる。

【００６０】即ちここでは下記のように５００℃の熱処
理（第１の熱処理）を加える。これによりシリサイド
（ＴｉＳｉ₂ ）を形成する。 条件 ガス Ａｒ＝５リットル／ｍｉｎ 温度 ５００℃ 時間 ３０秒

【００６１】更に、アンモニア−過酸化水素水に浸すこ
とで、未反応のＴｉ（素子分離領域１２をなす絶縁材上
の未反応Ｔｉ）を選択的に除去する。

【００６２】更に、下記条件で８００℃の熱処理（第２
の熱処理）を行い、安定したＴｉＳｉ₂ を形成させる。
（なお、この第２の熱処理は、場合によっては必ずしも
行わなくてもよい）。 条件 ガス Ｎ₂ ＝５リットル／ｍｉｎ 温度 ８００℃ 時間 ３０秒 以下により、シリサイド層１０ａ，１０ｂが形成された
図４の構造が得られた。

【００６３】（ｃ）層間膜及び接続孔の形成 次に下記のようにしてＳｉＯ₂ 層間膜１８の成膜を行
う。 条件 ガス ＴＥＯＳ＝５０ｓｃｃｍ 温度 ７２０℃ 圧力 ４０Ｐａ 膜厚 ６００ｎｍ

【００６４】更に、レジストパターニングを行い、下記
条件でドライエッチングを行って接続孔１９を形成す
る。 ドライエッチング条件 ガス Ｃ₄ Ｆ₈ ＝５０ｓｃｃｍ ＤＦパワー １２００Ｗ 圧力 ２Ｐａ

【００６５】（ｄ）配線形成（メタライゼーション） 次いで配線材料を形成させる。ここでの接続孔１９内の
埋め込みは、ブランケットＷで形成する。まず、Ｗ用密
着層として、ＴｉＮ／Ｔｉ２０を形成させる。まず次の
条件でＴｉ層を形成する。 Ｔｉ形成条件 パワー ８ｋＷ 成膜温度 １５０℃ ガス Ａｒ＝１００ｓｃｃｍ 膜厚 １０ｎｍ 圧力 ０．４７Ｐａ

【００６６】更に、ＴｉＮ層を形成させる。 ＴｉＮ形成条件 パワー ５ｋＷ ガス Ａｒ／Ｎ₂ ＝４０／２０ｓｃｃｍ 圧力 ０．４７Ｐａ 膜厚 ７０ｎｍ

【００６７】更に次の条件でＷを形成させて、ブランケ
ットタングステンを得る。 Ｗ形成条件 ガス Ａｒ／Ｎ₂ ／Ｈ₂ ／ＷＦ₆ ＝２２００／３００／５００／ ７５ｓｃｃｍ 温度 ４５０℃ 圧力 １０６４０Ｐａ 膜厚 ４００ｎｍ

【００６８】次に、Ｗを次のようにエッチバックする。 条件 ガス ＳＦ₆ ＝５０ｓｃｃｍ ＲＦパワー ４５０Ｗ 圧力 １．３３Ｐａ これによりＷが埋め込み材２１として埋め込まれたＷプ
ラグが形成される。

【００６９】Ａｌ／Ｔｉの配線を形成させる。まず、次
の条件でバリア層２２をなすＴｉを形成させる。 Ｔｉ成膜条件例 パワー ４ｋＷ 成膜温度 １５０℃ ガス Ａｒ＝１００ｓｃｃｍ 膜厚 ３０ｎｍ 圧力 ０．４７Ｐａ

【００７０】更に、次の条件でＡｌを成膜し、これによ
りＡｌから成る配線層２３を形成する。 Ａｌ成膜条件 パワー ２２．５ｋＷ 成膜温度 １５０℃ ガス Ａｒ＝５０ｓｃｃｍ 膜厚 ０．５μｍ 圧力 ０．４７Ｐａ

【００７１】その後、レジストパターニング及びドライ
エッチングで、Ａｌ／Ｔｉ配線層を形成させる。 条件 ガス ＢＣｌ₃ ／Ｃｌ₂ ＝６０／９０ｓｃｃｍ マイクロ波パワー１０００Ｗ ＲＦパワー ５０Ｗ 圧力 ０．０１６Ｐａ 以上により、図６に示す配線構造を有する半導体装置を
安定して形成できた。

【００７２】実施例２ この実施例では、成膜する基板温度を５００℃程度に温
度上昇させた状態で、Ｔｉを１０ｎｍ程度薄く形成し、
Ｔｉ成膜と同時に、下地シリコンとの反応を生じさせ
る。即ち本実施例では、実施例１の（ｂ）の工程におけ
る条件のみ変更して、活性なＴｉ（非晶質Ｔｉ）の成膜
と同時にシリサイド化を行う。

【００７３】（ｂ）自然酸化膜の除去及び非晶質Ｔｉの
成膜と同時のＴｉシリサイドの形成自然酸化膜の除去を
ＩＣＰソフトエッチングを用いて行う。エッチング条件
は下記のとおりである。 条件 ガス Ａｒ＝１０ｓｃｃｍ 圧力 ０．０６Ｐａ Ｖｄｃ １００Ｖ ＩＣＰパワー １０００Ｗ

【００７４】その直後、Ｔｉを全面に形成させる。下記
条件で成膜して、成膜と同時に下地シリコンとの反応を
進行させる。この同時シリサイド化プロセスにより、工
程数を少なくすることができる。 Ｔｉ形成条件 パワー １ｋＷ 成膜温度 ５００℃ ガス Ａｒ＝１００ｓｃｃｍ 膜厚 １０ｎｍ 圧力 ０．４７Ｐａ

【００７５】アンモニア−過酸化水素水に浸すことで、
未反応のＴｉを選択的に除去する。

【００７６】更に下記条件による８００℃の熱処理で安
定したＴｉＳｉ₂ を形成させる。（なおこの８００℃の
第２の熱処理は、必ずしも行わなくてもよい場合もあ
る）。 条件 ガス Ｎ₂ ＝５リットル／ｍｉｎ 温度 ８００℃ 時間 ３０秒 以上により、前記説明したのと同様のシリサイド層１０
ａ，１０ｂを有する図６の構造を安定して得た。

【００７７】実施例３ この実施例は、薄膜Ｔｉのシリサイド化において、その
反応時にも凝集を発生させない手法として具体化したも
のである。

【００７８】この実施例の手法は、本発明者による次の
知見により得られたものである。凝集メカニズムとし
て、第１熱処理で、ＴｉＳｉ₂ Ｃ４９結晶構造を形成す
る。その後Ｃ５４結晶構造を得るため第２熱処理時、シ
リサイド膜が薄過ぎて、Ｃ５４結晶転移が生じず、Ｃ４
９結晶の成長が支配的に生じ、結果としてＣ４９構造の
ままで凝集が発生することがわかった。これは一旦Ｃ４
９結晶構造を形成させることが問題であるので、これに
対していっきにＣ５４結晶構造を形成させることで、Ｃ
４９構造の凝集を発生させないようにした製造方法を採
用した。技術的ポイントとして、ＳｉＯ₂ 上のＴｉはＣ
５４結晶を作る温度では、Ｔｉと下地ＳｉＯ₂ が反応
し、結果として、未反応Ｔｉの選択エッチングは不可能
となる。そこでここでは、酸化膜上にＳｉＮ（シリコン
ナイトライド）を予め形成させ、その後薄いＴｉを形成
させ、Ａｒ中８００℃の熱処理でＣ５４結晶ＴｉＳｉ₂
を形成させる。その後、基板をなすＳｉ上のＴｉを選択
エッチングさせるプロセスを用いる。ＳｉＮとＴｉは、
８００℃の熱処理を加えても、全く反応しないことは確
認している。

【００７９】本実施例では、具体的には、下記工程で実
施した。図７及び図８を参照する。 （ａ）ＭＯＳＦＥＴ構造及びＳｉＮ層の形成 実施例１と同様にして、素子分離領域１２、及びゲート
領域１５，１７を形成する。さらにサイドウォール１６
ａ，１６ｂを形成後ソース／ドレインイオン注入を行
い、ＬＤＤ構造１４ａ，１４ｂ及びソース／ドレイン１
３ａ，１３ｂを備えたＭＯＳトランジスタを形成する。

【００８０】次に、例えば下記のようにして、全面にＳ
ｉＮを形成する。 条件例 ガス ＳｉＨ₄ ／ＮＨ₃ ／Ｎ₂ ＝１８０／５００／ ７２０ｓｃｃｍ 温度 ４００℃ 圧力 ４０Ｐａ 膜厚 ３０ｎｍ

【００８１】レジストパターニング後、下記条件のドラ
イエッチングで、ＳｉＮをパターニングする。これによ
りソース／ドレイン１３ａ，１３ｂ以外がＳｉＮ層１１
ａ，１１ｂでおおわれた図７の構造を得る。 条件 ガス ＣＨＦ₃ ＝５０ｓｃｃｍ ＲＦパワー ３００Ｗ 圧力 ２Ｐａ

【００８２】（ｂ）自然酸化膜の除去をＩＣＰソフトエ
ッチングを用いて行う。条件は下記のとおりとした。 条件 ガス Ａｒ＝１０ｓｃｃｍ 圧力 ０．０６Ｐａ Ｖｄｃ １００Ｖ ＩＣＰパワー １０００Ｗ

【００８３】その直後、Ｔｉを下記条件で全面に形成さ
せる。 Ｔｉ形成条件 パワー １ｋＷ 成膜温度 １５０℃ ガス Ａｒ＝１００ｓｃｃｍ 膜厚 １０ｎｍ 圧力 ０．４７Ｐａ

【００８４】この実施例では、実施例２と同様、成膜す
る基板温度を５００℃程度の温度上昇をさせた状態で、
Ｔｉを１０ｎｍ程度薄く形成する。これにより、Ｔｉ成
膜と同時に、下地との反応を生じさせる。このとき、Ｓ
ｉＮ層１１ａ，１１ｂは、シリサイドの這い上がりを更
に確実に防止する役割も果たす。

【００８５】更に下記のような条件での８００℃の熱処
理で、安定したＴｉＳｉ₂ を形成させる。この実施例で
は、ＴｉＮ層１１ａ，１１ｂを形成してあるので、アン
モニア−過酸化水素水処理を要さずに、すぐ８００℃の
高熱処理に入ることができる。 条件 ガス Ａｒ＝５リットル／ｍｉｎ 温度 ８００℃ 時間 ３０秒

【００８６】その後、アンモニア−過酸化水素水に浸す
ことで、ＳｉＮ層１１ａ，１１ｂ上の未反応のＴｉを選
択的に除去する。以上により、図８のようにシリサイド
層１０ａ，１０ｂが形成された構造を得た。

【００８７】以下実施例１の（ｃ）以降と同様のプロセ
スを経て、配線構造を形成したＭＯＳデバイスが得られ
る。本実施例では、ＳｉＮ層１１ａ，１１ｂを用いたこ
とにより、Ｃ５４結晶ＴｉＳｉ₂ を形成するとともに、
Ｓｉ上のＴｉの選択的なエッチング除去を可能とした。

【００８８】実施例４ この実施例は、実施例３と異なり、ＳｉＮは用いず、Ｔ
ｉ成膜前に全面に５〜１０ｎｍ程度のＴｉＮ膜を形成さ
せる。このＴｉＮ膜を通して、８００℃の温度でＣ５４
結晶のＴｉＳｉ₂ を形成させる。ＳｉＯ₂ 上のＴｉは、
ＴｉＮの影響でＳｉＯ₂ の反応は防御できる。

【００８９】ここでは、実施例１の（ｂ）の工程の変更
のみとする。ここでは下記工程（ｂ）を行った。図９及
び図１０を参照する。

【００９０】（ｂ）自然酸化膜の除去及びＴｉ膜とＴｉ
シリサイド層の形成 自然酸化膜の除去を、下記条件でＩＣＰソフトエッチン
グを用いて行う。 条件 ガス Ａｒ＝１０ｓｃｃｍ 圧力 ０．０６Ｐａ Ｖｄｃ １００Ｖ ＩＣＰ １０００Ｗ 上記条件で自然酸化膜の除去を行う。

【００９１】さらに同一もしくは別チェンバーでＴｉＮ
膜１１を形成する。但しここでは、比較的粗な膜質にな
る成膜法である、ナイトライドモード（Ａｒに対して、
Ｎ₂の流量を多く流す）で成膜する。具体的条件は下記
のとおりである。 条件 ガス Ａｒ／Ｎ₂ ＝４０／８０ｓｃｃｍ 圧力 ０．４７Ｐａ 膜厚 ５ｎｍ

【００９２】その直後、Ｔｉ層１１′を全面に形成させ
る。 Ｔｉ形成条件 パワー １ｋＷ 成膜温度 １５０℃ ガス Ａｒ＝１００ｓｃｃｍ 膜厚 １０ｎｍ 圧力 ０．４７Ｐａ 以上により図９の構造を得る。

【００９３】（ｃ）さらに８００℃の熱処理で安定した
ＴｉＳｉ₂ を形成させる。アンモニア−過酸化水素水に
浸すことで、未反応のＴｉ及び、ＴｉＮを選択的に除去
する。これにより、シリサイド層１０ａ，１０ｂを備え
た図１０のＭＯＳデバイス構造を得た。

【００９４】以後は、実施例の工程（ｃ）以降と同様に
して、配線構造を形成したＭＯＳデバイスを得た。本実
施例では、予め粗なＴｉＮ層１１を形成することで、安
定したシリサイドを得た。

【００９５】実施例５ 本実施例は、実施例４がＴｉＮ層１１上にＴｉ層１１′
を形成したのに対し、この層側を逆にして、ＴｉＮ層１
１をＴｉ層１１′の上に形成した。

【００９６】即ちここではまず、下記条件でＴｉを形成
する。その直後、ＴｉＮを全面に形成させる。 Ｔｉ形成条件 パワー １ｋＷ 成膜温度 １５０℃ ガス Ａｒ＝１００ｓｃｃｍ 膜厚 １０ｎｍ 圧力 ０．４７Ｐａ

【００９７】次に、下記条件で、該Ｔｉ上にＴｉＮを形
成する。 条件 ガス Ａｒ／Ｎ₂ ＝４０／８０ｓｃｃｍ 圧力 ０．４７Ｐａ 膜厚 ５ｎｍ

【００９８】次に、２ステップの熱処理を行う。ここで
は、第１ステップとしてＮ₂ 中で６００℃の熱処理（５
００℃でもよい）、第２ステップとして、Ｎ₂ 中で８０
０℃の熱処理を行った。なお本実施例はこのようにＮ₂
を用いるのでよく、必ずしもＡｒ中で処理しなくてもよ
いのであるが、Ａｒ中で熱処理しても勿論良く、この場
合は５００〜８００℃の熱処理を行ってもよい。

【００９９】なお、本発明は上記実施例に限定されるも
のではなく、その目的が達成できるなら当然のことなが
ら他の方法を用いても構わない。例えば、成膜法は、ス
パッタ以外のＣＶＤを用いた場合でも適用できる。ま
た、プロセス例も、ＭＯＳデバイス以外の他のデバイス
（バイポーラトランジスタ、ＣＣＤ等）にも適用でき
る。また、Ｔｉ以外の遷移金属シリサイド例えば、Ｃ
ｏ、Ｎｉ、Ｗ、Ｍｏ、Ｐｔ、Ｚｒ、Ｈｆ等のシリサイド
に適用できる。

【図面の簡単な説明】

【図１】 実施例１の断面ＴＥＭを示す図である。

【図２】 比較例の断面ＴＥＭを示す図である。

【図３】 実施例１の工程を順に断面図で示すものであ
る（１）。

【図４】 実施例１の工程を順に断面図で示すものであ
る（２）。

【図５】 実施例１の工程を順に断面図で示すものであ
る（３）。

【図６】 実施例１の工程を順に断面図で示すものであ
る（４）。

【図７】 実施例３の工程を順に断面図で示すものであ
る（１）。

【図８】 実施例３の工程を順に断面図で示すものであ
る（２）。

【図９】 実施例４の工程を順に断面図で示すものであ
る（１）。

【図１０】 実施例４の工程を順に断面図で示すもので
ある（２）。

【図１１】 従来例の工程を順に断面図で示すものであ
る（１）。

【図１２】 従来例の工程を順に断面図で示すものであ
る（２）。

【図１３】 従来例の工程を順に断面図で示すものであ
る（３）。

【符号の説明】

Ａ 非晶質膜（アモルファスＴｉ） Ｂ 結晶膜（結晶Ｔｉ） １ Ｓｉ基板 １２ 素子分離領域 １３ａ，１３ｂソース／ドレイン領域 １４ａ，１４ｂＬＬＤ領域 １５ ゲート配線 １６ａ，１６ｂゲートサイドウォール １７ ゲート酸化膜 １８ ＳｉＯ₂ １９ 接続孔 １０ａ，１０ｂシリサイド層（ＴｉＳｉ₂ ） １１ ＴｉＮ層 １１′ Ｔｉ層 １１ａ，１１ｂＳｉＮ層

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/203,21/28,21/363 C23C 14/00 - 14/58

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】高融点金属を成膜する工程を有する半導体
   装置の製造方法において、 高融点金属をシリコン基板上に直接成膜するとともに、 該高融点金属の成膜前に被成膜基板にプラズマ処理を行
   って基板の自然酸化膜を除去し、 高融点金属の薄膜を形成することにより非晶質高融点金
   属を得、 その後該非晶質高融点金属が下地シリコン基板と反応
   し、下地基板酸化物とは反応しない第一の熱処理を行
   い、 未反応の非晶質高融点金属を除去し、 再度下地シリコン基板と前記非晶質高融点金属とが反応
   する前記第一の熱処理より高温の第二の熱処理を行い、 これにより前記非晶質高融点金属とシリコン基板との界
   面において両者を反応させる工程を備えることを特徴と
   する半導体装置の製造方法。
2. 【請求項２】高融点金属を成膜する工程を有する半導体
   装置の製造方法において、 高融点金属をシリコン基板上に直接成膜するとともに、 該高融点金属の成膜前に被成膜基板にプラズマ処理を行
   って基板の自然酸化膜を除去し、 高融点金属の薄膜を形成することにより非晶質高融点金
   属を得るとともに該成膜と同時に該非晶質高融点金属が
   下地シリコン基板と反応し、下地基板酸化物とは反応し
   ない第一の熱処理を行って該非晶質高融点金属と下地シ
   リコン基板との反応を進行させ、 未反応の非晶質高融点金属を除去し、 再度下地シリコン基板と前記非晶質高融点金属とが反応
   する前記第一の熱処理より高温の第二の熱処理を行い、 これにより前記非晶質高融点金属とシリコン基板との界
   面において両者を反応させる工程を備えることを特徴と
   する半導体装置の製造方法。
3. 【請求項３】高融点金属をシリコン基板上に成膜する工
   程を有する半導体装置の製造方法において、 最終的に金属化合物を形成させない領域上のみに基板窒
   化物を形成させ、 高融点金属の成膜前に被成膜基板にプラズマ処理を行っ
   て基板の自然酸化膜を除去し、 高融点金属の薄膜を形成することにより非晶質高融点金
   属を得るとともに該成膜と同時に該非晶質高融点金属が
   下地シリコン基板と反応する第一の熱処理を行って該非
   晶質高融点金属と下地シリコン基板との反応を進行さ
   せ、 更に下地シリコン基板と前記非晶質高融点金属とが反応
   する前記第一の熱処理より高温の第二の熱処理を行い、 その後未反応の非晶質高融点金属を除去し、 これにより前記非晶質高融点金属とシリコン基板との界
   面において両者を反応させる工程を備えることを特徴と
   する半導体装置の製造方法。
4. 【請求項４】高融点金属をシリコン基板上に成膜する工
   程を有する半導体装置の製造方法において、 該高融点金属の成膜前に被成膜基板にプラズマ処理を行
   って基板の自然酸化膜を除去し、 次いで高融点金属窒化物を形成し、 その後高融点金属薄膜を形成することにより非晶質高融
   点金属を得、 更に下地シリコン基板と該非晶質高融点金属とが反応す
   る熱処理を行い、 その後未反応の非晶質高融点金属を除去し、 これにより前記非晶質高融点金属とシリコン基板との界
   面において両者を反応させる工程を備えることを特徴と
   する半導体装置の製造方法。
5. 【請求項５】高融点金属をシリコン基板上に成膜する工
   程を有する半導体装置の製造方法において、シリコン 基板上に高融点金属薄膜を形成することにより
   非晶質高融点金属を得、 次いで該非晶質高融点金属上に高融点金属窒化物を形成
   し、 次に第１ステップの熱処理と該第１ステップの熱処理よ
   り高温の第２ステップの熱処理を行って下地シリコン基
   板と非晶質高融点金属とを反応させ、 その後未反応の非晶質高融点金属を除去し、 これにより前記非晶質高融点金属とシリコン基板との界
   面において両者を反応させる工程を備えることを特徴と
   する半導体装置の製造方法。
6. 【請求項６】高融点金属がチタンであり、成膜膜厚を２
   ０ｎｍ未満に成膜することにより非晶質チタンを得るこ
   とを特徴とする請求項１ないし５のいずれかに記載の半
   導体装置の製造方法。
7. 【請求項７】素子分離領域及びゲート領域、更にサイド
   ウォール形成後、ソース／ドレイン形成用のイオン注入
   を行い、ＬＤＤ構造を有するＭＯＳトランジスタを得る
   場合であることを特徴とする請求項１ないし５のいずれ
   かに記載の半導体装置の製造方法。