KR19980024663A - 규화물 영역 형성 방법 - Google Patents

규화물 영역 형성 방법 Download PDF

Info

Publication number
KR19980024663A
KR19980024663A KR1019970047370A KR19970047370A KR19980024663A KR 19980024663 A KR19980024663 A KR 19980024663A KR 1019970047370 A KR1019970047370 A KR 1019970047370A KR 19970047370 A KR19970047370 A KR 19970047370A KR 19980024663 A KR19980024663 A KR 19980024663A
Authority
KR
South Korea
Prior art keywords
layer
titanium
temperature
silicon
heating
Prior art date
Application number
KR1019970047370A
Other languages
English (en)
Inventor
고이찌 미조부찌
유끼오 후꾸다
Original Assignee
윌리엄 비. 켐플러
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 비. 켐플러, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 윌리엄 비. 켐플러
Publication of KR19980024663A publication Critical patent/KR19980024663A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Silicon Compounds (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

규화물층(silicide layer)(12)을 형성하는 방법이 본 명세서에 설명되어 있다. 규화 금속층(siliciding metal layer)(20)이 실리콘층(10) 상에 형성된다. 이어서 이들 층들은 규화물층(12)을 형성하기 위해 제1 온도로 가열된다. 이 규화물층(12)은 사실상 제1 상(first phase)(예, C49, TiSi2)이 될 수 있다. 이어서 규화물층(12)은, 아마도, 사실상 제2상(예, C54, TiSi2)인 규화물층(12)을 형성하기 위해 스트레스를 인가하면서 가열된다. 양호한 실시예에서, 피복층(cap layer)(14)을 증착함으로써 스트레스가 인가된다.

Description

규화물 영역 형성 방법
본 발명은 일반적으로 반도체 디바이스의 제조 및 특히 향상된 규화 프로세스(silicide process)에 관한 것이다.
집적 회로들이 더욱 작게 제조됨에 따라, 상호 접속 시에 비저항이 낮은 재료들을 필요하게 된다. 텅스텐(W), 티타늄(Ti), 몰리브덴(Mo) 및 코발트(Co) 폴리사이드(policide) 같은 금속 규화물들은 매우 매력적인 후보 재료이다. 티타늄 폴리사이드는 가장 낮은 비저항을 보이기 때문에 특히 매력적이다.
자체-정렬 규화물(self-aligned silicide)[또는 살리사이드(salicide)] 프로세스들은 현재 트랜스퍼 게이트(transfer gate) 및 n- 또는 p-타입 확산층들의 비저항을 저하시키기 위해 사용된다. (예, Science Forum Corp., Ti SALICIDE Process,VLSI Process Data Book, p322 참조). 게이트 폭들이 협소해짐에 따라, 쇼트 채널 효과를 방지하기 위해 매우 얕은 접합(junction)들이 필요하게 될 것이다. 불행하게도, 티타늄 규화물(TiSi2) 인터페이스로부터 p-n(또는 n-p) 접합까지의 깊이가 한계가 있기 때문에 얇은 접합을 갖는 디바이스들에 종래의 티타늄 살리사이드 프로세스들을 적용하는 것은 매우 어렵다.
내열성 규화물(refractory silicide)들 중에서, TiSi2가 실리콘 MOS 디바이스들 상의 접촉 및 상호 접속 같은 응용을 위한 최적의 선택인 것으로 고려된다고 공지되어 있다. 실리콘 상의 티타늄의 박막 반응(thin-film reaction)은 종종 TiSi2의 형성을 초래한다. 박막 반응에서 가장 빈번하게 관찰되는 TiSi2의 2개의 상이한 결정 구조는 C49 및 C54 타입들이다. C49 구조는 저변심 직방정계(base-centered orthorhombic)이며 C54 구조는 면심 직방정계(face-centered orthorhombic)이다. C54 상(phase)은 바이너리-페이스 다이어그램(binary-phase diagram)에서 발생하는 유일한 TiSi2상이며, 따라서 C49 상은 준안정적(metastable)인 것으로 간주된다. 일반적으로, Jeon et al., Morphology and phase stability of TiSi2on Si, J. Appl. Phy.71(9), 1 May 1992, pp4269-76 참조.
제조 동안에, 준안정적인 C49 구조는 비교적 낮은 온도(예, 500℃)에서 형성되는 반면에, 안정적인 C54 구조는 약 700℃의 고온에서 형성된다. 티타늄 수이사이드층(suicide layer)의 형성 동안에, 초기 응집(nucleation)은 응집에 대한 낮은 프리-에너지 장벽(free-energy barrier)으로 인해 C54 상이기 보다는 준안정적인 C49 상이 될 것이다. 불행하게도, C54가 C49에 비해 높은 패킹 밀도(packing density)를 갖기 때문에 C49 상으로부터 C54 상으로의 전이는 어렵다. 이러한 밀도 차이는 어닐 프로세스 동안에 부피의 감소를 유발한다. 그러나, 실리콘 기판 같은 강성(rigid) 표면 상의 박막 TiSi2는 어떤 상전이 이전의 접착성 결합(adhesive bond)이 부피의 감소를 제한하고 인장 변형력을 유발하기 때문에 자유롭게 수축될 수 없다. C54 상 TiSi2의 부피가 1.08배 확장되는 경우(380MPa 이상의 인장 변형력이 인가되는 경우), 이에 따라 C49 TiSi2의 총에너지는 C54 TiSi2의 것보다 적을 것이다. 일본 응용물리학회, 1995년 56회 연례 정기회의의 상셰 요약 Theoretical study of stress induced C54-to-C49 transition of TiSi2, 참조.
2가지 어닐링 단계들을 사용하여 티타늄 규화물층(titanium silicide layer)을 제조하는 것이 공지되어 있다. 예를 들어, 미국 특허 제5,043,300호(1991. 8. 27. 출원되고 본 명세서에 참조로서 고려됨)는 세정된 반도체 웨이퍼 상에 티타늄층을 증착하는 것을 교시한다. 이어서 웨이퍼는 산소-함유 가스들에 노출되지 않도록 주의하면서 진공 증착 챔버로부터 어닐링 챔버로 이동된다. 어닐링 챔버 내에서, 웨이퍼가 질소-함유 가스 분위기 하에 20 내지 60초 동안 약 500℃ 내지 약 695℃의 온도에서 어닐된다. 이 프로세스 단계는 티타늄 규화물층 및 규화물 상의 티타늄 질화물층의 층을 형성한다. 부가적으로, 실리콘 산화물 표면 상에 증차된 티타늄이 티타늄 질화물을 형성하도록 반응된다. 이어서 티타늄 규화물을 안정적인 상으로 변환시키기 위해 웨이퍼 온도가 약 800℃ 내지 약 900℃ 정도로 상승된다. 이어서 웨이퍼는 티타늄 질화물을 제거하기 위해 에칭될 수 있다.
일본, 가나자와(Kanazawa)에서의 일본 응용물리학회의 1995년 8월 회의에서 2개의 논문이 제출되었다. 오후찌(Ohfuti) 등의 Theoretical Study on Stress-Induced C54 to C49 Phase Transition of TiSi2는 스트레스가 TiSi2의 상전이에 미치는 영향을 이론적으로 연구했다. 이 논문에서, 저자들은 C49 및 C54 구조의 TiSi2의 총에너지의 부피 의존성을 도시하는 도면을 포함시켰다. 부피는 무스트레스(non-stressed) C54의 부피에 의해 정상화된다. C54의 총에너지는 부피가 1.08 이상 확장되는 경우 C49의 것보다 높게된다. 이러한 값은 에너지 대 부피 관계를 미분함으로써 획득된 380 MPa의 인장 변형력에 상응한다. 이 논문에서, 저자는 380 MPa 이상의 인장 변형력 하에서는 C49로부터 C54로의 상전이가 발생하지 않는다고 결론지었다.
이 회기 동안에, 가와무라(Kawamura) 등도 또한 Stress Effects on the C49-C54 Phase Transition of TiSi2라는 제목의 논문을 제출했다. TiSi2의 형성에 있어서, 소위 2단계 어닐링 프로세스가 일반적으로 사용된다. 제1 단계에서, (패턴 형성된 또는 패턴 형성되지 않은) Ti/Si 이중층(bilayer)이 C49 상 TiSi2를 형성하기 위해 저온에서 어닐된다. 이어서 제2 단계에서, C49 상 TiSi2는 C54 상으로의 전이를 위해 고온에서 어닐된다. 이 논문의 저자들은 C49-C54 상전이를 강화시키기 위해 Si 웨이퍼의 배면측(backside) 상에 티타늄층을 증착함으로써 압축 스트레스(compressive stress)를 인가할 것을 시도했다. 그들은 전면(front) 및 배면 양측 상에 Ti층을 증착하고 양측에 C49 TiSi2를 형성하기 위해 아르곤 가스 분위기 하에서 15분 동안 600℃에서 웨이퍼를 어닐했다. 그 후에, 그들은 C54 TiSi2를 형성하기 위해 아르곤 하에서 30초 동안 650℃에서 웨이퍼를 어닐했다.
논문은 전면측의 TiSi2층의 면적 저항률(sheet resistivity)이 어닐링 시간(650℃에서 각 30초 동안의 다수의 어닐링 사이클들)의 함수로서 감소되는 양태를 도시하는 도면을 포함한다. 배면측의 Ti 두께는 다른 파라미터에 따라 변화된다. 그 결과 TiSi2의 면적 저항률이 배면 Ti 두께가 증가함에 따라 급속하게 감소하게 된다. 저자는 전면측의 TiSi2층에 인가된 스트레스를 측정하고 배면측 TiSi2가 있는 경우 압축 스트레스가 인가된다는 것을 발견했다.
다른 공지된 프로세스는 규화물 반응을 이행하기 이전에 금속층을 피복 물질(cap material)로 피복함으로써 산소 오염의 문제가 방지되는 피복(capped) 규화 프로세스이다. 피복 질화물을 사용하는 프로세스는 미국 특허 제4,940,509호에 교시되어 있으며, 본 명세서에 참조로서 고려된다. 본 교시에서, 제조되는 웨이퍼의 노출된 실리콘 부분 상에 규화 금속(siliciding metal)이 증착된다. 이어서 500Å의 실리콘 질화물이 금속 상에 증착되고 디바이스는 금속 규화물을 형성하기 위해 금속을 노출된 실리콘 부분들과 반응시키도록 가열된다. 이어서 질화물층은 규화물층의 도전 특성에 영향을 미치지 않고 제거될 수 있다. 규화물 반응 온도가 700℃이하였다면, TiSi2의 2개의 공존하는 상들 C49 및 C54가 생성될 것이다. 더욱 만족스러운 레벨의 도전율을 획득하기 위해, 종래 기술 참조예들은 비규화된 반응체들을 벗겨낸 후에 웨이퍼를 고온 어닐링시킬 것을 교시한다. 산화물-피복 티타늄 규화물 형성은 또한 미국 특허 제4,690,730호에 교시되어 있으며, 본 명세서에 참조로서 고려된다.
본 발명은 종래 기술에서 등장하는 문제점들을 극복하는 규화물 영역 형성 방법을 교시한다. 보다 구체적으로, 본 발명은 사실상 C54 상인 티타늄 규화물 영역을 형성하는 간단한 방법을 제공한다. 양호한 실시예에서, 이 방법은 2가지 가열 단계를 사용하여서 압축 스트레스가 제2 가열 단계 동안에 인가되게 한다. 이 독특한 방법은 고도전률 규화물층의 형성을 촉진한다.
한 실시예에서, 규화 금속층이 실리콘층 상에 형성된다. 이어서 이들 층들은 규화물층을 형성하기 위해 제1 온도로 가열된다. 이 규화물층은 사실상 제1상이다. 이어서, 이 규화물층은 사실상 제2 상의 규화물층을 형성하기 위해 스트레스를 인가하면서 가열될 수 있다.
한 실시예에서, 실리콘층 및 내열성 금속은 규화물을 생성하도록 제1 온도로 가열된다. 산화물 또는 질화물 같은 절연층이 실리콘 영역 상에 증착된다. 이어서, 절연체를 제거하지 않고 규화물가 제2의 고온으로 가열된다.
양호한 실시예에서, 티타늄 규화물층이 형성된다. 티타늄층이 실리콘 영역 상에 형성된 후에, 디바이스가 제1의 온도(전형적으로 약 550℃ 내지 600℃)로 가열된다. 이러한 어닐 단계는 사실상 C49 상의 티타늄 규화물층을 형성할 것이다. 피복층(예, 산화물 또는 질화물층)이 티타늄 규화물층 상에 형성될 수 있다. 이 피복층은 규화물층에 압축 스트레스를 제공하기 위해 증착된다. 이어서 이 규화물층은 제2 온도로 가열될 수 있어서 사실상 C54 상의 티타늄 규화물가 형성된다.
따라서, 한 양상에 있어서 본 발명은 C49 티타늄 규화물의 형성 후에 피복층 증착의 사용을 교시한다. 이 피복층은 인장력으로서 제어되는 자체의 스트레스를 갖는다. 그 결과, C49 티타늄 규화물의 스트레스는 피복층 증착에 의해 압축으로서 제어된다. 이어서 C49 상으로부터의 C54 전이는 프리에너지 장벽을 최소화함으로써 양호하게 제어된다.
그 결과, 본 발명은 비저항이 낮은 상호 접속들을 형성하는 실용적이고 저렴한 방법을 제공한다. 실리콘 이산화물 또는 실리콘 질화물 같은 표준 재료들을 사용함으로써 피복층이 형성될 수 있기 때문에, 어떤 부가적인 제조 설비 또는 어려운 프로세싱 기술도 필요하지 않다.
도 1은 간략화된 프로세스의 흐름도.
도 2a 및 도 2b는 규화물 영역의 반응 동안에 발생된 스트레스 및 압축을 도시한 도면.
도 3a 내지 도 3g는 양호한 실시예 프로세스 과정 동안의 여러 가지 단계의 단면도.
도 4a 내지 도 4g는 대체 실시예 프로세스 과정 동안의 여러 가지 단계들의 도면.
도 5a 내지 도 5e는 제2 대체 실시예 프로세스 과정 동안의 여러 가지 단계들의 도면.
도면의 주요 부분에 대한 부호의 설명
10 : 폴리실리콘층
12 : 규화물층
14 : 피복층
18 : 레지스트 물질
20 : 티타늄층
22 : 티타늄 질화물층
제조 및 다양한 실시예들의 사용이 이하 상세하게 설명될 것이다. 그러나, 본 발명은 매우 다양한 특정 상황들에서도 적용될 수 있는 많은 적용 가능한 발명적 개념들을 제공한다는 것을 알아야한다. 논의된 특정 실시예들은 본 발명의 성립시키고 사용하기 위한 특정 방법을 통한 설명에 불과하며, 본 발명의 범위를 한정하는 것은 아니다.
본 발명은 종래 기술 방법들의 많은 단점들을 극복하는 금속 규화물 형성 방법을 교시한다. 한 양상에서, 본 발명은 규화물의 형성 동안에 스트레스의 인가를 계획한다. 이러한 스트레스는 규화물 영역의 형성을 촉진한다.
양호한 실시예에서, 티타늄 규화물 영역이 형성된다. 종래 기술의 난점을 극복하기 위해, 티타늄 규화물 영역 상에 피복층이 형성된다. 피복층의 스트레스의 제어가 제안된다.
도 1은 이러한 목적을 실현하기 위한 간략화된 프로세스 과정의 도면이다. 단계 1에서, 실리콘층이 제공된다. 이어서 단계 2에서 티타늄층이 실리콘층 상에 형성된다. 도시된 프로세스 과정의 단계 3에서, 실리콘 및 티타늄층들이 티타늄 규화물층을 형성하기 위해 가열된다. 전형적으로 이러한 가열 또는 어닐링 단계는 비교적 낮은 온도에서 이행되어서 티타늄 규화물의 준안정적 C49 상이 형성된다. 단계 4에서, 피복층이 규화물 영역 상에 형성된다. 이어서 피복을 따라 있는 규화물층은 C54 상 티타늄 규화물을 형성하기 위해 고온에서 가열된다.
C54 상이 C49 상 보다 높은 패킹 밀도를 가지기 때문에 인장 변형력으로 인해 C49로부터 C54로의 상전이는 어렵다. 패킹 밀도의 이러한 차이는 도 2a에 도시된 것과 같은 부피의 차이를 유발한다. 이러한 도시예에서, C49 상 물질은 Lo유닛의 폭을 가지며 C54 상 물질은 ΔL 유닛만큼 짧다. (실제 물질은 도2a의 일차원적 도시에도 불구하고 모든 3차원에 있어서 차를 갖는다.) C54 티타늄 규화물이 강제적으로 1.08배 팽창되는 경우, C49 상의 총에너지는 C54의 것보다 적을 것이다. 따라서, C49는 인장 변형력의 인가 하에서 안정적이 될 것이다. C49로부터의 C54 전이를 촉진하기 위해, 상전이를 동반하는 인장 변형력이 제거되어야 한다. 말하자면, 상전이 이전에(즉, 제2 어닐링 이전에) C49층에 압축 스트레스를 인가함으로써 인장 변형력이 방지될 수 있다.
C49 TiSi2에 대해서 요구되는 압축 스트레스의 양(σ)이 계산될 수 있다.
이 수학식에서, E는 C49 TiSi2의 영률(Young Modulus)이며 ΔL 및 Lo는 도 2a에 정의된 치수이다.
도 2b에 도시된 한 예에서, 규화물층(12) 상에 피복층(14)을 증착함으로써 압축 스트레스가 실현될 수 있다. 산화물 또는 질화물층(14) 내의 스트레스는 압력, 온도, 및 RF 전력(플라즈마 강화(plasma enhanced) 프로세스가 사용된 경우) 같은 프로세스 조건들을 변화시킴으로써 제어될 수 있다. 이 피복층(14)은 티타늄 규화물층(12) 내의 인장 변형력을 조정하기 위해 사용될 수 있다. 도 2b에 있어서, 피복층(14)의 내향 화살표들(inward facing arrow)은 인장 변형력을 표시하기 위해 사용되며 규화물층(12) 내의 외향 화살표들(outward pointing arrow)은 압축 스트레스를 표시하기 위해 사용된다.
이러한 방법을 사용하는 2개의 예시적 프로세스 과정이 이하 설명될 것이다. 제1 흐름은 도 3a 내지 도 3g를 참조로 하여 설명되고 제2 흐름은 도 4a 내지 도 4g를 참조로 하여 설명될 것이다.
먼저 도 3a에는 영역(16)이 제공된다. 한 실시예에서, 영역(16)은 게이트 산화물, 필드 산화물, 또는 층간 산화물(interlevel oxide) 같은 실리콘 이산화물 영역을 포함할 수 있다. 다른 실시예들에 있어서는 상이한 영역들이 계획된다. 예를 들어, 영역(16)은 질화물층 또는 반도체 영역일 수 있다. 특정 개시 물질(starting material)은 층(10)이 부착되어 있는 한 본 발명에 있어서 중요하지 않다.
실리콘층(10)이 영역(16) 상에 형성된다. 양호한 실시예에서, 다결정 실리콘 영역이 일례로, 화학 기상 증착법에 의해 증착된다. 양호하게는 이러한 폴리실리콘층(10)이 도핑되지만, 필수적인 것은 아니다. 더욱이, 실리콘 영역(10)은 비정질 실리콘 또는 단결정 실리콘을 대체로서 포함할 수 있다. 또한 아래 영역(16) 및 실리콘층(10)이 단일한 영역이 될 가능성도 있다.
도 3b에 도시된 바와 같이, 티타늄층(14)이 실리콘층(10) 상에 형성된다. 이 티타늄막(14)은 스퍼터링되거나 다른 방법들에 의해 형성될 수 있다.
도 3c 및 도 3d에 도시된 바와 같이, 실리콘 및 티타늄 영역들(10)(20) 상에 상호접속 패턴이 형성된다. 본 실시예에서, 포토레지스트층(18)이 패턴 형성되고 이어서 폴리실리콘 및 티타늄층들(10)(20)이 종래의 드라이 에칭 장치를 사용하여 에칭된다. 다른 에칭 기술이 사용될 수도 있다.
레지스트 물질(18)이 제거된 후에, 영역들을 제1 온도로 가열함으로써 티타늄 규화물(12)이 다결정 실리콘층(10) 상에 형성된다. 이 온도는 약 500℃ 내지 800℃의 범위일 수 있으며 양호하게는 약 550℃ 내지 600℃ 사이이다. 이러한 어닐 단계는 질소 또는 질소 및 수소 분위기 하에서 이행될 수 있다. 반응 챔버는 약 50 내지 500 파스칼 사이의 압력에서 유지될 수 있다.
어닐링 이후의 구조가 도 3e에 도시된다. 도면에 도시된 바와 같이, 티타늄층(20) 및 폴리실리콘층(10)은 티타늄 규화물 영역들(12)을 형성하도록 반응되었다. 이 예에서는 폴리실리콘층(10)의 일부가 잔류하지만, 전체층(10)이 반응에 의해 소진되게되는 것이 가능하다.
부가적으로, 티타늄 질화물 영역들(22)이 티타늄 규화물 영역(12) 상에 형성될 수 있다. 도 3f에 도시된 바와 같이, 반응 안된 티타늄 및 티타늄 질화물 영역들(22)이 벗겨진다. 이러한 제거는 NH4OH + H2O2침액(dip)을 사용하여 이행될 수 있다. 도 3f에 도시된 구조는 이렇게 폴리실리콘(10) 상에 형성된 C49 티타늄 규화물 상(12)을 갖는다.
이 프로세스 과정에 있어서의 다음 단계는 티타늄 규화물 영역들(12) 상에 피복층(14)을 증착하는 것이다. 이 단계는 감압 화학 기상 증착(LPCVD) 또는 플라즈마 화학 기상 증착(PECVD)에 의해 실리콘 이산화물(SiO2) 같은 산화물 또는 실리콘 질화물(Si3N4) 같은 질화물을 증착함으로써 이행될 수 있다.
피복층(14)의 인장 변형력은 C49 상 TiSi2의 스트레스를 압축성으로 조정하도록 조정될 수 있다. 산화물(또는 질화물)층(14)의 스트레스는 증착 프로세스 동안에 프로세스 조건들을 변화시킴으로써 변화될 수 있다. 예를 들어 프로세스 압력, RF 전력 및 온도는 PECVD에 의해 형성된 산화막의 스트레스에 영향을 끼친다.
표 1 내지 표 3 각각은 특정 프로세스 파라미터들을 변환시킴으로써 스트레스가 변화되는 양태의 예를 제공한다.
RF 전력 스트레스
360 W 50 MPa
450 W -25 MPa
540 W -80 MPa
압력 = 9 torr; 가스 유량: TEOS = 500 sccm, O2= 450 sccm; 온도 = 390℃.
온도 스트레스
312 ℃ 40 MPa
390 ℃ -25 MPa
429 ℃ -50 MPa
압력 = 9 torr; 전력 = 450 W; 가스 유량: TEOS = 500 sccm, O2= 450 sccm.
저주파 전력(총전력의 %) 산화물 스트레스 질화물 스트레스
0 90 MPa 500 MPa
20 -75 MPa 220 MPa
40 -210 MPa -180 MPa
60 -240 MPa -470 MPa
프로세스 조건:
산화물: TEOS=1.8ml/분, O2=5slm, 온도=400℃, 압력=2.2Torr, RF = 1KW
질화물: SiH4=0.23slm, NH3=2slm, N2=0.6slm, 온도=400℃, 압력=2.3Torr, RF=1KW
표 3에 제공된 예는 이중 주파수(13.56MHz/350KHz) PECVD 산화물 및 질화물의 스트레스 조절에 관련된 논문으로부터 발췌된 것이다. 이 논문에서, 저자는 산화물 또 질화물막들의 스트레스가 저주파수 전력에 의해 조절될 수 있다는 것을 시연했다. 플라즈마 프로세싱의 ECS 9회 심포지엄, No. 131의, T.H. Wu 등의, Control of Stress, Stability, and Mechanical Properties of PECVD Dielectric Film for GaAs and Si Applications,가 본 명세서에 참조로서 고려된다.
본 발명의 피복층(14)의 증착은 매우 다양한 프로세스들을 사용하여 수행될 수 있다. 예를 들어, CVD 산화물(또는 질화물) 증착 기술들은 써말 CVD(thermal CVD), 종래의 PECVD, ECR(전기 사이클로트론 공명; Electrical Cyclotron Resonance) CVD, 및 이중 주파수 CVD(dual freguency CVD)를 포함한다. 이들 중에 어떤 것에 의해 형성된 막의 스트레스는 프로세스 조건들을 조정함으로써 실험적으로 조절될 수 있다. 분명, 스트레스의 범위는 특정 CVD 방법에 의존한다. 따라서, TiSi2의 필요한 스트레스는 적합한 CVD 방법 및 프로세스 조건들을 선택함으로써 획득될 수 있다.
피복층의 필요한 스트레스는 다음과 같이 산출된다. 형성 온도(550-600℃)에서의 C49 TiSi2의 내재적 스트레스는 미리 알려져야 한다. 표 4에 제공된 예는 TiSi2스트레스에 대한 연구와 관련된 논문으로부터 발췌된 것이다. 이 논문에서, 저자는 550-600℃에서 TiSi2의 스트레스를 설명한다. 필요한 스트레스(-380 MPa)에 도달하기 위한 부가적인 스트레스도 또한 표 4에 기재되어 있다. 스트레스에 대한 강한 온도 의존성을 보이지 않는 이중 주파수 PECVD에 의해 형성된 산화물 도는 질화물로서 피복층이 선택되는 경우, TiSi2스트레스가 조절에 있어 더욱 용이하게 될 것이다.
Ti 두께 산출 Ti 두께 550-600℃에서의 TiSi2의 내재 스트레스 380 MPa에 도달하기 위해 필요한 스트레스 증분 피복층 각 두께의 필요한 스트레스: 200Å 500Å 1000Å
300Å 600Å -250 MPa -130 MPa 390 MPa 156 MPa 78 MPa
600Å 1200Å -300 MPa -80 MPa 480 MPa 192 MPa 96 MPa
본 양호한 실시예에서, 이중 주파수 CVD 프로세스가 사용되었다. 스트레스의 범위가 프로세스 조건들에 따라 광범위하게 변화하기 때문에, 막두께를 최소화시킴으로써 필요한 스트레스를 실현하는 것이 매우 용이하다. 표 5는 이중 주파수 PECVD에 의한 산화물 또는 질화물 증착에 대한 프로세스 파라미터들의 범위를 제공한다. 그러나, 이러한 파라미터들의 특정한 조합들은 유일한 것이 아니라는 것을 이해되어야 한다. 이 몇 개의 파라미터들을 변화시킴으로써, 다수의 조합들의 도출될 수 있다.
프로세스 파라미터 산화물 질화물
온도 400 ± 10℃ 400 ± 10℃
압력 2.2 ± 0.1 torr 2.2 ± 0.1 torr
전력 1.0 ± 0.05 kW 1.0 ± 0.05 kW
저주파수% 0 0-30
가스 유량
TEOS 1.8 ± 0.1 ml/분 -
O2 5 ± 0.2 slm -
SiH4 - 0.23 ± 0.01 slm
NH3 - 2.0 ± 0.1 slm
N2 - 0.6 ± 0.03 slm
피복층이 배치된 후에 제2 어닐링 단계가 이행된다. 이 어닐링은 약 700℃ 내지 750℃ 사이의 온도에서, 더욱 일반적으로는 약 700℃ 내지 900℃ 사이의 범위에서 양호하게 이행된다. 제2 어닐링 단계는 C54 상 티타늄 규화물을 형성할 것이다. 한 특정 실시예에서, 제2 어닐링은 H2+ N2또는 N2분위기 하에서 700℃ 내지 750℃ 사이의 온도, 50 내지 500 Pa 사이의 압력으로 이행된다.
덜 양호한 실시예에서, 제1 및 제2 어닐링 단계들은 모두 피복층(14)의 형성 후에 이행될 수 있다. 이 프로세스가 덜 양호한 이유는 피복층(14)의 스트레스를 조절하기가 더 어렵기 때문이다. 그러나, 상기 논의된 바와 같이 프로세서 파라미터들을 조정함으로써 필요한 스트레스 조절이 실현될 수 있으며 따라서 본 발명은 이 실시예를 포함하고자 한다.
도 4a 내지 도 4g에는 제2 실시예 프로세스 과정이 도시되어 있다. 알 수 있는 바와 같이, 제2 프로세스 과정은 상호 접속의 패턴 형성의 단계가 최종 규화물 영역의 형성 후에 이행된다는 것을 제외하고는 제1 프로세스 과정 실시예와 매우 유사하다. 제1 실시예에 관해서 설명된 프로세싱 세부사항이 이 실시예에 적용되며, 그 역도 가능하다.
도 4a 내지 도 4g를 참조하면, 상술된 바와 같이 실리콘층(10) 및 티타늄층(20)이 영역(16) 상에 형성된다. 이어서 티타늄 규화물층(12) 및 티타늄 질화물층(22)을 형성하기 위해 제1 어닐링 단계가 이행될 수 있다(도 4c). 도 4d에서 티타늄 질화물층(22)이 제거된 후에, 피복층(14)이 형성된다(도 4e). 상술된 바와 같이, 질화물 또는 산화물층의 감압 화학 기상 증착 또는 플라즈마 화학 기상 증착에 의해 피복층이 형성될 수 있다.
도 4f에서, 레지스트층(18)이 디바이스 상에 형성되고 패턴 형성된다. 이어서 상호 접속 영역들이 소망대로 형성될 수 있다. 최종 구조가 도 4g에 도시되어 있다.
다른 예시적 실시예가 도 5a 내지 도 5e에 도시되어 있다. 이 실시예는 자체-정렬 규화물(살리사이드) 프로세스를 사용한다. 이러한 환경 하에서, 자체 정렬 프로세스는 소망된 위치들에 규화물을 형성하는데 있어서 마스킹 단계가 필요하지 않은 프로세스이다. 이들 도면에서, 전계 효과 트랜지스터가 규화될 수 있는 디바이스의 임의의 예로서 도시되었다. 먼저 도 5a를 참조하면, 3개의 실리콘층(10s)(10g)(10d)(즉, 트랜지스터의 소스, 게이트 및 드레인)이 규화될 것이다.
도 5b에 도시된 바와 같이, 티타늄층(20)은 전체 트랜지스터 디바이스 상에 증착된다. 상술된 바와 같이, 어떤 증착 방법도 사용될 수 있으며 또한 다른 금속들이 사용될 수도 있다.
이어서 제1 어닐링 단계는 도 5c에 도시된 결과적인 구조로써 이행된다. 도시된 바와 같이, 티타늄(20)은 노출된 어떤 실리콘층(10)과도 반응한다. 그러나, 티타늄(20)은 절연 영역(필드 산화물(50) 및 측면벽 절연체-예, 측면벽 산화물 또는 질화물(52))과는 반응하지 않는다. 이전과 같이, 제1 어닐링 단계는 C49 상 TiSi2를 생성시킨다.
도 5d를 참조로 하면, 외부 티타늄 (또는 티타늄 질화물 또는 다른 불필요한 부산물)이 제거될 수 있다.
도 5e에서, 피복층(14)이 티타늄 규화물 영역들(12) 상에 증착된다. 상술된 바와 같이, C49 상 TiSi2의 스트레스를 조정하기 위해 피복층(14)의 인장 변형력이 조정될 수 있다. 이러한 부가적인 스트레스는 안정적인 C54 상 TiSi2의 스트레스의 형성을 촉진한다. 이어서 이 디바이스는 C49 상 TiSi2를 C54 상 TiSi2로 변환하기 위해 다시 한 번 가열된다.
본 명세서에는 특정 프로세스 과정에 대해서 설명되었으나, 다른 수정들이 계획된다. 예를 들어, 피복층은 산화물 또는 질화물층일 수 있다. 피복층으로서 이중 주파수 CVD에 의해 형성된 SiO2층 및 Si3N4층 양자는 우수하지만 다른 프로세서들로부터 형성된 층들도 또한 사용될 수 있다는 것을 실험으로부터 알 수 있다. 또한, 플라즈마 Si3N4층들도 고려될 수 있지만 피복층으로서 플라즈마 SiO2층이 우수하다는 것을 실험으로부터 알 수 있다.
제1 및/또는 제2 가열 단계들은 노(furnace)에서 이행될 수 있다. 예를 들어, 약 30 내지 90 분 사이의 기간 동안에 적합한 온도에서 가열될 수 있다. 대안으로, 급속 열처리(rapid thermal processing; RTP)가 사용될 수 있다.
본 발명의 방법은 다양한 ULSI (또는 다른) 회로들에 적용될 수 있다. 이 프로세스는 MOS 트랜지스터 디바이스의 소스, 드레인, 또는 게이트 상의 접점및 바이폴러 트랜지스터들, 다이오드들, 캐패시터들, 저항들, 및 다른 엘리먼트들과 같은 다른 디바이스들 상의 접점을 접촉을 형성하기 위해 사용될 수 있다. 본 발명은 또한 집적 회로 내의 다양한 엘리먼트들 간의 상호접속을 위해 사용될 수도 있다. 특히, 본 발명은 DRAM의 워드 라인 및 비트 라인들에 유용하다. 이 프로세스는 0.25 마이크론 선폭 같은 작은 리쏘그래프들(lithograph)에 적합하다.
본 발명을 사용함으로써, 낮은 비저항 티타늄 규화물(예, C54 상)이 DRAM의 워드 라인들 및 비트 라인들 상에 형성될 수 있다. 그로 인해, 접속 속도가 향상될 수 있다. 접속 속도의 증가는 리프레시 용량(refresh capacity)을 최대화할 수 있으며 주변 회로의 면적을 감소시킬 수 있다. 그 결과, 칩 사이즈가 감소될 수 있다. 또한, 본 발명을 워드 라인들 및 비트 라인들에 적용시킴으로써 상호접속층들의 개수가 감소될 수 있다. 워드/비트 라인들 상의 금속 상호접속들이 종종 워드/비트 라인을 스트래핑하기 위해 사용되기 때문에, TiSi2같은 낮은 비저항 재료가 금속 상호 접속들의 개수를 제거할 수 있다. 따라서, 본 발명은 DRAM 제조 단가의 감소를 제공한다.
티타늄에서 보여지는 다중-상 현상은 다른 물질들에도 관찰된다. 예를 들어, 텅스텐 규화물(WSi2) 막은 어닐링 온도에 따라 육방정계(hexagonal) 또는 정방정계(tetragonal) 결정 구조를 보인다. WSi2의 경우, 어닐링 온도는 낮은 비저항을 얻기 위해 900℃ 부근이 될 것이다. 그러나 육방정계로부터 정방정계로의 전이는 TiSi2의 C49-C54 전이와 동일하지 않으며 따라서 상전이에 있어서 그렇게 어렵지 않다.
본 발명이 설명의 실시예들을 참조로 하여 설명되었으나, 본 설명은 본 발명을 한정하려는 것은 아니다. 당분야의 숙련공이라면 설명의 실시예들의 다양한 변경 및 조합뿐 아니라, 본 발명의 다른 실시예들이 본 명세서를 참조로 하여 명확해질 것이다. 따라서 첨부된 청구범위에 의해 그러한 변경들 및 실시예들을 포함하고자 한다.

Claims (32)

  1. 티타늄 규화물 영역(titanium silicide region) 형성 방법에 있어서:
    실리콘층(silicon layer)을 제공하는 단계;
    상기 실리콘층 상에 티타늄층(titanium layer)을 형성하는 단계;
    상기 실리콘층 및 티타늄이 티타늄 규화물 영역을 형성하도록 반응하게 하기 위해 상기 실리콘층 및 상기 티타늄층을 제1 온도로 가열하는 단계;
    절연층(insulating layer)을 증착하는 단계; 및
    상기 절연층을 제거하지 않고, 상기 티타늄 규화물 영역을 상기 제1 온도보다 고온인 제2 온도로 가열하는 단계
    를 포함하는 것을 특징으로 하는 티타늄 규화물 영역 형성 방법.
  2. 제1항에 있어서, 상기 실리콘층 제공 단계는 다결정 실리콘층 증착 단계를 포함하는 것을 특징으로 하는 티타늄 규화물 영역 형성 방법.
  3. 제1항에 있어서, 상기 금속층 형성 단계는 티타늄층을 스퍼터링하는 단계를 포함하는 것을 특징으로 하는 티타늄 규화물 영역 형성 방법.
  4. 제1항에 있어서, 상기 절연층 증착 단계는 상기 실리콘 및 티타늄을 제1 온도로 가열한 후에 이행되는 것을 특징으로 하는 티타늄 규화물 영역 형성 방법.
  5. 제1항에 있어서, 상기 증착 단계는 상기 실리콘층 및 티타늄층을 제1 온도로 가열하기 이전에 이행되는 것을 특징으로 하는 티타늄 규화물 영역 형성 방법.
  6. 제5항에 있어서, 상기 절연층은 산화물층(oxide layer)을 포함하는 것을 특징으로 하는 티타늄 규화물 영역 형성 방법.
  7. 제5항에 있어서, 상기 절연층은 질화물층(nitride layer)을 포함하는 것을 포함하는 것을 특징으로 하는 티타늄 규화물 영역 형성 방법.
  8. 제1항에 있어서, 상기 제1 온도는 약 550℃ 내지 약 600℃ 사이의 온도이며 상기 제2 온도는 700℃ 내지 750℃ 사이의 온도인 것을 특징으로 하는 티타늄 규화물 영역 형성 방법.
  9. 제1항에 있어서, 상기 금속층 및 실리콘층을 패턴 형성하는 단계를 더 포함하는 것을 특징으로 하는 티타늄 규화물 영역 형성 방법.
  10. 제9항에 있어서, 상기 패턴 형성 단계는 상기 티타늄 규화물층의 형성 단계 이전에 수행되는 것을 특징으로 하는 티타늄 규화물 영역 형성 방법.
  11. 제9항에 있어서, 상기 패턴 형성 단계는 상기 티타늄 규화물층의 형성 후에 수행되는 것을 특징으로 하는 티타늄 규화물 영역 형성 방법.
  12. 제1항에 있어서, 상기 증착 단계는 화학 기상 증착법에 의해 이행되는 것을 특징으로 하는 티타늄 규화물 영역 형성 방법.
  13. 제12항에 있어서, 상기 증착 단계는 플라즈마 증속 화학 기상 증착(plasma enhanced chemical vapor deposition)에 의해 이행되는 것을 특징으로 하는 티타늄 규화물 영역 형성 방법.
  14. 제12항에 있어서, 상기 증착 단계는 이중 주파수 화학 기상 증착(dual frequency chemical vapor deposition)에 의해 이행되는 것을 특징으로 하는 티타늄 규화물 영역 형성 방법.
  15. 제1항에 있어서, 상기 증착 단계는:
    약 350 내지 450℃ 사이의 온도에서; 및
    2.0 내지 2.5 torr 사이의 압력에서
    이행되는 것을 특징으로 하는 티타늄 규화물 영역 형성 방법.
  16. 제1항에 있어서, 상기 티타늄 규화물 영역은 자체 정렬 규화 프로세스(self-aligned silicide process)에 의해 형성되는 것을 특징으로 하는 티타늄 규화물 영역 형성 방법.
  17. 티타늄 규화물층(titanium silicide layer) 형성 방법에 있어서:
    상단면(top surface)을 갖는 실리콘층을 제공하는 단계;
    상기 실리콘층의 상기 상단면 상에 상단면을 갖는 티타늄층을 형성하는 단계;
    C49 상의 티타늄 규화물층을 형성하기 위해 상기 티타늄층 및 상기 실리콘층을 가열하는 단계; 및
    상기 티타늄 규화물층의 상기 상단면에 스트레스를 인가하면서 상기 C49 티타늄 규화물층을 가열하여 C54 티타늄 규화물층이 형성하는 단계
    를 포함하는 것을 특징으로 하는 티타늄 규화물층 형성 방법.
  18. 제17항에 있어서, 상기 티타늄층 및 상기 실리콘층 가열 단계는 상기 티타늄 규화물층 가열 단계보다 낮은 온도에서 이행되는 것을 특징으로 하는 티타늄 규화물층 형성 방법.
  19. 제17항에 있어서, 피복층(cap layer)을 증착하는 단계를 더 포함하여서 상기 피복층이 상기 티타늄 규화물층 가열 단계 동안에 스트레스를 인가하게 하는 것을 특징으로 하는 티타늄 규화물층 형성 방법.
  20. 제19항에 있어서, 상기 피복층은 산화물층을 포함하는 것을 특징으로 하는 티타늄 규화물층 형성 방법.
  21. 제20항에 있어서, 상기 산화물층은 CVD 산화물층을 포함하는 것을 특징으로 하는 티타늄 규화물층 형성 방법.
  22. 티타늄 규화물층 형성 방법에 있어서:
    실리콘층을 제공하는 단계;
    상기 실리콘층 상에 티타늄층을 형성하는 단계;
    사실상 C49 상의 티타늄 규화물층을 형성하기 위해 상기 티타늄층 및 상기 실리콘층을 제1 온도로 가열하는 단계;
    상기 피복층이 상기 티타늄 규화물층에 스트레스를 인가하도록 상기 티타늄 규화물층 상에 피복층을 증착하는 단계; 및
    상기 티타늄 규화물층이 사실상 C54 상이 되도록 상기 티타늄 규화물층을 제2 온도로 가열하는 단계
    를 포함하는 것을 특징으로 하는 티타늄 규화물층 형성 방법.
  23. 제22항에 있어서, 상기 제1 온도는 약 550℃ 내지 600℃ 사이이며 상기 제2 온도는 약 700℃ 내지 750℃ 사이인 것을 특징으로 하는 티타늄 규화물층 형성 방법.
  24. 제22항에 있어서, 상기 피복층 증착 단계는 실리콘 산화물층을 증착하는 단계를 포함하는 것을 특징으로 하는 티타늄 규화물층 형성 방법.
  25. 제22항에 있어서, 상기 피복층 증착 단계는 실리콘 질화물층을 증착하는 단계를 포함하는 것을 특징으로 하는 티타늄 규화물층 형성 방법.
  26. 제22항에 있어서, 상기 티타늄층 및 실리콘층 가열 단계 이전에 상기 티타늄층 및 실리콘층을 패턴 형성하는 단계를 더 포함하는 것을 특징으로 하는 티타늄 규화물층 형성 방법.
  27. 제22항에 있어서, 상기 티타늄 규화물층을 제2 온도로 가열한 후에 상기 티타늄 규화물층을 패턴 형성하는 단계를 더 포함하는 것을 특징으로 하는 티타늄 규화물층 형성 방법.
  28. 제22항에 있어서, 상기 피복층 증착 단계는 상기 티타늄층 및 상기 실리콘층을 제1 온도로 가열하는 단계 후에 이행되는 것을 특징으로 하는 티타늄 규화물층 형성 방법.
  29. 제22항에 있어서, 상기 피복층 증착 단계는 상기 티타늄층 및 상기 실리콘층을 제1 온도로 가열하는 단계 이전에 이행되는 것을 특징으로 하는 티타늄 규화물층 형성 방법.
  30. 제22항에 있어서, 상기 피복층은 이중 주파수 화학 기상 증착법에 의해 형성되는 것을 특징으로 하는 티타늄 규화물층 형성 방법.
  31. 제22항에 있어서, 상기 피복층은 약 350 내지 450℃ 사이의 온도와 약 2.0 내지 2.5 torr 사이의 압력에서 증착되는 것을 특징으로 하는 티타늄 규화물층 형성 방법.
  32. 제22항에 있어서, 상기 티타늄 규화물층은 자체 정렬 규화 프로세스에 의해 형성되는 것을 특징으로 하는 티타늄 규화물층 형성 방법.
KR1019970047370A 1996-09-18 1997-09-13 규화물 영역 형성 방법 KR19980024663A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US2693096P 1996-09-18 1996-09-18
US60/026930 1996-09-18

Publications (1)

Publication Number Publication Date
KR19980024663A true KR19980024663A (ko) 1998-07-06

Family

ID=21834621

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970047370A KR19980024663A (ko) 1996-09-18 1997-09-13 규화물 영역 형성 방법

Country Status (4)

Country Link
EP (1) EP0831521A3 (ko)
JP (1) JPH10116798A (ko)
KR (1) KR19980024663A (ko)
TW (1) TW365690B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100271948B1 (ko) * 1998-12-01 2000-11-15 윤종용 반도체 장치의 셀프-얼라인 실리사이드 형성방법
US6605513B2 (en) 2000-12-06 2003-08-12 Advanced Micro Devices, Inc. Method of forming nickel silicide using a one-step rapid thermal anneal process and backend processing
EP1342260A1 (en) * 2000-12-06 2003-09-10 Advanced Micro Devices, Inc. Method of forming nickel silicide using a one-step rapid thermal anneal process and backend processing
JP4441109B2 (ja) * 2000-12-08 2010-03-31 株式会社ルネサステクノロジ 半導体装置の製造方法
DE10157627A1 (de) 2001-11-26 2003-06-12 Forschungszentrum Juelich Gmbh Verfahren zur Herstellung einer Schicht auf einem Substrat
US7470943B2 (en) * 2005-08-22 2008-12-30 International Business Machines Corporation High performance MOSFET comprising a stressed gate metal silicide layer and method of fabricating the same
CN101555016B (zh) * 2008-04-09 2011-06-08 清华大学 硅化镍纳米线的制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3639009B2 (ja) * 1994-09-16 2005-04-13 富士通株式会社 Ｔｉシリサイド層を有する半導体装置の製造方法

Also Published As

Publication number Publication date
JPH10116798A (ja) 1998-05-06
EP0831521A2 (en) 1998-03-25
EP0831521A3 (en) 1998-09-16
TW365690B (en) 1999-08-01

Similar Documents

Publication Publication Date Title
US4510670A (en) Method for the manufacture of integrated MOS-field effect transistor circuits silicon gate technology having diffusion zones coated with silicide as low-impedance printed conductors
JP3042857B2 (ja) ケイ素集積回路に高導電率領域を形成する方法
EP1509947B1 (en) Nickel silicide with reduced interface roughness
US6348390B1 (en) Method for fabricating MOSFETS with a recessed self-aligned silicide contact and extended source/drain junctions
US6861369B2 (en) Method of forming silicidation blocking layer
KR20000050308A (ko) 반도체 장치의 제조 방법
US6841474B2 (en) Method of forming a refractory metal silicide
US6432805B1 (en) Co-deposition of nitrogen and metal for metal silicide formation
US6555438B1 (en) Method for fabricating MOSFETs with a recessed self-aligned silicide contact and extended source/drain junctions
US5982001A (en) MOSFETS structure with a recessed self-aligned silicide contact and an extended source/drain junction
US6951786B2 (en) Method of forming a stack of refractory metal nitride over refractory metal silicide over silicon
US6100191A (en) Method for forming self-aligned silicide layers on sub-quarter micron VLSI circuits
KR19980024663A (ko) 규화물 영역 형성 방법
US6107147A (en) Stacked poly/amorphous silicon gate giving low sheet resistance silicide film at submicron linewidths
US20010053601A1 (en) Method of manufacturing MIS semiconductor device that can control gate depletion and has low resistance gate electrode to which germanium is added
US6063680A (en) MOSFETS with a recessed self-aligned silicide contact and an extended source/drain junction
JP3393465B2 (ja) 半導体装置の製造方法
US20070202695A1 (en) Method for fabricating a semiconductor device
US6432785B1 (en) Method for fabricating ultra short channel PMOSFET with buried source/drain junctions and self-aligned silicide
US6387767B1 (en) Nitrogen-rich silicon nitride sidewall spacer deposition
US6297148B1 (en) Method of forming a silicon bottom anti-reflective coating with reduced junction leakage during salicidation
US6482739B2 (en) Method for decreasing the resistivity of the gate and the leaky junction of the source/drain
US20020102802A1 (en) Novel technique to achieve thick silicide film for ultra-shallow junctions
US6372673B1 (en) Silicon-starved nitride spacer deposition
US6054387A (en) Method for forming a silicide region

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid