JP2682410B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2682410B2 JP2682410B2 JP31143593A JP31143593A JP2682410B2 JP 2682410 B2 JP2682410 B2 JP 2682410B2 JP 31143593 A JP31143593 A JP 31143593A JP 31143593 A JP31143593 A JP 31143593A JP 2682410 B2 JP2682410 B2 JP 2682410B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- refractory metal
- silicon
- semiconductor device
- silicide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、シリコン上に高融点金属シリサイド層を
形成する方法に関する。
に関し、特に、シリコン上に高融点金属シリサイド層を
形成する方法に関する。
【０００２】
【従来の技術】半導体装置の高集積化に伴ない、ＭＯＳ
トランジスタ等の構成素子が縮小化されている。この素
子の横方向の縮小化にともない、深さ方向の縮小化も進
むため、シリコン基板に形成された拡散層や多結晶シリ
コンによるゲート電極配線が高抵抗となってしまうとい
う問題がある。そこでシリコン上に高融点金属シリサイ
ド層を形成して低抵抗化を図ることが行なわれている。
トランジスタ等の構成素子が縮小化されている。この素
子の横方向の縮小化にともない、深さ方向の縮小化も進
むため、シリコン基板に形成された拡散層や多結晶シリ
コンによるゲート電極配線が高抵抗となってしまうとい
う問題がある。そこでシリコン上に高融点金属シリサイ
ド層を形成して低抵抗化を図ることが行なわれている。
【０００３】その方法の１つとして、ＭＯＳトランジス
タのソース・ドレイン領域やゲート電極の表面に自己整
合的に高融点金属シリサイド層を形成する方法が注目さ
れている。この従来技術としては例えばアイ・イー・イ
ー・イー、トランザクション・オン エレクトロンデバ
イスイズ Ｖｏｌ ＥＤ−３２ Ｎｏ．２ １４１〜１
４９頁１９８５年（ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎ
ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｖｏｌ
ＥＤ−３２ Ｎｏ．２ ＰＰ１４１〜１４９１９８５
年）に記載されているように、ソース・ドレイン領域と
ゲート電極の表面にＴｉシリサイド層を自己整合的に形
成する方法がある。
タのソース・ドレイン領域やゲート電極の表面に自己整
合的に高融点金属シリサイド層を形成する方法が注目さ
れている。この従来技術としては例えばアイ・イー・イ
ー・イー、トランザクション・オン エレクトロンデバ
イスイズ Ｖｏｌ ＥＤ−３２ Ｎｏ．２ １４１〜１
４９頁１９８５年（ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎ
ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｖｏｌ
ＥＤ−３２ Ｎｏ．２ ＰＰ１４１〜１４９１９８５
年）に記載されているように、ソース・ドレイン領域と
ゲート電極の表面にＴｉシリサイド層を自己整合的に形
成する方法がある。
【０００４】しかし、上述した従来の技術においては、
シリサイド層形成後、イオン注入で導入した不純物の活
性化や層間絶縁膜をリフローし平坦化するために必要な
熱処理、例えば９００℃３０分の熱処理によりＴｉシリ
サイドが島状に凝集し、シート抵抗の増大を引き起こ
し、ついには断線してしまうという問題点がある。この
問題はＴｉシリサイド層の厚さや幅が小さいほど起こり
やすい。Ｔｉシリサイドが薄いと凝集しやすいというこ
とは、例えばジャーナル オブ アプライド フィジィ
ックス Ｖｏｌ．７１ Ｎｏ．２ ７２０〜７２４頁１
９９２年（Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐ
ｈｙｓｉｃｓ Ｖｏｌ．７１ Ｎｏ．２ＰＰ７２〜７２
４ １９９２年）にて報告されている。従って、ＭＯＳ
トランジスタの縮小化によりＴｉシリサイド層も薄く幅
は小さくなってくると凝集による問題が起こりやすくな
ってくる。
シリサイド層形成後、イオン注入で導入した不純物の活
性化や層間絶縁膜をリフローし平坦化するために必要な
熱処理、例えば９００℃３０分の熱処理によりＴｉシリ
サイドが島状に凝集し、シート抵抗の増大を引き起こ
し、ついには断線してしまうという問題点がある。この
問題はＴｉシリサイド層の厚さや幅が小さいほど起こり
やすい。Ｔｉシリサイドが薄いと凝集しやすいというこ
とは、例えばジャーナル オブ アプライド フィジィ
ックス Ｖｏｌ．７１ Ｎｏ．２ ７２０〜７２４頁１
９９２年（Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐ
ｈｙｓｉｃｓ Ｖｏｌ．７１ Ｎｏ．２ＰＰ７２〜７２
４ １９９２年）にて報告されている。従って、ＭＯＳ
トランジスタの縮小化によりＴｉシリサイド層も薄く幅
は小さくなってくると凝集による問題が起こりやすくな
ってくる。
【０００５】この問題を解決するために、Ｔｉシリサイ
ド中にＴｉ酸化物やＴｉ窒化物を含有させる方法が提案
されている。たとえばＴｉ酸化物を含有させる方法は、
特開平２−５８８７４号公報に、Ｔｉ窒化物を含有させ
る方法は特開平２−９６３７４号公報に記載されてい
る。
ド中にＴｉ酸化物やＴｉ窒化物を含有させる方法が提案
されている。たとえばＴｉ酸化物を含有させる方法は、
特開平２−５８８７４号公報に、Ｔｉ窒化物を含有させ
る方法は特開平２−９６３７４号公報に記載されてい
る。
【０００６】また、自己整合的に高融点金属シリサイド
層を形成する際の別の問題として均一で所望の抵抗値を
もつ高融点金属シリサイド層を常に形成された自然酸化
膜やドライエッチングなどによるダメージ層が考えら
れ、これを解決するために、高融点金属膜を形成する前
にＡｒプラズマでエッチングしてシリコン表面をクリー
ニングすることが、たとえば特開昭６２−９４９３７号
公報に提案されている。
層を形成する際の別の問題として均一で所望の抵抗値を
もつ高融点金属シリサイド層を常に形成された自然酸化
膜やドライエッチングなどによるダメージ層が考えら
れ、これを解決するために、高融点金属膜を形成する前
にＡｒプラズマでエッチングしてシリコン表面をクリー
ニングすることが、たとえば特開昭６２−９４９３７号
公報に提案されている。
【０００７】
【発明が解決しようとする課題】上述したＴｉシリサイ
ド層中にＴｉ酸化物やＴｉ窒化物を含有させて、凝集を
起こりにくくした従来の半導体装置の方法では、Ｔｉ膜
をシリコン上に形成する前に完全に自然酸化膜を除去し
ていないため、自然酸化膜はシリコン上に不均一に存在
しており、Ｔｉ膜とシリコンの反応が不均一におこりＴ
ｉシリサイド層の膜厚が不均一となる。
ド層中にＴｉ酸化物やＴｉ窒化物を含有させて、凝集を
起こりにくくした従来の半導体装置の方法では、Ｔｉ膜
をシリコン上に形成する前に完全に自然酸化膜を除去し
ていないため、自然酸化膜はシリコン上に不均一に存在
しており、Ｔｉ膜とシリコンの反応が不均一におこりＴ
ｉシリサイド層の膜厚が不均一となる。
【０００８】さらにＴｉ膜中には微量ではあるが、酸素
や窒素が添加されているためＴｉ膜によりシリコン上の
自然酸化膜を完全しにくく、ねらい通りのＴｉシリサイ
ド層の膜厚を均一性良く形成することは、純なＴｉ膜に
比べ困難である。
や窒素が添加されているためＴｉ膜によりシリコン上の
自然酸化膜を完全しにくく、ねらい通りのＴｉシリサイ
ド層の膜厚を均一性良く形成することは、純なＴｉ膜に
比べ困難である。
【０００９】シリコン上に形成されたＴｉシリサイド層
の膜厚が不均一であるとその後の熱処理によりＴｉシリ
サイド層が凝集しやすく、シート抵抗が増大しやすいと
いう問題がある。
の膜厚が不均一であるとその後の熱処理によりＴｉシリ
サイド層が凝集しやすく、シート抵抗が増大しやすいと
いう問題がある。
【００１０】また、Ｔｉ膜を形成する前に、Ａｒプラズ
マによるエッチングで、シリコン表面をクリーニングし
た後、Ｔｉ膜を形成し、加熱してＴｉシリサイド層を形
成する従来の半導体装置の製造方法では、Ｔｉシリサイ
ド層が形成されるパターン幅が大きい場合には均一にほ
ぼねらい通りの抵抗値が得られるが、Ｔｉシリサイド層
の幅が小さくなったり、薄いシリサイド層を形成しよう
とする場合、その後の熱処理で凝集が起こりやすいとい
う問題がある。
マによるエッチングで、シリコン表面をクリーニングし
た後、Ｔｉ膜を形成し、加熱してＴｉシリサイド層を形
成する従来の半導体装置の製造方法では、Ｔｉシリサイ
ド層が形成されるパターン幅が大きい場合には均一にほ
ぼねらい通りの抵抗値が得られるが、Ｔｉシリサイド層
の幅が小さくなったり、薄いシリサイド層を形成しよう
とする場合、その後の熱処理で凝集が起こりやすいとい
う問題がある。
【００１１】それは、酸素や窒素などを含有しない純な
Ｔｉ膜を形成すると、基板に対して垂直な柱状に結晶成
長するが、それぞれの柱状の結晶粒の成長面方位が異な
るため、シリコンと反応して形成されるＴｉシリサイド
層の厚さが、微視的には不均一であることと、さらに、
シリサイド層形成後の熱処理によりシリサイドの結晶量
が２次成長しやすいことにより、Ｔｉシリサイド層は島
状に凝集して、Ｔｉシリサイド層の抵抗増大や断線など
の電気的特性が劣化してしまうという問題点がある。
Ｔｉ膜を形成すると、基板に対して垂直な柱状に結晶成
長するが、それぞれの柱状の結晶粒の成長面方位が異な
るため、シリコンと反応して形成されるＴｉシリサイド
層の厚さが、微視的には不均一であることと、さらに、
シリサイド層形成後の熱処理によりシリサイドの結晶量
が２次成長しやすいことにより、Ｔｉシリサイド層は島
状に凝集して、Ｔｉシリサイド層の抵抗増大や断線など
の電気的特性が劣化してしまうという問題点がある。
【００１２】この様子を図４を用いて説明する。図４
（ａ）に示すようにシリコン基板３１上に形成されたＴ
ｉシリサイド３２は比較的大きな結晶粒であり、それぞ
れの結晶粒の厚みは若干異なっている。その後９００℃
３０分程度の熱処理を行なうと、Ｔｉシリサイド３２の
結晶粒が大きく成長するが、図４（ｂ）に示すように凝
集して島状のシリサイド層に変形してしまう。この凝集
は、Ｔｉシリサイド層のパターン幅がせまく、また膜厚
が薄いほど起りやすい。
（ａ）に示すようにシリコン基板３１上に形成されたＴ
ｉシリサイド３２は比較的大きな結晶粒であり、それぞ
れの結晶粒の厚みは若干異なっている。その後９００℃
３０分程度の熱処理を行なうと、Ｔｉシリサイド３２の
結晶粒が大きく成長するが、図４（ｂ）に示すように凝
集して島状のシリサイド層に変形してしまう。この凝集
は、Ｔｉシリサイド層のパターン幅がせまく、また膜厚
が薄いほど起りやすい。
【００１３】本発明の目的は、これらの問題を解決し、
高耐熱性を有し、微細なＴｉシリサイドの電気特性の劣
化を防いだ半導体装置の製造方法を提供することにあ
る。
高耐熱性を有し、微細なＴｉシリサイドの電気特性の劣
化を防いだ半導体装置の製造方法を提供することにあ
る。
【００１４】
【課題を解決するための手段】本発明の構成は、シリコ
ン基板あるいは多結晶シリコン層上に高融点金属を被着
して高融点金属を形成し熱処理により前記シリコン基板
あるいは多結晶シリコン層上に前記高融点金属のシリサ
イド層を形成する工程を含む半導体装置の製造方法にお
いて、前記高融点金属の被着に先立ち、前記シリコン基
板あるいは多結晶シリコン層上のシリコン酸化膜を前記
シリコン基板あるいは多結晶シリコン層に損傷を与える
ことなく除去する工程と、前記高融点金属層を酸素ある
いは窒素を微量に含む雰囲気中でスパッタリングにより
形成する工程とを同一真空室中で行なうことを特徴とす
る。
ン基板あるいは多結晶シリコン層上に高融点金属を被着
して高融点金属を形成し熱処理により前記シリコン基板
あるいは多結晶シリコン層上に前記高融点金属のシリサ
イド層を形成する工程を含む半導体装置の製造方法にお
いて、前記高融点金属の被着に先立ち、前記シリコン基
板あるいは多結晶シリコン層上のシリコン酸化膜を前記
シリコン基板あるいは多結晶シリコン層に損傷を与える
ことなく除去する工程と、前記高融点金属層を酸素ある
いは窒素を微量に含む雰囲気中でスパッタリングにより
形成する工程とを同一真空室中で行なうことを特徴とす
る。
【００１５】さらに本発明のスパッタリング雰囲気中の
酸素あるいは窒素の分圧が、全圧の１００〜１０００ｐ
ｐｍであり、またそのシリコン基板あるいは多結晶シリ
コン層上のシリコン酸化膜の除去を１０〜１００ｅＶの
範囲のエネルギーを持った不活性ガスイオンにてスパッ
タエッチングし、水素を含むプラズマにて還元するか、
あるいは、その両方で行うことをできる。
酸素あるいは窒素の分圧が、全圧の１００〜１０００ｐ
ｐｍであり、またそのシリコン基板あるいは多結晶シリ
コン層上のシリコン酸化膜の除去を１０〜１００ｅＶの
範囲のエネルギーを持った不活性ガスイオンにてスパッ
タエッチングし、水素を含むプラズマにて還元するか、
あるいは、その両方で行うことをできる。
【００１６】さらに、本発明の不活性ガスがＡｒであ
り、また、高融点金属がＴｉであり、また高融点金属を
酸素アルイハ窒素を含む雰囲気にてスパッタリングにて
形成する前に、不活性ガスのみで２０ｎｍ以下の前記高
融点金属をスパッタリングにて形成することもできる。
り、また、高融点金属がＴｉであり、また高融点金属を
酸素アルイハ窒素を含む雰囲気にてスパッタリングにて
形成する前に、不活性ガスのみで２０ｎｍ以下の前記高
融点金属をスパッタリングにて形成することもできる。
【００１７】
【実施例】図１は本発明の一実施例を説明するために工
程順に示した断面図である。
程順に示した断面図である。
【００１８】図１（ａ）に示すように、シリコン基板１
上にゲート酸化膜２が、さらにその上にゲート多結晶シ
リコン電極３が形成され、ゲート多結晶シリコン電極３
の側面にシリコン酸化膜４のサイドウォールを形成す
る。シリコン酸化膜４よりなるサイドウォールは、ゲー
ト多結晶シリコン電極３を形成後、シリコン基板１の全
面にシリコン酸化膜を形成した後、反応性ドライエッチ
ング法にて異方性エッチングを行なって形成する。この
場合、エッチングを真空中で行なった後、大気にさらさ
れるので、露出したシリコン基板１やゲート多結晶シリ
コン３の表面には大気中の酸素によって酸化された自然
酸化膜５が形成される。
上にゲート酸化膜２が、さらにその上にゲート多結晶シ
リコン電極３が形成され、ゲート多結晶シリコン電極３
の側面にシリコン酸化膜４のサイドウォールを形成す
る。シリコン酸化膜４よりなるサイドウォールは、ゲー
ト多結晶シリコン電極３を形成後、シリコン基板１の全
面にシリコン酸化膜を形成した後、反応性ドライエッチ
ング法にて異方性エッチングを行なって形成する。この
場合、エッチングを真空中で行なった後、大気にさらさ
れるので、露出したシリコン基板１やゲート多結晶シリ
コン３の表面には大気中の酸素によって酸化された自然
酸化膜５が形成される。
【００１９】次に、Ｔｉ膜の形成に先だち自然酸化膜５
を除去するために、１ｍｏｌ％程度の濃度のフッ酸溶液
で、湿式化学エッチング法によりエッチングする。しか
し、エッチング後の水洗やその後再び大気にさらされる
などして、薄い自然酸化膜５が形成されてしまう。
を除去するために、１ｍｏｌ％程度の濃度のフッ酸溶液
で、湿式化学エッチング法によりエッチングする。しか
し、エッチング後の水洗やその後再び大気にさらされる
などして、薄い自然酸化膜５が形成されてしまう。
【００２０】その後、シリコン基板１をスパッタリング
装置に移し、不活性ガスのイオンを用いたスパッタエッ
チングにより図１（ｂ）に示すように自然酸化膜５をエ
ッチング除去する。このエッチングを対向電極を有する
高周波スパッタエッチング法にて行なう場合、アルゴン
（Ａｒ）ガスを２〜１５ｍＴｏｒｒの圧力となるように
導入してから、シリコン基板１に高周波バイアスを印加
する。その際基板にかかる電圧は１００Ｖ以下にする。
装置に移し、不活性ガスのイオンを用いたスパッタエッ
チングにより図１（ｂ）に示すように自然酸化膜５をエ
ッチング除去する。このエッチングを対向電極を有する
高周波スパッタエッチング法にて行なう場合、アルゴン
（Ａｒ）ガスを２〜１５ｍＴｏｒｒの圧力となるように
導入してから、シリコン基板１に高周波バイアスを印加
する。その際基板にかかる電圧は１００Ｖ以下にする。
【００２１】これは、Ａｒガスイオンのエネルギーがシ
リコン内にインオン注入されないようにしなければなら
ないからである。また、スパッタエッチングが可能なエ
ネレギーは必要であるから、Ａｒガスのイオンエネルギ
ーは１０〜１００ｅＶの範囲とするのが望ましい。ここ
ではＡｒガスを用いたが、他の不活性ガス例えばクリプ
トン（Ｋｒ）、キセノン（Ｘｅ）又はネオン（Ｎｅ）ガ
スを用いてもよい。
リコン内にインオン注入されないようにしなければなら
ないからである。また、スパッタエッチングが可能なエ
ネレギーは必要であるから、Ａｒガスのイオンエネルギ
ーは１０〜１００ｅＶの範囲とするのが望ましい。ここ
ではＡｒガスを用いたが、他の不活性ガス例えばクリプ
トン（Ｋｒ）、キセノン（Ｘｅ）又はネオン（Ｎｅ）ガ
スを用いてもよい。
【００２２】ひき続き、図１（ｃ）に示すように大気に
さらすことなくＴｉ膜６を３０〜１００ｎｍの厚さに形
成する。その際、Ａｒガスに全圧の１００〜１０００ｐ
ｐｍの分圧となるように酸素又は窒素を添加した雰囲気
中でＴｉターゲットをスパッタリングする。これにより
Ｔｉ膜６中に酸素又は窒素が５０〜１０００ｐｐｍ程度
微量に含まれる。
さらすことなくＴｉ膜６を３０〜１００ｎｍの厚さに形
成する。その際、Ａｒガスに全圧の１００〜１０００ｐ
ｐｍの分圧となるように酸素又は窒素を添加した雰囲気
中でＴｉターゲットをスパッタリングする。これにより
Ｔｉ膜６中に酸素又は窒素が５０〜１０００ｐｐｍ程度
微量に含まれる。
【００２３】次に、窒素雰囲気中で高速熱アニール装置
で６００〜７５０℃で１０〜６０秒の熱処理を行なう。
これにより図１（ｄ）に示すように、シリコンと接して
いるＴｉ膜６はＴｉシリサイド膜７とＴｉＮ膜８の積層
構造となり、シリコン酸化膜上のＴｉ膜６はＴｉＮ膜８
と未反応のＴｉ膜６の積層構造になる。
で６００〜７５０℃で１０〜６０秒の熱処理を行なう。
これにより図１（ｄ）に示すように、シリコンと接して
いるＴｉ膜６はＴｉシリサイド膜７とＴｉＮ膜８の積層
構造となり、シリコン酸化膜上のＴｉ膜６はＴｉＮ膜８
と未反応のＴｉ膜６の積層構造になる。
【００２４】その後、図１（ｅ）に示すように、アンモ
ニアと過酸化水素の水溶液でＴｉＮ膜８と未反応Ｔｉ膜
６を選択的にエッチング除去する。この時できているＴ
ｉシリサイド膜７はＣ４９構造であり比抵抗で０．６×
１０-5〜１．５×１０-4Ωｃｍと抵抗が高いため、その
後、再度高速熱アニール装置で８５０〜９５０℃で１０
〜６０秒間窒素あるいは不活性ガス雰囲気中で熱処理し
てＴｉシリサイド膜７を安定なＣ５４構造に相転移させ
て１．５〜２．０×１０-5Ωｃｍと低抵抗にする。
ニアと過酸化水素の水溶液でＴｉＮ膜８と未反応Ｔｉ膜
６を選択的にエッチング除去する。この時できているＴ
ｉシリサイド膜７はＣ４９構造であり比抵抗で０．６×
１０-5〜１．５×１０-4Ωｃｍと抵抗が高いため、その
後、再度高速熱アニール装置で８５０〜９５０℃で１０
〜６０秒間窒素あるいは不活性ガス雰囲気中で熱処理し
てＴｉシリサイド膜７を安定なＣ５４構造に相転移させ
て１．５〜２．０×１０-5Ωｃｍと低抵抗にする。
【００２５】Ｔｉシリサイド膜７をＣ４９構造からＣ５
４構造へ変化させるための第２回目の熱処理温度は、Ｔ
ｉシリサイド層７の幅や膜厚が小さいほど高温が必要と
なりまた、熱処理時間も長くなる。次に図１（ｆ）に示
すように基板全面にＢＰＳＧ膜を９を化学気相成長法
（ＣＶＤ法）により形成後、窒素雰囲気中で７５０〜１
０００℃の温度で１０〜３０分程度熱処理して、ＢＰＳ
Ｇ膜９をリフローして平坦化する。
４構造へ変化させるための第２回目の熱処理温度は、Ｔ
ｉシリサイド層７の幅や膜厚が小さいほど高温が必要と
なりまた、熱処理時間も長くなる。次に図１（ｆ）に示
すように基板全面にＢＰＳＧ膜を９を化学気相成長法
（ＣＶＤ法）により形成後、窒素雰囲気中で７５０〜１
０００℃の温度で１０〜３０分程度熱処理して、ＢＰＳ
Ｇ膜９をリフローして平坦化する。
【００２６】その後、図１（ｇ）に示すようにＢＰＳＧ
膜９の所望の位置にＴｉシリサイド層７に達する接続孔
を通常のリソグラフィ技術、エッチング技術により形成
後、Ａｌ合金膜１０をスパッタリング法により形成し、
所望の形状にパターニングして、Ａｌ配線を形成する。
膜９の所望の位置にＴｉシリサイド層７に達する接続孔
を通常のリソグラフィ技術、エッチング技術により形成
後、Ａｌ合金膜１０をスパッタリング法により形成し、
所望の形状にパターニングして、Ａｌ配線を形成する。
【００２７】本実施例においては、シリコン上に形成さ
れた自然酸化膜５の除去を１０〜１００ｅＶの低エネル
ギーのＡｒイオンにより行なっているが、シリコンに損
傷を与えない。他の方法で行なってもよい。
れた自然酸化膜５の除去を１０〜１００ｅＶの低エネル
ギーのＡｒイオンにより行なっているが、シリコンに損
傷を与えない。他の方法で行なってもよい。
【００２８】例えば、水素を含むプラズマにより、自然
酸化膜５を完全に除去してもよい。しかし、水素プラズ
マのみで還元するには基板温度を高温にしたり、あるい
は長時間を必要とするため、水素とＡｒの両方を含むプ
ラズマにて自然酸化膜５を除去することにより低温化や
エッチング時間の短縮がはかれる。ただし、この場合に
おいても、プラズマ中のＡｒイオンのエネルギーは１０
〜１００ｅＶ以下にする必要がある。
酸化膜５を完全に除去してもよい。しかし、水素プラズ
マのみで還元するには基板温度を高温にしたり、あるい
は長時間を必要とするため、水素とＡｒの両方を含むプ
ラズマにて自然酸化膜５を除去することにより低温化や
エッチング時間の短縮がはかれる。ただし、この場合に
おいても、プラズマ中のＡｒイオンのエネルギーは１０
〜１００ｅＶ以下にする必要がある。
【００２９】このように低エネルギーのイオンで、しか
も高密度のプラズマを発生させるためには、電子サイク
ロトロン共鳴（ＥＣＲ）プラズマ源やヘリコン波プラズ
マ源などが適している。
も高密度のプラズマを発生させるためには、電子サイク
ロトロン共鳴（ＥＣＲ）プラズマ源やヘリコン波プラズ
マ源などが適している。
【００３０】また、本実施例においては、シリコン上の
自然酸化膜５を除去後、すぐにＡｒ中に酸素や窒素を微
量に含む雰囲気中でＴｉ膜６形成しているが、図２に示
すように、酸素あるいは窒素を微量に含むＴｉ膜６の下
にＡｒのみでスパッタリング法により形成した純Ｔｉ膜
１１を２０ｎｍ以下の厚さに形成しても良い。その理由
は、自然酸化膜５を除去後、酸素あるいは窒素を含んだ
雰囲気にさらすことにより、Ｔｉ膜６の形成前にシリコ
ン表面が酸化あるいは窒化されることがあるためであ
る。
自然酸化膜５を除去後、すぐにＡｒ中に酸素や窒素を微
量に含む雰囲気中でＴｉ膜６形成しているが、図２に示
すように、酸素あるいは窒素を微量に含むＴｉ膜６の下
にＡｒのみでスパッタリング法により形成した純Ｔｉ膜
１１を２０ｎｍ以下の厚さに形成しても良い。その理由
は、自然酸化膜５を除去後、酸素あるいは窒素を含んだ
雰囲気にさらすことにより、Ｔｉ膜６の形成前にシリコ
ン表面が酸化あるいは窒化されることがあるためであ
る。
【００３１】純Ｔｉ膜１１の膜厚は、全Ｔｉ膜圧にもよ
るが、２０ｎｍ以下が良い。２０ｎｍ以上では本発明の
効果が薄れて、Ｔｉシリサイド膜が凝集しやすくなるた
めである。
るが、２０ｎｍ以下が良い。２０ｎｍ以上では本発明の
効果が薄れて、Ｔｉシリサイド膜が凝集しやすくなるた
めである。
【００３２】Ｔｉ膜６を形成する際の酸素あるいは窒素
の分圧は１００ｐｐｍ以下ではＴｉ膜６中の酸素あるい
は窒素の濃度が低すぎ、十分にＴｉシリサイド膜の凝集
をおさえることができない。逆に１０００ｐｐｍ以上で
は、Ｔｉ膜６中の酸素あるいは、所望の膜厚のＴｉシリ
サイド層が得られなくなったりする。したがって酸素あ
るいは窒素の分圧は１００〜１０００ｐｐｍが望まし
い。
の分圧は１００ｐｐｍ以下ではＴｉ膜６中の酸素あるい
は窒素の濃度が低すぎ、十分にＴｉシリサイド膜の凝集
をおさえることができない。逆に１０００ｐｐｍ以上で
は、Ｔｉ膜６中の酸素あるいは、所望の膜厚のＴｉシリ
サイド層が得られなくなったりする。したがって酸素あ
るいは窒素の分圧は１００〜１０００ｐｐｍが望まし
い。
【００３３】次に本発明によりＴｉシリサイド層が凝集
しにくくなる理由を述べる。
しにくくなる理由を述べる。
【００３４】まず、Ｔｉ膜を形成する前にシリコン上の
自然酸化膜をシリコンに損傷を与えずに除去し、完全に
自然酸化膜の無い状態でＴｉ膜を形成していること。次
にＴｉ膜を酸素あるいは窒素を微量に含んだ雰囲気でス
パッタリング法により形成することにより非常に小さな
粒径の酸素あるいは窒素を微量に含んだＴｉ膜を形成す
ること。以上の２つを組み合わせることにより、その後
の熱処理により形成されるＴｉシリサイド層は微視的に
も均一性は良くできる。また、Ｔｉ膜中に酸素を微量に
含ませてＴｉシリサイド層を形成した場合、図２に示す
ようにＴｉシリサイド層１３とシリコン基板１１の間に
酸素が折出し、酸素を多量に含んだ層１２が形成され、
この層によりその後、熱処理を加えてもＴｉシリサイド
層中にシリコンがさらに拡散するのを防止して、Ｔｉシ
リサイド層の凝集をおさえている。
自然酸化膜をシリコンに損傷を与えずに除去し、完全に
自然酸化膜の無い状態でＴｉ膜を形成していること。次
にＴｉ膜を酸素あるいは窒素を微量に含んだ雰囲気でス
パッタリング法により形成することにより非常に小さな
粒径の酸素あるいは窒素を微量に含んだＴｉ膜を形成す
ること。以上の２つを組み合わせることにより、その後
の熱処理により形成されるＴｉシリサイド層は微視的に
も均一性は良くできる。また、Ｔｉ膜中に酸素を微量に
含ませてＴｉシリサイド層を形成した場合、図２に示す
ようにＴｉシリサイド層１３とシリコン基板１１の間に
酸素が折出し、酸素を多量に含んだ層１２が形成され、
この層によりその後、熱処理を加えてもＴｉシリサイド
層中にシリコンがさらに拡散するのを防止して、Ｔｉシ
リサイド層の凝集をおさえている。
【００３５】また、Ｔｉ膜中に窒素を微量に含ませてＴ
ｉシリサイド層を形成した場合、図３に示すように、Ｔ
ｉシリサイド層２３の粒界に窒化チタニウム（ＴｉＮ）
２２が折出し、これにより、その後の高温熱処理によ
り、Ｔｉシリサイドの結晶粒の２次成長を抑制し、凝集
をおさえている。
ｉシリサイド層を形成した場合、図３に示すように、Ｔ
ｉシリサイド層２３の粒界に窒化チタニウム（ＴｉＮ）
２２が折出し、これにより、その後の高温熱処理によ
り、Ｔｉシリサイドの結晶粒の２次成長を抑制し、凝集
をおさえている。
【００３６】以上説明したように、本発明により微細な
シリサイド層も低抵抗に形成でき、その後の高温熱処理
においてもシリサイド層の形状劣化による電気特性の劣
化を防ぐことができる。なお、本発明の高融点金属とし
ては、Ｔｉの他、Ｃｏ，Ｗ，Ｎｉ等の場合にも全く同様
の効果が有る。
シリサイド層も低抵抗に形成でき、その後の高温熱処理
においてもシリサイド層の形状劣化による電気特性の劣
化を防ぐことができる。なお、本発明の高融点金属とし
ては、Ｔｉの他、Ｃｏ，Ｗ，Ｎｉ等の場合にも全く同様
の効果が有る。
【００３７】
【発明の効果】以上説明したように本発明は、シリコン
上のシリコン酸化膜をシリコンに損傷を与えることなく
除去した後、再び自然酸化膜が形成されないように、大
気にさらすことなく、Ｔｉ膜を不活性ガス中に酸素ある
いは窒素を微量に含んだ雰囲気中にてスパッタリング法
にて形成しているので、その後、Ｔｉ膜とシリコンの反
応によりＴｉシリサイド層を形成した場合、Ｔｉ膜が凝
集しにくいという効果がある。
上のシリコン酸化膜をシリコンに損傷を与えることなく
除去した後、再び自然酸化膜が形成されないように、大
気にさらすことなく、Ｔｉ膜を不活性ガス中に酸素ある
いは窒素を微量に含んだ雰囲気中にてスパッタリング法
にて形成しているので、その後、Ｔｉ膜とシリコンの反
応によりＴｉシリサイド層を形成した場合、Ｔｉ膜が凝
集しにくいという効果がある。
【００３８】具体的には、Ｔｉシリサイド層の幅が０．
５μｍ以下あるいは膜厚が５０ｎｍ以下と薄い場合、従
来の技術では７５０℃以上の熱処理でＴｉシリサイド層
は凝集して抵抗が増大したり断線してしまうが、７５０
℃以下の低温ではＣ５４構造の低抵抗のＴｉシリサイド
を形成することができない。また、仮にＣ５４構造がで
きたとしてもその後、ＢＰＳＧ膜を堆積して平坦化リフ
ローのための８００〜９００℃の熱処理によりＴｉシリ
サイド層が凝集してしまうが、これに対して本発明の方
法では、８５０〜９００℃程度の熱処理まで凝集をおさ
えることが可能であるため、Ｃ５４構造の低抵抗の微細
なＴｉシリサイド層を形成でき、またその後ＢＰＳＧ膜
を堆積して平坦化リフローのための熱処理を行なっても
Ｔｉシリサイド層は凝集せず、Ｔｉシリサイド層の抵抗
増大や断線を防止できるという効果がある。
５μｍ以下あるいは膜厚が５０ｎｍ以下と薄い場合、従
来の技術では７５０℃以上の熱処理でＴｉシリサイド層
は凝集して抵抗が増大したり断線してしまうが、７５０
℃以下の低温ではＣ５４構造の低抵抗のＴｉシリサイド
を形成することができない。また、仮にＣ５４構造がで
きたとしてもその後、ＢＰＳＧ膜を堆積して平坦化リフ
ローのための８００〜９００℃の熱処理によりＴｉシリ
サイド層が凝集してしまうが、これに対して本発明の方
法では、８５０〜９００℃程度の熱処理まで凝集をおさ
えることが可能であるため、Ｃ５４構造の低抵抗の微細
なＴｉシリサイド層を形成でき、またその後ＢＰＳＧ膜
を堆積して平坦化リフローのための熱処理を行なっても
Ｔｉシリサイド層は凝集せず、Ｔｉシリサイド層の抵抗
増大や断線を防止できるという効果がある。
【図１】本発明の一実施例を説明する工程順の断面図。
【図２】本発明の効果を説明する一例の断面図。
【図３】本発明の効果を説明する他の例の断面図。
【図４】従来技術の問題点を説明する断面図。
１，１１，２１，３１ シリコン基板 ２ ゲート酸化膜 ３ ゲート多結晶シリコン電極 ４ シリコン酸化膜 ５ 自然酸化膜 ６ Ｔｉ膜 ７，１３，２３，３２ Ｔｉシリサイド膜 ８，２２ ＴｉＮ膜 ９ ＢＰＳＧ膜 １０ Ａｌ合金膜 １２ 酸素を多量に含んだ層 ３３ 粒界
Claims (6)
- 【請求項１】 シリコン基板あるいは多結晶シリコン層
上に高融点金属を被着して高融点金属を形成し熱処理に
より前記シリコン基板あるいは多結晶シリコン層上に前
記高融点金属のシリサイド層を形成する工程を含む半導
体装置の製造方法において、前記高融点金属の被着に先
立ち、前記シリコン基板あるいは多結晶シリコン層上に
形成された自然のシリコン酸化膜の除去を、１０〜１０
０ｅＶの範囲のエネルギを持った不活性ガスイオンのス
パッタエッチングにより行う工程と、前記高融点金属層
を酸素あるいは窒素を１００〜１０００ｐｐｍ含む雰囲
気中でスパッタリングにより形成する工程とを同一真空
室中で行なうことを特徴とする半導体装置の製造方法。 - 【請求項２】 シリコン基板あるいは多結晶シリコン層
上のシリコン酸化膜の除去を、不活性ガスイオンのスパ
ッタエッチングの代りに、水素を含むプラズマにて還元
して行う請求項１記載の半導体装置の製造方法。 - 【請求項３】 シリコン基板あるいは多結晶シリコン層
上のシリコン酸化膜の除去を、水素と不活性ガスの混合
雰囲気のプラズマにより行ない、その不活性ガスイオン
のエネルギ範囲が１０〜１００ｅＶである請求項２記載
の半導体装置の製造方法。 - 【請求項４】 不活性ガスがアルゴン（Ａｒ）である請
求項２または３記載の半導体装置の製造方法。 - 【請求項５】 高融点金属がＴｉである請求項１記載の
半導体装置の製造方法。 - 【請求項６】 高融点金属を酸素あるいは窒素を微量に
含む雰囲気でスパッタリングにより形成する前に前記高
融点金属を２０ｎｍ以下の厚さに不活性ガスのみでスパ
ッタリングにより形成する工程を含む請求項１記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31143593A JP2682410B2 (ja) | 1993-12-13 | 1993-12-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31143593A JP2682410B2 (ja) | 1993-12-13 | 1993-12-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07161660A JPH07161660A (ja) | 1995-06-23 |
| JP2682410B2 true JP2682410B2 (ja) | 1997-11-26 |
Family
ID=18017183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31143593A Expired - Fee Related JP2682410B2 (ja) | 1993-12-13 | 1993-12-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2682410B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100342827B1 (ko) * | 1995-08-22 | 2002-11-04 | 주식회사 하이닉스반도체 | 반도체소자의베리어금속층형성방법 |
| KR100404351B1 (ko) | 1999-05-20 | 2003-11-01 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 박막 트랜지스터 및 그 제조방법 |
| KR100333381B1 (ko) * | 1999-06-23 | 2002-04-18 | 박종섭 | 반도체 소자의 게이트 형성방법 |
| JP2002134632A (ja) | 2000-10-20 | 2002-05-10 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| KR100588686B1 (ko) * | 2001-08-10 | 2006-06-13 | 동부일렉트로닉스 주식회사 | 반도체소자의 실리사이드막 제조방법 |
-
1993
- 1993-12-13 JP JP31143593A patent/JP2682410B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07161660A (ja) | 1995-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6451690B1 (en) | Method of forming electrode structure and method of fabricating semiconductor device | |
| US6022805A (en) | Method of fabricating semiconductor device with a multi-layered interconnection structure having a low contact resistance | |
| JP2692554B2 (ja) | 半導体装置の製造方法 | |
| JP3329128B2 (ja) | 半導体装置の製造方法 | |
| JP3195197B2 (ja) | 導体および半導体装置の製造方法 | |
| JP3305301B2 (ja) | 電極構造体の形成方法及び半導体装置の製造方法 | |
| US6121139A (en) | Ti-rich TiN insertion layer for suppression of bridging during a salicide procedure | |
| JP3009979B2 (ja) | 半導体装置及びその製造方法 | |
| JP2682410B2 (ja) | 半導体装置の製造方法 | |
| JP2004140315A (ja) | サリサイド工程を用いる半導体素子の製造方法 | |
| US20100151677A1 (en) | Etch method in the manufacture of a semiconductor device | |
| US5882975A (en) | Method of fabricating salicide-structure semiconductor device | |
| JPH0774129A (ja) | 半導体装置とその製造方法 | |
| JPH10150188A (ja) | 半導体装置の製造方法 | |
| JPH10270381A (ja) | 半導体装置の製造方法 | |
| JPH05335330A (ja) | 接続孔埋め込み形成方法 | |
| JP3420743B2 (ja) | 半導体装置及びその製造方法 | |
| JP2003051459A (ja) | 半導体素子のシリサイド膜の形成方法 | |
| JPH07273066A (ja) | 半導体装置の製造方法 | |
| JP2833530B2 (ja) | 半導体装置の製造方法 | |
| JP3067433B2 (ja) | 半導体装置の製造方法 | |
| JP2001068670A (ja) | 半導体装置の製造方法 | |
| JPH0950973A (ja) | シリサイド層の形成方法 | |
| JP3421891B2 (ja) | 高融点金属を成膜する工程を有する半導体装置の製造方法 | |
| JP3247100B2 (ja) | 電極構造体の形成方法及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970708 |
|
| LAPS | Cancellation because of no payment of annual fees |