JPH0745587A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0745587A JPH0745587A JP18499293A JP18499293A JPH0745587A JP H0745587 A JPH0745587 A JP H0745587A JP 18499293 A JP18499293 A JP 18499293A JP 18499293 A JP18499293 A JP 18499293A JP H0745587 A JPH0745587 A JP H0745587A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- aluminum wiring
- insulating film
- dry etching
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 アルミニウム配線上の絶縁膜のドライエッチ
ング工程でアルミニウム弗化物や、テフロン系の堆積物
の発生を防ぎ、コンタクト不良を低減する。 【構成】 シリコン基板１のアルミニウム配線３上に被
着したシリコン酸化膜４を弗素系ガスでドライエッチン
グした後、酸素を用いたプラズマを照射しテフロン系堆
積物６を除去する。次にシリコン基板１を加熱しなが
ら、臭素系ガスまたは塩素系ガスでオーバーエッチング
することにより、アルミニウム弗化物が堆積物として生
成する事を防ぐ。最後に窒素を用いたプラズマを照射
し、アルミニウムの腐食の原因となる臭素原子、塩素原
子の残留を除去する。
ング工程でアルミニウム弗化物や、テフロン系の堆積物
の発生を防ぎ、コンタクト不良を低減する。 【構成】 シリコン基板１のアルミニウム配線３上に被
着したシリコン酸化膜４を弗素系ガスでドライエッチン
グした後、酸素を用いたプラズマを照射しテフロン系堆
積物６を除去する。次にシリコン基板１を加熱しなが
ら、臭素系ガスまたは塩素系ガスでオーバーエッチング
することにより、アルミニウム弗化物が堆積物として生
成する事を防ぐ。最後に窒素を用いたプラズマを照射
し、アルミニウムの腐食の原因となる臭素原子、塩素原
子の残留を除去する。
Description
【０００１】
【産業上の利用分野】本発明は、アルミニウム配線上の
絶縁膜のドライエッチング工程を含む半導体装置の製造
方法に関する。
絶縁膜のドライエッチング工程を含む半導体装置の製造
方法に関する。
【０００２】
【従来の技術】近年、半導体装置の微細化および高集積
化に伴い、アルミニウム配線の多層化が進んでいる。ア
ルミニウム配線間を結ぶバイアコンタクトホールの形成
工程において、弗素系ガスによるシリコン酸化膜のドラ
イエッチングが行われている。
化に伴い、アルミニウム配線の多層化が進んでいる。ア
ルミニウム配線間を結ぶバイアコンタクトホールの形成
工程において、弗素系ガスによるシリコン酸化膜のドラ
イエッチングが行われている。
【０００３】以下に従来のアルミニウム配線上のシリコ
ン酸化膜のドライエッチング工程を含む半導体装置の製
造方法について説明する。
ン酸化膜のドライエッチング工程を含む半導体装置の製
造方法について説明する。
【０００４】図２はアルミニウム配線上にバイアコンタ
クトホールを形成するシリコン酸化膜のドライエッチン
グ工程を示している。図２において、１はシリコン基
板、３はアルミニウム配線、４はシリコン酸化膜、５は
ホトレジスト膜である。まず、シリコン酸化膜４上にホ
トレジスト膜５をパターン形成する（図２（ａ））。次
に、弗素系ガスを使いドライエッチングし、シリコン酸
化膜４にパターンを形成する（図２（ｂ））。この時、
シリコン酸化膜４の側壁及び下地アルミニウム配線３上
にアルミニウムの弗素化合物（ＡｌＦ3）、弗素と炭素
の重合化合物（テフロン系堆積物）６がコンタクトホー
ルの側壁及びボトムに残っている。最後に図２（ｃ）に
示すようにアッシング、水洗によりホトレジストを除去
する。
クトホールを形成するシリコン酸化膜のドライエッチン
グ工程を示している。図２において、１はシリコン基
板、３はアルミニウム配線、４はシリコン酸化膜、５は
ホトレジスト膜である。まず、シリコン酸化膜４上にホ
トレジスト膜５をパターン形成する（図２（ａ））。次
に、弗素系ガスを使いドライエッチングし、シリコン酸
化膜４にパターンを形成する（図２（ｂ））。この時、
シリコン酸化膜４の側壁及び下地アルミニウム配線３上
にアルミニウムの弗素化合物（ＡｌＦ3）、弗素と炭素
の重合化合物（テフロン系堆積物）６がコンタクトホー
ルの側壁及びボトムに残っている。最後に図２（ｃ）に
示すようにアッシング、水洗によりホトレジストを除去
する。
【０００５】
【発明が解決しようとする課題】このような従来の半導
体装置の製造方法では、洗浄後にもコンタクトホールの
側壁及び下地アルミニウム配線３上にアルミニウムの弗
化物とテフロン系堆積物６が残留している。その結果、
これらの残留物が電気的なコンタクト不良、あるいは、
デバイスの長期使用に於けるコンタクト抵抗の劣化等の
信頼性上の不良を引き起こすという課題があった。
体装置の製造方法では、洗浄後にもコンタクトホールの
側壁及び下地アルミニウム配線３上にアルミニウムの弗
化物とテフロン系堆積物６が残留している。その結果、
これらの残留物が電気的なコンタクト不良、あるいは、
デバイスの長期使用に於けるコンタクト抵抗の劣化等の
信頼性上の不良を引き起こすという課題があった。
【０００６】本発明は、このような課題を解決するもの
で、シリコン酸化膜の側壁及び下地のアルミニウム配線
上に電気的なコンタクト不良の原因となるアルミニウム
弗化物とテフロン系堆積物が残留しない半導体装置の製
造方法を提供することを目的とする。
で、シリコン酸化膜の側壁及び下地のアルミニウム配線
上に電気的なコンタクト不良の原因となるアルミニウム
弗化物とテフロン系堆積物が残留しない半導体装置の製
造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に本発明の半導体装置の製造方法は、半導体基板のアル
ミニウム配線上に被着した絶縁膜上にホトレジストをパ
ターニングする工程と、前記絶縁膜をドライエッチング
によってパターン形成する工程と、前記絶縁膜を臭素系
または塩素系ガスのプラズマにより、オーバーエッチン
グする工程を有する。
に本発明の半導体装置の製造方法は、半導体基板のアル
ミニウム配線上に被着した絶縁膜上にホトレジストをパ
ターニングする工程と、前記絶縁膜をドライエッチング
によってパターン形成する工程と、前記絶縁膜を臭素系
または塩素系ガスのプラズマにより、オーバーエッチン
グする工程を有する。
【０００８】また、半導体基板のアルミニウム配線上に
被着した絶縁膜上にホトレジストをパターニングする工
程と、前記絶縁膜をドライエッチングしパターン形成し
た後で、酸素を用いたプラズマを照射する工程と、前記
絶縁膜をオーバーエッチングする工程を有する。
被着した絶縁膜上にホトレジストをパターニングする工
程と、前記絶縁膜をドライエッチングしパターン形成し
た後で、酸素を用いたプラズマを照射する工程と、前記
絶縁膜をオーバーエッチングする工程を有する。
【０００９】さらに、半導体基板のアルミニウム配線上
に被着した絶縁膜上にホトレジストをパターニングする
工程と、前記絶縁膜をドライエッチングしパターン形成
する工程と、窒素を用いたプラズマを照射する工程を有
する。
に被着した絶縁膜上にホトレジストをパターニングする
工程と、前記絶縁膜をドライエッチングしパターン形成
する工程と、窒素を用いたプラズマを照射する工程を有
する。
【００１０】
【作用】本発明は、弗素系ガスを用いたドライエッチン
グ工程後、酸素を用いたプラズマを照射することによ
り、絶縁膜側壁及び下地アルミニウム配線上に生成した
テフロン系の堆積物を除去する。また、臭素系ガスまた
は塩素系ガスでオーバーエッチングすることにより、従
来コンタクト不良の原因となったアルミニウム弗化物
（ＡｌＦ3等）の発生を防止する。この時、ウエハーを
加熱しながらオーバーエッチングすることにより、エッ
チングの反応性生物であるアルミニウム化合物（ＡｌＢ
ｒ3、ＡｌＣｌ3等）の気化を促進する。オーバーエッチ
ング後に窒素を用いたプラズマを照射することにより、
アルミニウムの腐食の原因となる臭素系ガス、または、
塩素系ガスを物理的に除去することができる。その結
果、シリコン酸化膜の側壁及び下地アルミニウム配線上
にアルミニウム弗化物やテフロン系堆積物の生じない半
導体の製造方法を提供することができる。
グ工程後、酸素を用いたプラズマを照射することによ
り、絶縁膜側壁及び下地アルミニウム配線上に生成した
テフロン系の堆積物を除去する。また、臭素系ガスまた
は塩素系ガスでオーバーエッチングすることにより、従
来コンタクト不良の原因となったアルミニウム弗化物
（ＡｌＦ3等）の発生を防止する。この時、ウエハーを
加熱しながらオーバーエッチングすることにより、エッ
チングの反応性生物であるアルミニウム化合物（ＡｌＢ
ｒ3、ＡｌＣｌ3等）の気化を促進する。オーバーエッチ
ング後に窒素を用いたプラズマを照射することにより、
アルミニウムの腐食の原因となる臭素系ガス、または、
塩素系ガスを物理的に除去することができる。その結
果、シリコン酸化膜の側壁及び下地アルミニウム配線上
にアルミニウム弗化物やテフロン系堆積物の生じない半
導体の製造方法を提供することができる。
【００１１】
【実施例】以下、本発明の半導体装置の製造方法の実施
例を図１とともに説明する。この実施例はアルミニウム
配線上にバイアコンタクトホールを形成するシリコン酸
化膜のドライエッチング工程に関するものなのである。
図１（ａ）に示すようにアルミニウム配線３上にＣＶＤ
によりシリコン酸化膜４を４０００Å形成し、その上に
ホトレジスト膜５を約１.２μｍの厚さにパターン形成
する。次に図１（ｂ）に示すように、シリコン酸化膜４
をＣＨＦ3ガスを用いたドライエッチング法によりジャ
ストエッチングしパターン形成をする。このときのエッ
チング条件は、ガス流量（ＣＨＦ3）９０ｓｃｃｍ、Ｏ2
１０ｓｃｃｍ、圧力２００ｍＴｏｒｒ、ＲＦパワー４０
０Ｗである。エッチングによりアルミニウム配線３が露
出すると、シリコン酸化膜４側壁及び下地アルミニウム
配線上にアルミニウム弗化物（ＡｌＦ3）とテフロン系
堆積物（弗素と炭素の重合化合物）６が生成し始める。
次に、酸素を用いたプラズマを照射し、テフロン系堆積
物６を除去する（図１（ｃ））。このとき、酸素の流量
を１００ｓｃｃｍ、反応系の圧力を５００ｍＴｏｒｒと
しＲＦパワーを下部電極に２００Ｗ印加する。その結
果、テフロン系の堆積物をセルフバイアスを利用した反
応性イオンエッチングにて除去できる。
例を図１とともに説明する。この実施例はアルミニウム
配線上にバイアコンタクトホールを形成するシリコン酸
化膜のドライエッチング工程に関するものなのである。
図１（ａ）に示すようにアルミニウム配線３上にＣＶＤ
によりシリコン酸化膜４を４０００Å形成し、その上に
ホトレジスト膜５を約１.２μｍの厚さにパターン形成
する。次に図１（ｂ）に示すように、シリコン酸化膜４
をＣＨＦ3ガスを用いたドライエッチング法によりジャ
ストエッチングしパターン形成をする。このときのエッ
チング条件は、ガス流量（ＣＨＦ3）９０ｓｃｃｍ、Ｏ2
１０ｓｃｃｍ、圧力２００ｍＴｏｒｒ、ＲＦパワー４０
０Ｗである。エッチングによりアルミニウム配線３が露
出すると、シリコン酸化膜４側壁及び下地アルミニウム
配線上にアルミニウム弗化物（ＡｌＦ3）とテフロン系
堆積物（弗素と炭素の重合化合物）６が生成し始める。
次に、酸素を用いたプラズマを照射し、テフロン系堆積
物６を除去する（図１（ｃ））。このとき、酸素の流量
を１００ｓｃｃｍ、反応系の圧力を５００ｍＴｏｒｒと
しＲＦパワーを下部電極に２００Ｗ印加する。その結
果、テフロン系の堆積物をセルフバイアスを利用した反
応性イオンエッチングにて除去できる。
【００１２】次に、図１（ｄ）に示すように下部電極を
加熱し、シリコン基板１の温度が１００℃になるように
コントロールしながらＨＢｒを流量５０ｓｃｃｍ、圧力
１５０ｍＴｏｒｒ、ＲＦパワー４００Ｗで２０秒間、コ
ンタクトホールの側壁のシリコン酸化膜４及び下地アル
ミニウム配線３をオーバーエッチする。このとき生じる
アルミニウム臭化物（ＡｌＢｒ3）はアルミニウムの弗
化物（ＡｌＦ3）に比べ沸点が低く気化し易いため残留
物として残りにくい。又、この時加熱することにより気
化がさらに促進される。最後に、図１（ｅ）に示すよう
に、窒素を用いたプラズマをシリコン基板１の主面上に
照射することにより、残留している臭素系ガスを除去す
る。このとき、窒素の流量を１００ｓｃｃｍ、反応系の
圧力を５０ｍＴｏｒｒ、ＲＦパワーを２００Ｗとする。
アルミニウム表面に臭素系ガスが残留しているとアルミ
ニウムの欠け、腐食の原因となる。
加熱し、シリコン基板１の温度が１００℃になるように
コントロールしながらＨＢｒを流量５０ｓｃｃｍ、圧力
１５０ｍＴｏｒｒ、ＲＦパワー４００Ｗで２０秒間、コ
ンタクトホールの側壁のシリコン酸化膜４及び下地アル
ミニウム配線３をオーバーエッチする。このとき生じる
アルミニウム臭化物（ＡｌＢｒ3）はアルミニウムの弗
化物（ＡｌＦ3）に比べ沸点が低く気化し易いため残留
物として残りにくい。又、この時加熱することにより気
化がさらに促進される。最後に、図１（ｅ）に示すよう
に、窒素を用いたプラズマをシリコン基板１の主面上に
照射することにより、残留している臭素系ガスを除去す
る。このとき、窒素の流量を１００ｓｃｃｍ、反応系の
圧力を５０ｍＴｏｒｒ、ＲＦパワーを２００Ｗとする。
アルミニウム表面に臭素系ガスが残留しているとアルミ
ニウムの欠け、腐食の原因となる。
【００１３】なお、オーバーエッチングには臭素を含む
ガスとしてＨＢｒを用いたが、塩素系のガスＨＣｌ、Ｃ
ｌ2でも同様の効果が得られることは言うまでもない。
ガスとしてＨＢｒを用いたが、塩素系のガスＨＣｌ、Ｃ
ｌ2でも同様の効果が得られることは言うまでもない。
【００１４】上記実施例から明らかなように本発明によ
れば、弗素系ガスを用いたドライエッチング工程後、臭
素系ガスまたは塩素系ガスでオーバーエッチングするこ
とにより、絶縁膜側壁及び下地アルミニウム配線上に残
留物として残り易いアルミニウム弗化物（ＡｌＦ3）の
生成を防ぐことができる。この時、オーバーエッチング
を加熱しながら行なうことにより、残留物となるハロゲ
ン化アルミニウムの気化を促進する。また、酸素を用い
たプラズマを照射することによりオーバーエッチングの
妨げとなるテフロン系堆積物（弗素と炭素の重合化合
物）を除去出来る。また、オーバーエッチング後に窒素
を用いたプラズマを照射することより、アルミニウムの
腐食、欠けの原因となる臭素系ガス、塩素系ガスを除去
出来る。
れば、弗素系ガスを用いたドライエッチング工程後、臭
素系ガスまたは塩素系ガスでオーバーエッチングするこ
とにより、絶縁膜側壁及び下地アルミニウム配線上に残
留物として残り易いアルミニウム弗化物（ＡｌＦ3）の
生成を防ぐことができる。この時、オーバーエッチング
を加熱しながら行なうことにより、残留物となるハロゲ
ン化アルミニウムの気化を促進する。また、酸素を用い
たプラズマを照射することによりオーバーエッチングの
妨げとなるテフロン系堆積物（弗素と炭素の重合化合
物）を除去出来る。また、オーバーエッチング後に窒素
を用いたプラズマを照射することより、アルミニウムの
腐食、欠けの原因となる臭素系ガス、塩素系ガスを除去
出来る。
【００１５】
【発明の効果】本発明によれば、エッチング後の堆積物
を低減しコンタクト不良を防止する効果が得られる。
を低減しコンタクト不良を防止する効果が得られる。
【図１】本発明による半導体装置の製造方法を説明する
為の断面工程図
為の断面工程図
【図２】従来の半導体装置の製造方法を説明する為の断
面工程図
面工程図
１ シリコン基板 ２ シリコン酸化膜 ３ アルミニウム配線 ４ シリコン酸化膜 ５ ホトレジスト膜 ６ 重合化合物
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 8826−4Ｍ Ｈ０１Ｌ 21/88 Ｄ 8826−4Ｍ 21/90 Ａ
Claims (3)
- 【請求項１】半導体基板のアルミニウム配線上に被着し
た絶縁膜上にホトレジストをパターニングする工程と、
前記絶縁膜をドライエッチングによってパターン形成す
る工程と、前記絶縁膜を臭素系または塩素系ガスのプラ
ズマにより、オーバーエッチングする工程を有すること
を特徴とする半導体装置の製造方法。 - 【請求項２】半導体基板のアルミニウム配線上に被着し
た絶縁膜上にホトレジストをパターニングする工程と、
前記絶縁膜をドライエッチングしパターン形成した後
で、酸素を用いたプラズマを照射する工程と、前記絶縁
膜をオーバーエッチングする工程を有することを特徴と
する半導体装置の製造方法。 - 【請求項３】半導体基板のアルミニウム配線上に被着し
た絶縁膜上にホトレジストをパターニングする工程と、
前記絶縁膜をドライエッチングしパターン形成する工程
と、窒素を用いたプラズマを照射する工程を有すること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18499293A JPH0745587A (ja) | 1993-07-27 | 1993-07-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18499293A JPH0745587A (ja) | 1993-07-27 | 1993-07-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0745587A true JPH0745587A (ja) | 1995-02-14 |
Family
ID=16162901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18499293A Pending JPH0745587A (ja) | 1993-07-27 | 1993-07-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0745587A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100414300B1 (ko) * | 1996-07-02 | 2004-03-30 | 주식회사 하이닉스반도체 | 반도체소자제조방법 |
| KR100450564B1 (ko) * | 2001-12-20 | 2004-09-30 | 동부전자 주식회사 | 반도체 소자의 금속 배선 후처리 방법 |
| KR100453956B1 (ko) * | 2001-12-20 | 2004-10-20 | 동부전자 주식회사 | 반도체 장치의 금속 배선 제조 방법 |
| US7033954B2 (en) * | 2001-06-28 | 2006-04-25 | Micron Technology, Inc. | Etching of high aspect ration structures |
| WO2024142974A1 (ja) * | 2022-12-28 | 2024-07-04 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
-
1993
- 1993-07-27 JP JP18499293A patent/JPH0745587A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100414300B1 (ko) * | 1996-07-02 | 2004-03-30 | 주식회사 하이닉스반도체 | 반도체소자제조방법 |
| US7033954B2 (en) * | 2001-06-28 | 2006-04-25 | Micron Technology, Inc. | Etching of high aspect ration structures |
| KR100450564B1 (ko) * | 2001-12-20 | 2004-09-30 | 동부전자 주식회사 | 반도체 소자의 금속 배선 후처리 방법 |
| KR100453956B1 (ko) * | 2001-12-20 | 2004-10-20 | 동부전자 주식회사 | 반도체 장치의 금속 배선 제조 방법 |
| WO2024142974A1 (ja) * | 2022-12-28 | 2024-07-04 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4547260A (en) | Process for fabricating a wiring layer of aluminum or aluminum alloy on semiconductor devices | |
| KR100372742B1 (ko) | 무기 반사방지막을 사용한 배선 형성 방법 | |
| US5930664A (en) | Process for preventing corrosion of aluminum bonding pads after passivation/ARC layer etching | |
| US6207570B1 (en) | Method of manufacturing integrated circuit devices | |
| JPH08172077A (ja) | ビアのプラズマエッチング改良方法 | |
| US5776832A (en) | Anti-corrosion etch process for etching metal interconnections extending over and within contact openings | |
| JPH08321544A (ja) | 配線形成法 | |
| JPH10189482A (ja) | コンタクトホール内の導電性プラグ形成方法 | |
| US6271115B1 (en) | Post metal etch photoresist strip method | |
| WO2024164749A1 (zh) | 金属互连线及其制造方法 | |
| JP2891952B2 (ja) | 半導体装置の製造方法 | |
| JP2004517470A (ja) | バイア形成工程において発生するエッチング残渣を除去する方法 | |
| JPH0745587A (ja) | 半導体装置の製造方法 | |
| US6057230A (en) | Dry etching procedure and recipe for patterning of thin film copper layers | |
| JPH0786255A (ja) | アルミニウム系金属パターンの形成方法 | |
| JP2639369B2 (ja) | 半導体装置の製造方法 | |
| Gorowitz et al. | Reactive ion etching | |
| JPH10189594A (ja) | 半導体素子の金属配線形成方法 | |
| JP3160972B2 (ja) | 半導体装置の製造方法 | |
| JPH07297281A (ja) | 接続孔の製造方法 | |
| JP2001077193A (ja) | コンタクトの形成方法 | |
| JP3402937B2 (ja) | 半導体装置の製造方法 | |
| KR100464384B1 (ko) | 반도체장치의비아홀형성방법 | |
| JP3440599B2 (ja) | ビアホール形成方法 | |
| KR100231846B1 (ko) | 반도체 장치의 금속배선 형성방법 |