KR100414300B1 - 반도체소자제조방법 - Google Patents

반도체소자제조방법 Download PDF

Info

Publication number
KR100414300B1
KR100414300B1 KR1019960026724A KR19960026724A KR100414300B1 KR 100414300 B1 KR100414300 B1 KR 100414300B1 KR 1019960026724 A KR1019960026724 A KR 1019960026724A KR 19960026724 A KR19960026724 A KR 19960026724A KR 100414300 B1 KR100414300 B1 KR 100414300B1
Authority
KR
South Korea
Prior art keywords
mixed gas
semiconductor device
polycrystalline silicon
dry etching
dry
Prior art date
Application number
KR1019960026724A
Other languages
English (en)
Other versions
KR980011976A (ko
Inventor
이용석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019960026724A priority Critical patent/KR100414300B1/ko
Publication of KR980011976A publication Critical patent/KR980011976A/ko
Application granted granted Critical
Publication of KR100414300B1 publication Critical patent/KR100414300B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only

Abstract

본 발명은 반도체 소자 제조방법에 관한 것으로, 종래에는 다결정 규소박막의 건식각 공정에 있어서 건식각 챔버내메서 미세하게 배기되지 않은 CF4와 O2의 혼합개스가 웨이퍼 표면에 일부 잔유하여 대기중의 수분(H2O)과 반응하게 되고 이러한 반응물은 일정시간 후에 이물을 형성하게 된다. 이렇게 이물이 형성된 부분은 후속하는 다른 건식각 공정 시에 덜 식각 되는 등 후속 공정에 악영향을 미쳐 제품의 품질을 저하시키는 문제가 있다.
이러한 문제를 해결하기 위하여 본 발명은, 기판상의 다결정 규소막질을 CF4와 O2의 혼합개스를 이용하여 건식각하는 단계와, 이후 상기 CF4와 O2의 건식각과 같은 챔버내에서 He 플라즈마 처리를 하는 단계와, 이후 웨이퍼를 대기에 방출하는 단계로써 다결정 규소막질을 건식각함으로써, 웨이퍼 표면에 잔류하는 혼합 개스를 효과적으로 제거하여 이물을 형성하지 않게 되므로 후속하는 공정도 순조롭게 이루어지고 제품의 질을 향상시킬 수 있는 효과가 있다.

Description

반도체 소자 제조방법
본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 CF4와 O2의 혼합개스를 이용한 다결정 규소막질의 건식각 시 같은 챔버내에서 He 플라즈마 처리를 한 다음 대기중에 방출함으로써, 웨이퍼 표면에 잔류하는 혼합 개스를 효과적으로 제거하는데에 적당하도록 한 반도체 소자 제조방법에 관한 것이다.
종래 다결정 규소막질(Polysilicon)의 건식각 기술에 대해 제 1 도에 의거하여 설명한다.
먼저, 제 1 도의 (가)에 도시된 바와 같이, 기판(1)상에 산화막(2)과 질화막(3) 및 다결정 규소막질(4)을 순차적으로 적층한 다음, 감광막(5)을 패터닝하며 식각될 다결정 규소막질(4)을 정의한다.
다음, 제 1 도의 (나)에 도시된 바와 같이, CF4와 O2의 혼합개스를 이용하여 다결정 규소막질(4)을 건식각 하고 대기중에 방출한다.
그러나, 건식각 챔버내에서 미세하게 배기되지 않은 CF4와 O2의 혼합개스가 웨이퍼 표면에 일부 잔류하여 대기중의 수분(H2O)과 반응하게 되고 이러한 반응물은 일정시간 후에 이물(6)을 형성한다.
따라서, 후속으로 다른 건식각 공정을 할 때 이물(6)이 형성된 부분은 덜 식각되는 등 후속 공정에 악영향을 미쳐 제품의 품질을 저하시키는 문제점이 있다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안된 것으로, CF4와 O2의 혼합개스를 이용한 다결정 규소막질의 건식각 시 같은 챔버내에서 He 플라즈마 처리를 한 다음 대기중에 방출함으로써, 웨이퍼 표면에 잔류하는 혼합 개스를 효과적으로 제거하도록 한 반도체 소자 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명 반도체 소자 제조방법은, 기판상의 다결정 규소막질을 CF4와 O2의 혼합개스를 이용하여 건식각하는 단계와, 이후 상기 CF4와 O2의 건식각과 같은 챔버내에서 He 플라즈마 처리를 하는 단계와, 이후 웨이퍼를 대기에 방출하는 단계로 이루어지는 것으로, 이와같은 본 발명의 작용 및 효과에 대해 제 2 도에 의거하여 상세히 설명하면 다음과 같다.
먼저, 제 2 도의 (가)에 도시한 바와 같이, 기판(11)상에 산화막(12)과 질화막(13) 및 다결정 규소막질(14)을 순차적으로 적층한 다음, 감광막(15)을 패터닝하여 식각될 다결정 규소막질(14)을 정의한다.
다음, 제 2 도의 (나)에 도시한 바와 같이, CF4와 O2의 혼합개스를 이용하여 다결정 규소막질(14)을 건식각 한 다음, 같은 챔버내에서 He 플라즈마 처리를 한 후 대기중에 방출하면 잔류하는 혼합개스가 제거되어 제 2 도의 (다)와 같이 이물이 형성되지 않은 패턴을 얻을 수 있다.
이와같이 다결정 규소막질(14)을 CF4와 O2의 혼합개스를 사용하여 건식각 한 다음 같은 챔버내에서 He 플라즈마 처리를 하여 대기중에 방출함을 보였는데, 이는 다음과 같은 방법으로도 그 목적이 달성될 수 있다.
즉, 다결정 규소막질(14)의 건식각에 Cl 계열의 개스를 사용하더라도 같은 챔버 또는 다른 챔버에서의 He 플라즈마 처리가 가능하다.
한편, 다결정 규소막질(14)을 CF4와 O2의 혼합개스를 이용하여 건식각 한 다음 수세처리를 하는 방법도 가능한데, 이때의 수세처리는 싱글(Single) 수세장치 및 배치(Batch) 수세장치를 이용한다.
상술한 바와 같이, 본 발명은 CF4와 O2의 혼합개스를 이용한 다결정 규소막질의 건식각 시 같은 챔버내에서 He 플라즈마 처리를 한 다음 대기중에 방출함으로써, 웨이퍼 표면에 잔류하는 혼합 개스를 효과적으로 제거하여 이물을 형성하지 않게되므로 후속하는 공정도 순조롭게 이루어지고 제품의 질을 향상시킬 수 있는 효과가 있다.
제 1 도의 (가) 내지 (다)는 종래 반도체 소자 제조방법을 도시한 공정수순도.
제 2 도의 (가) 내지 (다)는 본 발명 반도체 소자 제조방법을 도시한 공정수순도.
***도면의 주요 부분에 대한 부호의 설명***
11 : 기판 12 : 산화막
13 : 질화막 14 : 다결정 규소막질
15 : 감광막

Claims (2)

  1. 기판상의 다결정 규소막질을 CF4와 O2의 혼합개스를 이용하여 건식각하는 단계와, 이후 상기 CF4와 O2의 건식각과 같은 챔버내에서 He 플라즈마 처리를 하는 단계와, 이후 웨이퍼를 대기에 방출하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자 제조방법.
  2. 제 1 항에 있어서, 상기 다결정 규소막질을 CF4와 O2의 혼합개스를 이용하여 건식각 한 후 싱글(Single) 수세장치나 배치(Batch) 수세장치로 수세처리하는 것을 특징으로 하는 반도체 소자 제조방법.
KR1019960026724A 1996-07-02 1996-07-02 반도체소자제조방법 KR100414300B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960026724A KR100414300B1 (ko) 1996-07-02 1996-07-02 반도체소자제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960026724A KR100414300B1 (ko) 1996-07-02 1996-07-02 반도체소자제조방법

Publications (2)

Publication Number Publication Date
KR980011976A KR980011976A (ko) 1998-04-30
KR100414300B1 true KR100414300B1 (ko) 2004-03-30

Family

ID=37423040

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960026724A KR100414300B1 (ko) 1996-07-02 1996-07-02 반도체소자제조방법

Country Status (1)

Country Link
KR (1) KR100414300B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5974631A (ja) * 1982-10-22 1984-04-27 Hitachi Ltd ドライエツチング法及びそのための装置
KR920010767A (ko) * 1990-11-26 1992-06-27 정몽헌 플라즈마 식각에 기인한 다결정 실리콘 및 내화성 금속 실리사이드의 측벽중합체 제거방법
JPH0677175A (ja) * 1991-07-29 1994-03-18 Sony Corp 酸化シリコン上の窒化シリコンのエッチング方法
JPH0745587A (ja) * 1993-07-27 1995-02-14 Matsushita Electron Corp 半導体装置の製造方法
US5445712A (en) * 1992-03-25 1995-08-29 Sony Corporation Dry etching method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5974631A (ja) * 1982-10-22 1984-04-27 Hitachi Ltd ドライエツチング法及びそのための装置
KR920010767A (ko) * 1990-11-26 1992-06-27 정몽헌 플라즈마 식각에 기인한 다결정 실리콘 및 내화성 금속 실리사이드의 측벽중합체 제거방법
JPH0677175A (ja) * 1991-07-29 1994-03-18 Sony Corp 酸化シリコン上の窒化シリコンのエッチング方法
US5445712A (en) * 1992-03-25 1995-08-29 Sony Corporation Dry etching method
JPH0745587A (ja) * 1993-07-27 1995-02-14 Matsushita Electron Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR980011976A (ko) 1998-04-30

Similar Documents

Publication Publication Date Title
US6926014B2 (en) Method for cleaning a plasma chamber
TW200516663A (en) A method of in-situ damage removal - post O2 dry process
KR0172779B1 (ko) 감광막 제거 방법
US20050211375A1 (en) Method of manufacturing a semiconductor device
US7425510B2 (en) Methods of cleaning processing chamber in semiconductor device fabrication equipment
US6027959A (en) Methods for in-situ removal of an anti-reflective coating during a nitride resistor protect etching process
KR100414300B1 (ko) 반도체소자제조방법
JPH11214356A (ja) シリコン基板のドライエッチング方法
KR19980068184A (ko) 반도체장치 제조공정의 포토레지스트 제거방법
KR100607760B1 (ko) 반도체 소자의 식각 챔버 클리닝 방법
KR100607761B1 (ko) 반도체 장치 제조용 식각 챔버의 시즈닝 방법
KR940008769B1 (ko) 폴리실리콘 패턴형성시 생성되는 폴리머 제거방법
KR100331286B1 (ko) 포토레지스트 제거 및 세정방법
KR100528266B1 (ko) 건식에칭후측벽잔류물제거용용액및제거방법
KR930011114B1 (ko) 반도체기판의 표면세정방법
JP2003519912A (ja) エッチング及びアッシングフォトレジスト除去プロセス
JPH09270420A (ja) 半導体装置の製造方法
KR960006171B1 (ko) 폴리 실리콘 식각시 생성되는 클로로-카본 폴리머 제거방법
KR100195245B1 (ko) 반도체 장치의 콘택홀 형성방법
KR20010056698A (ko) 반도체 제조 장치의 플라즈마 처리 방법
KR100332647B1 (ko) 반도체소자의콘택홀형성방법
CN117055310A (zh) 一种去除光刻胶的方法
KR20030059405A (ko) 이중 게이트 산화막 제조 방법
JPH042123A (ja) 表面処理方法
KR20020078431A (ko) 웨이퍼 세정 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
O035 Opposition [patent]: request for opposition
O132 Decision on opposition [patent]
O074 Maintenance of registration after opposition [patent]: final registration of opposition
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee